JP2006156866A - 電気光学装置及び電子機器 - Google Patents

電気光学装置及び電子機器 Download PDF

Info

Publication number
JP2006156866A
JP2006156866A JP2004348227A JP2004348227A JP2006156866A JP 2006156866 A JP2006156866 A JP 2006156866A JP 2004348227 A JP2004348227 A JP 2004348227A JP 2004348227 A JP2004348227 A JP 2004348227A JP 2006156866 A JP2006156866 A JP 2006156866A
Authority
JP
Japan
Prior art keywords
electro
line
optical device
substrate
wire
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004348227A
Other languages
English (en)
Other versions
JP4539312B2 (ja
Inventor
Takeshi Kurashima
健 倉島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2004348227A priority Critical patent/JP4539312B2/ja
Publication of JP2006156866A publication Critical patent/JP2006156866A/ja
Application granted granted Critical
Publication of JP4539312B2 publication Critical patent/JP4539312B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Structure Of Printed Boards (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

【課題】 駆動用回路に対して、高周波信号を高速伝送することができる電気光学装置及
びそのような電気光学装置を備えた電子機器を提供する。
【解決手段】 基板と、当該基板に保持された電気光学材料と、駆動用回路と、当該駆動
用回路に対して信号を外部から入力するためのインタフェース手段と、を含む電気光学装
置及びそのような電気光学装置を備えた電子機器であって、インタフェース手段の一部に
、高周波信号を送信するためのシールド線あるいはシールド線相当の伝送線を含んでいる

【選択図】 図1

Description

本発明は、電気光学装置及び電子機器に関する。特に、駆動用回路に対して、高周波信
号を精度良くかつ安定的に高速伝送できる電気光学装置、及びそのような電気光学装置を
備えた電子機器に関する。
近年、画像表示装置として液晶表示装置が広く用いられている。このような液晶表示装
置は一般に、一対のガラス基板の間に液晶材料を封入し、周囲をシール材により貼り合わ
せることで得られる画像表示部と、その画像表示部に画像を表示させるための信号をコン
トロールする駆動用回路と、この駆動用回路と外部機器との電気的接続をとるための配線
基板および接続部と、を含むインタフェース手段からなる。
従来、このインタフェース手段として、主に、フレキシブル配線基板(FPC)を異方
性導電フィルム(ACF)によって接続する接続方法が用いられている。ところが、近年
の高画質化や、伝送信号のシリアル化が進む中で、外部機器と、駆動用回路との間の伝送
速度の高速化が必要となってきている。
しかしながら、従来のFPC基板をACFによって接続する方法では、数百MHz〜数
GHzの高周波信号を伝送した場合、電磁波放射に起因するノイズの影響が顕在化し、正
常な信号処理を行うことが困難であるという問題が見られた。
そこで、駆動用回路と、外部機器とのインタフェース手段ではないものの、画像表示装
置におけるノイズ対策として、液晶表示装置の回路基板内のリペア配線に対して、マイク
ロストリップラインを用いた方法が提案されている。(例えば特許文献1参照)
より具体的には、図16に示すように、リペア配線502において、接地面端部からの
面方向距離H、接地面との垂直方向距離D、幅Wおよび厚さhのうち少なくとも一つを調
整することにより、マイクロストリップラインとしてのリペア配線の電磁波放射を最適化
した液晶表示装置が開示されている。
特開2001−249355号公報(特許請求の範囲、図1)
しかしながら、特許文献1は、液晶表示装置の回路基板内に形成された電気配線の修復
用のリペア配線として、マイクロストリップラインを用いており、かかるマイクロストリ
ップラインを長くする必要が生じていた。
すなわち、液晶表示装置の大画面化に伴って電気配線も長くなり、そのためリペア配線
としてのマイクロストリップラインを長くする必要が生じ、同時に配線容量の増加および
電磁波障害という新たな問題を生じさせていた。
又、マイクロストリップラインの配線容量と電磁波放射との関係を最適化する方法も提
案されているものの、液晶表示装置の大画面に対応するものであって、携帯電話などの小
型電子機器には、そのまま適用できないという問題が見られた。
さらに、リペア配線は、実質的に単機能であって、シールド線としてのマイクロストリ
ップラインと、非シールド線としての普通の配線と、を併用するものでなかった。したが
って、駆動用回路に対して、通常の低周波信号はもちろんのこと、高周波信号であっても
精度良くかつ安定的に高速伝送できる電気光学装置を提供することはできなかった。
そこで、本発明の発明者らは、以上の問題を鋭意検討した結果、外部機器と、駆動用回
路の間のインタフェース手段に対して、電磁波放射の影響を抑制したシールド線あるいは
シールド線相当の伝送線を適用することにより、駆動用回路に対して、通常の低周波信号
はもちろんのこと、高周波信号であっても精度良くかつ安定的に高速伝送することができ
、かつ省電力化のための配線設計が容易になることを見出したものである。
すなわち、本発明は、駆動用回路に信号を入力するためのインタフェース手段の一部に
シールド線あるいはシールド線相当の伝送線が設けることにより、高周波信号を精度良く
かつ安定的に高速伝送することができ、その結果、画像特性の向上や省電力化にも優れた
電気光学装置、及びそのような電気光学装置を備えた電子機器を提供することを目的とし
ている。
本発明によれば、基板と、基板に保持された電気光学材料と、駆動用回路と、駆動用回
路に対して信号を外部から入力するためのインタフェース手段と、を含む電気光学装置に
おいて、インタフェース手段の一部に、高周波信号を送信するためのシールド線を含む電
気光学装置が提供され、上述した問題を解決することができる。
すなわち、このように電気光学装置を構成することにより、電磁波放射の影響を抑制し
たシールド線を使用して、駆動用回路に対して、通常の低周波信号はもちろんのこと、高
周波信号についても精度良く、かつ安定的に高速伝送することができる。したがって、高
周波信号の高速伝送化に伴い、電気光学装置の画像特性の向上や省電力化にも資すること
ができる。
又、本発明の電気光学装置を構成するにあたり、シールド線として、マイクロストリッ
プライン、コプレナーラインおよび同軸ラインの少なくとも一つを含んでいることが好ま
しい。
すなわち、このような汎用型シールド線を用いることにより、配線設計を低コストかつ
容易に行うことができる。
又、本発明の電気光学装置を構成するにあたり、シールド線が複数本設けてあり、それ
らのインピーダンスが等しくしてあることが好ましい。
すなわち、インピーダンスマッチングを図ることにより、インピーダンスの不整合から
生じる高周波信号の伝送損失を最小限に抑えることができ、駆動用回路に対して、高周波
信号をさらに高速かつ安定的に伝送することができる。
又、本発明の電気光学装置を構成するにあたり、インタフェース手段の主要素として、
フレキシブル基板を備え、その表面にシールド線を配線してあることが好ましい。
すなわち、このような電気光学装置の構成とすることにより、インタフェース手段の形
状を使用状態に容易に適合させることができる。
又、本発明の電気光学装置を構成するにあたり、シールド線とともに、非シールド線が
所定領域に配置してあることが好ましい。
このような構成とすることにより、例えば、電磁波放射の影響が大きい高周波信号に対
してはシールド線を用い、一方、電磁波放射の影響が少ない低周波信号に対しては、非シ
ールド線を用いることができる。すなわち、高速通信が必要となる信号、例えば画像表示
系信号に対してはシールド線を使用し、低速通信であっても問題ない信号、例えば電源系
信号や設定系信号に対しては非シールド線を使用するといった使い分けが可能となる。そ
の結果、駆動用印加電圧を最小限に抑えることが可能となり、消費電力を下げることがで
きる。
又、本発明の電気光学装置を構成するにあたり、シールド線と、非シールド線と、が平
面方向において交互に配置してあることが好ましい。
このような構成とすることにより、電磁波放射の影響を最小限に抑えることが可能とな
り、高周波信号を精度良く、かつ安定的に高速伝送することができる。又、隣接するシー
ルド線の間隔を広げることができることから、より優れたシールド効果を得ることができ
る。
又、本発明の電気光学装置を構成するにあたり、シールド線と、非シールド線と、が上
下方向に多層配置してあることが好ましい。
このような構成とすることにより、シールド線と、非シールド線との配置設計が容易に
なるとともに、外部装置との電気接続についても容易となる。又、隣接するシールド線の
間隔を拡大できることから、より優れたシールド効果を得ることができる。
又、本発明の電気光学装置を構成するにあたり、フレキシブル基板の一部に、同軸ライ
ン用コネクタが形成してあることが好ましい。
このような構成とすることにより、同軸ラインと、外部装置との接続位置を、用途に合
わせて適宜選択することができる。
又、本発明の電気光学装置を構成するにあたり、フレキシブル基板あるいは駆動用回路
に、温度補償回路が設けてあることが好ましい。
このような構成とすることにより、周囲温度が変化した場合であっても、高周波信号を
精度良く、かつ安定的に高速伝送することができる。
又、本発明の電気光学装置を構成するにあたり、インタフェース手段の一部に、シール
ド線のアースが形成してあることが好ましい。
このような構成とすることにより、基板上に特別なアースを設けることなく、シールド
線におけるシールド効果を効果的に発揮することができる。
又、本発明の電気光学装置を構成するにあたり、シールド線を介して信号を伝送する通
信速度を、180Mbps以上の値とすることが好ましい。
このような構成とすることにより、所定の高速通信が可能となるばかりか、駆動用印加
電圧を抑制し、電気光学装置の消費電力を低下することができる。
又、本発明の電気光学装置を構成するにあたり、インタフェース手段の一部に、高周波
信号を送信するための伝送線として、UTP(Unshielded Twist Pair)ラインを含むこ
とが好ましい。
このような構成とすることにより、駆動用回路に対して、通常の低周波信号はもちろん
のこと、高周波信号についても精度良く、かつ安定的に高速伝送することができる。
したがって、高周波信号の高速伝送化に伴い、電気光学装置の画像特性の向上や省電力
化にも資することができる。
又、基板上に特別なアース配線を設ける必要がないことから、配線設計を容易に実施す
ることができる。
又、本発明の別の態様は、上述したいずれか一つの電気光学装置を備えることを特徴と
する電子機器である。
すなわち、駆動用回路に信号を入力するためのインタフェース手段の一部に、高周波信
号を伝送するためのシールド線あるいはシールド線相当の伝送線を設けることにより、駆
動用回路に対して、したがって、電気光学装置における画像特性の向上や少電力化に資す
ることができ、そのような電気光学装置を備えた電子機器の適応性を向上させることがで
きる。
以下、図面を参照して、本発明の電気光学装置、およびそのような電気光学装置を備え
た電子機器に関する実施形態について具体的に説明する。ただし、かかる実施形態は、本
発明の一態様を示すものであり、この発明を限定するものではなく、本発明の範囲内で任
意に限定することが可能である。
[第1実施形態]
第1実施形態は、基板と、基板に保持された電気光学材料と、駆動用回路と、当該駆動
用回路に対して信号を外部から入力するためのインタフェース手段と、を含む電気光学装
置において、インタフェース手段の一部に、高周波信号を送信するためのシールド線ある
いはシールド線相当の伝送線を含むことを特徴とする。
以下、図1〜15を適宜参照しながら、本発明の第1実施形態の電気光学装置について
、所定のインタフェース手段4を備えた液晶表示装置100を例にとって説明する。
1.液晶表示装置の基本構造
まず、図1を参照して、本発明にかかる第1実施形態の液晶表示装置100の基本構造
について具体的に説明する。ここで、図1は本実施形態に係る液晶表示装置100の概略
図である。
かかる液晶表示装置100は、画像を表示するための液晶パネル220を備えている。
この液晶パネル220は、主に、後述する画素基板14と、カラーフィルタ基板12と、
液晶材料232と、から構成されており、液晶材料232を電気的に制御することにより
文字、図形等の画像を表示することができる。
又、液晶表示装置100の側面には、外形よりも外側に張り出してなる基板張り出し部
14Tを備えている。この基板張り出し部14T上には、主に出力側電気配線65、入力
側電気配線67と駆動用回路を含む半導体素子91とが形成されている。
又、インタフェース手段4は、駆動用回路を含む半導体素子91に対して信号を外部か
ら入力するための部材であるが、主要素としてフレキシブル基板93を備えている。そし
て、そのフレキシブル基板93の表面上に、シールド線あるいはシールド線相当の伝送線
50と、非シールド線51と、が配線してある。
更に、フレキシブル基板93の端部と、張り出し部14Tの端部とは、上下に重なるよ
うに接触しており、接続部8を形成している。そして、かかる接続部8において、図示し
ないものの、電気配線67と、シールド線あるいはシールド線相当の伝送線50および非
シールド線51とは、例えば、異方性導電フィルム(ACF)やバンプを介して電気的に
接続されている。
したがって、インタフェース手段4を介して、駆動用回路に対して、高速信号として、
駆動用信号等が外部から入力されると、それに応じて、液晶表示装置100において所定
の画像表示を行うことができるように構成されている。
2.液晶表示装置の具体的構造
次に、図2〜図3を参照して、本発明の第1実施形態に係る液晶パネルの具体的構造、
すなわち、セル構造や配線、あるいは位相差板及び偏光板について説明する。なお、図2
は、本発明の第1実施形態に係る液晶表示装置を構成する液晶パネル200を示す概略斜
視図であり、図3は、液晶パネル200の模式的な概略断面図である。
又、図2に示される液晶パネル200は、パッシブマトリクス型構造を有する液晶パネ
ル200であって、図示しないもののバックライトやフロントライト等の照明装置やケー
ス体などを、必要に応じて、適宜取付けることにより、液晶表示装置となる。
なお、本実施形態においてはTFD素子(Thin Film Diode)を備えたアクティブマト
リクス型構造を有する液晶パネルを例にとって説明するが、TFT素子(Thin Film Tran
sistor)等の非線形素子を用いたアクティブマトリクス型構造を有する液晶パネルやパッ
シブマトリクス型構造を有する液晶パネルであっても良い。
(1)セル構造
図2に示すように、液晶パネル200は、ガラス板や合成樹脂板等を基体13とする第
1の基板(カラーフィルタ基板)12と、これに対向配置され、同様にガラス板や合成樹
脂板等を基体27とする第2の基板(素子基板)14とが、接着剤等のシール材230を
介して貼り合わせられている。そして、カラーフィルタ基板12と、素子基板14とが形
成する空間であって、シール材230の内側部分に対して、注入口230aを介して液晶
を注入した後、封止材231にて封止されてなるセル構造を備えている。
すなわち、図3に示すように、カラーフィルタ基板12と素子基板14との間に液晶2
32が充填されるとともに、密封されていることが好ましい。
なお、以下の説明においては、第1の基板の基体として第1のガラス基板を使用し、又
、第2の基板の基体として第2のガラス基板を使用した例について説明する。
(2)配線
又、図2に示すように、第2のガラス基板27の内面(第1のガラス基板13に対向す
る表面)上に、複数のストライプ状のデータ電極(第2の電極パターン)26を形成し、
第1のガラス基板13の内面(第2のガラス基板27に対向する表面)上には、複数のス
トライプ状の走査電極(第1の電極パターン)19を形成することが好ましい。
又、データ電極26は、表示領域外において、電気配線29に対して接続することが好
ましい。さらに、もう一方の走査電極19を、第2のガラス基板27上の電気配線28に
対して、導電性粒子を含むシール材230を介して電気接続することが好ましい。
又、データ電極と走査電極との交差領域がマトリクス状に配列されて多数の画素を構成
し、これら多数の画素の配列が、全体として液晶表示領域Aを構成することになる。
なお、以下の説明においては、第2の電極パターンには、データ電極及び電気配線を含
むものとする。
又、図2に示すように、第2のガラス基板27は、第1のガラス基板13の外形よりも
外側に張り出してなる基板張出部14Tを有し、この基板張出部14T上には、データ電
極26、電気配線28、29及び、独立して形成された複数の配線パターンからなる入力
端子部(外部接続用端子)219が形成されていることが好ましい。
又、基板張出部14T上には、これらデータ電極26、電気配線28、29及び入力端
子部(外部接続用端子)219に対して導電接続されるように、液晶駆動回路等を内蔵し
た半導体素子(IC)91が実装されていることが好ましい。
さらに、基板張出部14Tの端部には、入力端子部(外部接続用端子)219に導電接
続されるように、フレキシブル配線基板93が実装されていることが好ましい。
(3)位相差板及び偏光板
図2に示される液晶パネル200において、図3に示すように、第1のガラス基板13
の所定位置に、鮮明な画像表示が認識できるように、位相差板(1/4波長板)250及
び偏光板251が配置されていることが好ましい。
そして、第2のガラス基板27の外面においても、位相差板(1/4波長板)240及
び偏光板241が配置されていることが好ましい。
(4)第1の基板(カラーフィルタ基板)の基本的構成
カラーフィルタ基板12は、図3に示すように、基本的に、第1のガラス基板13と、
着色層16と、遮光層18と、走査電極(第1の電極パターン)19と、から構成してあ
ることが好ましい。
又、カラーフィルタ基板12において、反射機能が必要な場合、例えば、携帯電話等に
使用される半透過反射型の液晶表示装置においては、ガラス基板13と、着色層16との
間に、図3に示すように、反射層212a及び開口部212rを備えた半透過反射板21
2を設けることが好ましい。
さらに、カラーフィルタ基板12において、図3に示すように、画素毎に着色層16が
形成され、その上をアクリル樹脂やエポキシ樹脂などの透明樹脂からなる平坦化層(表面
保護層あるいはオーバーコート層)215により、被覆してあることが好ましい。このよ
うにして、着色層16と平坦化層(表面保護層)215とによってカラーフィルタが形成
されることになる。さらに、電気絶縁性を向上させるための絶縁層(図示せず。)を設け
ることも好ましい。
(5)着色層
又、図3に示す着色層16は、通常、透明樹脂中に顔料や染料等の着色材を分散させて
所定の色調を呈するものとされている。着色層の色調の一例としては原色系フィルタとし
てR(赤)、G(緑)、B(青)の3色の組合せからなるものがあるが、これに限定され
るものではなく、Y(イエロー)、M(マゼンダ)、C(シアン)等の補色系や、その他
の種々の色調で形成することができる。
かかる着色層は、通常、基板表面上に顔料や染料等の着色材を含む感光性樹脂からなる
着色レジストを塗布し、フォトリソグラフィ技術(エッチング法)によって不要部分を欠
落させることによって、所定のカラーパターンを有する着色層を形成することができる。
そして、複数の色調の着色層を形成する場合には上記工程を繰り返すことになる。
又、着色層の配列パターンとしては、ストライプ配列を採用することが多いが、このス
トライプ配列の他に、斜めモザイク配列や、デルタ配列等の種々のパターン形状を採用す
ることができる。
(6)遮光層
又、図3に示すように、画素毎に形成された着色層16の間の画素間領域に、画像表示
の際のコントラストを向上させるために、遮光層(ブラックマトリクス、あるいはブラッ
クマスクと称する場合もある。)18を形成することが好ましい。
このようなブラックマトリクス18としては、例えばR(赤)、G(緑)、B(青)の
3色の着色材を共に樹脂その他の基材中に分散させたものや、黒色の顔料や染料等の着色
材を樹脂その他の基材中に分散させたものなどを用いることができる。又、カーボン等の
黒色材料を使用しなくとも優れた遮蔽効果を得ることができることから、加色法を利用し
て、R(赤)層、G(緑)層、B(青)層の三層構造とすることも好ましい。
(7)反射層
又、図3に示すように、第1のガラス基板13の表面には、外光を利用して画像表示す
べく、反射層212aが形成されている。この反射層212aは、アルミニウム、アルミ
ニウム合金、クロム、クロム合金、銀、銀合金などからなる金属薄膜と、から構成されて
いる。
又、反射層212aには、画素毎に、反射面を有する反射部と、開口部212rとが設
けられており、反射部においては外光を利用して画像表示を行い、開口部212rにおい
ては透過光を利用して画像表示を行うことができる。
(8)第1の電極パターン(走査電極)
又、図3に示すように、平坦化層215の上に、ITO(インジウムスズ酸化物)等の
透明導電体からなる走査電極(第1の電極パターン)19が形成されている。かかる走査
電極(第1の電極パターン)19は、通常、複数の透明電極を並列させたストライプ状に
構成されていることが好ましい。
(9)配向膜(第1の配向膜)
又、図3に示すように、第1の電極パターン(走査電極)19の上には、ポリイミド樹
脂等からなる第1の配向膜217が形成されている。
このように配向膜217を設けることにより、カラーフィルタ基板12を液晶表示装置
等に使用した場合に、電気光学物質(液晶材料)の配向制御を容易に実施することができ
る。
(10)第2の基板(素子基板)基本構造
図2及び図3に示すように、カラーフィルタ基板12と対向するもう一方の素子基板(
第2の基板)14は、基本的に、第2のガラス基板27と、データ電極26と、当該デー
タ電極26と電気接続されるTFD(Thin Film Diode)等の非線形素子と、当該非線形
素子と電気接続される画素電極20と、外部接続するための電気配線28、29と、から
構成してある。
又、図3に示すように、データ電極26上には、第1の基板12における第1の配向膜
と同様のポリイミド樹脂等からなる第2の配向膜224が形成されている。
さらに、素子基板においても、カラーフィルタ基板と同様に、第2の電極パターンが形
成されていない領域に対して、セルギャップを均一に調整するためのダミー電極が形成さ
れている。
なお、第1実施形態の液晶表示装置の例では、着色層が第1のガラス基板13上に設け
てあるが、着色層を、かかる素子基板14の第2のガラス基板27上に設けることもでき
る。さらに又、素子基板上に、非線形素子として、二端子型のTFDの代わりに、三端子
型のTFT(Thin Film Transistor)を用いることもできる。
(11)第2の電極パターン
又、素子基板には、図2に示すように、第2の電極パターンの一つであるデータ電極2
6が設けてある。かかるデータ電極26は、図2に示すように、複数の透明電極が、並列
したストライプ状に構成されている。
又、データ電極は、図2に示すように、一端側が外部接続用端子219となる電気配線
29に接続されるとともに、シール材230の外側であって、第2のガラス基板27にお
ける基板張出し部14Tまで延設されている。なお、隣接するデータ電極等の間の距離や
、データ電極の高さについては、上述の第1の電極パターンと同様とすることが可能であ
る。したがって、ここでの説明は省略する。
又、素子基板には、図2に示すように、第2の電極パターンの一つである電気配線28
、29が設けてある。通常、かかる電気配線28も、複数の金属膜が並列したストライプ
状に構成されている。
3.インタフェース手段
(1)基本構成
次に、図1、図4及び図5を参照しながら、インタフェース手段4の基本構成について
説明する。
すなわち、かかるインタフェース手段4は、駆動用回路に対して信号を外部から入力す
るための部材である。したがって、その一部に、高周波信号を送信するためのシールド線
あるいはシールド線相当の伝送線を含むものであれば特に制限されるものではないが、図
1に示すように、主要素としてフレキシブル基板93を備え、その表面にシールド線ある
いはシールド線相当の伝送線が配線してあることが好ましい。
この理由は、このように構成することにより、インタフェース手段の形状を使用環境に
適合させることが容易となり、又外部装置との接続部分についての配線設計も又容易にな
るためである。
又、インタフェース手段4の基本構成に関し、シールド線あるいはシールド線相当の伝
送線50と、非シールド線51とがそれぞれフレキシブル基板93の表面の所定領域に形
成してあることが好ましい。
この理由は、シールド線あるいはシールド線相当の伝送線50と、非シールド線51と
を併設することにより、電磁波放射の影響が大きい高速信号に対してはシールド線あるい
はシールド線相当の伝送線を用い、一方、電磁波放射の影響が少ない低速信号に対しては
、非シールド線を用いることができるためである。
すなわち、高速通信が必要となる信号、例えば画像表示系信号に対してはシールド線あ
るいはシールド線相当の伝送線を使用し、低速通信であっても問題ない信号、例えば電源
系信号や設定系信号に対しては非シールド線を使用するといった使い分けができる。した
がって、所定場所にシールド線あるいはシールド線相当の伝送線50と、非シールド線5
1とを併設することにより、駆動用印加電圧を最小限に抑えることが可能となり、消費電
力を下げることができる。
又、インタフェース手段4の基本構成に関し、フレキシブル基板93の端部に、シール
ド線50につながる同軸ライン用コネクタ52が形成してあることが好ましい。
この理由は、このような構成とすることにより、同軸ラインと外部装置との接続位置を
、使用用途に合わせて適宜選択することが可能となるためである。したがって、コネクタ
箇所の配置設計を容易に実施することができる。
なお、同軸ライン用コネクタ52の構成についても特に制限されるものでなく、機械式
コネクタであっても、光方式コネクタであっても良い。
(2)シールド線あるいはシールド線相当の伝送線
次いで、インタフェース手段4に配線されるシールド線の内容について具体的に説明す
る。
まず、シールド線の種類に関して特に制限されるものではないが、例えば、マイクロス
トリップライン、コプレナーラインおよび同軸ラインの少なくとも一つを含んでいること
が好ましい。
この理由は、このような使用実績のある汎用型シールド線を用いることにより、配線設
計を低コストかつ確実に行うことができるためである。
ここで、図4(a)は、シールド線にマイクロストリップラインを用いた場合の、図1
におけるAA断面図を表している。かかるマイクロストリップライン50aは、フレキシ
ブル基板93aの表面上に形成され、その反対側の表面にアース配線53aが、マイクロ
ストリップライン50aと上下位置が揃うように形成されている。
したがって、マイクロストリップライン50aの線厚、線幅、線間隔、フレキシブル基
板の厚さ、アース配線の形態及びフレキシブル基板を構成する樹脂の誘電率等を適宜調整
することにより、後述する特性インピーダンスZを考慮して、インピーダンスマッチング
をとることができる。
又、図4(b)は、コプレナーラインを用いた場合の、図1におけるAA断面図を表し
ている。かかるコプレナーライン50bは、フレキシブル基板93bの同一表面上に形成
され、コプレナーライン50bと、アース配線53bと、が平面方向において交互に配置
されている。
したがって、コプレナーライン50bの線厚、線幅、線間隔、フレキシブル基板厚、及
びフレキシブル基板の構成樹脂の誘電率等を適宜調整することにより、インピーダンスマ
ッチングをとることができる。又、同一表面上に配線できることから、全体として薄型化
が可能となる。
又、図4(c)は、同軸ライン50cを用いた場合の、図1におけるAA断面図を表し
ている。かかる同軸ライン50cは、導線の周囲に同軸状にシールド部が設けてある。
したがって、同軸ライン50cの場合には、導線の直径、シールド部の直径、導線とシ
ールド部との間隔、フレキシブル基板の厚さ、フレキシブル基板の構成樹脂の誘電率、隣
接する同軸ライン間の距離等を適宜調整することにより、インピーダンスマッチングをと
ることができる。又、導線の回りをシールド部で覆う構造を有していることから、特に高
周波信号の伝送に適している。
なお、図示しないが、板状の導線の回りをシールド部で覆い、全体として平板形状を有
している同軸ラインとすることもできる。このような構成とすることにより、基板全体と
して薄型化が可能となる。
又、図4(d)は、同軸ライン50dと、マイクロストリップライン50d´を併用し
た場合の、図1におけるAA断面図を表している。すなわち、同軸ライン50dと、マイ
クロストリップライン50d´とは、フレキシブル基板93dの表面上に併用して形成す
ることができる。又、このとき、同軸ラインとマイクロストリップラインとの平面方向に
おける配置は任意に選ぶことができる。なお、一例として、図4(d)では、両端に同軸
ライン50dを配置し、その間にマイクロストリップライン50d´を配置した構成を図
示してある。
又、図5(a)は、UTPライン50rを、フレキシブル基板93r上に配置した場合
の平面図を表しており、図5(b)は、図5(a)におけるAA断面図を表している。
かかるUTPライン50rは、導線(+側)51rと、導線(−側)52rと、絶縁性
被膜53rと、から構成されており、これら一対の導線を互いにらせん状に組み合わせて
、フレキシブル基板93rの表面上に形成されている。ここでUTPラインとは、らせん
状に組み合わせた一対の導線からなる、シールド部を備えていない伝送線であって、フレ
キシブル基板上に特別なアース配線を設けることなく用いることができる伝送線である。
したがって、UTPライン50rの場合には、導線直径、らせんピッチ等を適宜調整す
ることにより、インピーダンスマッチングをとることができる。又、らせん状に組み合わ
された構造を有していることから、各々の導線から生じる電磁波放射の影響を最小限に抑
えることが可能となるため、特に高周波信号の伝送に適している。
又、インタフェース手段4にシールド線あるいはシールド線相当の伝送線を複数配線す
る場合、それらのインピーダンスを等しくし、いわゆるインピーダンスマッチングをとる
ことが好ましい。
この理由は、インピーダンスマッチングをとることにより、インピーダンスの不整合か
ら生じる高周波信号の伝送損失を最小限に抑えることができるためである。したがって、
インピーダンスマッチングをとることにより、高周波信号を精度よく、かつ安定的に伝送
することができる。
又、インピーダンスマッチングをとるにあたり、各々のシールド線あるいはシールド線
相当の伝送線の有する特性インピーダンスZを算出し、かかる値をもとに配線設計されて
いることが好ましい。
より具体的には、下式(1)から算出される特性インピーダンスZを、フレキシブル基
板上に配置された全てのシールド線あるいはシールド線相当の伝送線に対して算出し、調
整する。すなわち、かかる算出値の最大値と最小値の差が、所望の範囲内の値となるよう
配線設計することにより、インピーダンスマッチングをとることができる。
Z=377/[(w/h)×εr1/2[1+(1.735εr-0.0724)×(w/h)-0.836]] (1)
ここで、wはシールド線あるいはシールド線相当の伝送線の線幅(mm)であり、hは
フレキシブル基板厚(mm)であり、εrは、フレキシブル基板の構成樹脂の比誘電率(
−)であり、さらに、hはシールド線あるいはシールド線相当の伝送線の厚さに比べて十
分大きい値である。
又、図6に、シールド線あるいはシールド線相当の伝送線としてマイクロストリップラ
インを用いた場合に、上記式(1)を用いて特性インピーダンスを調整する方法の一例を
示してある。
図6(a)は、厚さh1のフレキシブル基板93nの基板上に、幅w1のマイクロスト
リップライン50nが配置された場合を表している。ここで、マイクロストリップライン
50nの特性インピーダンスを所望の値に変化させたい場合、図6(b)に示すように、
フレキシブル基板の厚さを固定したままで、マイクロストリップラインの幅w1を狭くす
ることにより、幅w2のマイクロストリップライン50pに変化させることができる。一
方、図6(c)に示すように、マイクロストリップラインの幅w1を固定したままで、フ
レキシブル基板の厚さh1を拡げることにより、厚さh2のフレキシブル基板93qに変
化させることもできる。したがって、このような構成の変更を行うことにより、式(1)
における変数w/hの値が変化し、特性インピーダンスの値を所望の値に合わせ込むこと
ができる。
又、図7は、式(1)で表される変数w/hと特性インピーダンスZとの関係のグラフ
を表している。かかるグラフから理解できるように、変数w/hの増加に伴い、特性イン
ピーダンスZは減少する傾向にあることが分かる。よって、本発明においてもインピーダ
ンスマッチングをとる際に、かかる関係を利用することができる。
又、本発明の電気光学装置を構成するにあたり、インタフェース手段の一部に、シール
ド線あるいはシールド線相当の伝送線のアース配線が形成してあることが好ましい。
この理由は、このような構成とすることにより、フレキシブル基板上にアース接続を備
えることなく、シールド線の短絡を容易に行うことが可能となるためである。その結果、
高周波信号を精度よく、かつ安定的に伝送することができる。すなわち、図1に示すよう
に、フレキシブル基板93と、張り出し部14Tの端部と、が接続している接続界面にア
ース配線54を設けることで、フレキシブル基板上にアース配線を配置することなくシー
ルド線あるいはシールド線相当の伝送線を短絡させることが可能となる。
又、本発明の電気光学装置を構成するにあたり、シールド線あるいはシールド線相当の
伝送線を介して信号を伝送する通信速度を、180Mbps以上の値とすることが好まし
い。
この理由は、このような構成とすることにより、所定の高速通信が可能となるばかりか
、駆動用印加電圧を抑制して、電気光学装置の消電力化を図ることができる。
又、このような構成とすることにより、必要な通信速度に合わせた伝送線を好適に選ぶ
ことができる。したがって、駆動用印加電圧を最小限に抑えることが可能となり、消費電
力をさらに下げることができる。
なお、通信速度を大きくする程、単位時間当たりの信号伝送量が多くなるものの、18
0Mbps以上の値であれば、画像表示系信号として好適に使用できることが判明してい
る。又、このような通信速度であれば、過度にシールド処理を施す必要が無いという利点
もある。一方、通信速度が1Gbps以上の値となると、さらに優れた画像表示ができる
ものの、所定のシールド処理を施す必要が生じることが判明している。
(3)非シールド線
次いで、インタフェース手段4に配線される非シールド線について具体的に説明する。
一部上述したが、インタフェース手段には、シールド線あるいはシールド線相当の伝送
線と、非シールド線とを併用することが好ましく、その態様に合わせて、シールド線ある
いはシールド線相当の伝送線とともに所定領域にのみ非シールド線を配置することがさら
に好ましい。
ここで、図8(a)は、シールド線あるいはシールド線相当の伝送線50eと、非シー
ルド線51eとが、フレキシブル基板93eの表面上に形成され、非シールド線51eが
、平面方向において片側領域にブロック的に集めて配置してある構成を示している。
このような構成とすることにより、電磁波耐性の低い非シールド線であっても、電磁障
害を最小限に抑えることが可能となる。又、同じ種類の線を集合させることにより、イン
ピーダンスマッチングを容易にとることもできる。
なお、ここではシールド線としてマイクロストリップラインを用いた例を図示してある
。よって、フレキシブル基板93eの表面上の、マイクロスストリップライン50eが配
置されている側と対向する側に、アース配線53eがマイクロストリップラインと上下位
置が揃うように、配置されている。又、非シールド線の種類に関しては、特に制限される
ものではないが、特別に電磁障害対策を講じていない導線を意味している。
又、図8(b)は、シールド線あるいはシールド線相当の伝送線50fと、非シールド
線51fとが、フレキシブル基板93fの表面上に形成され、非シールド線51fが、平
面方向において中央領域にブロック的に配置してある構成を示している。
このような構成とすることにより、電磁波耐性の低い非シールド線であっても、電磁障
害を最小限に抑えることが可能となる。又、シールド線あるいはシールド線相当の伝送線
を両端に配置することができるため、シールド線からの電磁波放射の影響を最小限に抑え
ることが可能となる。
なお、ここではシールド線あるいはシールド線相当の伝送線としてマイクロストリップ
ラインを用いた例を図示してある。よって、図8(b)下方に示すように、フレキシブル
基板93fの表面上の、マイクロスストリップライン50fが配置されている側と対向す
る側に、アース配線53fがマイクロストリップラインと上下位置が揃うように、配置さ
れている。
又、図8(c)は、シールド線あるいはシールド線相当の伝送線50gと、非シールド
線51gとが、フレキシブル基板93gの表面上に形成され、非シールド線51gが、平
面方向において両側領域に配置してある構成を示している。
このような構成とすることにより、シールド線あるいはシールド線相当の伝送線を一箇
所に集中して配置することが可能となることから、電磁障害を最小限に抑えることが可能
となる。
なお、ここではシールド線あるいはシールド線相当の伝送線としてマイクロストリップ
ラインを用いた例を図示してある。よって、図8(c)下方に示すように、フレキシブル
基板93fの表面上の、マイクロスストリップライン50fが配置されている側と対向す
る側に、アース配線53fがマイクロストリップラインと上下位置が揃うように、配置さ
れている。
又、図8(d)は、シールド線あるいはシールド線相当の伝送線50hと、非シールド
線51hとが、フレキシブル基板93hの表面上に形成され、シールド線あるいはシール
ド線相当の伝送線50hと、非シールド線51hとが平面方向において交互に配置してあ
る構成を示している。
このような構成とすることにより、高周波信号による電磁波放射の影響を最小限に抑え
ることが可能となり、高周波信号の高精度、かつ安定的な伝送ができるためである。又、
同じ種類の線の間隔を広く設けることができるようになることから、設計精度が緩やかに
なり、配線加工についても容易となるためである。
なお、ここではシールド線あるいはシールド線相当の伝送線としてマイクロストリップ
ラインを用いた例を図示してある。よって、図8(d)下方に示すように、フレキシブル
基板93hの表面上の、マイクロスストリップライン50hが配置されている側と対向す
る側に、アース配線53hがマイクロストリップラインと上下位置が揃うように、配置さ
れている。
又、インタフェース手段4において、シールド線あるいはシールド線相当の伝送線及び
非シールド線の形状や配置を、フレキシブル基板93の形態に対応して定めることが好ま
しい。
この理由は、シールド線あるいはシールド線相当の伝送線を、その配線長が最短になる
よう配置することにより、電磁障害の原因となる高周波信号の伝送距離を短縮するためで
ある。つまり、そのような構成にすることにより、低周波信号はもちろんのこと、高周波
信号であっても精度良く、かつ安定的に高速伝送することができる。
ここで、図9(a)は、L字型形状のフレキシブル基板上に、マイクロストリップライ
ンを配置した場合の平面図およびAA断面図を表している。かかるフレキシブル基板93
i上には、同一表面上に、マイクロストリップライン50iおよび非シールド線51iが
形成されている。又、フレキシブル基板において、入力側端部と出力側端部の間を最短距
離で結んだ直線上に、マイクロストリップラインが位置するように形成されている。すな
わち、図9(a)に示す構成の場合、フレキシブル基板の平面形状をL字型とした場合、
マイクロストリップラインの長さが比較的短くなるように配置されている。
又、図9(b)は、T字型形状のフレキシブル基板の基板上に、マイクロストリップラ
インを用いた場合の平面図およびBB断面図を表している。かかるフレキシブル基板93
j上には、同一表面上に、マイクロストリップライン50jおよび非シールド線51jが
形成されている。又、フレキシブル基板において、入力側端部と出力側端部の間を最短距
離で結んだ直線上に、マイクロストリップラインが位置するように形成されている。すな
わち、図8(b)に示す構成の場合、フレキシブル基板の平面形状をT字型とした場合、
マイクロストリップラインの長さが比較的短くなるように、左右方向に2本均等に配置さ
れている。
又、図9(c)は、十字型形状のフレキシブル基板の基板上に、マイクロストリップラ
インを用いた場合の平面図およびCC断面図を表している。かかるフレキシブル基板93
k上には、同一表面上に、マイクロストリップライン50kおよび非シールド線51kが
形成されている。又、フレキシブル基板において、入力側端部と出力側端部の間を最短距
離で結んだ直線上に、マイクロストリップラインが位置するように形成されている。すな
わち、図9(c)に示す構成の場合、フレキシブル基板の平面形状を十字型とした場合、
マイクロストリップラインの長さが比較的短くなるように、3方向に配置されている。
又、シールド線あるいはシールド線相当の伝送線と、非シールド線とを併用するにあた
り、図10(a)〜(b)に示すように、インタフェース手段4において、シールド線あ
るいはシールド線相当の伝送線と、非シールド線と、が上下方向に多層配置されているこ
とが好ましい。
この理由は、このような構成とすることにより、電磁波放射の影響を最小限に抑えるこ
とが可能となり、高周波信号の高精度、かつ安定的な伝送ができるためである。又、外部
装置との接続部分について、ワイヤボンディングなどの接続手段を用いることが可能とな
り、接続部分の形状の制約が緩やかになることから配線設計が容易となる。
ここで、図10(a)は、フレキシブル基板93Lの内部にシールド線あるいはシール
ド線相当の伝送線50Lを備え、表面に非シールド線51Lをそれぞれ備えている状態を
表している。なお、図10(a)は、シールド線あるいはシールド線相当の伝送線として
マイクロストリップラインを用いた例を図示してある。よって、フレキシブル基板93L
の表面上には、非シールド線が配置されていない側に、アース配線53Lがシールド線5
0Lと上下位置が揃うように、配置されている。このような配置とすることにより、シー
ルド線と非シールド線との間隔を開けることが容易になる。その結果、電磁波放射の影響
を受けやすい非シールド線を、影響の受けにくい位置にのみ設計するなど、配線設計の過
程で電磁障害対策を講じやすくなる。
又、図10(b)は、フレキシブル基板として93mと93m´の2枚を有している状
態を表している。そして、フレキシブル基板93mの表面上にはシールド線あるいはシー
ルド線相当の伝送線50mが配線されており、フレキシブル基板93m´の表面上には、
非シールド線51mが配線されている。更に、図10(b)はシールド線あるいはシール
ド線相当の伝送線としてマイクロストリップラインを用いた例を図示してある。したがっ
て、フレキシブル基板93mと93m´との間に挟まれるようにアース配線53mが、シ
ールド線あるいはシールド線相当の伝送線50mと上下位置が揃うように、配置されてい
る。このような配置とすることにより、シールド線と非シールド線との間に設けられたア
ース線が、電磁波遮蔽効果をもたらすことから、電磁波放射の影響を最小限に抑えること
が可能となる。更に、非シールド線についても、所定のノイズ低減効果を得ることができ
る。
(4)コネクタ
又、インタフェース手段4において、図1に示すように、シールド線あるいはシールド
線相当の伝送線50の末端部には、外部装置との接続のためのコネクタ52が配置されて
いる。このコネクタ52は、フレキシブル基板93上に配置されており、任意に配置場所
を選択することができる。更には、張り出し部14T上に直接COGにより実装すること
もできる。よって、外部装置との接続箇所を合わせ込む配線設計を、容易に行うことが可
能となる。
又、フレキシブル基板と、外部装置とを接続するにあたり、図11に示すように、フレ
キシブル基板93の端部に外部接続のための機械的コネクタ93Tを備えることが好まし
い。又、かかる機械的コネクタ93Tと、外部装置270に設けられたコネクタ挿入部2
70Tと、が機械的および電気的に接続されていることも好ましい。例えば、機械的コネ
クタ93Tを、コネクタ挿入部270T内に設けられた空隙275に挿入することにより
、機械的コネクタ93Tと、コネクタ挿入部270Tとが固定治具274により固定され
る。したがって、コネクタ挿入部270T内部に設けられた上側端子272と、下側端子
273とが、フレキシブル基板93上に配置されたシールド線50もしくは非シールド線
51と、それぞれ接触して電気的に接続することが可能となる。すなわち、このような構
成とすることにより、かかる接続部の接触抵抗が減少し、より高精度かつ安定的な信号伝
送が可能となる。又、コネクタの着脱が容易になることから、着脱を繰り返した場合の機
械的劣化を防ぐこともできる。
(5)外部装置
又、図12に示すように、フレキシブル基板93は、その端部において外部装置400
と接続されている。かかる外部装置400は、入力された命令を解釈し実行するCPU4
01と、かかるCPU401からの信号を駆動用回路91へ伝える信号処理回路402と
、電源403を備えている。すなわち、外部からの命令として、例えば表示ON/OFF
や、画面切り替え等の信号が入力されることにより、CPU401によりデジタル信号化
され、信号処理回路402に転送される。そして、信号処理回路402では、内蔵する記
憶手段と照合するなどして具体的な表示情報に変換される。その後、インタフェース手段
4を経由して、液晶表示装置100に設けられた駆動用回路91に送信されるように構成
してある。
ここで、信号処理回路402は、更に高速信号処理回路404と、低速信号処理回路4
05と、から構成されていることが好ましい。この理由は、このような構成とすることに
より、動作モードを適宜切り替えることができるためである。すなわち、CPU401は
、高速信号及び低速信号に適した駆動電圧および動作周波数になるように、動作モードを
切り替え、より少ない消費電力で動作することが可能となる。
(6)温度補償回路
又、図1に示すように、フレキシブル基板の一部、あるいは駆動用回路の一部に、温度
補償回路が設けてあることが好ましい。
この理由は、このような構成とすることにより、周囲温度が変化した場合であっても、
高周波信号を用いて、精度良く、かつ安定的に高速伝送することができるためである。
ここで、かかる温度補償回路300は、例えば図13に示すような回路を構成すること
が好ましい。より具体的には、温度依存性抵抗356の温度特性を利用し、温度依存性抵
抗356および抵抗357で分圧された第一の電圧V1と、抵抗358および抵抗359
で分圧された第二の電圧V2と、を第一のトランジスタ361および第二のトランジスタ
362から構成される比較回路367において比較する。次に、その出力を電圧V3とし
てCPU365に送り、CPU365で判断処理して、環境温度が所定温度以上か否かを
判断し、その結果を駆動用回路91に送ることで、温度変化に対応した表示情報を伝送す
ることが可能となる。
又、図14(a)〜(c)は、温度変化が生じた場合に、その変化に追随するように駆
動信号の印加電圧、印加時間を変化させる機構の一例を示している。
例えば、図14(a)に示すように、環境温度が30℃以下になった場合には、高温側
の場合と比較して、印加電圧の値を大きくしたり、図14(b)に示すように、温度が下
がるにつれて印加時間を長くしたりすることが好ましい。さらに、図14(c)に示すよ
うに、環境温度に対して印加電圧と印加時間の積を変化させることも好ましい。
[第2実施形態]
図15は、本実施形態の電子機器の全体構成を示す概略構成図である。この電子機器は
、電気光学装置としての液晶パネル20と、これを制御するための制御手段200とを有
している。又、図14中では、液晶パネル20を、パネル構造体20aと、半導体素子(
IC)等で構成される駆動回路20bと、に概念的に分けて描いてある。又、制御手段2
00は、表示情報出力源201と、表示処理回路202と、電源回路203と、タイミン
グジェネレータ204とを有することが好ましい。
又、表示情報出力源201は、ROM(Read Only Memory)やRAM(Random Access
Memory)等からなるメモリと、磁気記録ディスクや光記録ディスク等からなるストレージ
ユニットと、デジタル画像信号を同調出力する同調回路とを備え、タイミングジェネレー
タ204によって生成された各種のクロック信号に基づいて、所定フォーマットの画像信
号等の形で表示情報を表示処理回路202に供給するように構成されていることが好まし
い。
又、表示処理回路202は、シリアル−パラレル変換回路、増幅・反転回路、ローテー
ション回路、ガンマ補正回路、クランプ回路等の周知の各種回路を備え、入力した表示情
報の処理を実行して、その画像情報をクロック信号CLKと共に駆動回路20bへ供給す
ることが好ましい。さらに、駆動回路20bは、第1の電極駆動回路、第2の電極駆動回
路及び検査回路を含むことが好ましい。又、電源回路203は、上述の各構成要素にそれ
ぞれ所定の電圧を供給する機能を有している。
そして、本実施形態の電子機器であれば、インタフェース手段の一部に、高周波信号を
送信するためのシールド線あるいはシールド線相当の伝送線を含んでいることから、駆動
用回路に対して、高周波信号を高速伝送することができる電気光学装置を備えており、明
るく、優れた画像表示を、少電力化に実現できる電子機器とすることができる。
本発明によれば、インタフェース手段の一部に、高周波信号を送信するためのシールド
線あるいはシールド線相当の伝送線を含んでいることから、駆動用回路に対して、高周波
信号を高速伝送することができるようになった。したがって、高周波信号の高速伝送化に
伴い、電気光学装置の画像特性の向上や少電力化に資することができるようになった。
よって、TFD素子やTFT素子を備えた液晶表示装置等の電気光学装置や電子機器、
例えば、携帯電話機やパーソナルコンピュータ等をはじめとして、液晶テレビ、ビューフ
ァインダ型・モニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ
、電気泳動装置、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話
、POS端末、タッチパネルを備えた電子機器、電子放出素子を備えた装置(FED:Fie
ld Emission DisplayやSCEED:Surface-Conduction Electron-Emitter Display)な
どに幅広く適用することができる。
所定のインタフェース手段を備えた液晶表示装置の概略斜視図である。 液晶表示装置を構成する液晶パネルの概略斜視図である。 液晶表示装置を模式的に示す概略断面図である。 インタフェース手段におけるシールド線の配置構成を説明するために供する図である。 インタフェース手段におけるUTPラインの配置構成を説明するために供する図である。 マイクロストリップラインにおけるシールド線の線幅と、フレキシブル基板の厚さとの関係を説明するために供する図である。 マイクロストリップラインにおけるシールド線の線幅と、フレキシブル基板の厚さとの比と、特性インピーダンスとの関係を説明するために供する特性図である。 インタフェース手段におけるシールド線と、非シールド線との配置構成を説明するために供する図である。 インタフェース手段における平面形状と、シールド線の配線との関係を説明するために供する図である。 インタフェース手段におけるシールド線と、非シールド線と、フレキシブル基板との配置構成を説明するために供する断面図である。 インタフェース手段と、外部装置との接続を説明するために供する図である。 液晶表示装置と、外部装置との関係を説明するために供するブロック図である。 温度補償回路の構成を説明するために供する図である。 温度補償機構における温度と、電圧と、時間との関係を説明するために供する特性図である。 本発明の電子光学装置を備えた電子機器の概略構成を説明するために供するブロック図である。 従来のシールド線を備えた液晶表示装置を説明するために供する図である。
符号の説明
4:インタフェース手段、12:第1の基板、13:第1のガラス基板、14:第2の基
板、27:第2のガラス基板、19:第1の配線パターン(走査電極)、20:第2の配
線パターン(画素電極)、26:データ線、28:引回し配線、50:シールド線あるい
はシールド線相当の伝送線、51:非シールド線、53:コネクタ、53:アース配線、
93:フレキシブル基板、91:駆動用回路、100:液晶表示装置、200:液晶パネ
ル、230:シール材、232:液晶材料、300:温度補償回路

Claims (13)

  1. 基板と、当該基板に保持された電気光学材料と、駆動用回路と、当該駆動用回路に対し
    て信号を外部から入力するためのインタフェース手段と、を含む電気光学装置において、
    前記インタフェース手段の一部に、高周波信号を送信するためのシールド線を含むこと
    を特徴とする電気光学装置。
  2. 前記シールド線として、マイクロストリップライン、コプレナーラインおよび同軸ライ
    ンの少なくとも一つを含むことを特徴とする請求項1に記載の電気光学装置。
  3. 前記シールド線が複数本設けてあり、それらのインピーダンスが等しくしてあることを
    特徴とする請求項1又は2に記載の電気光学装置。
  4. 前記インタフェース手段の主要素として、フレキシブル基板を備え、その表面にシール
    ド線が配線してあることを特徴とする請求項1〜3のいずれか一項に記載の電気光学装置
  5. 前記シールド線とともに、非シールド線が所定領域に配置してあることを特徴とする請
    求項1〜4のいずれか一項に記載の電気光学装置。
  6. 前記シールド線と、前記非シールド線と、が平面方向において交互に配置してあること
    を特徴とする請求項1〜5のいずれか一項に記載の電気光学装置。
  7. 前記シールド線と、前記非シールド線と、が上下方向に多層配置してあることを特徴と
    する請求項1〜6のいずれか一項に記載の電気光学装置。
  8. 前記フレキシブル基板の一部に、同軸ライン用コネクタが形成してあることを特徴とす
    る請求項1〜7のいずれか一項に記載の電気光学装置。
  9. 前記フレキシブル基板あるいは駆動用回路に、温度補償回路が設けてあることを特徴と
    する請求項1〜8のいずれか一項に記載の電気光学装置。
  10. 前記インタフェース手段の一部に、前記シールド線のアースが形成してあることを特徴
    とする請求項1〜9のいずれか一項に記載の電気光学装置。
  11. 前記シールド線を介して信号を伝送する通信速度を、180Mbps以上の値とするこ
    とを特徴とする請求項1〜10のいずれか一項に記載の電気光学装置。
  12. 基板と、当該基板に保持された電気光学材料と、駆動用回路と、当該駆動用回路に対し
    て信号を外部から入力するためのインタフェース手段と、を含む電気光学装置において、
    前記インタフェース手段の一部に、高周波信号を送信するための配線として、UTPラ
    インを含むことを特徴とする電気光学装置。
  13. 請求項1〜12に記載されたいずれか一つの電気光学装置を備えることを特徴とする電
    子機器。
JP2004348227A 2004-12-01 2004-12-01 電気光学装置及び電子機器 Expired - Fee Related JP4539312B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004348227A JP4539312B2 (ja) 2004-12-01 2004-12-01 電気光学装置及び電子機器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004348227A JP4539312B2 (ja) 2004-12-01 2004-12-01 電気光学装置及び電子機器

Publications (2)

Publication Number Publication Date
JP2006156866A true JP2006156866A (ja) 2006-06-15
JP4539312B2 JP4539312B2 (ja) 2010-09-08

Family

ID=36634733

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004348227A Expired - Fee Related JP4539312B2 (ja) 2004-12-01 2004-12-01 電気光学装置及び電子機器

Country Status (1)

Country Link
JP (1) JP4539312B2 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010537237A (ja) * 2007-08-23 2010-12-02 シーリアル テクノロジーズ ソシエテ アノニム 電子表示装置及びディスプレイの画素を駆動する装置
KR101189833B1 (ko) 2011-03-09 2012-10-10 숭실대학교산학협력단 Rf 회로를 포함하는 디스플레이용 단말 장치
US8537096B2 (en) 2008-01-24 2013-09-17 Samsung Display Co., Ltd. Connector and a display apparatus having the same
JP2013205729A (ja) * 2012-03-29 2013-10-07 Seiko Epson Corp 集積回路装置、電気光学装置及び電子機器
JP2015060909A (ja) * 2013-09-18 2015-03-30 オリンパス株式会社 半導体装置

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11186686A (ja) * 1997-12-22 1999-07-09 Mitsubishi Electric Corp 電気回路装置
JP2000068616A (ja) * 1998-08-24 2000-03-03 Nec Eng Ltd 高速伝送路用中継ジャック
JP2001068907A (ja) * 1999-08-26 2001-03-16 Yamaichi Electronics Co Ltd Fpcケーブルおよびfpcケーブル用コネクタ
JP2001093353A (ja) * 1999-09-21 2001-04-06 Daichu Denshi Co Ltd 伝送シールドケーブル
JP2001313109A (ja) * 2000-04-27 2001-11-09 Jst Mfg Co Ltd 集積回路素子用接続モジュールおよびこれに適した集積回路素子
JP2002124321A (ja) * 2000-10-13 2002-04-26 Yamaichi Electronics Co Ltd フラットケーブル用コネクタ
JP2003272774A (ja) * 2003-03-11 2003-09-26 Yamaichi Electronics Co Ltd Fpcケーブル用コネクタ
JP2004219933A (ja) * 2003-01-17 2004-08-05 Seiko Epson Corp 電気光学パネル、電気光学パネルの駆動方法、電気光学装置、および電子機器

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11186686A (ja) * 1997-12-22 1999-07-09 Mitsubishi Electric Corp 電気回路装置
JP2000068616A (ja) * 1998-08-24 2000-03-03 Nec Eng Ltd 高速伝送路用中継ジャック
JP2001068907A (ja) * 1999-08-26 2001-03-16 Yamaichi Electronics Co Ltd Fpcケーブルおよびfpcケーブル用コネクタ
JP2001093353A (ja) * 1999-09-21 2001-04-06 Daichu Denshi Co Ltd 伝送シールドケーブル
JP2001313109A (ja) * 2000-04-27 2001-11-09 Jst Mfg Co Ltd 集積回路素子用接続モジュールおよびこれに適した集積回路素子
JP2002124321A (ja) * 2000-10-13 2002-04-26 Yamaichi Electronics Co Ltd フラットケーブル用コネクタ
JP2004219933A (ja) * 2003-01-17 2004-08-05 Seiko Epson Corp 電気光学パネル、電気光学パネルの駆動方法、電気光学装置、および電子機器
JP2003272774A (ja) * 2003-03-11 2003-09-26 Yamaichi Electronics Co Ltd Fpcケーブル用コネクタ

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010537237A (ja) * 2007-08-23 2010-12-02 シーリアル テクノロジーズ ソシエテ アノニム 電子表示装置及びディスプレイの画素を駆動する装置
KR101522749B1 (ko) * 2007-08-23 2015-05-26 시리얼 테크놀로지즈 에스.에이. 전자 디스플레이 유닛 및 디스플레이의 픽셀을 제어 구동하는 장치
US8537096B2 (en) 2008-01-24 2013-09-17 Samsung Display Co., Ltd. Connector and a display apparatus having the same
US8866730B2 (en) 2008-01-24 2014-10-21 Samsung Display Co., Ltd. Connector and a display apparatus having the same
KR101189833B1 (ko) 2011-03-09 2012-10-10 숭실대학교산학협력단 Rf 회로를 포함하는 디스플레이용 단말 장치
JP2013205729A (ja) * 2012-03-29 2013-10-07 Seiko Epson Corp 集積回路装置、電気光学装置及び電子機器
JP2015060909A (ja) * 2013-09-18 2015-03-30 オリンパス株式会社 半導体装置
US9712775B2 (en) 2013-09-18 2017-07-18 Olympus Corporation Semiconductor device

Also Published As

Publication number Publication date
JP4539312B2 (ja) 2010-09-08

Similar Documents

Publication Publication Date Title
US6912036B2 (en) Display device
US8068077B2 (en) Contact structure of conductive films and thin film transistor array panel including the same
US7554643B2 (en) Electro-optical device, electronic apparatus, and interface board
US7068338B2 (en) Electro-optical device substrate, electro-optical device, and electronic apparatus
US7714411B2 (en) Electro-optical device, method of manufacturing the same, and electronic apparatus
CN101872092A (zh) 液晶显示面板
US9030449B2 (en) Electro-optical device and electronic apparatus
JP4013494B2 (ja) 電気光学装置および電子機器
JP4539312B2 (ja) 電気光学装置及び電子機器
JP2004235321A (ja) フレキシブル基板、フレキシブル基板の製造方法、および電気光学装置、ならびに電子機器
CN110764296B (zh) 显示面板
KR100990315B1 (ko) 액정표시장치
US7212272B2 (en) Electrical wiring structure, electro-optical device, and electronic apparatus
CN214504067U (zh) 显示模组和电子设备
JP2005292587A (ja) 電気光学装置、電気光学装置の製造方法、及び電子機器
US5893624A (en) Liquid crystal display device
KR101021747B1 (ko) 액정표시장치
US9035190B2 (en) Flexible circuit board and display device
JP2007242383A (ja) コネクタ、コネクタ付き電気光学装置及び電子機器
JP2002207221A (ja) 液晶表示装置
JP3994909B2 (ja) 電気配線構造、電気配線構造の製造方法、電気配線構造を備えた光学装置用基板、および電気光学装置、ならびに電気光学装置の製造方法
US20240113133A1 (en) Array substrate and display panel
KR100763407B1 (ko) 액정 표시 장치용 어레이 기판
JP4380095B2 (ja) 液晶パネル、液晶装置及び電子機器
JP2006091062A (ja) 電気光学装置、電気光学装置の製造方法、及び電子機器

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20070404

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20071112

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091102

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20091111

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20091112

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091224

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20091225

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100302

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100428

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20100428

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100601

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100614

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130702

Year of fee payment: 3

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees