JP2006156736A - Manufacturing method of semiconductor device - Google Patents
Manufacturing method of semiconductor device Download PDFInfo
- Publication number
- JP2006156736A JP2006156736A JP2004345623A JP2004345623A JP2006156736A JP 2006156736 A JP2006156736 A JP 2006156736A JP 2004345623 A JP2004345623 A JP 2004345623A JP 2004345623 A JP2004345623 A JP 2004345623A JP 2006156736 A JP2006156736 A JP 2006156736A
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- gate
- semiconductor device
- diode
- gate oxide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
Description
本発明は、パワーMOS−FETやIGBT等のディスクリートMOS半導体素子の製造方法に係るもので、検査を容易にするための電極パッドの形成方法に関するものである。 The present invention relates to a method of manufacturing a discrete MOS semiconductor device such as a power MOS-FET or IGBT, and relates to a method of forming an electrode pad for facilitating inspection.
MOS半導体素子は各種コンバータ、インバータ、電力スイッチ等のパワーエレクトロニクスの分野で使用される割合が多くなっている。電子機器が小型、軽量化されるに従がってそれに使用される電子デバイスも小型、軽量化の道を歩んでいる。MOS型の半導体素子の小型化が進むと、そこに形成されるMOSキャパシタ（図５参照）も小さくなり、蓄積できる電荷の量も少なくなる。 MOS semiconductor elements are increasingly used in the field of power electronics such as various converters, inverters, and power switches. As electronic devices are reduced in size and weight, electronic devices used in the electronic devices are also on the path to reduction in size and weight. As the miniaturization of MOS-type semiconductor elements progresses, the MOS capacitor (see FIG. 5) formed therein becomes smaller and the amount of charge that can be accumulated decreases.
MOSキャパシタが小さくなって容量が小さくなると、MOS素子のゲート端子に静電気がチャージされたときに、そのキャパシタを充電し切ってしまい、キャパシタの帯電電圧が大きくなるとキャパシタ内のゲート酸化膜に電流が流れてゲート酸化膜が静電破壊されてしまう。この静電破壊を防ぐために、図６に示すように、MOS−FEＴ（M）のゲートとソース間にゲートを保護するための保護ダイオード（D）を並列に作り込んでバイパスを形成している。
しかし、MOS型半導体素子に保護ダイオードを作り込むと、ゲートがバイパスによって保護されてしまうために、ゲート酸化膜の破壊耐圧を測定することができなくなるという問題が生じる。本発明は、ゲート保護ダイオードを介さずにゲート酸化膜のみに通電することができるようにして、ゲート酸化膜の保護ダイオードを作り込んだMOS型半導体装置であっても、ゲート酸化膜の測定を可能にするものである。 However, when a protection diode is formed in the MOS type semiconductor device, the gate is protected by bypass, which causes a problem that the breakdown voltage of the gate oxide film cannot be measured. The present invention enables measurement of a gate oxide film even in a MOS type semiconductor device in which a gate oxide film protection diode is formed so that only a gate oxide film can be energized without going through a gate protection diode. It is what makes it possible.
本発明は、ゲート酸化膜に接続されるゲートパッドを２分割することによって、上記の課題を解決するものである。すなわち、ゲート酸化膜上にゲート電極が形成され、そのゲート電極と接続されるとともに前記酸化膜を保護するためのダイオードと接続される電極バッドが形成される半導体装置の製造方法において、ゲート酸化膜に接続されるパッドとダイオードに接続されるパッドとを近接して別個に形成することに特徴を有するものである。 The present invention solves the above problem by dividing the gate pad connected to the gate oxide film into two. That is, in a method of manufacturing a semiconductor device in which a gate electrode is formed on a gate oxide film, and an electrode pad connected to the gate electrode and connected to a diode for protecting the oxide film is formed. The pad connected to the diode and the pad connected to the diode are separately formed close to each other.
本発明によれば、保護ダイオード用とは独立してゲート電極に接続できるゲートパッドを形成するので、保護ダイオードを有するMOS型半導体素子でもゲート酸化膜の破壊耐圧を測定することができる。また、ワイヤボンディング工程において金線によって２つのパッドを短絡させるので、並列接続させて保護ダイオードを機能させることができる。 According to the present invention, since the gate pad that can be connected to the gate electrode is formed independently of the protection diode, the breakdown voltage of the gate oxide film can be measured even in the MOS type semiconductor device having the protection diode. In addition, since the two pads are short-circuited by the gold wire in the wire bonding process, the protection diode can function by being connected in parallel.
本発明によるMOS型の半導体素子の製造方法を示す等価回路を図１に示す。従来の図6に示した回路とことなって、保護ダイオード（D）に接続される端子（パッド）と、MOS
−FETに接続される端子（パッド）とが別個に形成されていることを示している。これらの２つの端子（パッド）は、ワイヤボンディングの工程において同じボンディングワイヤに接続されて、実質的に１つのパッドとなる。
FIG. 1 shows an equivalent circuit showing a method for manufacturing a MOS type semiconductor device according to the present invention. Unlike the conventional circuit shown in FIG. 6, the terminal (pad) connected to the protection diode (D) and the MOS
-It shows that the terminal (pad) connected to the FET is formed separately. These two terminals (pads) are connected to the same bonding wire in the wire bonding process, and become substantially one pad.
以下、図面を参照して、本発明の実施例について説明する。図２は、本発明の実施例を示す平面図で、ゲート酸化膜上の電極に接続されるパッド21と保護ダイオードに接続されるパッド23を別個に形成している。この例では、ゲート電極に接続するパッド21を長方形に形成し、その周囲に保護ダイオード23に接続されるパッド23を狭い間隔で配置している。これらの2つのパッド21、23は形成時には分離し、絶縁された状態となっている。
図３は、ゲート電極に接続されるパッド31が円形に形成されたもので、それに伴って保護ダイオードに接続されるパッド33の形状も変えたものである。
Embodiments of the present invention will be described below with reference to the drawings. FIG. 2 is a plan view showing an embodiment of the present invention, in which a
In FIG. 3, the
図4はワイヤボンディング後の状態を示す平面図で、ボンディングワイヤ15の先端は押し潰されて２つのパッドに跨って接続された状態を示すものである。これによって、静電気がチャージされた場合には保護ダイオードを機能させることができ、ゲート酸化膜を保護することができる。
FIG. 4 is a plan view showing a state after wire bonding, in which the tip of the
本発明は上記の例に限られるものではなく、パッドの形状は任意に選択することができる。図２あるいは図３のように内外に配置するだけでなく、左右に二分する等の形状であってもよい。ただし、ゲートに接続されるパッドに検査用の探針（プローブ）を当てるのに十分な面積は必要であるし、ボンディングワイヤとの接触面積が極端に狭くならないように配慮する必要はある。また、２つのパッドの間隔も任意に選択できるがあまり広くなるとパッドの面積が大きくなるので、絶縁を保てる範囲の最小限のものとすることが望ましい。 The present invention is not limited to the above example, and the shape of the pad can be arbitrarily selected. As shown in FIG. 2 or FIG. 3, the shape may be not only arranged inside and outside, but also divided into left and right. However, a sufficient area is required to apply the inspection probe (probe) to the pad connected to the gate, and it is necessary to consider that the contact area with the bonding wire does not become extremely narrow. The interval between the two pads can also be arbitrarily selected. However, since the area of the pad increases when it is too wide, it is desirable to minimize the range in which insulation can be maintained.
本発明は、パワー用のMOS−FET等のＭＯＳ型の半導体素子全般に利用することができ、ワイヤボンディングあるいは他のボンディングにおいてゲート酸化膜上の電極に接続されるボンディングパッドの形成の際に用いることができる。 The present invention can be used for MOS power semiconductor devices such as power MOS-FETs in general and is used for forming a bonding pad connected to an electrode on a gate oxide film in wire bonding or other bonding. be able to.
21、31：ゲート電極接続用ボンディングパッド
23、33：保護ダイオード接続用ボンディングパッド
15：ボンディングワイヤ
M：MOS−FET
D：保護ダイオード
21, 31: Bonding pads for gate electrode connection
23, 33: Bonding pads for connecting protective diodes
15: Bonding wire
M: MOS-FET
D: Protection diode
Claims (3)
ゲート酸化膜に接続されるパッドとダイオードに接続されるパッドとを近接して別個に形成することを特徴とする半導体装置の製造方法。 In a method of manufacturing a semiconductor device, wherein a gate electrode is formed on a gate oxide film, and an electrode pad connected to the gate electrode and connected to a diode for protecting the oxide film is formed.
A method of manufacturing a semiconductor device, wherein a pad connected to a gate oxide film and a pad connected to a diode are separately formed close to each other.
ゲート酸化膜に接続されるパッドとダイオードに接続されるパッドとを近接して別個に形成し、
同じボンディングワイヤに接続することを特徴とする半導体装置の製造方法。 In a method of manufacturing a semiconductor device, wherein a gate electrode is formed on a gate oxide film, and an electrode pad connected to the gate electrode and connected to a diode for protecting the oxide film is formed.
A pad connected to the gate oxide film and a pad connected to the diode are separately formed close to each other,
A method for manufacturing a semiconductor device, wherein the semiconductor device is connected to the same bonding wire.
ゲート酸化膜に接続されるパッドとダイオードに接続されるパッドとを近接して別個に形成し、
ワイヤボンディングにおいて押し潰されたワイヤの先端をそれぞれのパッドに接続することを特徴とする半導体装置の製造方法。 In a method of manufacturing a semiconductor device, wherein a gate electrode is formed on a gate oxide film, and an electrode pad connected to the gate electrode and connected to a diode for protecting the oxide film is formed.
A pad connected to the gate oxide film and a pad connected to the diode are separately formed close to each other,
A method for manufacturing a semiconductor device, comprising: connecting tips of wires crushed in wire bonding to respective pads.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004345623A JP2006156736A (en) | 2004-11-30 | 2004-11-30 | Manufacturing method of semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004345623A JP2006156736A (en) | 2004-11-30 | 2004-11-30 | Manufacturing method of semiconductor device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2006156736A true JP2006156736A (en) | 2006-06-15 |
Family
ID=36634632
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004345623A Withdrawn JP2006156736A (en) | 2004-11-30 | 2004-11-30 | Manufacturing method of semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2006156736A (en) |
-
2004
- 2004-11-30 JP JP2004345623A patent/JP2006156736A/en not_active Withdrawn
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9698107B2 (en) | Semiconductor device and method of manufacturing a semiconductor device | |
| US6610923B1 (en) | Multi-chip module utilizing leadframe | |
| US10170919B2 (en) | Battery protecting apparatus | |
| US5291051A (en) | ESD protection for inputs requiring operation beyond supply voltages | |
| US8633575B1 (en) | IC package with integrated electrostatic discharge protection | |
| JP2002083931A (en) | Integrated semiconductor circuit device | |
| US4325097A (en) | Four terminal pulse suppressor | |
| JP2020085503A (en) | Detector | |
| JP2005129826A (en) | Power semiconductor device | |
| US6943412B1 (en) | Semiconductor integrated circuit | |
| CN109668673B (en) | Pressure sensor device and method for manufacturing pressure sensor device | |
| US4600960A (en) | Four terminal pulse suppressor | |
| JP2006156736A (en) | Manufacturing method of semiconductor device | |
| JP6672573B2 (en) | Semiconductor device | |
| US8525331B2 (en) | Chip design having integrated fuse and method for the production thereof | |
| KR101904682B1 (en) | Current interrupting device | |
| JP4139688B2 (en) | Thyristor structure and overvoltage protection device having such a thyristor structure | |
| JP2011119415A (en) | Semiconductor integrated device | |
| JP2008311285A (en) | Semiconductor device, and test circuit and evaluation method using same | |
| JP2008153615A (en) | Power semiconductor device | |
| US20050024800A1 (en) | Voltage protection device | |
| EP0300434A2 (en) | Overcurrent protection circuit for semiconductor device | |
| JP7200615B2 (en) | detector | |
| JP2010127805A (en) | Battery monitoring device | |
| JP2006186299A (en) | Electronic-component mounting device, protection circuit module for secondary battery and battery pack using the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Effective date: 20090129 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090210 |
|
| A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20090306 |