JP2006156617A - Wiring board and its manufacturing method - Google Patents

Wiring board and its manufacturing method Download PDF

Info

Publication number
JP2006156617A
JP2006156617A JP2004343491A JP2004343491A JP2006156617A JP 2006156617 A JP2006156617 A JP 2006156617A JP 2004343491 A JP2004343491 A JP 2004343491A JP 2004343491 A JP2004343491 A JP 2004343491A JP 2006156617 A JP2006156617 A JP 2006156617A
Authority
JP
Japan
Prior art keywords
wiring
conductive paste
wiring board
electrically insulating
conductive particles
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004343491A
Other languages
Japanese (ja)
Other versions
JP4396493B2 (en
Inventor
Hideki Higashiya
秀樹 東谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2004343491A priority Critical patent/JP4396493B2/en
Publication of JP2006156617A publication Critical patent/JP2006156617A/en
Application granted granted Critical
Publication of JP4396493B2 publication Critical patent/JP4396493B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To provide a wiring board which satisfies via connectivity or insulating characteristics while making wiring and vias minuter so as to realize higher density of the wiring board, and also to provide its manufacturing method. <P>SOLUTION: The wiring board is constituted such that the connection of conductive particles 9 and plated wiring 7 is performed on the removal interface by removing conductive particles partially, thereby securing the area of larger connection interface, raising electric connectivity, and as a result, realizing the connection in minuter vias. <P>COPYRIGHT: (C)2006,JPO&NCIPI

Description

本発明は、インナービアホール接続により複数層の配線が電気的に接続された配線基板およびその製造方法に関するものである。   The present invention relates to a wiring board in which a plurality of layers of wirings are electrically connected by inner via hole connection and a method for manufacturing the same.

近年、電子機器の小型化、高性能化に伴い、産業用にとどまらず広く民生用機器の分野においてもLSI等の半導体チップを高密度に実装できる多層配線回路基板が安価に供給されることが強く要望されてきている。このような多層配線回路基板では微細な配線ピッチで形成された複数層の配線パターン間を高い接続信頼性で電気的に接続できることが重要である。   In recent years, with the downsizing and high performance of electronic devices, multilayer wiring circuit boards capable of mounting semiconductor chips such as LSIs with high density not only for industrial use but also in the field of consumer equipment are being supplied at low cost. There has been a strong demand. In such a multilayer printed circuit board, it is important that a plurality of wiring patterns formed at a fine wiring pitch can be electrically connected with high connection reliability.

このような市場の要望に対して従来の多層配線基板の層間接続の主流となっていたスルーホール内壁の金属めっき導体に代えて、多層プリント配線基板の任意の電極を任意の配線パターン位置において層間接続できるインナービアホール接続法すなわち全層IVH構造樹脂多層基板と呼ばれるものがある(特許文献1参照)。これは、多層プリント配線基板のビアホール内に導電体を充填して必要な各層間のみを接続することが可能であり、部品ランド直下にインナービアホールを設けることができるために、基板サイズの小型化や高密度実装を実現することができる。また、インナービアホールにおける電気的接続は導電性ペーストを用いているために、ビアホールにかかる応力を緩和することができ、熱衝撃等による寸法変化に対して安定な電気的接続を実現することができる。   In response to such market demand, instead of the metal plated conductor on the inner wall of the through-hole, which has been the mainstream for interlayer connection of conventional multilayer wiring boards, any electrode of the multilayer printed wiring board can be placed at any wiring pattern position. There is an inner via hole connection method that can be connected, that is, an all-layer IVH structure resin multilayer substrate (see Patent Document 1). This is because it is possible to connect only necessary layers by filling the via holes of the multilayer printed wiring board and connect the necessary layers, and the inner via hole can be provided directly under the component land, so the board size is reduced. And high-density mounting can be realized. Further, since the electrical connection in the inner via hole uses a conductive paste, the stress applied to the via hole can be relieved and a stable electrical connection can be realized against a dimensional change due to a thermal shock or the like. .

この全層IVH構造樹脂多層基板として図9(a)〜(h)に示すような工程で製造される構成が従来から提案されている。   Conventionally, a configuration in which the full-layer IVH structure resin multilayer substrate is manufactured through the processes shown in FIGS. 9A to 9H has been proposed.

まず、図9(a)に示したのは電気絶縁性基材1である。次に図9(b)に示すように電気絶縁性基材1の両側に保護フィルム2をラミネート加工によって貼り付ける。続いて、図9(c)に示すように電気絶縁性基材1と保護フィルム2の全てを貫通する貫通孔3をレーザー等によって形成する。次に図9(d)に示すように貫通孔3に導電性ペースト4を充填した後、図9(e)に示すように両側の保護フィルム2を剥離する。この状態で図9(f)に示すように両側から箔状の配線材料5を積層し、図9(g)に示す工程で配線材料5を加熱加圧することにより電気絶縁性基材1に接着させる。この時、加熱加圧工程によって導電性ペースト4は厚み方向に圧縮される。この圧縮によって導電性ペースト内の導電性粒子が高密度に接触し、同時に配線材料5と導電性ペースト4の電気的接続も実現されることとなる。次に、図9(h)に示すように配線材料5をパターニングすることによって両面配線基板が完成する。   First, an electrically insulating substrate 1 is shown in FIG. Next, as shown in FIG. 9B, protective films 2 are attached to both sides of the electrically insulating substrate 1 by laminating. Subsequently, as shown in FIG. 9C, a through-hole 3 penetrating all of the electrically insulating substrate 1 and the protective film 2 is formed by a laser or the like. Next, after filling the through holes 3 with the conductive paste 4 as shown in FIG. 9 (d), the protective films 2 on both sides are peeled off as shown in FIG. 9 (e). In this state, a foil-like wiring material 5 is laminated from both sides as shown in FIG. 9 (f), and the wiring material 5 is heated and pressed in the step shown in FIG. 9 (g) to adhere to the electrically insulating substrate 1. Let At this time, the conductive paste 4 is compressed in the thickness direction by the heating and pressing step. By this compression, the conductive particles in the conductive paste are brought into contact with high density, and at the same time, the electrical connection between the wiring material 5 and the conductive paste 4 is realized. Next, the double-sided wiring substrate is completed by patterning the wiring material 5 as shown in FIG.

また、図9に示した配線基板に対して、導電性ペーストでの電気的な接続性をより高めた例として、図11(a)〜(i)に示すような工程で製造される構成を持った配線基板が提案されている(特許文献2参照)。   Further, as an example in which the electrical connectivity with the conductive paste is further improved with respect to the wiring board shown in FIG. 9, a structure manufactured by the steps shown in FIGS. 11 (a) to (i). A holding wiring board has been proposed (see Patent Document 2).

まず、図11(a)に示した電気絶縁性基材1の両面に保護フィルム2を形成すると図11(b)に示す状態となる。次に図11(c)に示すように保護フィルム2、電気絶縁性基材1を貫通する貫通孔3を形成する。続いて図11(d)に示すように貫通孔3に導電性ペースト4を充填する。その後、前記保護フィルム2を剥離することで、図11(e)に示す状態を得る。この保護フィルム2を剥離した後、図11(f)に示すように電気絶縁性基材の両面にプレスシート6を積層し、加熱加圧して導電性ペースト4を圧縮すると図11(g)に示す状態となる。ここで、電気絶縁性基材1として被圧縮性の性質を備えた材料を用いた場合には、加熱加圧後は電気絶縁性基材1が厚み方向に寸法収縮することになる。次に両側のプレスシート6を除去すると図11(h)に示すような状態が得られ、導電性ペースト4が電気絶縁性基材1の表面に露出する。ここで、プレスシートとしては、耐熱フィルムの表面に離型処理を施したフィルムが用いられ、機械的剥離によって除去される。引き続き、図11(i)に示すように、露出した導電性ペースト4と結合するめっき配線7を形成する。めっきによる配線形成は無電解めっき、電解めっきが用いられる。この配線パターン形成によって両面配線基板が完成する。このような導電性ペースト内の導電性粒子と結合するように形成されためっき配線は結合界面での強度に優れ、安定した層間接続を実現する配線基板を提供することができる。
特開平06−268345号公報 特開2001−308534号公報
First, when the protective films 2 are formed on both surfaces of the electrically insulating substrate 1 shown in FIG. 11A, the state shown in FIG. 11B is obtained. Next, as shown in FIG.11 (c), the through-hole 3 which penetrates the protective film 2 and the electrically insulating base material 1 is formed. Subsequently, as shown in FIG. 11 (d), the through-hole 3 is filled with the conductive paste 4. Then, the state shown in FIG.11 (e) is obtained by peeling the said protective film 2. FIG. After the protective film 2 is peeled off, a press sheet 6 is laminated on both surfaces of the electrically insulating substrate as shown in FIG. 11 (f), and the conductive paste 4 is compressed by heating and pressurizing, as shown in FIG. 11 (g). It will be in the state shown. Here, when a material having compressibility is used as the electrically insulating substrate 1, the electrically insulating substrate 1 is dimensionally shrunk in the thickness direction after heating and pressing. Next, when the press sheets 6 on both sides are removed, a state as shown in FIG. 11 (h) is obtained, and the conductive paste 4 is exposed on the surface of the electrically insulating substrate 1. Here, as a press sheet, the film which gave the mold release process to the surface of a heat-resistant film is used, and it removes by mechanical peeling. Subsequently, as shown in FIG. 11 (i), a plated wiring 7 to be coupled with the exposed conductive paste 4 is formed. For the wiring formation by plating, electroless plating or electrolytic plating is used. A double-sided wiring board is completed by this wiring pattern formation. The plated wiring formed so as to be bonded to the conductive particles in the conductive paste is excellent in strength at the bonding interface, and a wiring board that realizes stable interlayer connection can be provided.
Japanese Patent Laid-Open No. 06-268345 JP 2001-308534 A

図9(f)〜(h)に示した、貫通孔3部を拡大して示したのが、図10(a)〜(c)である。図10(a)に示すように充填後の導電性ペースト4は導電性ペースト内の導電性粒子9の間に樹脂10が多く存在し、充分な電気的接続が確保されていない。これに対して配線材料5を介して加熱加圧を行うことで、図10(b)に示すように導電性ペースト4に圧縮が加わり導電性ペースト4内の導電性粒子9が密に接触することとなり導電性ペースト内の電気的接続を確保することができる。しかしながら、図10(a)に示したように電気絶縁性基材1から導電性ペースト4が突出しているため、配線材料5を介して加熱加圧した際に、導電性ペースト4の表面部が広がり配線材料5と導電性ペースト4の接触界面面積が広がることとなる。この導電性ペースト4の広がりは導電性ペーストの突出状態や配線材料の積層条件によって変化するものであり、大判状の電気絶縁性基材で加工を行った場合にばらつきが顕著となり、そのために、図10(c)に示すように貫通孔3を覆う配線11を大きく設計する必要があり、高密度化を妨げる要因となっていた。   FIGS. 10A to 10C show the through hole 3 shown in FIGS. 9F to 9H in an enlarged manner. As shown in FIG. 10A, the conductive paste 4 after filling has a large amount of the resin 10 between the conductive particles 9 in the conductive paste, and sufficient electrical connection is not ensured. On the other hand, by applying heat and pressure through the wiring material 5, compression is applied to the conductive paste 4 and the conductive particles 9 in the conductive paste 4 come into close contact as shown in FIG. As a result, electrical connection in the conductive paste can be ensured. However, since the conductive paste 4 protrudes from the electrically insulating substrate 1 as shown in FIG. 10 (a), the surface portion of the conductive paste 4 is not heated when heated and pressed through the wiring material 5. The contact interface area between the spread wiring material 5 and the conductive paste 4 is widened. The spread of the conductive paste 4 changes depending on the protruding state of the conductive paste and the lamination conditions of the wiring material, and the variation becomes significant when processed with a large-sized electrically insulating substrate. As shown in FIG. 10C, it is necessary to design the wiring 11 covering the through hole 3 to be large, which is a factor that hinders high density.

また、保護フィルム2を剥離する際や、その他の製造工程中に微量の導電性ペースト4が電気絶縁性基材上に付着する場合があり、図10(a)に示したように飛散ペースト8として存在する。この飛散ペースト8は配線11がより微細化し配線間が狭くなった際には、その影響が無視できなくなり、場合によってはショート不良を誘発する要因となっていた。   Further, when the protective film 2 is peeled off or during other manufacturing processes, a small amount of the conductive paste 4 may adhere to the electrically insulating substrate, and as shown in FIG. Exists as. When the wiring 11 becomes finer and the space between the wirings becomes narrower, the influence of the scattering paste 8 cannot be ignored, and in some cases, causes a short circuit failure.

また、従来の構成および製造方法でビアの径をより小さくすると、ビア面積に反比例して配線材料と導電性ペースト内の導電性粒子との接触点が減少する。これによって、初期の接続抵抗値が高い部分が発生し、初期の接続抵抗値のばらつきが大きくなるという問題が生じる。また、初期の接続抵抗値が高い部分については、温度サイクル試験やプレッシャークッカー試験などの信頼性試験で、接続抵抗値が変動する現象が見られる。   Further, when the via diameter is further reduced by the conventional configuration and manufacturing method, the contact point between the wiring material and the conductive particles in the conductive paste decreases in inverse proportion to the via area. As a result, a portion where the initial connection resistance value is high occurs, resulting in a problem that the initial connection resistance value varies greatly. In addition, a phenomenon in which the connection resistance value fluctuates in a reliability test such as a temperature cycle test or a pressure cooker test is observed in a portion where the initial connection resistance value is high.

本発明は配線基板をより高密度化するために、配線、ビアをより微細化すると共に、ビア接続性や絶縁性の特性を満足する配線基板およびその製造方法を提供することを目的とするものである。   It is an object of the present invention to provide a wiring board and a method of manufacturing the wiring board that satisfy the requirements of via connectivity and insulation as well as miniaturizing wiring and vias in order to increase the density of the wiring board. It is.

上記目的を達成するために、本発明は以下の構成を有する。   In order to achieve the above object, the present invention has the following configuration.

本発明の請求項1に記載の発明は、電気絶縁性基材と、該電気絶縁性基材に設けた貫通孔と、該貫通孔に充填された導電性ペーストと、前記導電性ペースト内の導電性粒子と電気的に接続しためっき配線とを備え、前記導電性粒子と前記めっき配線の接続は前記導電性粒子を部分的に除去した除去界面でなされる配線基板であって、導電性粒子とめっき配線の接続を導電性粒子の除去界面で行うことによって、より広い接続界面の面積を確保し、電気的接続性を向上させることができ、結果としてより微細ビアでの接続が実現できる。   The invention according to claim 1 of the present invention includes an electrically insulating substrate, a through hole provided in the electrically insulating substrate, a conductive paste filled in the through hole, and a conductive paste in the electrically conductive paste. A wiring board electrically connected to the conductive particles, wherein the conductive particles and the plated wiring are connected to each other at a removal interface obtained by partially removing the conductive particles, and the conductive particles By connecting the plated wiring and the plated wiring at the conductive particle removal interface, it is possible to secure a wider connection interface area and improve the electrical connectivity, and as a result, a connection with a fine via can be realized.

本発明の請求項2に記載の発明は、前記めっき配線と前記導電性ペースト内の樹脂との界面は粗化形状である請求項1に記載の配線基板であって、めっき配線と接触する導電性ペースト内の樹脂表面を粗化することでめっき配線と樹脂との密着性を向上させ、結果として導電性粒子とめっき配線界面にかかる応力を分散することができ、ビア接続性を向上させることができる。   The invention according to claim 2 of the present invention is the wiring substrate according to claim 1, wherein the interface between the plated wiring and the resin in the conductive paste is a roughened shape, and the conductive contact with the plated wiring. By roughening the resin surface in the conductive paste, the adhesion between the plated wiring and the resin can be improved, and as a result, the stress applied to the interface between the conductive particles and the plated wiring can be dispersed and the via connectivity can be improved. Can do.

本発明の請求項3に記載の発明は、前記めっき配線と前記導電性ペーストとの界面が前記電気絶縁性基材表面より凹んだ形状である請求項1に記載の配線基板であって、貫通孔に導電性ペーストが充填された領域を電気絶縁性基材の厚み方向中間部とすることで、実質の貫通孔径を小さくすることができ、より微細なビア接続が実現できる。   The invention according to claim 3 of the present invention is the wiring board according to claim 1, wherein the interface between the plated wiring and the conductive paste is recessed from the surface of the electrically insulating base material. By setting the region where the hole is filled with the conductive paste as an intermediate portion in the thickness direction of the electrically insulating substrate, the substantial diameter of the through hole can be reduced, and finer via connection can be realized.

本発明の請求項4に記載の発明は、前記めっき配線には複数の突出部が形成され、該突出部が前記導電性ペースト内部に埋設される請求項1に記載の配線基板であって、めっき配線の突出部が導電性ペーストに埋設されることで、アンカー効果によってめっき配線と導電性ペーストの密着力を高めると共に、導電性ペーストとの接続界面面積を広く確保することができるのでビア接続性を向上させることができる。   The invention according to claim 4 of the present invention is the wiring board according to claim 1, wherein a plurality of protrusions are formed in the plated wiring, and the protrusions are embedded in the conductive paste. By embedding the protruding part of the plated wiring in the conductive paste, the adhesion effect between the plated wiring and the conductive paste can be enhanced by the anchor effect, and a wide connection interface area between the conductive paste can be secured, so via connection Can be improved.

本発明の請求項5に記載の発明は、前記めっき配線の少なくとも一部の突出部は、突出方向に垂直な断面が一定でない形状を有し、当該断面の面積が突出部の底と先端との間で最大となる請求項4に記載の配線基板であって、導電性ペーストとめっき配線とのアンカー効果をより高めることができ、その結果、ビア接続性を向上させることができる。   The invention according to claim 5 of the present invention is such that at least a part of the protruding portion of the plated wiring has a shape in which the cross section perpendicular to the protruding direction is not constant, and the area of the cross section is the bottom and tip of the protruding portion 5. The wiring board according to claim 4, wherein the anchor effect between the conductive paste and the plated wiring can be further enhanced, and as a result, the via connectivity can be improved.

本発明の請求項6に記載の発明は、前記貫通孔上の前記めっき配線は、貫通孔以外に形成されためっき配線より厚い請求項3に記載の配線基板であって、貫通孔上のめっき配線をより厚く形成することで、めっき配線の剛性を高めることができ、これによって、電子部品を実装した際等に発生する外部応力が加わった場合でも、めっき配線と導電性ペースト界面の変形を抑制し、ビア接続性の劣化を抑制することができる。   The invention according to claim 6 of the present invention is the wiring board according to claim 3, wherein the plated wiring on the through hole is thicker than the plated wiring formed other than the through hole. By forming the wiring thicker, it is possible to increase the rigidity of the plated wiring, which enables deformation of the interface between the plated wiring and the conductive paste even when external stress is generated when electronic components are mounted. It is possible to suppress the deterioration of via connectivity.

本発明の請求項7に記載の発明は、前記貫通孔上のめっき配線は表面が平坦である請求項3に記載の配線基板であって、貫通孔上のめっき配線の表面が平坦になることでBGA、CSP等の電子部品の接続端子である半田ボールとの接続性が向上し、結果として、貫通孔上に半田ボールとの接続端子を配置するビアオンパッド構造が実現できる。   The invention according to claim 7 of the present invention is the wiring board according to claim 3, wherein the surface of the plated wiring on the through hole is flat, and the surface of the plated wiring on the through hole is flat. As a result, the connectivity with solder balls, which are connection terminals of electronic components such as BGA and CSP, is improved. As a result, a via-on-pad structure in which the connection terminals with the solder balls are arranged in the through holes can be realized.

本発明の請求項8に記載の発明は、請求項1に記載の配線基板を少なくとも一層含むことを特徴とする多層配線基板であって、請求項1に記載の接続構造によって配線基板を多層化した場合でも、より微細なビアを備えることができる。   The invention according to claim 8 of the present invention is a multilayer wiring board including at least one wiring board according to claim 1, wherein the wiring board is multilayered by the connection structure according to claim 1. Even in this case, a finer via can be provided.

本発明の請求項9に記載の発明は、熱硬化性樹脂を含む電気絶縁性基材に貫通孔を形成する工程と、前記貫通孔に導電性ペーストを充填する工程と、前記電気絶縁性基材と前記導電性ペーストを加熱加圧し前記電気絶縁性基材を硬化する熱プレス工程と、前記導電性ペースト内の導電性粒子を部分的に除去する工程と、前記導電性ペーストと電気的に接続する配線を形成する工程とを含み、前記配線形成工程では前記電気絶縁性基材に付着するとともに導電性ペースト内の導電性粒子と結合するめっき配線を少なくとも一方に形成する配線基板の製造方法であって、導電性粒子とめっき配線の接続を導電性粒子の除去界面で行うことによって、より広い接続界面の面積を確保することができ、電気的接続性を向上させることができ、結果としてより微細ビアでの接続が実現できる。   The invention according to claim 9 of the present invention includes a step of forming a through hole in an electrically insulating base material containing a thermosetting resin, a step of filling the through hole with a conductive paste, and the electrically insulating group. A hot pressing step of heating and pressing the material and the conductive paste to cure the electrically insulating substrate, a step of partially removing conductive particles in the conductive paste, and electrically connecting the conductive paste to the conductive paste Forming a wiring to be connected, and in the wiring forming step, a method of manufacturing a wiring board that forms a plated wiring that adheres to the electrically insulating base material and bonds with conductive particles in a conductive paste on at least one side Therefore, by connecting the conductive particles to the plated wiring at the conductive particle removal interface, it is possible to secure a wider area of the connection interface and improve the electrical connectivity. Connection with finer vias can be realized.

本発明の請求項10に記載の発明は、前記導電性粒子の部分的な除去工程で、貫通孔外の導電性粒子を除去する請求項9に記載の配線基板の製造方法であって、導電性粒子の部分除去工程で同時に、電気絶縁性基材上の貫通孔外に残存するペーストを除去することで、配線間のショート不良を抑制することができ、より微細な配線間隔を実現することができる。   Invention of Claim 10 of this invention is a manufacturing method of the wiring board of Claim 9 which removes the electroconductive particle outside a through-hole by the partial removal process of the said electroconductive particle, Comprising: By removing the paste remaining outside the through-hole on the electrically insulating substrate at the same time as the step of removing the conductive particles, it is possible to suppress short-circuit defects between the wires and realize a finer wiring interval Can do.

本発明の請求項11に記載の発明は、前記導電性粒子の部分的な除去工程では、導電性ペーストの深さ方向に複数段の導電性粒子が除去される請求項9に記載の配線基板の製造方法であって、導電性ペーストの深さ方向に複数段の導電性粒子を除去することで、後のめっき配線形成工程で導電性ペーストに埋設されるめっき配線の突出部を形成することができ、結果として、アンカー効果によってめっき配線と導電性ペーストの密着力を高めると共に、導電性ペーストとの接続界面面積を広く確保することができるのでビア接続性を向上させることができる。   According to an eleventh aspect of the present invention, in the partial removal step of the conductive particles, a plurality of stages of conductive particles are removed in the depth direction of the conductive paste. In this method, a plurality of stages of conductive particles are removed in the depth direction of the conductive paste, thereby forming a protruding portion of the plated wiring embedded in the conductive paste in the subsequent plated wiring forming step. As a result, the adhesion between the plated wiring and the conductive paste can be increased by the anchor effect, and a wide connection interface area with the conductive paste can be secured, so that via connectivity can be improved.

本発明の請求項12に記載の発明は、前記導電性粒子の部分的な除去工程は、導電性粒子を溶解によって除去する請求項9に記載の配線基板の製造方法であって、導電性粒子を溶解によって除去することで、簡便な方法で導電性粒子を部分的に除去することができる。   The invention according to claim 12 of the present invention is the method for manufacturing a wiring board according to claim 9, wherein in the step of partially removing the conductive particles, the conductive particles are removed by dissolution. By removing by dissolving, the conductive particles can be partially removed by a simple method.

本発明の請求項13に記載の発明は、前記配線形成工程は、電気絶縁性基材と導電性ペースト内の樹脂を粗化する工程を含む請求項9に記載の配線基板の製造方法であって、めっき配線の導電性ペースト内の樹脂、電気絶縁性基材との密着性を向上させることができる。   The invention according to claim 13 of the present invention is the method for manufacturing a wiring board according to claim 9, wherein the wiring forming step includes a step of roughening the resin in the electrically insulating base material and the conductive paste. Thus, it is possible to improve the adhesion between the resin in the conductive paste of the plated wiring and the electrically insulating substrate.

本発明の請求項14に記載の発明は、前記配線形成工程は、前記電気絶縁性基材の表面全面にシード層を形成する工程と、めっきレジストパターンを形成する工程と、電解めっきを行う工程と、めっきレジストパターンを除去する工程と、シード層を除去する工程とを含む請求項9に記載の配線基板の製造方法であって、このような配線形成方法によって、導電性ペースト内の導電性粒子と結合するめっき配線をより微細に形成することができる。   According to a fourteenth aspect of the present invention, the wiring forming step includes a step of forming a seed layer on the entire surface of the electrically insulating substrate, a step of forming a plating resist pattern, and a step of performing electrolytic plating. And a step of removing the plating resist pattern and a step of removing the seed layer. 10. The method of manufacturing a wiring substrate according to claim 9, wherein the conductive layer in the conductive paste is formed by such a wiring forming method. The plated wiring bonded to the particles can be formed more finely.

本発明の請求項15に記載の発明は、前記配線形成工程は、前記電気絶縁性基材の表面全面に触媒処理を行う工程と、めっきレジストパターンを形成する工程と、無電解めっきを行う工程と、めっきレジストパターンを除去する工程とを含む請求項9に記載の配線基板の製造方法であって、このような配線形成方法によって、導電性ペースト内の導電性粒子と結合するめっき配線をより微細に形成することができる。   According to a fifteenth aspect of the present invention, the wiring forming step includes a step of performing a catalyst treatment on the entire surface of the electrically insulating substrate, a step of forming a plating resist pattern, and a step of performing electroless plating. And a step of removing the plating resist pattern. 10. A method of manufacturing a wiring board according to claim 9, wherein a plating wiring combined with the conductive particles in the conductive paste is obtained by such a wiring forming method. It can be formed finely.

本発明の請求項16に記載の発明は、前記熱プレス工程では、導電性ペースト内の導電性粒子を除去する薬液と同じ薬液で除去可能な金属箔を、前記電気絶縁性基材のめっき配線を形成する面に対して積層し、前記電気絶縁性基材を硬化させる請求項9に記載の配線基板の製造方法であって、このように金属箔の材料を設定することで、金属箔の除去工程で同時に、導電性粒子の部分的な除去を行うことができ、生産性に優れた製造方法を実現できる。   According to the sixteenth aspect of the present invention, in the hot pressing step, the metal foil that can be removed with the same chemical solution as the chemical solution for removing the conductive particles in the conductive paste is used for the plating wiring of the electrically insulating substrate. The wiring board manufacturing method according to claim 9, wherein the electrically insulating base material is cured with respect to a surface on which the metal foil is formed, and by setting the material of the metal foil in this way, At the same time in the removing step, the conductive particles can be partially removed, and a manufacturing method with excellent productivity can be realized.

本発明の請求項17に記載の発明は、前記導電性ペースト内に熱硬化性樹脂を含み、前記熱プレス工程では前記導電性ペーストを圧縮しながら、前記電気絶縁性基材と前記導電性ペーストを硬化する請求項9に記載の配線基板の製造方法であって、熱プレス工程で貫通孔内の導電性ペーストを圧縮しながら硬化することで、より導電性粒子同士の接触性を高め、結果として接続信頼性に優れたビア接続を実現することができる。   The invention according to claim 17 of the present invention includes a thermosetting resin in the conductive paste, and compresses the conductive paste in the hot press step while the electrically insulating base material and the conductive paste. The method of manufacturing a wiring board according to claim 9, wherein the contact between the conductive particles is further improved by curing while compressing the conductive paste in the through hole in the hot press process, and the result As a result, via connection with excellent connection reliability can be realized.

本発明によれば、導電性粒子の部分除去を行った導電性ペーストに対してめっき配線を形成することで、ビア、配線をより微細化できると共に、ビア接続性や絶縁性の特性を満足する配線基板およびその製造方法を提供することができる。   According to the present invention, by forming plated wiring on a conductive paste from which conductive particles have been partially removed, vias and wiring can be further refined, and via connectivity and insulating properties are satisfied. A wiring board and a manufacturing method thereof can be provided.

以下、本発明の実施の形態について、図面を参照しながら説明する。   Hereinafter, embodiments of the present invention will be described with reference to the drawings.

(実施の形態1)
図1(a)〜(j)に本発明にかかる配線基板の製造工程について示した。
(Embodiment 1)
1A to 1J show the manufacturing process of the wiring board according to the present invention.

まず、図1(a)に示した電気絶縁性基材1は繊維と樹脂の複合材料であり、ガラス繊維や有機繊維にエポキシ樹脂、ポリイミド樹脂、BT樹脂、PPE樹脂、PPO樹脂等を含浸した材料や、ポリイミド、アラミド、PTFE、LCPなどの多孔質フィルムにエポキシ樹脂、ポリイミド樹脂、BT樹脂、PPE樹脂、PPO樹脂等を含浸した材料、ポリイミド、アラミド、LCPフィルムの両側に接着剤が形成された材料を用いることができる。   First, the electrically insulating substrate 1 shown in FIG. 1A is a composite material of fiber and resin, and glass fiber or organic fiber is impregnated with epoxy resin, polyimide resin, BT resin, PPE resin, PPO resin or the like. Adhesives are formed on both sides of the material and materials such as polyimide, aramid, PTFE, LCP and other porous films impregnated with epoxy resin, polyimide resin, BT resin, PPE resin, PPO resin, etc., polyimide, aramid, LCP film Materials can be used.

また、より好ましくは、この電気絶縁性基材1は、被圧縮性の多孔質基材である特徴を備えたものである。つまり、電気絶縁性基材の厚み方向に圧縮を加えることでその寸法が収縮する材料である。この収縮の程度については、電気絶縁性基材中に形成する空孔を制御することで調整することができる。このような電気絶縁性基材の材料としては、織布・不織布等の繊維のペーパーに樹脂を含浸させたものを用いることができ、含浸の際に空孔も同時に形成されている。ペーパーとしてアラミド繊維を主成分とする不織布ペーパーを用い樹脂としてエポキシを主成分とする熱硬化性樹脂を用いれば、電気絶縁性基材内の空孔を均一に効率良く形成することができ、被圧縮性の高い絶縁性基材を得ることができる。   More preferably, the electrically insulating substrate 1 is provided with a feature of being a compressible porous substrate. That is, it is a material whose dimensions shrink when compression is applied in the thickness direction of the electrically insulating substrate. The degree of shrinkage can be adjusted by controlling the pores formed in the electrically insulating substrate. As a material for such an electrically insulating substrate, a fiber paper such as a woven fabric or a nonwoven fabric impregnated with a resin can be used, and pores are simultaneously formed during the impregnation. If a non-woven paper mainly composed of aramid fibers is used as the paper and a thermosetting resin mainly composed of epoxy is used as the resin, the pores in the electrically insulating substrate can be formed uniformly and efficiently. An insulating base with high compressibility can be obtained.

次に図1(b)に示すように電気絶縁性基材1の両面に保護フィルム2を形成する。保護フィルム2としてPETやPENを主成分とするフィルムを用い、ラミネートによって電気絶縁性基材1の両面に貼り付けるのが簡便で生産性のよい製造方法である。   Next, as shown in FIG. 1B, protective films 2 are formed on both surfaces of the electrically insulating substrate 1. Using a film mainly composed of PET or PEN as the protective film 2 and laminating it on both surfaces of the electrically insulating substrate 1 is a simple and highly productive manufacturing method.

次に図1(c)に示すように保護フィルム2、電気絶縁性基材1を貫通する貫通孔3を形成する。貫通孔3はパンチ加工、ドリル加工、レーザー加工によって形成することができるが、炭酸ガスレーザーやYAGレーザーを用いれば小径の貫通孔を短時間で形成することができ生産性に優れた加工を実現できる。一例として炭酸ガスレーザーを用いた場合には厚さ80μmの電気絶縁性基材に100μm径の貫通孔を形成できる。また、YAGレーザーの3倍高調波を用いた場合には、厚さ30μmの電気絶縁性基材に30μm径の貫通孔を形成できる。   Next, as shown in FIG.1 (c), the through-hole 3 which penetrates the protective film 2 and the electrically insulating base material 1 is formed. The through-hole 3 can be formed by punching, drilling, or laser processing, but if a carbon dioxide laser or YAG laser is used, a small-diameter through-hole can be formed in a short period of time, realizing excellent productivity. it can. As an example, when a carbon dioxide laser is used, a through hole having a diameter of 100 μm can be formed in an electrically insulating substrate having a thickness of 80 μm. Further, when a third harmonic of a YAG laser is used, a 30 μm diameter through-hole can be formed in a 30 μm thick electrically insulating substrate.

続いて図1(d)に示すように貫通孔3に導電性ペースト4を充填する。導電性ペースト4は銅、銀、等の金属導電性粒子と樹脂成分から構成される。導電性粒子として略球形のものを用いると、導電性ペースト内の導電性粒子比率が高くなった場合でもペースト粘度を低く抑えることができるためより好ましい。   Subsequently, as shown in FIG. 1 (d), the through-hole 3 is filled with a conductive paste 4. The conductive paste 4 is composed of metal conductive particles such as copper and silver and a resin component. It is more preferable to use a substantially spherical conductive particle because the paste viscosity can be kept low even when the conductive particle ratio in the conductive paste increases.

このとき、保護フィルム2は導電性ペースト4が電気絶縁性基材表面に付着するのを防ぐ保護の役割と導電性ペーストの充填量を確保する役割を果たす。導電性ペーストは印刷による充填が可能なため、生産性に優れているという利点も有する。   At this time, the protective film 2 plays a role of protecting the conductive paste 4 from adhering to the surface of the electrically insulating base material and a role of ensuring the filling amount of the conductive paste. Since the conductive paste can be filled by printing, it has an advantage of excellent productivity.

前記保護フィルムを剥離することで、図1(e)に示す状態を得る。導電性ペースト4は保護フィルム2によって充填量を確保している。つまり、導電性ペースト4は保護フィルム2の厚み程度の高さ分だけ電気絶縁性基材1の表面より突出した状態となっている。ここで、この保護フィルム2の厚みをビア径の5〜25%程度に設定すると、保護フィルム2の剥離の際に導電性ペーストが保護フィルム側に取られる量を抑制できるためより好ましい。   By peeling off the protective film, the state shown in FIG. The conductive paste 4 has a filling amount secured by the protective film 2. That is, the conductive paste 4 is protruded from the surface of the electrically insulating substrate 1 by the height of the thickness of the protective film 2. Here, when the thickness of the protective film 2 is set to about 5 to 25% of the via diameter, it is more preferable because the amount of the conductive paste taken to the protective film side when the protective film 2 is peeled can be suppressed.

この保護フィルム2を剥離した後、図1(f)に示すように電気絶縁性基材の両面にプレスシート6を積層し、熱プレスにより加熱加圧で導電性ペースト4を圧縮する。電気絶縁性基材として被圧縮性を備えた材料を用いた場合には、加熱加圧工程で電気絶縁性基材1が厚み方向に寸法収縮することになる。   After peeling this protective film 2, as shown in FIG.1 (f), the press sheet 6 is laminated | stacked on both surfaces of an electrically insulating base material, and the electrically conductive paste 4 is compressed by heat press with a hot press. When a material having compressibility is used as the electrically insulating substrate, the electrically insulating substrate 1 undergoes dimensional shrinkage in the thickness direction in the heating and pressing step.

ここで、図1(f)〜(j)について貫通孔近傍を拡大して示したのが図2(a)〜(e)である。図2(a)に示すように充填後の導電性ペースト4は導電性ペースト内の導電性粒子9の間に樹脂10が多く存在し、充分な電気的接続が確保されていない。これに対して図1(g)、図2(b)に示すようにプレスシート6を介して加熱加圧を行うことで、導電性ペースト4に圧縮が加わり導電性ペースト内の導電性粒子が密に接触することとなり導電性ペースト内の電気的接続を確保することができる。ここで、導電性ペーストの樹脂として熱硬化性樹脂を用いることがより好ましく、熱プレスの際にその粘度が低下し、導電性ペーストの圧縮により貫通孔外に熱硬化性樹脂が排出され、結果として導電性ペースト内の導電性粒子の接触をより高密度なものにすることができるのである。   Here, FIGS. 2A to 2E are enlarged views of the vicinity of the through hole in FIGS. 1F to 1J. As shown in FIG. 2A, the conductive paste 4 after filling has a large amount of the resin 10 between the conductive particles 9 in the conductive paste, and sufficient electrical connection is not ensured. On the other hand, as shown in FIG. 1 (g) and FIG. 2 (b), by applying heat and pressure through the press sheet 6, the conductive paste 4 is compressed, and the conductive particles in the conductive paste are removed. It will be in close contact and electrical connection within the conductive paste can be ensured. Here, it is more preferable to use a thermosetting resin as the resin of the conductive paste, the viscosity is reduced during hot pressing, and the thermosetting resin is discharged out of the through-hole due to the compression of the conductive paste. As a result, the contact of the conductive particles in the conductive paste can be made higher density.

また、前述のように、保護フィルム2を剥離する際や、その他の製造工程中に微量の導電性ペースト4が電気絶縁性基材上に付着する場合があり、図2(a)に示したように飛散ペースト8として存在している。この飛散ペーストがプレス後では図2(b)に示すように電気絶縁性基材1の表面に固着するのである。   In addition, as described above, a small amount of the conductive paste 4 may adhere on the electrically insulating substrate when the protective film 2 is peeled off or during other manufacturing steps, as shown in FIG. Thus, it exists as the scattering paste 8. After the scattering paste is pressed, it adheres to the surface of the electrically insulating substrate 1 as shown in FIG.

一方、導電性ペースト4は積層前に突出しているため、図2(b)に示すようにプレスシート6を介して加熱加圧した際に、導電性ペースト4の表面部が広がりプレスシート6と導電性ペースト4の接触界面面積が広がることとなる。   On the other hand, since the conductive paste 4 protrudes before lamination, when heated and pressed through the press sheet 6 as shown in FIG. The contact interface area of the conductive paste 4 will be expanded.

次に両側のプレスシート6を除去すると図1(h)、図2(c)に示すような状態が得られる。プレスシート6としては、耐熱フィルムの表面に離型処理を施したフィルムを用いることができる。この場合はプレスシートを機械的に剥離することができる。また、プレスシートとして、導電性ペースト4内の導電性粒子とは異なる材料の金属箔を用いることができる。この場合は金属箔のみをエッチングによって除去することが可能となる。ここで、金属箔をエッチングする薬品を選ぶことによって、導電性ペースト内の導電性粒子を浸食することなくプレスシートを除去することができる。また、プレスシートを化学的に除去することで導電性ペーストに機械的ストレスを付与しないので、工程中に導電性ペースト内の導電状態を劣化させることがない。一例として、導電性粒子9が銅粉の場合には、プレスシートとしてアルミ箔を用い、70℃に加熱した塩酸や水酸化ナトリウム水溶液を用いるとアルミ箔のみを選択的に除去することができる。   Next, when the press sheets 6 on both sides are removed, a state as shown in FIGS. 1 (h) and 2 (c) is obtained. As the press sheet 6, a film obtained by subjecting the surface of the heat-resistant film to mold release treatment can be used. In this case, the press sheet can be mechanically peeled off. Further, as the press sheet, a metal foil made of a material different from the conductive particles in the conductive paste 4 can be used. In this case, only the metal foil can be removed by etching. Here, by selecting a chemical for etching the metal foil, the press sheet can be removed without eroding the conductive particles in the conductive paste. Further, since the mechanical stress is not applied to the conductive paste by chemically removing the press sheet, the conductive state in the conductive paste is not deteriorated during the process. As an example, when the conductive particles 9 are copper powder, the aluminum foil can be selectively removed by using an aluminum foil as a press sheet and using hydrochloric acid or a sodium hydroxide aqueous solution heated to 70 ° C.

なお、プレスシートの表面形状は電気絶縁性基材、導電性ペーストの表面に転写されるため、プレスシート表面をあらかじめ粗化し、この形状転写によって電気絶縁性基材と導電性ペーストの表面を粗化することができる。   Since the surface shape of the press sheet is transferred to the surface of the electrically insulating substrate and conductive paste, the surface of the electrically insulating substrate and the conductive paste is roughened by this shape transfer. Can be

次に、図1(i)、図2(d)に示すように、貫通孔3内の導電性ペースト4に含まれる導電性粒子9を、露出した表面から部分的に除去する。この除去工程によって、導電性ペースト4を電気絶縁性基材1表面から凹んだ形状とすることができ、電気絶縁性基材表面付近に広がった導電性ペースト4を除去できるため、実質のビア径を小さくすることができる。   Next, as shown in FIGS. 1 (i) and 2 (d), the conductive particles 9 contained in the conductive paste 4 in the through holes 3 are partially removed from the exposed surface. By this removal step, the conductive paste 4 can be formed in a concave shape from the surface of the electrically insulating substrate 1 and the conductive paste 4 spreading near the surface of the electrically insulating substrate can be removed. Can be reduced.

また、この除去工程によって、導電性ペースト4内の導電性粒子9がより広い面積で貫通孔表面に露出することとなる。この除去工程としては、サンドブラスト、ウオーターブラスト等の方法で、機械的に除去することができるが、導電性粒子9が溶解する薬液を用いて、浸漬やスプレーエッチングによって除去することが簡便であり、加工ダスト等の異物混入がないという点でより好ましい。導電性粒子9を除去する薬液の一例として、導電性粒子9に銅粉を用いた場合には、塩化鉄、塩化銅、硫酸と過酸化水素水混合液、アルカリ系エッチング液、過硫酸アンモニウムで溶解除去することができる。   In addition, by this removing step, the conductive particles 9 in the conductive paste 4 are exposed on the surface of the through hole in a wider area. As this removal step, it can be removed mechanically by a method such as sand blasting or water blasting, but it is easy to remove by immersion or spray etching using a chemical solution in which the conductive particles 9 dissolve, It is more preferable in that no foreign matter such as processing dust is mixed. As an example of a chemical solution for removing the conductive particles 9, when copper powder is used for the conductive particles 9, it is dissolved in iron chloride, copper chloride, sulfuric acid and hydrogen peroxide mixed solution, alkaline etching solution, ammonium persulfate. Can be removed.

また、導電性粒子9周辺には樹脂10が存在するためにこの樹脂10を除去する工程をあわせて行い、導電性粒子9の除去工程と樹脂10の除去工程を繰り返し行うと、貫通孔3における導電性ペースト4の露出面の深さを制御することができる。この、樹脂10の除去については、一般的なデスミア液を用いることができるが、一例として過マンガン酸カリウムと水酸化ナトリウムの混合液を60℃に加熱して浸漬法にて処理を行った。この際に、樹脂10表面が粗化されると同時に、電気絶縁性基材1の表面も同時に粗化することができる。なお、ここでは、薬液の処理によって樹脂10、電気絶縁性基材1の表面を粗化する方法について述べたが、前述のサンドブラスト、ウオーターブラスト等の機械的な方法によっても同様に粗化することができる。   Further, since the resin 10 exists around the conductive particles 9, the step of removing the resin 10 is performed together, and when the steps of removing the conductive particles 9 and the resin 10 are repeated, The depth of the exposed surface of the conductive paste 4 can be controlled. For the removal of the resin 10, a general desmear liquid can be used. As an example, a mixed liquid of potassium permanganate and sodium hydroxide is heated to 60 ° C. and treated by an immersion method. At this time, the surface of the resin 10 is roughened, and at the same time, the surface of the electrically insulating substrate 1 can be roughened. In addition, although the method of roughening the surface of the resin 10 and the electrically insulating base material 1 by the treatment of the chemical solution has been described here, the same roughening can also be performed by a mechanical method such as sand blasting or water blasting. Can do.

ここで、導電性粒子9を部分的に除去した後の貫通孔表面の様子を図3に模式的に示した。貫通孔3としては、前述した貫通孔加工形状であるほぼ円形を保っており、不規則な導電性ペースト4の広がりが抑制できている。これによって、大判状の電気絶縁性基材で加工を行った場合の貫通孔径のばらつきが実質的に小さくなることで、貫通孔と貫通孔を覆う配線部のクリアランスを小さくでき、その結果配線基板の高密度化が実現できるのである。   Here, the state of the surface of the through hole after partially removing the conductive particles 9 is schematically shown in FIG. As the through-hole 3, the substantially circular shape that is the through-hole processed shape described above is maintained, and the irregular spreading of the conductive paste 4 can be suppressed. As a result, the variation in the diameter of the through-hole when processing with a large-sized electrically insulating base material is substantially reduced, so that the clearance between the through-hole and the wiring portion covering the through-hole can be reduced. As a result, the wiring board High density can be realized.

また、プレスシートを除去した状態では、樹脂10の薄い被膜が導電性ペーストの表面を覆うため、導電性粒子9が露出するのはプレス中にプレスシートと導電性粒子が密着していた密着界面のみである。しかしながら、図3に示したように、導電性粒子9の部分的な除去工程によって露出面積を広げることができているのである。   In the state where the press sheet is removed, since the thin film of the resin 10 covers the surface of the conductive paste, the conductive particles 9 are exposed because the press sheet and the conductive particles are in close contact during pressing. Only. However, as shown in FIG. 3, the exposed area can be expanded by the partial removal process of the conductive particles 9.

また、この導電性粒子の部分的な除去工程において、図2(d)に示すように電気絶縁性基材1表面に固着した飛散ペースト8を同時に除去することがより好ましい。これによって、配線間のショート不良を抑制することができ、より微細な配線間隔を実現することができるのである。   Further, in the partial removal step of the conductive particles, it is more preferable to simultaneously remove the scattering paste 8 fixed to the surface of the electrically insulating substrate 1 as shown in FIG. As a result, short-circuit defects between wirings can be suppressed, and finer wiring intervals can be realized.

なお、プレスシート6として金属箔を用い、この金属箔と導電性ペースト内の導電性粒子を同一の薬液で溶解することが製造工程を簡略化できる点でより好ましい。このような一例としては、プレスシート6として銅箔を用い、導電性粒子9に銅粉を用いることができる。この場合は薬液として銅のエッチャント(塩化鉄、塩化銅、硫酸と過酸化水素水混合液、アルカリ系エッチング液、過硫酸アンモニウム等)を用いることができる。他の例としては、プレスシート6としてアルミニウム箔を用い、導電性粒子9に銅粉を用いた場合には、塩化鉄、塩化銅を用いることができる。   In addition, it is more preferable at the point which can use a metal foil as the press sheet 6 and melt | dissolve this metal foil and the electroconductive particle in an electroconductive paste with the same chemical | medical solution with a manufacturing process. As an example, a copper foil can be used as the press sheet 6 and a copper powder can be used as the conductive particles 9. In this case, a copper etchant (iron chloride, copper chloride, sulfuric acid and hydrogen peroxide solution mixture, alkaline etching solution, ammonium persulfate, etc.) can be used as the chemical solution. As another example, when aluminum foil is used as the press sheet 6 and copper powder is used for the conductive particles 9, iron chloride or copper chloride can be used.

引き続き図1(j)、図2(e)に示すように、露出した導電性ペースト4と結合するめっき配線7を形成する。ここで、導電性粒子9を部分的に除去することで、めっき配線形成前に貫通孔上の導電性ペースト表面において、導電性粒子が除去界面として広い面積で露出している。この除去界面において、めっき配線との強固な金属的な接合が実現できるのである。   Subsequently, as shown in FIGS. 1 (j) and 2 (e), a plated wiring 7 coupled to the exposed conductive paste 4 is formed. Here, the conductive particles 9 are partially removed, so that the conductive particles are exposed as a removal interface in a wide area on the surface of the conductive paste on the through hole before the plating wiring is formed. At this removal interface, strong metallic bonding with the plated wiring can be realized.

このめっきによる配線形成には無電解めっき、電解めっきが用いられる。ここで示すめっき配線7は導電性粒子9と金属的に結合することが重要であり、一例として導電性粒子9に銅粉を用い、Pd触媒処理を施した後に、めっき配線として無電解銅めっきを用いることでこの結合を実現できる。配線パターンの形成は、全面に無電解めっきによって配線材料を形成した後にエッチングによってパターニングして形成することができる。この全面に無電解めっきを施す工程に替えて、無電解めっきの下地層上に電解めっきを併用すると短時間で厚膜形成することが可能となり生産性に優れる。また、電解めっきを併用した場合には、電解めっき液としてビアフィル用の添加剤が調合されたものを用いると、凹んだ貫通孔上のめっき析出速度を速め、図2(e)に示したように、めっき配線表面を平坦にすることが可能である。貫通孔上のめっき配線の表面が平坦になることでBGA、CSP等の電子部品の接続端子である半田ボールとの接続性が向上し、結果として、貫通孔上に半田ボールとの接続端子を配置するビアオンパッド構造が実現できる。   Electroless plating and electrolytic plating are used for wiring formation by this plating. It is important for the plated wiring 7 shown here to be metallically bonded to the conductive particles 9. As an example, the conductive particles 9 are made of copper powder, subjected to Pd catalyst treatment, and then electroless copper plated as the plated wiring. This combination can be realized by using. The wiring pattern can be formed by forming a wiring material on the entire surface by electroless plating and then patterning it by etching. If the electroplating is used together on the electroless plating base layer instead of the electroless plating process on the entire surface, a thick film can be formed in a short time and the productivity is excellent. In addition, when electrolytic plating is used in combination, the use of a solution prepared with an additive for via fill as the electrolytic plating solution increases the plating deposition rate on the recessed through hole, as shown in FIG. Furthermore, it is possible to make the plated wiring surface flat. Since the surface of the plated wiring on the through hole becomes flat, the connectivity with the solder ball, which is a connection terminal for electronic parts such as BGA and CSP, is improved. As a result, the connection terminal with the solder ball is placed on the through hole. A via-on-pad structure can be realized.

また、図2(e)に示したように貫通孔上のめっき配線をより厚く形成することで、めっき配線の剛性を高めることができ、これによって、電子部品を実装した際等に発生する外部応力が加わった場合でも、めっき配線と導電性ペースト界面の変形を抑制し、ビア接続性の劣化を抑制することができる。   Also, as shown in FIG. 2 (e), by forming the plated wiring on the through-hole thicker, it is possible to increase the rigidity of the plated wiring, thereby generating an external component generated when an electronic component is mounted. Even when stress is applied, the deformation of the interface between the plated wiring and the conductive paste can be suppressed, and the deterioration of the via connectivity can be suppressed.

このように導電性ペースト内の導電性粒子と結合するように形成されためっき配線は、結合界面での強度に優れ、配線上に電子部品が実装されるなど機械的なストレスが働いた際でも導電性ペーストとの結合界面で亀裂が生じにくい特徴がある。つまり、導電性ペースト内の導電性粒子同士の結合強度より配線と導電性ペーストの結合強度を強くすることで、応力が発生した際の緩和を導電性ペースト内部で実現することができる。導電性ペースト内部では導電性粒子が立体的に高密度に接触しているため、応力によって導電性粒子の位置が変化したとしても電気的接続の状態を劣化させることがない。この結果として、安定した層間接続を実現する配線基板を提供することができる。   Plating wiring formed to bond with conductive particles in conductive paste in this way has excellent strength at the bonding interface, even when mechanical stress is applied such as mounting electronic parts on the wiring There is a feature that cracks hardly occur at the bonding interface with the conductive paste. That is, by increasing the bond strength between the wiring and the conductive paste rather than the bond strength between the conductive particles in the conductive paste, relaxation when stress is generated can be realized inside the conductive paste. Since the conductive particles are in three-dimensional high density contact inside the conductive paste, even if the position of the conductive particles changes due to stress, the state of electrical connection is not deteriorated. As a result, a wiring board that realizes stable interlayer connection can be provided.

また、前述の導電性粒子の部分的な除去工程において、薬液を用いて導電性粒子を溶解除去した場合には、薬液での処理時間を長くすると、表面部分に露出していた導電性粒子が完全に溶解してなくなることとなる。ここで、引き続き処理を続けると、完全に除去された導電性粒子と高密度に接触していた隣接する導電性粒子に薬液が接触し、連続して導電性粒子の部分除去がなされていく。つまり、導電性ペーストの深さ方向に局所的な窪みが形成されていくのである。この導電性ペースト表面にめっき配線を形成すると図4に示す状態となる。図4には電気絶縁性基材1、導電性ペースト4、めっき配線7の界面部分を拡大して示している。導電性粒子の溶解除去された空間で形成された前述の局所的な窪みに、めっき配線が形成されるために、めっき配線には局所的な突出部が形成されることとなる。この局所的な突出部は、薬液の浸透によって形成されており突出方向に垂直な断面が一定でない形状を有し、当該断面の面積が突出部の底と先端との間で最大とすることができる。これによって導電性ペーストとめっき配線とのアンカー効果をより高めると共に、接触面積を広く確保することができ、その結果、ビア接続性を向上させることができるのである。   Further, in the above-described partial removal step of conductive particles, when the conductive particles are dissolved and removed using a chemical solution, if the treatment time with the chemical solution is lengthened, the conductive particles exposed on the surface portion are removed. It will not dissolve completely. Here, when the treatment is continued, the chemical solution comes into contact with adjacent conductive particles that have been in high density contact with the completely removed conductive particles, and partial removal of the conductive particles is continuously performed. That is, local depressions are formed in the depth direction of the conductive paste. When plated wiring is formed on the surface of the conductive paste, the state shown in FIG. 4 is obtained. FIG. 4 shows an enlarged interface portion of the electrically insulating substrate 1, the conductive paste 4, and the plated wiring 7. Since the plated wiring is formed in the above-described local depression formed in the space where the conductive particles are dissolved and removed, a local protrusion is formed on the plated wiring. The local protrusion is formed by infiltration of the chemical solution and has a shape in which the cross section perpendicular to the protrusion direction is not constant, and the area of the cross section may be maximized between the bottom and the tip of the protrusion. it can. As a result, the anchor effect between the conductive paste and the plated wiring can be further enhanced, and a wide contact area can be ensured. As a result, the via connectivity can be improved.

また、めっき配線7と導電性ペースト4との接続界面の一例をさらに拡大したものとして、図5に示した。図5では導電性粒子9の部分的な除去と樹脂10の除去を組み合わせて行った例である。導電性粒子9はめっき配線7との接触界面において部分的に除去されており、除去界面13にてめっき配線7と結合している。また、導電性ペースト4内の樹脂10はこの樹脂10の除去処理によって表面に粗化部12が形成されており、樹脂10とめっき配線7との密着を強固なものとしているのである。つまり、めっき配線と接触する導電性ペースト内の樹脂表面を粗化することでめっき配線と樹脂との密着性を向上させ、結果として導電性粒子とめっき配線界面にかかる応力を分散し、ビア接続性を向上させることができるのである。   Further, an example of a connection interface between the plated wiring 7 and the conductive paste 4 is further enlarged and shown in FIG. FIG. 5 shows an example in which partial removal of the conductive particles 9 and removal of the resin 10 are combined. The conductive particles 9 are partially removed at the contact interface with the plating wiring 7 and are bonded to the plating wiring 7 at the removal interface 13. Further, the resin 10 in the conductive paste 4 has a roughened portion 12 formed on the surface by the removal process of the resin 10, and the resin 10 and the plated wiring 7 are firmly adhered. In other words, by roughening the resin surface in the conductive paste that comes into contact with the plated wiring, the adhesion between the plated wiring and the resin is improved. As a result, the stress applied to the interface between the conductive particles and the plated wiring is dispersed, and via connection is achieved. It is possible to improve the performance.

(実施の形態2)
次に、本発明のめっき配線の形成方法について別の実施の形態について示す。図6(a)〜(f)に本実施の形態にかかる配線基板の主要製造工程について示した。ここで、図6(a)については、既に述べた図1(i)と同じ状態であり、図1(a)〜(h)に示した製造方法で形成されるものである。
(Embodiment 2)
Next, another embodiment of the method for forming a plated wiring according to the present invention will be described. 6A to 6F show the main manufacturing process of the wiring board according to the present embodiment. Here, FIG. 6A is the same state as FIG. 1I already described, and is formed by the manufacturing method shown in FIGS. 1A to 1H.

導電性ペースト4内の導電性粒子の部分的な除去を行った状態が図6(a)であり、引き続き、電気絶縁性基材1表面にPd触媒処理を行った後、無電解めっきでシード層14を形成すると図6(b)に示す状態となる。このシード層は露出した導電性ペースト内の導電性粒子と金属的に結合している。   FIG. 6A shows a state where the conductive particles in the conductive paste 4 have been partially removed. After the Pd catalyst treatment is subsequently performed on the surface of the electrically insulating substrate 1, seeding is performed by electroless plating. When the layer 14 is formed, the state shown in FIG. This seed layer is metallically bonded to the conductive particles in the exposed conductive paste.

ここで、無電解めっき厚みとしては微細な配線を形成する点では5μm以下が好ましく、一例として40μmピッチの微細配線を形成する場合には1μm厚の無電解銅めっきを行った。   Here, the thickness of the electroless plating is preferably 5 μm or less in terms of forming a fine wiring. For example, when forming a fine wiring with a pitch of 40 μm, electroless copper plating with a thickness of 1 μm was performed.

次に、シード層14の表面にめっきレジスト15を形成すると図6(c)に示す状態となる。このめっきレジストは微細パターンを形成する点で、露光現像タイプのものが好ましく、ドライフィルムタイプでも、液状タイプでも構わない。一方、配線を厚くする場合には、ドライフィルムタイプを用いることがより好ましく、一例として厚み12μmの配線を形成する場合には15μm厚みのドライフィルムレジストを用いた。   Next, when the plating resist 15 is formed on the surface of the seed layer 14, the state shown in FIG. This plating resist is preferably an exposure and development type in that a fine pattern is formed, and may be a dry film type or a liquid type. On the other hand, when making the wiring thick, it is more preferable to use a dry film type. As an example, when forming a wiring having a thickness of 12 μm, a dry film resist having a thickness of 15 μm is used.

引き続き、露出したシード層14に対して、電解めっきを行うと図6(d)に示す状態となる。ここでは、電解めっきとして電解銅めっきを行い、厚みは前述のめっきレジスト厚み以下になるように13μmを狙いとした。次に、図6(e)に示すように、めっきレジスト15を除去し、露出したシード層14を除去すると図6(f)に示した状態が得られる。このシード層除去には塩化銅、塩化鉄、過硫酸アンモニウム等の銅のエッチング液を用いることができるが、スプレー噴霧すると、より狭い配線間のシード層を除去できる点でより好ましい。   Subsequently, when electrolytic plating is performed on the exposed seed layer 14, the state shown in FIG. 6D is obtained. Here, electrolytic copper plating was performed as electrolytic plating, and the thickness was set to 13 μm so as to be equal to or less than the above-described plating resist thickness. Next, as shown in FIG. 6E, when the plating resist 15 is removed and the exposed seed layer 14 is removed, the state shown in FIG. 6F is obtained. For this seed layer removal, a copper etching solution such as copper chloride, iron chloride, ammonium persulfate or the like can be used, but spray spraying is more preferable in that the seed layer between narrower wirings can be removed.

なお、前述の例ではシード層14を無電解めっきで形成する例を示しているが、無電解めっきに替えて、真空蒸着、スパッタ等の薄膜形成方法を用いても同様の効果が得られる。   In the above example, the seed layer 14 is formed by electroless plating, but the same effect can be obtained by using a thin film forming method such as vacuum deposition or sputtering instead of electroless plating.

上記した製造方法においては、電解めっきでパターン形成した配線に対してシード層のエッチングを行うが、このエッチング量は薄いシード層の厚み分で良く、電解めっきでパターン形成した配線幅の細りはシード層の厚み程度に抑えられている。すなわち、実施の形態1で示した例に比べてより微細な配線形成が可能となるのである。   In the above manufacturing method, the seed layer is etched on the wiring patterned by electrolytic plating. The etching amount may be the thickness of the thin seed layer, and the thinning of the wiring width patterned by electrolytic plating is the seed. It is suppressed to the thickness of the layer. That is, finer wiring can be formed as compared with the example shown in the first embodiment.

(実施の形態3)
次に、本発明のめっき配線の形成方法について別の実施の形態について示す。図7(a)〜(d)に本実施の形態にかかる配線基板の主要製造工程について示した。ここで、図7(a)については、既に述べた図1(i)と同じ状態であり、図1(a)〜(h)に示した製造方法で形成されるものである。なお、実施の形態2で既に説明した内容と重複する部分については、簡略化して説明することにする。
(Embodiment 3)
Next, another embodiment of the method for forming a plated wiring according to the present invention will be described. 7A to 7D show the main manufacturing process of the wiring board according to the present embodiment. Here, FIG. 7A is the same state as FIG. 1I described above, and is formed by the manufacturing method shown in FIGS. 1A to 1H. Note that portions overlapping with those already described in Embodiment 2 will be described in a simplified manner.

まず、導電性ペースト4内の導電性粒子の部分的な除去を行った状態が図7(a)であり、引き続き、電気絶縁性基材1の表面にPd触媒処理を行い、めっきレジスト15を形成すると図7(b)に示す状態となる。このめっきレジストは、既に実施の形態2で示したものと同様の材料を用いることができる。   First, FIG. 7A shows a state in which the conductive particles in the conductive paste 4 are partially removed. Subsequently, the surface of the electrically insulating substrate 1 is subjected to Pd catalyst treatment, and the plating resist 15 is removed. When formed, the state shown in FIG. For this plating resist, a material similar to that already shown in the second embodiment can be used.

次に、図7(c)に示すように、めっきレジスト15の開口部に無電解めっきによってめっき配線7を形成する。ここでは、無電解めっきとして無電解銅めっきを用いた。また、めっき配線7の厚みがめっきレジスト15より薄くなるように形成するのは、前述の実施の形態2と同様である。次に、めっきレジスト15を除去し、めっきレジスト15の下に残存していたPd触媒を除去すると図7(d)に示す状態が得られる。ここで、Pd除去として一般に市販されている薬液を用いても構わないし、過マンガン酸カリウムと水酸化ナトリウムの混合液によって、電気絶縁性基材1の表面を極薄く溶解除去し、樹脂ごとPdを除去しても構わない。   Next, as shown in FIG. 7C, the plated wiring 7 is formed in the opening of the plating resist 15 by electroless plating. Here, electroless copper plating was used as electroless plating. Further, the plating wiring 7 is formed so as to be thinner than the plating resist 15 as in the second embodiment. Next, when the plating resist 15 is removed and the Pd catalyst remaining under the plating resist 15 is removed, the state shown in FIG. 7D is obtained. Here, a commercially available chemical solution may be used for removing Pd, and the surface of the electrically insulating substrate 1 is dissolved and removed very thinly with a mixed solution of potassium permanganate and sodium hydroxide, and the Pd together with the resin. May be removed.

上記した製造方法においては、パターンめっきを行った後に、実施の形態2で示した例の様に、シード層のエッチングを行う必要がなく、パターンめっきの寸法がそのまま、配線幅となり、より高精度に微細な配線を形成することができるのである。   In the above manufacturing method, after pattern plating is performed, it is not necessary to etch the seed layer as in the example shown in the second embodiment, and the pattern plating dimensions are directly used as the wiring width, so that the accuracy is higher. In this way, fine wiring can be formed.

(実施の形態4)
なお、実施の形態1〜3では、両面基板の例を用いて説明したが、配線基板の層数はこれに限定されるものではなく、多層基板についても同様の効果が得られる。図8に示したのは、本発明の配線基板を含んだ多層配線基板の一例である。図8(a)〜(d)に主要製造工程について示している。なお、既に述べた例と同様の部分については、簡略化して説明する。
(Embodiment 4)
Although the first to third embodiments have been described using the example of the double-sided board, the number of layers of the wiring board is not limited to this, and the same effect can be obtained for the multilayer board. FIG. 8 shows an example of a multilayer wiring board including the wiring board of the present invention. 8A to 8D show the main manufacturing steps. Note that the same portions as those already described will be described in a simplified manner.

図8(a)に示したのは、配線基板16と、導電性ペースト4が充填された電気絶縁性基材1(図1(e)と同様の状態)と、プレスシート6が積層配置された状態である。この図では、配線基板16として全層IVH構造の4層基板を示しているが、配線基板はこれに限定されるものではなく、異なる層数にしても構わないし、貫通スルーホールを備えた基板構造等の別構造の配線基板を用いても構わない。次に、熱プレス工程で加熱加圧し、電気絶縁性基材1を硬化させると図8(b)に示す状態となる。引き続き、表面のプレスシート6を除去し、露出した導電性ペースト4に対して、導電性ペースト内の導電性粒子の部分的な除去を行うと図8(c)に示す状態となる。次に、電気絶縁性基材表面にめっき配線7を形成すると、図8(d)に示す多層配線基板が完成する。なお、めっき配線の形成方法については、前述の実施の形態で示した方法を任意に用いることができる。また、多層配線基板の構造については、上記工程を複数回繰り返して本発明の配線基板を多層構造で含む構成にしても構わない。このような製造方法によって、本発明の微細ビアと微細配線を備えた多層配線基板を提供することができる。   In FIG. 8A, a wiring board 16, an electrically insulating base material 1 filled with the conductive paste 4 (the same state as in FIG. 1E), and a press sheet 6 are laminated. It is in the state. In this figure, a four-layer board having an all-layer IVH structure is shown as the wiring board 16, but the wiring board is not limited to this, and the number of layers may be different, and a board having through-through holes may be used. A wiring board having another structure such as a structure may be used. Next, when the electrical insulating substrate 1 is cured by heating and pressing in a hot press step, the state shown in FIG. 8B is obtained. Subsequently, when the press sheet 6 on the surface is removed and the conductive particles in the conductive paste are partially removed from the exposed conductive paste 4, the state shown in FIG. 8C is obtained. Next, when the plated wiring 7 is formed on the surface of the electrically insulating base material, the multilayer wiring board shown in FIG. 8D is completed. As a method for forming the plated wiring, the method described in the above embodiment can be arbitrarily used. Moreover, about the structure of a multilayer wiring board, you may make it the structure which repeats the said process in multiple times and includes the wiring board of this invention by multilayer structure. By such a manufacturing method, a multilayer wiring board provided with the fine via and fine wiring of the present invention can be provided.

本発明にかかる配線基板および配線基板の製造方法は、導電性粒子の部分的な除去を行った導電性ペーストに対してめっき配線を形成することで、ビア、配線をより微細化できると共に、ビア接続性や絶縁性の特性を満足する配線基板およびその製造方法を提供することができる。すなわち本発明は高密度配線基板に有用である。   The wiring board and the manufacturing method of the wiring board according to the present invention can be further miniaturized vias and wirings by forming plated wirings on conductive paste from which conductive particles have been partially removed. It is possible to provide a wiring board satisfying connectivity and insulating characteristics and a method for manufacturing the wiring board. That is, the present invention is useful for high-density wiring boards.

(a)〜(j)本発明の実施の形態1における配線基板の製造方法を主要工程ごとに示した工程断面図(A)-(j) Process sectional drawing which showed the manufacturing method of the wiring board in Embodiment 1 of this invention for every main process. (a)〜(e)本発明の実施の形態1における配線基板の製造方法の主要工程を拡大して示した工程断面図(A)-(e) Process sectional drawing which expanded and showed the main processes of the manufacturing method of the wiring board in Embodiment 1 of this invention. 本発明の実施の形態1における導電性粒子の部分的な除去工程後の貫通孔表面を示す外観図External view showing a through hole surface after the step of partially removing conductive particles in Embodiment 1 of the present invention 本発明の実施の形態1における配線基板の貫通孔表面近傍を部分的に拡大した断面図Sectional drawing which expanded partially the through-hole surface vicinity of the wiring board in Embodiment 1 of this invention 本発明の実施の形態1における配線基板のめっき配線と導電性ペースト界面を拡大して示した断面図Sectional drawing which expanded and showed the plating wiring and electroconductive paste interface of the wiring board in Embodiment 1 of this invention (a)〜(f)本発明の実施の形態2における配線基板の製造方法を主要工程ごとに示した工程断面図(A)-(f) Process sectional drawing which showed the manufacturing method of the wiring board in Embodiment 2 of this invention for every main process. (a)〜(d)本発明の実施の形態3における配線基板の製造方法を主要工程ごとに示した工程断面図(A)-(d) Process sectional drawing which showed the manufacturing method of the wiring board in Embodiment 3 of this invention for every main process. (a)〜(d)本発明の実施の形態4における配線基板の製造方法を主要工程ごとに示した工程断面図(A)-(d) Process sectional drawing which showed the manufacturing method of the wiring board in Embodiment 4 of this invention for every main process. (a)〜(h)従来の配線基板の製造方法を主要工程ごとに示した工程断面図(A)-(h) Process sectional drawing which showed the manufacturing method of the conventional wiring board for every main process (a)〜(c)従来の配線基板の製造方法における主要工程を拡大して示した工程断面図(A)-(c) Process sectional drawing which expanded and showed the main process in the manufacturing method of the conventional wiring board (a)〜(i)従来の配線基板の製造方法を主要工程ごとに示した工程断面図(A)-(i) Process sectional drawing which showed the manufacturing method of the conventional wiring board for every main process

符号の説明Explanation of symbols

1 電気絶縁性基材
2 保護フィルム
3 貫通孔
4 導電性ペースト
5 配線材料
6 プレスシート
7 めっき配線
8 飛散ペースト
9 導電性粒子
10 樹脂
11 配線
12 粗化部
13 除去界面
14 シード層
15 めっきレジスト
16 配線基板
DESCRIPTION OF SYMBOLS 1 Electrically insulating base material 2 Protective film 3 Through-hole 4 Conductive paste 5 Wiring material 6 Press sheet 7 Plating wiring 8 Spattering paste 9 Conductive particle 10 Resin 11 Wiring 12 Roughening part 13 Removal interface 14 Seed layer 15 Plating resist 16 Wiring board

Claims (17)

電気絶縁性基材と、該電気絶縁性基材に設けた貫通孔と、該貫通孔に充填された導電性ペーストと、前記導電性ペースト内の導電性粒子と電気的に接続しためっき配線とを備え、前記導電性粒子と前記めっき配線の接続は前記導電性粒子を部分的に除去した除去界面でなされる配線基板。 An electrically insulating substrate, a through hole provided in the electrically insulating substrate, a conductive paste filled in the through hole, and a plated wiring electrically connected to the conductive particles in the conductive paste; And the conductive particles and the plated wiring are connected at a removal interface obtained by partially removing the conductive particles. 前記めっき配線と前記導電性ペースト内の樹脂との界面は粗化形状である請求項1に記載の配線基板。 The wiring board according to claim 1, wherein an interface between the plated wiring and the resin in the conductive paste has a roughened shape. 前記めっき配線と前記導電性ペーストとの界面が前記電気絶縁性基材表面より凹んだ形状である請求項1に記載の配線基板。 The wiring board according to claim 1, wherein an interface between the plated wiring and the conductive paste is recessed from the surface of the electrically insulating base material. 前記めっき配線には複数の突出部が形成され、該突出部が前記導電性ペースト内部に埋設される請求項1に記載の配線基板。 The wiring board according to claim 1, wherein a plurality of protrusions are formed in the plated wiring, and the protrusions are embedded in the conductive paste. 前記めっき配線の少なくとも一部の突出部は、突出方向に垂直な断面が一定でない形状を有し、当該断面の面積が突出部の底と先端との間で最大となる請求項4に記載の配線基板。 The projection part of at least one part of the said plating wiring has a shape where the cross section perpendicular | vertical to a protrusion direction is not constant, The area of the said cross section becomes the maximum between the bottom and front-end | tip of a protrusion part. Wiring board. 前記貫通孔上の前記めっき配線は、貫通孔以外に形成されためっき配線より厚い請求項3に記載の配線基板。 The wiring board according to claim 3, wherein the plated wiring on the through hole is thicker than the plated wiring formed other than the through hole. 前記貫通孔上のめっき配線は表面が平坦である請求項3に記載の配線基板。 The wiring board according to claim 3, wherein the plated wiring on the through hole has a flat surface. 請求項1に記載の配線基板を少なくとも一層含むことを特徴とする多層配線基板。 A multilayer wiring board comprising at least one wiring board according to claim 1. 熱硬化性樹脂を含む電気絶縁性基材に貫通孔を形成する工程と、
前記貫通孔に導電性ペーストを充填する工程と、
前記電気絶縁性基材と前記導電性ペーストを加熱加圧し前記電気絶縁性基材を硬化する熱プレス工程と、
前記導電性ペースト内の導電性粒子を部分的に除去する工程と、
前記導電性ペーストと電気的に接続する配線を形成する工程とを含み、
前記配線形成工程では前記電気絶縁性基材に付着するとともに導電性ペースト内の導電性粒子と結合するめっき配線を少なくとも一方に形成する配線基板の製造方法。
Forming a through hole in an electrically insulating substrate containing a thermosetting resin;
Filling the through hole with a conductive paste;
A heat pressing step of heating and pressurizing the electrically insulating substrate and the conductive paste to cure the electrically insulating substrate;
Partially removing conductive particles in the conductive paste;
Forming a wiring electrically connected to the conductive paste,
A method of manufacturing a wiring board, wherein in the wiring formation step, a plated wiring that adheres to the conductive particles in the conductive paste while being attached to the electrically insulating substrate is formed on at least one side.
前記導電性粒子の部分的な除去工程で、貫通孔外の導電性粒子を除去する請求項9に記載の配線基板の製造方法。 The method for manufacturing a wiring board according to claim 9, wherein the conductive particles outside the through hole are removed in the partial removal step of the conductive particles. 前記導電性粒子の部分的な除去工程では、導電性ペーストの深さ方向に複数段の導電性粒子が除去される請求項9に記載の配線基板の製造方法。 The method for manufacturing a wiring board according to claim 9, wherein in the step of partially removing the conductive particles, a plurality of stages of conductive particles are removed in a depth direction of the conductive paste. 前記導電性粒子の部分的な除去工程は、導電性粒子を溶解によって除去する請求項9に記載の配線基板の製造方法。 The method for manufacturing a wiring board according to claim 9, wherein in the step of partially removing the conductive particles, the conductive particles are removed by dissolution. 前記配線形成工程は、電気絶縁性基材と導電性ペースト内の樹脂を粗化する工程を含む請求項9に記載の配線基板の製造方法。 The method for manufacturing a wiring board according to claim 9, wherein the wiring forming step includes a step of roughening the resin in the electrically insulating base material and the conductive paste. 前記配線形成工程は、前記電気絶縁性基材の表面全面にシード層を形成する工程と、めっきレジストパターンを形成する工程と、電解めっきを行う工程と、めっきレジストパターンを除去する工程と、シード層を除去する工程とを含む請求項9に記載の配線基板の製造方法。 The wiring forming step includes a step of forming a seed layer over the entire surface of the electrically insulating substrate, a step of forming a plating resist pattern, a step of performing electroplating, a step of removing the plating resist pattern, The method for manufacturing a wiring board according to claim 9, further comprising a step of removing the layer. 前記配線形成工程は、前記電気絶縁性基材の表面全面に触媒処理を行う工程と、めっきレジストパターンを形成する工程と、無電解めっきを行う工程と、めっきレジストパターンを除去する工程とを含む請求項9に記載の配線基板の製造方法。 The wiring formation step includes a step of performing a catalyst treatment on the entire surface of the electrically insulating substrate, a step of forming a plating resist pattern, a step of performing electroless plating, and a step of removing the plating resist pattern. The manufacturing method of the wiring board of Claim 9. 前記熱プレス工程では、導電性ペースト内の導電性粒子を除去する薬液と同じ薬液で除去可能な金属箔を、前記電気絶縁性基材のめっき配線を形成する面に対して積層し、前記電気絶縁性基材を硬化させる請求項9に記載の配線基板の製造方法。 In the hot pressing step, a metal foil that can be removed with the same chemical solution as the chemical solution for removing the conductive particles in the conductive paste is laminated on the surface of the electrically insulating substrate on which the plated wiring is formed, and the electric The method for manufacturing a wiring board according to claim 9, wherein the insulating substrate is cured. 前記導電性ペースト内に熱硬化性樹脂を含み、前記熱プレス工程では前記導電性ペーストを圧縮しながら、前記電気絶縁性基材と前記導電性ペーストを硬化する請求項9に記載の配線基板の製造方法。 The wiring board according to claim 9, wherein the electrically conductive paste includes a thermosetting resin, and the electrically insulating base material and the electrically conductive paste are cured while compressing the electrically conductive paste in the hot pressing step. Production method.
JP2004343491A 2004-11-29 2004-11-29 Wiring board manufacturing method Expired - Fee Related JP4396493B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004343491A JP4396493B2 (en) 2004-11-29 2004-11-29 Wiring board manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004343491A JP4396493B2 (en) 2004-11-29 2004-11-29 Wiring board manufacturing method

Publications (2)

Publication Number Publication Date
JP2006156617A true JP2006156617A (en) 2006-06-15
JP4396493B2 JP4396493B2 (en) 2010-01-13

Family

ID=36634524

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004343491A Expired - Fee Related JP4396493B2 (en) 2004-11-29 2004-11-29 Wiring board manufacturing method

Country Status (1)

Country Link
JP (1) JP4396493B2 (en)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008108880A (en) * 2006-10-25 2008-05-08 Matsushita Electric Ind Co Ltd Multilayer printed circuit board and its manufacturing method
JP2009135362A (en) * 2007-12-03 2009-06-18 Nippon Circuit Kogyo Kk Manufacturing method of board for semiconductor package
JP2010123830A (en) * 2008-11-21 2010-06-03 Panasonic Corp Printed wiring board and manufacturing method thereof
JP2010272837A (en) * 2009-04-24 2010-12-02 Sumitomo Electric Ind Ltd Substrate for printed wiring board, printed wiring board, and method for producing substrate for printed wiring board
JP2011187765A (en) * 2010-03-10 2011-09-22 Sumitomo Electric Ind Ltd Substrate for printed wiring board and method for manufacturing the same
US20120031656A1 (en) * 2009-04-24 2012-02-09 Yoshio Oka Substrate for printed wiring board, printed wiring board, and methods for producing same
US20170099732A1 (en) * 2014-03-27 2017-04-06 Sumitomo Electric Industries, Ltd. Substrate for printed circuit board, printed circuit board, and method for producing substrate for printed circuit board
US10076028B2 (en) 2015-01-22 2018-09-11 Sumitomo Electric Industries, Ltd. Substrate for printed circuit board, printed circuit board, and method for producing printed circuit board
US10076032B2 (en) 2014-03-20 2018-09-11 Sumitomo Electric Industries, Ltd. Substrate for printed circuit board, printed circuit board, and method for producing substrate for printed circuit board

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008108880A (en) * 2006-10-25 2008-05-08 Matsushita Electric Ind Co Ltd Multilayer printed circuit board and its manufacturing method
JP2009135362A (en) * 2007-12-03 2009-06-18 Nippon Circuit Kogyo Kk Manufacturing method of board for semiconductor package
JP2010123830A (en) * 2008-11-21 2010-06-03 Panasonic Corp Printed wiring board and manufacturing method thereof
JP2010272837A (en) * 2009-04-24 2010-12-02 Sumitomo Electric Ind Ltd Substrate for printed wiring board, printed wiring board, and method for producing substrate for printed wiring board
US20120031656A1 (en) * 2009-04-24 2012-02-09 Yoshio Oka Substrate for printed wiring board, printed wiring board, and methods for producing same
CN102415222A (en) * 2009-04-24 2012-04-11 住友电气工业株式会社 Substrate for printed wiring board, printed wiring board, and methods for producing same
JP2013021366A (en) * 2009-04-24 2013-01-31 Sumitomo Electric Ind Ltd Substrate for printed wiring board, printed wiring board, and method for manufacturing substrate for printed wiring board
JP2011187765A (en) * 2010-03-10 2011-09-22 Sumitomo Electric Ind Ltd Substrate for printed wiring board and method for manufacturing the same
US10076032B2 (en) 2014-03-20 2018-09-11 Sumitomo Electric Industries, Ltd. Substrate for printed circuit board, printed circuit board, and method for producing substrate for printed circuit board
US20170099732A1 (en) * 2014-03-27 2017-04-06 Sumitomo Electric Industries, Ltd. Substrate for printed circuit board, printed circuit board, and method for producing substrate for printed circuit board
US10237976B2 (en) * 2014-03-27 2019-03-19 Sumitomo Electric Industries, Ltd. Substrate for printed circuit board, printed circuit board, and method for producing substrate for printed circuit board
US10076028B2 (en) 2015-01-22 2018-09-11 Sumitomo Electric Industries, Ltd. Substrate for printed circuit board, printed circuit board, and method for producing printed circuit board

Also Published As

Publication number Publication date
JP4396493B2 (en) 2010-01-13

Similar Documents

Publication Publication Date Title
US8710374B2 (en) Printed wiring board with reinforced insulation layer and manufacturing method thereof
WO2004103039A1 (en) Double-sided wiring board, double-sided wiring board manufacturing method, and multilayer wiring board
US7968803B2 (en) Wiring substrate, wiring material, copper-clad laminate, and method of manufacturing the wiring substrate
JPWO2009118925A1 (en) Electronic component built-in wiring board and manufacturing method thereof
US20090236128A1 (en) Printed wiring board with resin complex layer and manufacturing method thereof
JP5221887B2 (en) Wiring board manufacturing method
WO2003043393A1 (en) Circuit board and its manufacturing method
JP2000077800A (en) Wiring board and manufacture thereof
JP4396493B2 (en) Wiring board manufacturing method
KR20130057314A (en) Printed circuit board and method of manufacturing a printed circuit board
JP2010226075A (en) Wiring board and method for manufacturing the same
US20140209361A1 (en) Wiring board and method for manufacturing the same
JP2010123829A (en) Printed wiring board and manufacturing method thereof
JP3942535B2 (en) Manufacturing method of multilayer wiring board
JP2002043753A (en) Manufacturing method of multilayer printed circuit board
JP2006165242A (en) Printed-wiring board and its manufacturing method
JP4780857B2 (en) Wiring board manufacturing method
JP2004207338A (en) Wiring board
JP5419583B2 (en) Wiring board manufacturing method
JP4349882B2 (en) Wiring board and semiconductor device
JP4429712B2 (en) Manufacturing method of substrate precursor
JP3705573B2 (en) Wiring board manufacturing method
JP4492071B2 (en) Wiring board manufacturing method
JP2005159043A (en) Wiring board and its manufacturing method
JP2000036664A (en) Multilayer wiring board and its manufacture

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20071105

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20071212

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090617

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090630

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090828

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090929

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20091012

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121030

Year of fee payment: 3

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131030

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees