JP2006156617A - Wiring board and its manufacturing method - Google Patents
Wiring board and its manufacturing method Download PDFInfo
- Publication number
- JP2006156617A JP2006156617A JP2004343491A JP2004343491A JP2006156617A JP 2006156617 A JP2006156617 A JP 2006156617A JP 2004343491 A JP2004343491 A JP 2004343491A JP 2004343491 A JP2004343491 A JP 2004343491A JP 2006156617 A JP2006156617 A JP 2006156617A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- conductive paste
- wiring board
- electrically insulating
- conductive particles
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Abstract
Description
本発明は、インナービアホール接続により複数層の配線が電気的に接続された配線基板およびその製造方法に関するものである。 The present invention relates to a wiring board in which a plurality of layers of wirings are electrically connected by inner via hole connection and a method for manufacturing the same.
近年、電子機器の小型化、高性能化に伴い、産業用にとどまらず広く民生用機器の分野においてもLSI等の半導体チップを高密度に実装できる多層配線回路基板が安価に供給されることが強く要望されてきている。このような多層配線回路基板では微細な配線ピッチで形成された複数層の配線パターン間を高い接続信頼性で電気的に接続できることが重要である。 In recent years, with the downsizing and high performance of electronic devices, multilayer wiring circuit boards capable of mounting semiconductor chips such as LSIs with high density not only for industrial use but also in the field of consumer equipment are being supplied at low cost. There has been a strong demand. In such a multilayer printed circuit board, it is important that a plurality of wiring patterns formed at a fine wiring pitch can be electrically connected with high connection reliability.
このような市場の要望に対して従来の多層配線基板の層間接続の主流となっていたスルーホール内壁の金属めっき導体に代えて、多層プリント配線基板の任意の電極を任意の配線パターン位置において層間接続できるインナービアホール接続法すなわち全層IVH構造樹脂多層基板と呼ばれるものがある(特許文献1参照)。これは、多層プリント配線基板のビアホール内に導電体を充填して必要な各層間のみを接続することが可能であり、部品ランド直下にインナービアホールを設けることができるために、基板サイズの小型化や高密度実装を実現することができる。また、インナービアホールにおける電気的接続は導電性ペーストを用いているために、ビアホールにかかる応力を緩和することができ、熱衝撃等による寸法変化に対して安定な電気的接続を実現することができる。 In response to such market demand, instead of the metal plated conductor on the inner wall of the through-hole, which has been the mainstream for interlayer connection of conventional multilayer wiring boards, any electrode of the multilayer printed wiring board can be placed at any wiring pattern position. There is an inner via hole connection method that can be connected, that is, an all-layer IVH structure resin multilayer substrate (see Patent Document 1). This is because it is possible to connect only necessary layers by filling the via holes of the multilayer printed wiring board and connect the necessary layers, and the inner via hole can be provided directly under the component land, so the board size is reduced. And high-density mounting can be realized. Further, since the electrical connection in the inner via hole uses a conductive paste, the stress applied to the via hole can be relieved and a stable electrical connection can be realized against a dimensional change due to a thermal shock or the like. .
この全層IVH構造樹脂多層基板として図9(a)〜(h)に示すような工程で製造される構成が従来から提案されている。 Conventionally, a configuration in which the full-layer IVH structure resin multilayer substrate is manufactured through the processes shown in FIGS. 9A to 9H has been proposed.
まず、図9(a)に示したのは電気絶縁性基材1である。次に図9(b)に示すように電気絶縁性基材1の両側に保護フィルム2をラミネート加工によって貼り付ける。続いて、図9(c)に示すように電気絶縁性基材1と保護フィルム2の全てを貫通する貫通孔3をレーザー等によって形成する。次に図9(d)に示すように貫通孔3に導電性ペースト4を充填した後、図9(e)に示すように両側の保護フィルム2を剥離する。この状態で図9(f)に示すように両側から箔状の配線材料5を積層し、図9(g)に示す工程で配線材料5を加熱加圧することにより電気絶縁性基材1に接着させる。この時、加熱加圧工程によって導電性ペースト4は厚み方向に圧縮される。この圧縮によって導電性ペースト内の導電性粒子が高密度に接触し、同時に配線材料5と導電性ペースト4の電気的接続も実現されることとなる。次に、図9(h)に示すように配線材料5をパターニングすることによって両面配線基板が完成する。
First, an electrically
また、図9に示した配線基板に対して、導電性ペーストでの電気的な接続性をより高めた例として、図11(a)〜(i)に示すような工程で製造される構成を持った配線基板が提案されている(特許文献2参照)。 Further, as an example in which the electrical connectivity with the conductive paste is further improved with respect to the wiring board shown in FIG. 9, a structure manufactured by the steps shown in FIGS. 11 (a) to (i). A holding wiring board has been proposed (see Patent Document 2).
まず、図11(a)に示した電気絶縁性基材1の両面に保護フィルム2を形成すると図11(b)に示す状態となる。次に図11(c)に示すように保護フィルム2、電気絶縁性基材1を貫通する貫通孔3を形成する。続いて図11(d)に示すように貫通孔3に導電性ペースト4を充填する。その後、前記保護フィルム2を剥離することで、図11(e)に示す状態を得る。この保護フィルム2を剥離した後、図11(f)に示すように電気絶縁性基材の両面にプレスシート6を積層し、加熱加圧して導電性ペースト4を圧縮すると図11(g)に示す状態となる。ここで、電気絶縁性基材1として被圧縮性の性質を備えた材料を用いた場合には、加熱加圧後は電気絶縁性基材1が厚み方向に寸法収縮することになる。次に両側のプレスシート6を除去すると図11(h)に示すような状態が得られ、導電性ペースト4が電気絶縁性基材1の表面に露出する。ここで、プレスシートとしては、耐熱フィルムの表面に離型処理を施したフィルムが用いられ、機械的剥離によって除去される。引き続き、図11(i)に示すように、露出した導電性ペースト4と結合するめっき配線7を形成する。めっきによる配線形成は無電解めっき、電解めっきが用いられる。この配線パターン形成によって両面配線基板が完成する。このような導電性ペースト内の導電性粒子と結合するように形成されためっき配線は結合界面での強度に優れ、安定した層間接続を実現する配線基板を提供することができる。
図9(f)〜(h)に示した、貫通孔3部を拡大して示したのが、図10(a)〜(c)である。図10(a)に示すように充填後の導電性ペースト4は導電性ペースト内の導電性粒子9の間に樹脂10が多く存在し、充分な電気的接続が確保されていない。これに対して配線材料5を介して加熱加圧を行うことで、図10(b)に示すように導電性ペースト4に圧縮が加わり導電性ペースト4内の導電性粒子9が密に接触することとなり導電性ペースト内の電気的接続を確保することができる。しかしながら、図10(a)に示したように電気絶縁性基材1から導電性ペースト4が突出しているため、配線材料5を介して加熱加圧した際に、導電性ペースト4の表面部が広がり配線材料5と導電性ペースト4の接触界面面積が広がることとなる。この導電性ペースト4の広がりは導電性ペーストの突出状態や配線材料の積層条件によって変化するものであり、大判状の電気絶縁性基材で加工を行った場合にばらつきが顕著となり、そのために、図10(c)に示すように貫通孔3を覆う配線11を大きく設計する必要があり、高密度化を妨げる要因となっていた。
FIGS. 10A to 10C show the through
また、保護フィルム2を剥離する際や、その他の製造工程中に微量の導電性ペースト4が電気絶縁性基材上に付着する場合があり、図10(a)に示したように飛散ペースト8として存在する。この飛散ペースト8は配線11がより微細化し配線間が狭くなった際には、その影響が無視できなくなり、場合によってはショート不良を誘発する要因となっていた。
Further, when the
また、従来の構成および製造方法でビアの径をより小さくすると、ビア面積に反比例して配線材料と導電性ペースト内の導電性粒子との接触点が減少する。これによって、初期の接続抵抗値が高い部分が発生し、初期の接続抵抗値のばらつきが大きくなるという問題が生じる。また、初期の接続抵抗値が高い部分については、温度サイクル試験やプレッシャークッカー試験などの信頼性試験で、接続抵抗値が変動する現象が見られる。 Further, when the via diameter is further reduced by the conventional configuration and manufacturing method, the contact point between the wiring material and the conductive particles in the conductive paste decreases in inverse proportion to the via area. As a result, a portion where the initial connection resistance value is high occurs, resulting in a problem that the initial connection resistance value varies greatly. In addition, a phenomenon in which the connection resistance value fluctuates in a reliability test such as a temperature cycle test or a pressure cooker test is observed in a portion where the initial connection resistance value is high.
本発明は配線基板をより高密度化するために、配線、ビアをより微細化すると共に、ビア接続性や絶縁性の特性を満足する配線基板およびその製造方法を提供することを目的とするものである。 It is an object of the present invention to provide a wiring board and a method of manufacturing the wiring board that satisfy the requirements of via connectivity and insulation as well as miniaturizing wiring and vias in order to increase the density of the wiring board. It is.
上記目的を達成するために、本発明は以下の構成を有する。 In order to achieve the above object, the present invention has the following configuration.
本発明の請求項1に記載の発明は、電気絶縁性基材と、該電気絶縁性基材に設けた貫通孔と、該貫通孔に充填された導電性ペーストと、前記導電性ペースト内の導電性粒子と電気的に接続しためっき配線とを備え、前記導電性粒子と前記めっき配線の接続は前記導電性粒子を部分的に除去した除去界面でなされる配線基板であって、導電性粒子とめっき配線の接続を導電性粒子の除去界面で行うことによって、より広い接続界面の面積を確保し、電気的接続性を向上させることができ、結果としてより微細ビアでの接続が実現できる。
The invention according to
本発明の請求項2に記載の発明は、前記めっき配線と前記導電性ペースト内の樹脂との界面は粗化形状である請求項1に記載の配線基板であって、めっき配線と接触する導電性ペースト内の樹脂表面を粗化することでめっき配線と樹脂との密着性を向上させ、結果として導電性粒子とめっき配線界面にかかる応力を分散することができ、ビア接続性を向上させることができる。
The invention according to
本発明の請求項3に記載の発明は、前記めっき配線と前記導電性ペーストとの界面が前記電気絶縁性基材表面より凹んだ形状である請求項1に記載の配線基板であって、貫通孔に導電性ペーストが充填された領域を電気絶縁性基材の厚み方向中間部とすることで、実質の貫通孔径を小さくすることができ、より微細なビア接続が実現できる。
The invention according to
本発明の請求項4に記載の発明は、前記めっき配線には複数の突出部が形成され、該突出部が前記導電性ペースト内部に埋設される請求項1に記載の配線基板であって、めっき配線の突出部が導電性ペーストに埋設されることで、アンカー効果によってめっき配線と導電性ペーストの密着力を高めると共に、導電性ペーストとの接続界面面積を広く確保することができるのでビア接続性を向上させることができる。
The invention according to
本発明の請求項5に記載の発明は、前記めっき配線の少なくとも一部の突出部は、突出方向に垂直な断面が一定でない形状を有し、当該断面の面積が突出部の底と先端との間で最大となる請求項4に記載の配線基板であって、導電性ペーストとめっき配線とのアンカー効果をより高めることができ、その結果、ビア接続性を向上させることができる。
The invention according to
本発明の請求項6に記載の発明は、前記貫通孔上の前記めっき配線は、貫通孔以外に形成されためっき配線より厚い請求項3に記載の配線基板であって、貫通孔上のめっき配線をより厚く形成することで、めっき配線の剛性を高めることができ、これによって、電子部品を実装した際等に発生する外部応力が加わった場合でも、めっき配線と導電性ペースト界面の変形を抑制し、ビア接続性の劣化を抑制することができる。
The invention according to
本発明の請求項7に記載の発明は、前記貫通孔上のめっき配線は表面が平坦である請求項3に記載の配線基板であって、貫通孔上のめっき配線の表面が平坦になることでBGA、CSP等の電子部品の接続端子である半田ボールとの接続性が向上し、結果として、貫通孔上に半田ボールとの接続端子を配置するビアオンパッド構造が実現できる。
The invention according to
本発明の請求項8に記載の発明は、請求項1に記載の配線基板を少なくとも一層含むことを特徴とする多層配線基板であって、請求項1に記載の接続構造によって配線基板を多層化した場合でも、より微細なビアを備えることができる。
The invention according to
本発明の請求項9に記載の発明は、熱硬化性樹脂を含む電気絶縁性基材に貫通孔を形成する工程と、前記貫通孔に導電性ペーストを充填する工程と、前記電気絶縁性基材と前記導電性ペーストを加熱加圧し前記電気絶縁性基材を硬化する熱プレス工程と、前記導電性ペースト内の導電性粒子を部分的に除去する工程と、前記導電性ペーストと電気的に接続する配線を形成する工程とを含み、前記配線形成工程では前記電気絶縁性基材に付着するとともに導電性ペースト内の導電性粒子と結合するめっき配線を少なくとも一方に形成する配線基板の製造方法であって、導電性粒子とめっき配線の接続を導電性粒子の除去界面で行うことによって、より広い接続界面の面積を確保することができ、電気的接続性を向上させることができ、結果としてより微細ビアでの接続が実現できる。
The invention according to
本発明の請求項10に記載の発明は、前記導電性粒子の部分的な除去工程で、貫通孔外の導電性粒子を除去する請求項9に記載の配線基板の製造方法であって、導電性粒子の部分除去工程で同時に、電気絶縁性基材上の貫通孔外に残存するペーストを除去することで、配線間のショート不良を抑制することができ、より微細な配線間隔を実現することができる。
Invention of
本発明の請求項11に記載の発明は、前記導電性粒子の部分的な除去工程では、導電性ペーストの深さ方向に複数段の導電性粒子が除去される請求項9に記載の配線基板の製造方法であって、導電性ペーストの深さ方向に複数段の導電性粒子を除去することで、後のめっき配線形成工程で導電性ペーストに埋設されるめっき配線の突出部を形成することができ、結果として、アンカー効果によってめっき配線と導電性ペーストの密着力を高めると共に、導電性ペーストとの接続界面面積を広く確保することができるのでビア接続性を向上させることができる。 According to an eleventh aspect of the present invention, in the partial removal step of the conductive particles, a plurality of stages of conductive particles are removed in the depth direction of the conductive paste. In this method, a plurality of stages of conductive particles are removed in the depth direction of the conductive paste, thereby forming a protruding portion of the plated wiring embedded in the conductive paste in the subsequent plated wiring forming step. As a result, the adhesion between the plated wiring and the conductive paste can be increased by the anchor effect, and a wide connection interface area with the conductive paste can be secured, so that via connectivity can be improved.
本発明の請求項12に記載の発明は、前記導電性粒子の部分的な除去工程は、導電性粒子を溶解によって除去する請求項9に記載の配線基板の製造方法であって、導電性粒子を溶解によって除去することで、簡便な方法で導電性粒子を部分的に除去することができる。
The invention according to claim 12 of the present invention is the method for manufacturing a wiring board according to
本発明の請求項13に記載の発明は、前記配線形成工程は、電気絶縁性基材と導電性ペースト内の樹脂を粗化する工程を含む請求項9に記載の配線基板の製造方法であって、めっき配線の導電性ペースト内の樹脂、電気絶縁性基材との密着性を向上させることができる。
The invention according to claim 13 of the present invention is the method for manufacturing a wiring board according to
本発明の請求項14に記載の発明は、前記配線形成工程は、前記電気絶縁性基材の表面全面にシード層を形成する工程と、めっきレジストパターンを形成する工程と、電解めっきを行う工程と、めっきレジストパターンを除去する工程と、シード層を除去する工程とを含む請求項9に記載の配線基板の製造方法であって、このような配線形成方法によって、導電性ペースト内の導電性粒子と結合するめっき配線をより微細に形成することができる。
According to a fourteenth aspect of the present invention, the wiring forming step includes a step of forming a seed layer on the entire surface of the electrically insulating substrate, a step of forming a plating resist pattern, and a step of performing electrolytic plating. And a step of removing the plating resist pattern and a step of removing the seed layer. 10. The method of manufacturing a wiring substrate according to
本発明の請求項15に記載の発明は、前記配線形成工程は、前記電気絶縁性基材の表面全面に触媒処理を行う工程と、めっきレジストパターンを形成する工程と、無電解めっきを行う工程と、めっきレジストパターンを除去する工程とを含む請求項9に記載の配線基板の製造方法であって、このような配線形成方法によって、導電性ペースト内の導電性粒子と結合するめっき配線をより微細に形成することができる。
According to a fifteenth aspect of the present invention, the wiring forming step includes a step of performing a catalyst treatment on the entire surface of the electrically insulating substrate, a step of forming a plating resist pattern, and a step of performing electroless plating. And a step of removing the plating resist pattern. 10. A method of manufacturing a wiring board according to
本発明の請求項16に記載の発明は、前記熱プレス工程では、導電性ペースト内の導電性粒子を除去する薬液と同じ薬液で除去可能な金属箔を、前記電気絶縁性基材のめっき配線を形成する面に対して積層し、前記電気絶縁性基材を硬化させる請求項9に記載の配線基板の製造方法であって、このように金属箔の材料を設定することで、金属箔の除去工程で同時に、導電性粒子の部分的な除去を行うことができ、生産性に優れた製造方法を実現できる。
According to the sixteenth aspect of the present invention, in the hot pressing step, the metal foil that can be removed with the same chemical solution as the chemical solution for removing the conductive particles in the conductive paste is used for the plating wiring of the electrically insulating substrate. The wiring board manufacturing method according to
本発明の請求項17に記載の発明は、前記導電性ペースト内に熱硬化性樹脂を含み、前記熱プレス工程では前記導電性ペーストを圧縮しながら、前記電気絶縁性基材と前記導電性ペーストを硬化する請求項9に記載の配線基板の製造方法であって、熱プレス工程で貫通孔内の導電性ペーストを圧縮しながら硬化することで、より導電性粒子同士の接触性を高め、結果として接続信頼性に優れたビア接続を実現することができる。
The invention according to claim 17 of the present invention includes a thermosetting resin in the conductive paste, and compresses the conductive paste in the hot press step while the electrically insulating base material and the conductive paste. The method of manufacturing a wiring board according to
本発明によれば、導電性粒子の部分除去を行った導電性ペーストに対してめっき配線を形成することで、ビア、配線をより微細化できると共に、ビア接続性や絶縁性の特性を満足する配線基板およびその製造方法を提供することができる。 According to the present invention, by forming plated wiring on a conductive paste from which conductive particles have been partially removed, vias and wiring can be further refined, and via connectivity and insulating properties are satisfied. A wiring board and a manufacturing method thereof can be provided.
以下、本発明の実施の形態について、図面を参照しながら説明する。 Hereinafter, embodiments of the present invention will be described with reference to the drawings.
(実施の形態1)
図1(a)〜(j)に本発明にかかる配線基板の製造工程について示した。
(Embodiment 1)
1A to 1J show the manufacturing process of the wiring board according to the present invention.
まず、図1(a)に示した電気絶縁性基材1は繊維と樹脂の複合材料であり、ガラス繊維や有機繊維にエポキシ樹脂、ポリイミド樹脂、BT樹脂、PPE樹脂、PPO樹脂等を含浸した材料や、ポリイミド、アラミド、PTFE、LCPなどの多孔質フィルムにエポキシ樹脂、ポリイミド樹脂、BT樹脂、PPE樹脂、PPO樹脂等を含浸した材料、ポリイミド、アラミド、LCPフィルムの両側に接着剤が形成された材料を用いることができる。
First, the electrically insulating
また、より好ましくは、この電気絶縁性基材1は、被圧縮性の多孔質基材である特徴を備えたものである。つまり、電気絶縁性基材の厚み方向に圧縮を加えることでその寸法が収縮する材料である。この収縮の程度については、電気絶縁性基材中に形成する空孔を制御することで調整することができる。このような電気絶縁性基材の材料としては、織布・不織布等の繊維のペーパーに樹脂を含浸させたものを用いることができ、含浸の際に空孔も同時に形成されている。ペーパーとしてアラミド繊維を主成分とする不織布ペーパーを用い樹脂としてエポキシを主成分とする熱硬化性樹脂を用いれば、電気絶縁性基材内の空孔を均一に効率良く形成することができ、被圧縮性の高い絶縁性基材を得ることができる。
More preferably, the electrically insulating
次に図1(b)に示すように電気絶縁性基材1の両面に保護フィルム2を形成する。保護フィルム2としてPETやPENを主成分とするフィルムを用い、ラミネートによって電気絶縁性基材1の両面に貼り付けるのが簡便で生産性のよい製造方法である。
Next, as shown in FIG. 1B,
次に図1(c)に示すように保護フィルム2、電気絶縁性基材1を貫通する貫通孔3を形成する。貫通孔3はパンチ加工、ドリル加工、レーザー加工によって形成することができるが、炭酸ガスレーザーやYAGレーザーを用いれば小径の貫通孔を短時間で形成することができ生産性に優れた加工を実現できる。一例として炭酸ガスレーザーを用いた場合には厚さ80μmの電気絶縁性基材に100μm径の貫通孔を形成できる。また、YAGレーザーの3倍高調波を用いた場合には、厚さ30μmの電気絶縁性基材に30μm径の貫通孔を形成できる。
Next, as shown in FIG.1 (c), the through-
続いて図1(d)に示すように貫通孔3に導電性ペースト4を充填する。導電性ペースト4は銅、銀、等の金属導電性粒子と樹脂成分から構成される。導電性粒子として略球形のものを用いると、導電性ペースト内の導電性粒子比率が高くなった場合でもペースト粘度を低く抑えることができるためより好ましい。
Subsequently, as shown in FIG. 1 (d), the through-
このとき、保護フィルム2は導電性ペースト4が電気絶縁性基材表面に付着するのを防ぐ保護の役割と導電性ペーストの充填量を確保する役割を果たす。導電性ペーストは印刷による充填が可能なため、生産性に優れているという利点も有する。
At this time, the
前記保護フィルムを剥離することで、図1(e)に示す状態を得る。導電性ペースト4は保護フィルム2によって充填量を確保している。つまり、導電性ペースト4は保護フィルム2の厚み程度の高さ分だけ電気絶縁性基材1の表面より突出した状態となっている。ここで、この保護フィルム2の厚みをビア径の5〜25%程度に設定すると、保護フィルム2の剥離の際に導電性ペーストが保護フィルム側に取られる量を抑制できるためより好ましい。
By peeling off the protective film, the state shown in FIG. The
この保護フィルム2を剥離した後、図1(f)に示すように電気絶縁性基材の両面にプレスシート6を積層し、熱プレスにより加熱加圧で導電性ペースト4を圧縮する。電気絶縁性基材として被圧縮性を備えた材料を用いた場合には、加熱加圧工程で電気絶縁性基材1が厚み方向に寸法収縮することになる。
After peeling this
ここで、図1(f)〜(j)について貫通孔近傍を拡大して示したのが図2(a)〜(e)である。図2(a)に示すように充填後の導電性ペースト4は導電性ペースト内の導電性粒子9の間に樹脂10が多く存在し、充分な電気的接続が確保されていない。これに対して図1(g)、図2(b)に示すようにプレスシート6を介して加熱加圧を行うことで、導電性ペースト4に圧縮が加わり導電性ペースト内の導電性粒子が密に接触することとなり導電性ペースト内の電気的接続を確保することができる。ここで、導電性ペーストの樹脂として熱硬化性樹脂を用いることがより好ましく、熱プレスの際にその粘度が低下し、導電性ペーストの圧縮により貫通孔外に熱硬化性樹脂が排出され、結果として導電性ペースト内の導電性粒子の接触をより高密度なものにすることができるのである。
Here, FIGS. 2A to 2E are enlarged views of the vicinity of the through hole in FIGS. 1F to 1J. As shown in FIG. 2A, the
また、前述のように、保護フィルム2を剥離する際や、その他の製造工程中に微量の導電性ペースト4が電気絶縁性基材上に付着する場合があり、図2(a)に示したように飛散ペースト8として存在している。この飛散ペーストがプレス後では図2(b)に示すように電気絶縁性基材1の表面に固着するのである。
In addition, as described above, a small amount of the
一方、導電性ペースト4は積層前に突出しているため、図2(b)に示すようにプレスシート6を介して加熱加圧した際に、導電性ペースト4の表面部が広がりプレスシート6と導電性ペースト4の接触界面面積が広がることとなる。
On the other hand, since the
次に両側のプレスシート6を除去すると図1(h)、図2(c)に示すような状態が得られる。プレスシート6としては、耐熱フィルムの表面に離型処理を施したフィルムを用いることができる。この場合はプレスシートを機械的に剥離することができる。また、プレスシートとして、導電性ペースト4内の導電性粒子とは異なる材料の金属箔を用いることができる。この場合は金属箔のみをエッチングによって除去することが可能となる。ここで、金属箔をエッチングする薬品を選ぶことによって、導電性ペースト内の導電性粒子を浸食することなくプレスシートを除去することができる。また、プレスシートを化学的に除去することで導電性ペーストに機械的ストレスを付与しないので、工程中に導電性ペースト内の導電状態を劣化させることがない。一例として、導電性粒子9が銅粉の場合には、プレスシートとしてアルミ箔を用い、70℃に加熱した塩酸や水酸化ナトリウム水溶液を用いるとアルミ箔のみを選択的に除去することができる。
Next, when the
なお、プレスシートの表面形状は電気絶縁性基材、導電性ペーストの表面に転写されるため、プレスシート表面をあらかじめ粗化し、この形状転写によって電気絶縁性基材と導電性ペーストの表面を粗化することができる。 Since the surface shape of the press sheet is transferred to the surface of the electrically insulating substrate and conductive paste, the surface of the electrically insulating substrate and the conductive paste is roughened by this shape transfer. Can be
次に、図1(i)、図2(d)に示すように、貫通孔3内の導電性ペースト4に含まれる導電性粒子9を、露出した表面から部分的に除去する。この除去工程によって、導電性ペースト4を電気絶縁性基材1表面から凹んだ形状とすることができ、電気絶縁性基材表面付近に広がった導電性ペースト4を除去できるため、実質のビア径を小さくすることができる。
Next, as shown in FIGS. 1 (i) and 2 (d), the
また、この除去工程によって、導電性ペースト4内の導電性粒子9がより広い面積で貫通孔表面に露出することとなる。この除去工程としては、サンドブラスト、ウオーターブラスト等の方法で、機械的に除去することができるが、導電性粒子9が溶解する薬液を用いて、浸漬やスプレーエッチングによって除去することが簡便であり、加工ダスト等の異物混入がないという点でより好ましい。導電性粒子9を除去する薬液の一例として、導電性粒子9に銅粉を用いた場合には、塩化鉄、塩化銅、硫酸と過酸化水素水混合液、アルカリ系エッチング液、過硫酸アンモニウムで溶解除去することができる。
In addition, by this removing step, the
また、導電性粒子9周辺には樹脂10が存在するためにこの樹脂10を除去する工程をあわせて行い、導電性粒子9の除去工程と樹脂10の除去工程を繰り返し行うと、貫通孔3における導電性ペースト4の露出面の深さを制御することができる。この、樹脂10の除去については、一般的なデスミア液を用いることができるが、一例として過マンガン酸カリウムと水酸化ナトリウムの混合液を60℃に加熱して浸漬法にて処理を行った。この際に、樹脂10表面が粗化されると同時に、電気絶縁性基材1の表面も同時に粗化することができる。なお、ここでは、薬液の処理によって樹脂10、電気絶縁性基材1の表面を粗化する方法について述べたが、前述のサンドブラスト、ウオーターブラスト等の機械的な方法によっても同様に粗化することができる。
Further, since the
ここで、導電性粒子9を部分的に除去した後の貫通孔表面の様子を図3に模式的に示した。貫通孔3としては、前述した貫通孔加工形状であるほぼ円形を保っており、不規則な導電性ペースト4の広がりが抑制できている。これによって、大判状の電気絶縁性基材で加工を行った場合の貫通孔径のばらつきが実質的に小さくなることで、貫通孔と貫通孔を覆う配線部のクリアランスを小さくでき、その結果配線基板の高密度化が実現できるのである。
Here, the state of the surface of the through hole after partially removing the
また、プレスシートを除去した状態では、樹脂10の薄い被膜が導電性ペーストの表面を覆うため、導電性粒子9が露出するのはプレス中にプレスシートと導電性粒子が密着していた密着界面のみである。しかしながら、図3に示したように、導電性粒子9の部分的な除去工程によって露出面積を広げることができているのである。
In the state where the press sheet is removed, since the thin film of the
また、この導電性粒子の部分的な除去工程において、図2(d)に示すように電気絶縁性基材1表面に固着した飛散ペースト8を同時に除去することがより好ましい。これによって、配線間のショート不良を抑制することができ、より微細な配線間隔を実現することができるのである。
Further, in the partial removal step of the conductive particles, it is more preferable to simultaneously remove the
なお、プレスシート6として金属箔を用い、この金属箔と導電性ペースト内の導電性粒子を同一の薬液で溶解することが製造工程を簡略化できる点でより好ましい。このような一例としては、プレスシート6として銅箔を用い、導電性粒子9に銅粉を用いることができる。この場合は薬液として銅のエッチャント(塩化鉄、塩化銅、硫酸と過酸化水素水混合液、アルカリ系エッチング液、過硫酸アンモニウム等)を用いることができる。他の例としては、プレスシート6としてアルミニウム箔を用い、導電性粒子9に銅粉を用いた場合には、塩化鉄、塩化銅を用いることができる。
In addition, it is more preferable at the point which can use a metal foil as the
引き続き図1(j)、図2(e)に示すように、露出した導電性ペースト4と結合するめっき配線7を形成する。ここで、導電性粒子9を部分的に除去することで、めっき配線形成前に貫通孔上の導電性ペースト表面において、導電性粒子が除去界面として広い面積で露出している。この除去界面において、めっき配線との強固な金属的な接合が実現できるのである。
Subsequently, as shown in FIGS. 1 (j) and 2 (e), a plated
このめっきによる配線形成には無電解めっき、電解めっきが用いられる。ここで示すめっき配線7は導電性粒子9と金属的に結合することが重要であり、一例として導電性粒子9に銅粉を用い、Pd触媒処理を施した後に、めっき配線として無電解銅めっきを用いることでこの結合を実現できる。配線パターンの形成は、全面に無電解めっきによって配線材料を形成した後にエッチングによってパターニングして形成することができる。この全面に無電解めっきを施す工程に替えて、無電解めっきの下地層上に電解めっきを併用すると短時間で厚膜形成することが可能となり生産性に優れる。また、電解めっきを併用した場合には、電解めっき液としてビアフィル用の添加剤が調合されたものを用いると、凹んだ貫通孔上のめっき析出速度を速め、図2(e)に示したように、めっき配線表面を平坦にすることが可能である。貫通孔上のめっき配線の表面が平坦になることでBGA、CSP等の電子部品の接続端子である半田ボールとの接続性が向上し、結果として、貫通孔上に半田ボールとの接続端子を配置するビアオンパッド構造が実現できる。
Electroless plating and electrolytic plating are used for wiring formation by this plating. It is important for the plated
また、図2(e)に示したように貫通孔上のめっき配線をより厚く形成することで、めっき配線の剛性を高めることができ、これによって、電子部品を実装した際等に発生する外部応力が加わった場合でも、めっき配線と導電性ペースト界面の変形を抑制し、ビア接続性の劣化を抑制することができる。 Also, as shown in FIG. 2 (e), by forming the plated wiring on the through-hole thicker, it is possible to increase the rigidity of the plated wiring, thereby generating an external component generated when an electronic component is mounted. Even when stress is applied, the deformation of the interface between the plated wiring and the conductive paste can be suppressed, and the deterioration of the via connectivity can be suppressed.
このように導電性ペースト内の導電性粒子と結合するように形成されためっき配線は、結合界面での強度に優れ、配線上に電子部品が実装されるなど機械的なストレスが働いた際でも導電性ペーストとの結合界面で亀裂が生じにくい特徴がある。つまり、導電性ペースト内の導電性粒子同士の結合強度より配線と導電性ペーストの結合強度を強くすることで、応力が発生した際の緩和を導電性ペースト内部で実現することができる。導電性ペースト内部では導電性粒子が立体的に高密度に接触しているため、応力によって導電性粒子の位置が変化したとしても電気的接続の状態を劣化させることがない。この結果として、安定した層間接続を実現する配線基板を提供することができる。 Plating wiring formed to bond with conductive particles in conductive paste in this way has excellent strength at the bonding interface, even when mechanical stress is applied such as mounting electronic parts on the wiring There is a feature that cracks hardly occur at the bonding interface with the conductive paste. That is, by increasing the bond strength between the wiring and the conductive paste rather than the bond strength between the conductive particles in the conductive paste, relaxation when stress is generated can be realized inside the conductive paste. Since the conductive particles are in three-dimensional high density contact inside the conductive paste, even if the position of the conductive particles changes due to stress, the state of electrical connection is not deteriorated. As a result, a wiring board that realizes stable interlayer connection can be provided.
また、前述の導電性粒子の部分的な除去工程において、薬液を用いて導電性粒子を溶解除去した場合には、薬液での処理時間を長くすると、表面部分に露出していた導電性粒子が完全に溶解してなくなることとなる。ここで、引き続き処理を続けると、完全に除去された導電性粒子と高密度に接触していた隣接する導電性粒子に薬液が接触し、連続して導電性粒子の部分除去がなされていく。つまり、導電性ペーストの深さ方向に局所的な窪みが形成されていくのである。この導電性ペースト表面にめっき配線を形成すると図4に示す状態となる。図4には電気絶縁性基材1、導電性ペースト4、めっき配線7の界面部分を拡大して示している。導電性粒子の溶解除去された空間で形成された前述の局所的な窪みに、めっき配線が形成されるために、めっき配線には局所的な突出部が形成されることとなる。この局所的な突出部は、薬液の浸透によって形成されており突出方向に垂直な断面が一定でない形状を有し、当該断面の面積が突出部の底と先端との間で最大とすることができる。これによって導電性ペーストとめっき配線とのアンカー効果をより高めると共に、接触面積を広く確保することができ、その結果、ビア接続性を向上させることができるのである。
Further, in the above-described partial removal step of conductive particles, when the conductive particles are dissolved and removed using a chemical solution, if the treatment time with the chemical solution is lengthened, the conductive particles exposed on the surface portion are removed. It will not dissolve completely. Here, when the treatment is continued, the chemical solution comes into contact with adjacent conductive particles that have been in high density contact with the completely removed conductive particles, and partial removal of the conductive particles is continuously performed. That is, local depressions are formed in the depth direction of the conductive paste. When plated wiring is formed on the surface of the conductive paste, the state shown in FIG. 4 is obtained. FIG. 4 shows an enlarged interface portion of the electrically insulating
また、めっき配線7と導電性ペースト4との接続界面の一例をさらに拡大したものとして、図5に示した。図5では導電性粒子9の部分的な除去と樹脂10の除去を組み合わせて行った例である。導電性粒子9はめっき配線7との接触界面において部分的に除去されており、除去界面13にてめっき配線7と結合している。また、導電性ペースト4内の樹脂10はこの樹脂10の除去処理によって表面に粗化部12が形成されており、樹脂10とめっき配線7との密着を強固なものとしているのである。つまり、めっき配線と接触する導電性ペースト内の樹脂表面を粗化することでめっき配線と樹脂との密着性を向上させ、結果として導電性粒子とめっき配線界面にかかる応力を分散し、ビア接続性を向上させることができるのである。
Further, an example of a connection interface between the plated
(実施の形態2)
次に、本発明のめっき配線の形成方法について別の実施の形態について示す。図6(a)〜(f)に本実施の形態にかかる配線基板の主要製造工程について示した。ここで、図6(a)については、既に述べた図1(i)と同じ状態であり、図1(a)〜(h)に示した製造方法で形成されるものである。
(Embodiment 2)
Next, another embodiment of the method for forming a plated wiring according to the present invention will be described. 6A to 6F show the main manufacturing process of the wiring board according to the present embodiment. Here, FIG. 6A is the same state as FIG. 1I already described, and is formed by the manufacturing method shown in FIGS. 1A to 1H.
導電性ペースト4内の導電性粒子の部分的な除去を行った状態が図6(a)であり、引き続き、電気絶縁性基材1表面にPd触媒処理を行った後、無電解めっきでシード層14を形成すると図6(b)に示す状態となる。このシード層は露出した導電性ペースト内の導電性粒子と金属的に結合している。
FIG. 6A shows a state where the conductive particles in the
ここで、無電解めっき厚みとしては微細な配線を形成する点では5μm以下が好ましく、一例として40μmピッチの微細配線を形成する場合には1μm厚の無電解銅めっきを行った。 Here, the thickness of the electroless plating is preferably 5 μm or less in terms of forming a fine wiring. For example, when forming a fine wiring with a pitch of 40 μm, electroless copper plating with a thickness of 1 μm was performed.
次に、シード層14の表面にめっきレジスト15を形成すると図6(c)に示す状態となる。このめっきレジストは微細パターンを形成する点で、露光現像タイプのものが好ましく、ドライフィルムタイプでも、液状タイプでも構わない。一方、配線を厚くする場合には、ドライフィルムタイプを用いることがより好ましく、一例として厚み12μmの配線を形成する場合には15μm厚みのドライフィルムレジストを用いた。
Next, when the plating resist 15 is formed on the surface of the
引き続き、露出したシード層14に対して、電解めっきを行うと図6(d)に示す状態となる。ここでは、電解めっきとして電解銅めっきを行い、厚みは前述のめっきレジスト厚み以下になるように13μmを狙いとした。次に、図6(e)に示すように、めっきレジスト15を除去し、露出したシード層14を除去すると図6(f)に示した状態が得られる。このシード層除去には塩化銅、塩化鉄、過硫酸アンモニウム等の銅のエッチング液を用いることができるが、スプレー噴霧すると、より狭い配線間のシード層を除去できる点でより好ましい。
Subsequently, when electrolytic plating is performed on the exposed
なお、前述の例ではシード層14を無電解めっきで形成する例を示しているが、無電解めっきに替えて、真空蒸着、スパッタ等の薄膜形成方法を用いても同様の効果が得られる。
In the above example, the
上記した製造方法においては、電解めっきでパターン形成した配線に対してシード層のエッチングを行うが、このエッチング量は薄いシード層の厚み分で良く、電解めっきでパターン形成した配線幅の細りはシード層の厚み程度に抑えられている。すなわち、実施の形態1で示した例に比べてより微細な配線形成が可能となるのである。 In the above manufacturing method, the seed layer is etched on the wiring patterned by electrolytic plating. The etching amount may be the thickness of the thin seed layer, and the thinning of the wiring width patterned by electrolytic plating is the seed. It is suppressed to the thickness of the layer. That is, finer wiring can be formed as compared with the example shown in the first embodiment.
(実施の形態3)
次に、本発明のめっき配線の形成方法について別の実施の形態について示す。図7(a)〜(d)に本実施の形態にかかる配線基板の主要製造工程について示した。ここで、図7(a)については、既に述べた図1(i)と同じ状態であり、図1(a)〜(h)に示した製造方法で形成されるものである。なお、実施の形態2で既に説明した内容と重複する部分については、簡略化して説明することにする。
(Embodiment 3)
Next, another embodiment of the method for forming a plated wiring according to the present invention will be described. 7A to 7D show the main manufacturing process of the wiring board according to the present embodiment. Here, FIG. 7A is the same state as FIG. 1I described above, and is formed by the manufacturing method shown in FIGS. 1A to 1H. Note that portions overlapping with those already described in
まず、導電性ペースト4内の導電性粒子の部分的な除去を行った状態が図7(a)であり、引き続き、電気絶縁性基材1の表面にPd触媒処理を行い、めっきレジスト15を形成すると図7(b)に示す状態となる。このめっきレジストは、既に実施の形態2で示したものと同様の材料を用いることができる。
First, FIG. 7A shows a state in which the conductive particles in the
次に、図7(c)に示すように、めっきレジスト15の開口部に無電解めっきによってめっき配線7を形成する。ここでは、無電解めっきとして無電解銅めっきを用いた。また、めっき配線7の厚みがめっきレジスト15より薄くなるように形成するのは、前述の実施の形態2と同様である。次に、めっきレジスト15を除去し、めっきレジスト15の下に残存していたPd触媒を除去すると図7(d)に示す状態が得られる。ここで、Pd除去として一般に市販されている薬液を用いても構わないし、過マンガン酸カリウムと水酸化ナトリウムの混合液によって、電気絶縁性基材1の表面を極薄く溶解除去し、樹脂ごとPdを除去しても構わない。
Next, as shown in FIG. 7C, the plated
上記した製造方法においては、パターンめっきを行った後に、実施の形態2で示した例の様に、シード層のエッチングを行う必要がなく、パターンめっきの寸法がそのまま、配線幅となり、より高精度に微細な配線を形成することができるのである。 In the above manufacturing method, after pattern plating is performed, it is not necessary to etch the seed layer as in the example shown in the second embodiment, and the pattern plating dimensions are directly used as the wiring width, so that the accuracy is higher. In this way, fine wiring can be formed.
(実施の形態4)
なお、実施の形態1〜3では、両面基板の例を用いて説明したが、配線基板の層数はこれに限定されるものではなく、多層基板についても同様の効果が得られる。図8に示したのは、本発明の配線基板を含んだ多層配線基板の一例である。図8(a)〜(d)に主要製造工程について示している。なお、既に述べた例と同様の部分については、簡略化して説明する。
(Embodiment 4)
Although the first to third embodiments have been described using the example of the double-sided board, the number of layers of the wiring board is not limited to this, and the same effect can be obtained for the multilayer board. FIG. 8 shows an example of a multilayer wiring board including the wiring board of the present invention. 8A to 8D show the main manufacturing steps. Note that the same portions as those already described will be described in a simplified manner.
図8(a)に示したのは、配線基板16と、導電性ペースト4が充填された電気絶縁性基材1(図1(e)と同様の状態)と、プレスシート6が積層配置された状態である。この図では、配線基板16として全層IVH構造の4層基板を示しているが、配線基板はこれに限定されるものではなく、異なる層数にしても構わないし、貫通スルーホールを備えた基板構造等の別構造の配線基板を用いても構わない。次に、熱プレス工程で加熱加圧し、電気絶縁性基材1を硬化させると図8(b)に示す状態となる。引き続き、表面のプレスシート6を除去し、露出した導電性ペースト4に対して、導電性ペースト内の導電性粒子の部分的な除去を行うと図8(c)に示す状態となる。次に、電気絶縁性基材表面にめっき配線7を形成すると、図8(d)に示す多層配線基板が完成する。なお、めっき配線の形成方法については、前述の実施の形態で示した方法を任意に用いることができる。また、多層配線基板の構造については、上記工程を複数回繰り返して本発明の配線基板を多層構造で含む構成にしても構わない。このような製造方法によって、本発明の微細ビアと微細配線を備えた多層配線基板を提供することができる。
In FIG. 8A, a wiring board 16, an electrically insulating
本発明にかかる配線基板および配線基板の製造方法は、導電性粒子の部分的な除去を行った導電性ペーストに対してめっき配線を形成することで、ビア、配線をより微細化できると共に、ビア接続性や絶縁性の特性を満足する配線基板およびその製造方法を提供することができる。すなわち本発明は高密度配線基板に有用である。 The wiring board and the manufacturing method of the wiring board according to the present invention can be further miniaturized vias and wirings by forming plated wirings on conductive paste from which conductive particles have been partially removed. It is possible to provide a wiring board satisfying connectivity and insulating characteristics and a method for manufacturing the wiring board. That is, the present invention is useful for high-density wiring boards.
1 電気絶縁性基材
2 保護フィルム
3 貫通孔
4 導電性ペースト
5 配線材料
6 プレスシート
7 めっき配線
8 飛散ペースト
9 導電性粒子
10 樹脂
11 配線
12 粗化部
13 除去界面
14 シード層
15 めっきレジスト
16 配線基板
DESCRIPTION OF
Claims (17)
前記貫通孔に導電性ペーストを充填する工程と、
前記電気絶縁性基材と前記導電性ペーストを加熱加圧し前記電気絶縁性基材を硬化する熱プレス工程と、
前記導電性ペースト内の導電性粒子を部分的に除去する工程と、
前記導電性ペーストと電気的に接続する配線を形成する工程とを含み、
前記配線形成工程では前記電気絶縁性基材に付着するとともに導電性ペースト内の導電性粒子と結合するめっき配線を少なくとも一方に形成する配線基板の製造方法。 Forming a through hole in an electrically insulating substrate containing a thermosetting resin;
Filling the through hole with a conductive paste;
A heat pressing step of heating and pressurizing the electrically insulating substrate and the conductive paste to cure the electrically insulating substrate;
Partially removing conductive particles in the conductive paste;
Forming a wiring electrically connected to the conductive paste,
A method of manufacturing a wiring board, wherein in the wiring formation step, a plated wiring that adheres to the conductive particles in the conductive paste while being attached to the electrically insulating substrate is formed on at least one side.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004343491A JP4396493B2 (en) | 2004-11-29 | 2004-11-29 | Wiring board manufacturing method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004343491A JP4396493B2 (en) | 2004-11-29 | 2004-11-29 | Wiring board manufacturing method |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006156617A true JP2006156617A (en) | 2006-06-15 |
JP4396493B2 JP4396493B2 (en) | 2010-01-13 |
Family
ID=36634524
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004343491A Expired - Fee Related JP4396493B2 (en) | 2004-11-29 | 2004-11-29 | Wiring board manufacturing method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4396493B2 (en) |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008108880A (en) * | 2006-10-25 | 2008-05-08 | Matsushita Electric Ind Co Ltd | Multilayer printed circuit board and its manufacturing method |
JP2009135362A (en) * | 2007-12-03 | 2009-06-18 | Nippon Circuit Kogyo Kk | Manufacturing method of board for semiconductor package |
JP2010123830A (en) * | 2008-11-21 | 2010-06-03 | Panasonic Corp | Printed wiring board and manufacturing method thereof |
JP2010272837A (en) * | 2009-04-24 | 2010-12-02 | Sumitomo Electric Ind Ltd | Substrate for printed wiring board, printed wiring board, and method for producing substrate for printed wiring board |
JP2011187765A (en) * | 2010-03-10 | 2011-09-22 | Sumitomo Electric Ind Ltd | Substrate for printed wiring board and method for manufacturing the same |
US20120031656A1 (en) * | 2009-04-24 | 2012-02-09 | Yoshio Oka | Substrate for printed wiring board, printed wiring board, and methods for producing same |
US20170099732A1 (en) * | 2014-03-27 | 2017-04-06 | Sumitomo Electric Industries, Ltd. | Substrate for printed circuit board, printed circuit board, and method for producing substrate for printed circuit board |
US10076028B2 (en) | 2015-01-22 | 2018-09-11 | Sumitomo Electric Industries, Ltd. | Substrate for printed circuit board, printed circuit board, and method for producing printed circuit board |
US10076032B2 (en) | 2014-03-20 | 2018-09-11 | Sumitomo Electric Industries, Ltd. | Substrate for printed circuit board, printed circuit board, and method for producing substrate for printed circuit board |
-
2004
- 2004-11-29 JP JP2004343491A patent/JP4396493B2/en not_active Expired - Fee Related
Cited By (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008108880A (en) * | 2006-10-25 | 2008-05-08 | Matsushita Electric Ind Co Ltd | Multilayer printed circuit board and its manufacturing method |
JP2009135362A (en) * | 2007-12-03 | 2009-06-18 | Nippon Circuit Kogyo Kk | Manufacturing method of board for semiconductor package |
JP2010123830A (en) * | 2008-11-21 | 2010-06-03 | Panasonic Corp | Printed wiring board and manufacturing method thereof |
JP2010272837A (en) * | 2009-04-24 | 2010-12-02 | Sumitomo Electric Ind Ltd | Substrate for printed wiring board, printed wiring board, and method for producing substrate for printed wiring board |
US20120031656A1 (en) * | 2009-04-24 | 2012-02-09 | Yoshio Oka | Substrate for printed wiring board, printed wiring board, and methods for producing same |
CN102415222A (en) * | 2009-04-24 | 2012-04-11 | 住友电气工业株式会社 | Substrate for printed wiring board, printed wiring board, and methods for producing same |
JP2013021366A (en) * | 2009-04-24 | 2013-01-31 | Sumitomo Electric Ind Ltd | Substrate for printed wiring board, printed wiring board, and method for manufacturing substrate for printed wiring board |
JP2011187765A (en) * | 2010-03-10 | 2011-09-22 | Sumitomo Electric Ind Ltd | Substrate for printed wiring board and method for manufacturing the same |
US10076032B2 (en) | 2014-03-20 | 2018-09-11 | Sumitomo Electric Industries, Ltd. | Substrate for printed circuit board, printed circuit board, and method for producing substrate for printed circuit board |
US20170099732A1 (en) * | 2014-03-27 | 2017-04-06 | Sumitomo Electric Industries, Ltd. | Substrate for printed circuit board, printed circuit board, and method for producing substrate for printed circuit board |
US10237976B2 (en) * | 2014-03-27 | 2019-03-19 | Sumitomo Electric Industries, Ltd. | Substrate for printed circuit board, printed circuit board, and method for producing substrate for printed circuit board |
US10076028B2 (en) | 2015-01-22 | 2018-09-11 | Sumitomo Electric Industries, Ltd. | Substrate for printed circuit board, printed circuit board, and method for producing printed circuit board |
Also Published As
Publication number | Publication date |
---|---|
JP4396493B2 (en) | 2010-01-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8710374B2 (en) | Printed wiring board with reinforced insulation layer and manufacturing method thereof | |
WO2004103039A1 (en) | Double-sided wiring board, double-sided wiring board manufacturing method, and multilayer wiring board | |
US7968803B2 (en) | Wiring substrate, wiring material, copper-clad laminate, and method of manufacturing the wiring substrate | |
JPWO2009118925A1 (en) | Electronic component built-in wiring board and manufacturing method thereof | |
US20090236128A1 (en) | Printed wiring board with resin complex layer and manufacturing method thereof | |
JP5221887B2 (en) | Wiring board manufacturing method | |
WO2003043393A1 (en) | Circuit board and its manufacturing method | |
JP2000077800A (en) | Wiring board and manufacture thereof | |
JP4396493B2 (en) | Wiring board manufacturing method | |
KR20130057314A (en) | Printed circuit board and method of manufacturing a printed circuit board | |
JP2010226075A (en) | Wiring board and method for manufacturing the same | |
US20140209361A1 (en) | Wiring board and method for manufacturing the same | |
JP2010123829A (en) | Printed wiring board and manufacturing method thereof | |
JP3942535B2 (en) | Manufacturing method of multilayer wiring board | |
JP2002043753A (en) | Manufacturing method of multilayer printed circuit board | |
JP2006165242A (en) | Printed-wiring board and its manufacturing method | |
JP4780857B2 (en) | Wiring board manufacturing method | |
JP2004207338A (en) | Wiring board | |
JP5419583B2 (en) | Wiring board manufacturing method | |
JP4349882B2 (en) | Wiring board and semiconductor device | |
JP4429712B2 (en) | Manufacturing method of substrate precursor | |
JP3705573B2 (en) | Wiring board manufacturing method | |
JP4492071B2 (en) | Wiring board manufacturing method | |
JP2005159043A (en) | Wiring board and its manufacturing method | |
JP2000036664A (en) | Multilayer wiring board and its manufacture |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071105 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20071212 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090617 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090630 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090828 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090929 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20091012 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121030 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131030 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |