JP4429712B2

JP4429712B2 - Manufacturing method of substrate precursor

Info

Publication number: JP4429712B2
Application number: JP2003421065A
Authority: JP
Inventors: 和人日笠; 俊昭天野; 賢一菅原
Original assignee: THE FURUKAW ELECTRIC CO., LTD.
Current assignee: THE FURUKAW ELECTRIC CO., LTD.
Priority date: 2003-12-18
Filing date: 2003-12-18
Publication date: 2010-03-10
Anticipated expiration: 2023-12-18
Also published as: JP2005183601A

Description

本発明は回路基板の前駆体の製造方法に関し、更に詳しくは、フィルドビア構造の多層回路基板を製造する際に各層の回路基板用の素材として用いられる基板前駆体であって、製造した多層回路基板の動作信頼性を高めることができる構造の基板前駆体の製造方法に関する。 The present invention relates to a method of producing the precursor of the circuit board, more particularly, a substrate precursor which is used as a material for the circuit board of each layer in manufacturing a multi-layer circuit board of the filled vias structure, a multilayer circuit board produced It is related with the manufacturing method of the substrate precursor of the structure which can improve the operation | movement reliability of this.

各種の電気・電子機器における高速動作化、多機能化、小型化、軽量化が急速に進んでいるが、そのことに伴い、これら機器に組み込まれる回路基板に関しては、導体回路のファインパターン化、部品実装の高密度化、回路基板の多層構造化が進められている。
例えば、回路基板の多層構造化は複数の回路基板を積層して行われるが、その場合、下層回路基板の導体回路と上層回路基板の導体回路との間の導通をとる手段として、いわゆるフィルドビア構造が採用されている。 High-speed operation, multiple functions, miniaturization, and weight reduction in various electric and electronic devices are rapidly progressing, and with that, circuit boards incorporated in these devices are made into fine patterns of conductor circuits, The density of component mounting and the multilayer structure of circuit boards are being promoted.
For example, a multi-layer structure of a circuit board is formed by laminating a plurality of circuit boards. In that case, as a means for establishing conduction between a conductor circuit of a lower circuit board and a conductor circuit of an upper circuit board, a so-called filled via structure is used. Is adopted.

このフィルドビア構造は、既に導体回路のパターンが形成されている下層回路基板の上に積層されている上層回路基板用の前駆体の絶縁層に、下層回路基板の導体回路の表面にまで至る複数のビアホールを形成し、これらビアホールに導電材料を充填し、更にその直上に上層回路基板の導体回路パターンを配線して形成される。
このフィルドビア構造の場合、従来のようにビアランドを形成することが不要になり、ビアホールを介して、直接、下層の導体回路と上層の導体回路間の導通がとられているので、上層回路基板における部品実装のための有効面積が大きくなり、実装密度を高くすることができる。 The filled via structure has a plurality of layers extending to the surface of the conductor circuit of the lower circuit board on the insulating layer of the precursor for the upper circuit board laminated on the lower circuit board on which the pattern of the conductor circuit is already formed. Via holes are formed, the via holes are filled with a conductive material, and a conductor circuit pattern of the upper circuit board is further formed on the via holes.
In the case of this filled via structure, it is not necessary to form a via land as in the prior art, and the conduction between the lower conductor circuit and the upper conductor circuit is taken directly via the via hole. The effective area for component mounting is increased, and the mounting density can be increased.

多層回路基板のある層にフィルドビア構造を形成するために、その層の前駆体に形成されているビアホールへ導電材料を充填する方法に関しては、例えば、ビアホール内の下層回路基板の導体回路の上に電気めっき法でＣｕを析出・充填させる方法（特許文献１を参照）、同じく導体回路の上にＮｉのようなエッチングバリア金属を形成し、更にその上にＣｕをエッチングで形成した突起状の導電材料を充填する方法（特許文献２を参照）、または導電ペーストを充填する方法（特許文献３を参照）などが知られている。 In order to form a filled via structure in a layer of a multilayer circuit board, a method for filling a via hole formed in a precursor of the layer with a conductive material, for example, on a conductor circuit of a lower circuit board in the via hole A method of depositing and filling Cu by electroplating (see Patent Document 1), an etching barrier metal such as Ni formed on a conductor circuit, and a protrusion-like conductive film formed by etching Cu on the same. A method of filling a material (see Patent Document 2) or a method of filling a conductive paste (see Patent Document 3) is known.

いずれにしても、ビアホールに導電材料を充填したのち、その表面に例えば銅箔のような金属箔を接着し、ついで、その金属箔を所定パターンの導体回路に加工して、目的とする上層回路基板が組み上げられる。
一方、図１６で示したようなフィルドビア構造の基板Ａを用いて多層回路基板を製造する方法が実施されている。 In any case, after filling the via hole with a conductive material, a metal foil such as a copper foil is adhered to the surface of the via hole, and then the metal foil is processed into a conductor circuit having a predetermined pattern to obtain a desired upper layer circuit. The board is assembled.
On the other hand, a method of manufacturing a multilayer circuit board using a substrate A having a filled via structure as shown in FIG.

この基板Ａは、絶縁層１の下面１ａに下層金属箔２が接着され、絶縁層１の上面１ｂには上層金属箔３が接着されている。絶縁層には所定の分布パターンをなして複数のビアホール４が形成され、そして、このビアホール４の中に、上層金属箔３の下面３ａと下層金属箔２の上面２ｂとにそれぞれ接触した状態で層間接続材（導電材料）５が充填されたフィルドビア構造になっている。 In this substrate A, the lower layer metal foil 2 is bonded to the lower surface 1 a of the insulating layer 1, and the upper layer metal foil 3 is bonded to the upper surface 1 b of the insulating layer 1. A plurality of via holes 4 are formed in the insulating layer in a predetermined distribution pattern, and in the via holes 4 are in contact with the lower surface 3a of the upper metal foil 3 and the upper surface 2b of the lower metal foil 2, respectively. It has a filled via structure filled with an interlayer connection material (conductive material) 5.

例えば、この基板Ａを用いて多層回路基板を製造する場合には、まず、基板Ａの上層金属箔３と下層金属箔２のそれぞれを所定パターンの導体回路に加工してコア基板とする。
得られたコア基板の両面にプリプレグ材を配置して各導体回路を埋設する所定厚みの上層絶縁層と下層絶縁層を形成し、ついで、上層絶縁層（または下層絶縁層）の厚み方向に、埋設されている導体回路の表面にまで到達するビアホールを穿設する。 For example, when a multilayer circuit board is manufactured using the substrate A, first, each of the upper metal foil 3 and the lower metal foil 2 of the substrate A is processed into a conductor circuit having a predetermined pattern to form a core substrate.
The upper layer insulating layer and the lower layer insulating layer having a predetermined thickness are formed by placing prepreg materials on both surfaces of the obtained core substrate to embed each conductor circuit, and then in the thickness direction of the upper layer insulating layer (or lower layer insulating layer), A via hole reaching the surface of the buried conductor circuit is drilled.

そして、ビアホールの中に導電材料を充填し、更に上層絶縁層（または下層絶縁層）の表面に金属箔を配置したのち、全体に熱圧プレスを施し、更に金属箔を所定パターンの導体回路に加工して、上層回路基板（または下層回路基板）にする。
ところで、図１６で示した基板Ａは次のようにして製造される。
まず、図１７で示したように、下層金属箔２の片面に例えば絶縁材シートが接着されて絶縁層１を形成している素材Ａ₀を用意する。ついで、その絶縁層１の上面１ｂに炭酸ガスレーザまたはＹＡＧレーザを照射して、図１８で示したように、絶縁層１の中に、下層金属箔２の上面２ｂにまで至る所定口径のビアホール４を穿設する。その結果、ビアホール４の内部に下層金属箔の上面２ｂが表出している中間材Ａ₁が得られる。 Then, after filling the via hole with a conductive material and placing a metal foil on the surface of the upper insulating layer (or lower insulating layer), the whole is subjected to hot pressing, and the metal foil is further formed into a conductor circuit of a predetermined pattern. The upper circuit board (or the lower circuit board) is processed.
Incidentally, the substrate A shown in FIG. 16 is manufactured as follows.
First, as shown in FIG. 17, a material A ₀ is prepared in which an insulating material sheet is bonded to one surface of the lower metal foil 2 to form the insulating layer 1. Next, the upper surface 1b of the insulating layer 1 is irradiated with a carbon dioxide laser or a YAG laser, and a via hole 4 having a predetermined diameter reaching the upper surface 2b of the lower metal foil 2 in the insulating layer 1 as shown in FIG. To drill. As a result, an intermediate material A ₁ in which the upper surface 2b of the lower metal foil is exposed inside the via hole 4 is obtained.

ついで、上面２ｂに付着しているレーザ残渣を除去するデスミア処理を施したのち、このビアホール４の中に導電材料を充填する。
充填は、下層金属箔２をマイナス極とする電気めっきを行って、ビアホール４内に表出している下層金属箔の部分に導電材料を堆積する方法や、印刷法で導電ペーストをビアホール内に充填する方法などが採用されている。 Next, after performing a desmear process for removing the laser residue adhering to the upper surface 2b, the via hole 4 is filled with a conductive material.
Filling the via hole by electroplating with the lower metal foil 2 as the negative electrode and depositing a conductive material on the portion of the lower metal foil exposed in the via hole 4 or filling the via hole with a printing method The method to do is adopted.

その結果、図１９で示したように、下端は下層金属箔２の上面２ｂと接合し、上端は絶縁層１の上面１ｂに表出している導電材料５がビアホール４の中に形成されている中間材Ａ₂が得られる。
ついで、図２０で示したように、中間材Ａ₂における導電材料５の上端を除いた箇所に接着剤６を塗布し、更にその上に上層金属箔３を配置したのち、全体に熱圧プレスを施して絶縁層１と上層金属箔３を接着して一体化する。 As a result, as shown in FIG. 19, the lower end is joined to the upper surface 2 b of the lower metal foil 2, and the upper end is formed in the via hole 4 with the conductive material 5 exposed on the upper surface 1 b of the insulating layer 1. intermediate material A ₂ is obtained.
Next, as shown in FIG. 20, the adhesive 6 is applied to the portion of the intermediate material A ₂ excluding the upper end of the conductive material 5, and the upper metal foil 3 is further disposed thereon, followed by the hot press. And the insulating layer 1 and the upper metal foil 3 are bonded and integrated.

その結果、図１６で示した基板Ａが得られる。この基板Ａにおいて、導電材料５と上層金属箔３の間には接着剤６は介在していないので、下層金属箔２と上層金属箔３は導電材料５を介して電気的に接続されている。
特開平１１−２５１７５３号公報特開２００１−１１１１８９号公報特開平６−２１６１９号公報 As a result, the substrate A shown in FIG. 16 is obtained. In this substrate A, since the adhesive 6 is not interposed between the conductive material 5 and the upper metal foil 3, the lower metal foil 2 and the upper metal foil 3 are electrically connected via the conductive material 5. .
Japanese Patent Laid-Open No. 11-251753 JP 2001-1111189 A JP-A-6-21619

ところで、上記した基板Ａの製造工程において、ビアホールへの導電材料の充填量は、ビアホールの容積以上にすることが必要である。仮に充填量をビアホールの容積より少なくすると、導電材料の上端は絶縁層の上面よりも低い位置にあるので、絶縁層と上層金属箔を接着・一体化したときに、導電材料の上端と上層金属箔の間に隙間が生じることにより、層間接続性が得られなくなるからである。 By the way, in the manufacturing process of the substrate A described above, the filling amount of the conductive material into the via hole needs to be equal to or larger than the volume of the via hole. If the filling amount is smaller than the volume of the via hole, the upper end of the conductive material is in a position lower than the upper surface of the insulating layer. Therefore, when the insulating layer and the upper metal foil are bonded and integrated, the upper end of the conductive material and the upper metal This is because interlaminar connectivity cannot be obtained due to the formation of a gap between the foils.

導電材料の充填量を多くしてその上端を絶縁層の上面よりも突出させることにより、上記した問題は解消できる。
しかしながら、その場合には新たに次のような問題が発生してくる。まず、充填量が多すぎると、全体の熱圧プレス時に導電材料が絶縁層内に圧入されるため、ビアホール内では残留応力が大きくなる。 The problem described above can be solved by increasing the filling amount of the conductive material so that the upper end protrudes from the upper surface of the insulating layer.
However, in that case, the following new problems occur. First, if the filling amount is too large, the conductive material is pressed into the insulating layer during the entire hot press, so that the residual stress increases in the via hole.

そして、ビアホール内の残留応力が大きくなると、この基板Ａを用いた多層回路基板が例えばその使用時に熱衝撃や熱サイクルを受ける環境に曝されたときに、当該ビアホール内にクラックなどが発生して動作信頼性は著しく低下することがある。
また、充填量が多すぎると、ビアホールの位置で上層金属箔が凸形状になることがあり、得られた基板Ａの形状が部分的に厚くなることがある。 When the residual stress in the via hole becomes large, a crack or the like is generated in the via hole when the multilayer circuit board using the substrate A is exposed to an environment subjected to thermal shock or thermal cycle at the time of use. Operational reliability can be significantly reduced.
Moreover, when there is too much filling amount, upper metal foil may become convex shape in the position of a via hole, and the shape of the obtained board | substrate A may become partially thick.

本発明は、上記した問題を解決し、ビアホール内に残留応力が発生しないフィルドビア構造を有する基板前駆体の製造方法の提供を目的とする。 An object of the present invention is to solve the above-described problems and to provide a method for manufacturing a substrate precursor having a filled via structure in which residual stress is not generated in a via hole.

上記した目的を達成するために、本発明においては、
絶縁層の一方の表面に第１金属箔が接着されている片面積層板の前記絶縁層の他方の表面側から前記第１金属箔にまで至るビアホールを形成して、前記ビアホール内に前記第１金属箔の表面を表出させる工程１；
前記第１金属箔の表出表面に応力を付加して前記表出表面を前記ビアホールの内部方向に向かって凸形状に湾曲させる工程２；
前記ビアホール内に導電材料を充填して、その頂部が前記絶縁層の前記他方の表面から突出する層間接続材を形成する工程３；および
前記層間接続材の頂部を含む前記絶縁層の前記他方の表面側に第２金属箔を配置したのち加熱・加圧処理を施して、前記第１金属箔の凸形状に湾曲した湾曲面を押圧して前記ビアホール内の体積を増加させることにより、前記他方の表面から突出した層間接続材を前記ビアホールの中に沈降させるとともに、前記第１金属箔の前記ビアホールの位置する箇所が、前記ビアホールの内部方向に向かってわずかに凹没した状態において、前記第２金属箔を、表面が全体として平坦面になった状態で、前記絶縁層の他方の表面に接着させ、前記層間接続材の頂部に接触させる工程４；
を備えていることを特徴とする基板前駆体の製造方法が提供される。 In order to achieve the above object, in the present invention,
A via hole extending from the other surface side of the insulating layer to the first metal foil of the single-area layer plate having the first metal foil adhered to one surface of the insulating layer is formed, and the first hole is formed in the via hole. Step 1 for exposing the surface of the metal foil;
Applying stress to the exposed surface of the first metal foil to curve the exposed surface in a convex shape toward the inner direction of the via hole;
Filling the via hole with a conductive material, and forming an interlayer connecting material having a top portion protruding from the other surface of the insulating layer; and the other of the insulating layer including the top portion of the interlayer connecting material. The second metal foil is disposed on the surface side, and then heated and pressurized, and the curved surface curved into the convex shape of the first metal foil is pressed to increase the volume in the via hole. In the state in which the interlayer connecting material protruding from the surface of the first metal foil is settled in the via hole, and the portion where the via hole is located in the first metal foil is slightly recessed toward the inner direction of the via hole . A step 4 in which two metal foils are adhered to the other surface of the insulating layer and brought into contact with the top of the interlayer connecting material in a state where the surface is a flat surface as a whole;
A method for manufacturing a substrate precursor is provided.

本発明では、工程２を実施することにより、第１金属箔の表出表面はビアホールの内部方向に向かって凸形状をなして湾曲するので、当該ビアホールの容積は工程２を行わない場合に比べて小さくなる。
そして、工程３では、このビアホールに導電材料が当該ビアホールの上端から突出した状態で充填され、ついで、この導電材料は工程４で第２金属箔によって押圧されて、ビアホール内に圧入されるのであるが、その過程で、第１金属箔の湾曲面は導電材料で押圧されて平坦化していくので、それに追随してビアホールの容積も大きくなっていき、そこに導電材料を収納する。 In the present invention, since the exposed surface of the first metal foil is curved in a convex shape toward the inner direction of the via hole by performing the step 2, the volume of the via hole is compared with the case where the step 2 is not performed. Become smaller.
In step 3, the via hole is filled with a conductive material protruding from the upper end of the via hole, and then the conductive material is pressed by the second metal foil in step 4 and pressed into the via hole. However, in this process, the curved surface of the first metal foil is pressed and flattened by the conductive material, so that the volume of the via hole increases accordingly, and the conductive material is accommodated therein.

そのため、導電材料は絶縁層内に圧入されることもない。したがって、形成されたフィルドビア構造に残留応力は発生しなくなる。また、ビアホールの直上に位置する第２金属箔に凸部も発生しなくなる。 Therefore, the conductive material is not pressed into the insulating layer. Accordingly, no residual stress is generated in the formed filled via structure. Further, the convex portion is not generated in the second metal foil located immediately above the via hole.

本発明により得られる基板前駆体の１例Ｂを図１に示す。
なお、図１で示した構造体は、後述するように、第１金属箔２と第２金属箔３を所定パターンの導体回路に加工したのちはじめて回路基板として機能するので、本発明では、この構造体を（回路）基板の前駆体と呼ぶ。
この基板前駆体Ｂは、絶縁層１の一方の表面（図１では下面であるので、以後、下面ということもある）１ａに第１金属箔２が接着・一体化されており、また他方の表面（図１では上面であるので、以後、上面ということもある）１ｂには接着剤層６を介して第２金属箔が接着された両面金属箔積層板になっている。 An example B of the substrate precursor obtained by the present invention is shown in FIG.
The structure shown in FIG. 1 functions as a circuit board only after processing the first metal foil 2 and the second metal foil 3 into a conductor circuit having a predetermined pattern, as will be described later. The structure is called a (circuit) substrate precursor.
The substrate precursor B has a first metal foil 2 bonded and integrated on one surface of the insulating layer 1 (the lower surface in FIG. A front surface (because it is an upper surface in FIG. 1 and may be referred to as an upper surface hereinafter) 1b is a double-sided metal foil laminate in which a second metal foil is bonded via an adhesive layer 6.

そして、絶縁層１には口径５０〜３００μｍ程度のビアホール４が複数個形成されていて、そのビアホール４の中には導電材料から成る層間接続材５が充填されている。
なお、層間接続材５は、その両端がそれぞれ第１金属箔２と第２金属箔３と、直接、接触しており、そのことによって第１金属箔２と第２金属箔３間の電気的接続が実現されている。 A plurality of via holes 4 having a diameter of about 50 to 300 μm are formed in the insulating layer 1, and the via holes 4 are filled with an interlayer connection material 5 made of a conductive material.
The interlayer connection material 5 has both ends in direct contact with the first metal foil 2 and the second metal foil 3, respectively, so that the electrical connection between the first metal foil 2 and the second metal foil 3 is achieved. Connection is realized.

この基板前駆体Ｂの構造上の特徴点は次のことである。
（１）まず、２枚の金属箔のうち一方の金属箔（図１では第２金属箔３）の表面３ｂは全体として平坦面になっていることである。
（２）同時に、他方の金属箔（図１では第１金属箔２）の表面２ａは、ビアホール４の位置する箇所（図１ではビアホールの直下であるので、以後、この箇所をビアホールの直下ともいう）が当該ビアホールの内部方向に向かって凸形状の湾曲面になっていることである。すなわち、第１金属箔の表面２ａには、ビアホール４が位置する箇所に凹没部７が形成されていることである。 The structural features of the substrate precursor B are as follows.
(1) First, the surface 3b of one of the two metal foils (the second metal foil 3 in FIG. 1) is a flat surface as a whole.
(2) At the same time, the surface 2a of the other metal foil (the first metal foil 2 in FIG. 1) is a location where the via hole 4 is located (in FIG. 1, just below the via hole. Is a convex curved surface toward the inside of the via hole. That is, the recessed portion 7 is formed on the surface 2a of the first metal foil at the location where the via hole 4 is located.

この基板前駆体Ｂは、前記した工程１〜工程４を経由することによって製造される。以下、各工程について詳細に説明する。
工程１：図２で示したように、絶縁層１の下面１ａに第１金属箔２が接着されている片面金属箔積層板を出発素材Ｂ₀として用意する。
なお、金属箔としては、回路基板の導体回路に加工できるものであれば何であってもよいが、通常は、電解銅箔や圧延銅箔が用いられる。また、絶縁層１の材料としては絶縁材料であれば何であってもよい。例えば熱硬化性樹脂、熱可塑性樹脂のいずれを用いてもよい。熱硬化性樹脂としては、例えばエポキシ樹脂、ガラス繊維強化エポキシ樹脂、ポリイミド樹脂などをあげることができ、また熱可塑性樹脂としては、例えばポリイミド樹脂などをあげることができる。 This substrate precursor B is manufactured by going through the above-described steps 1 to 4. Hereinafter, each step will be described in detail.
Step 1: As shown in FIG. 2, is prepared a single-sided metal clad laminate in which the first metal foil 2 is bonded to the lower surface 1a of the insulating layer 1 as the starting material B _0.
The metal foil may be anything as long as it can be processed into a conductor circuit on a circuit board, but an electrolytic copper foil or a rolled copper foil is usually used. The material of the insulating layer 1 may be anything as long as it is an insulating material. For example, either a thermosetting resin or a thermoplastic resin may be used. Examples of the thermosetting resin include an epoxy resin, a glass fiber reinforced epoxy resin, and a polyimide resin. Examples of the thermoplastic resin include a polyimide resin.

なお、以後の説明は、まず最初に、絶縁層１が熱硬化性樹脂から成る場合を例にして行う。
工程１では、絶縁層１の上面１ｂに例えば炭酸ガスレーザやＹＡＧレーザを照射して、絶縁層の所定箇所に第１金属箔２の表面２ｂにまで至る口径５０〜３００μｍ程度のビアホール４を形成する。 In the following description, first, the case where the insulating layer 1 is made of a thermosetting resin will be described as an example.
In step 1, the upper surface 1b of the insulating layer 1 is irradiated with, for example, a carbon dioxide laser or YAG laser to form a via hole 4 having a diameter of about 50 to 300 μm reaching a surface 2b of the first metal foil 2 at a predetermined position of the insulating layer. .

その結果、図３で示したように、ビアホール４の中に第１金属箔２の表面２ｂが表出している中間材Ｂ₁が得られる。
工程２：工程１で得られた中間材Ｂ₁における第１金属箔２の表出表面２ｂには、除去された絶縁層のレーザ残渣が付着しているので、これを除去するためのデスミア処理が行われる。表出表面２ｂにレーザ残渣が付着していると、層間の導通が悪化するからである。 As a result, as shown in FIG. 3, an intermediate material B ₁ in which the surface 2 b of the first metal foil 2 is exposed in the via hole 4 is obtained.
Process 2: Since the laser residue of the removed insulating layer is adhered to the exposed surface 2b of the first metal foil 2 in the intermediate material B ₁ obtained in the process 1, the desmear process for removing this is removed. Is done. This is because conduction between layers deteriorates when laser residue adheres to the exposed surface 2b.

工程２では、このデスミア処理時に、同時に第１金属箔２の表出表面２ｂに応力を付加する処置が採られている。
具体的には、中間材Ｂ₁のビアホール形成面に、例えば粒度６００＃程度のＡｌ₂Ｏ₃微粉をメディアとし、これと水の混合物を用いたウェットブラスト処理を施す。メディアによる衝撃力で表出表面２ｂに付着しているレーザ残渣が除去される。同時にこのとき、表出表面２ｂに応力が蓄積される。 In step 2, a treatment for applying stress to the exposed surface 2b of the first metal foil 2 at the same time as the desmear treatment is taken.
Specifically, for example, Al ₂ O ₃ fine powder having a particle size of about 600 # is used as a medium on the via hole forming surface of the intermediate material B ₁ and wet blasting using a mixture of this and water is performed. The laser residue adhering to the exposed surface 2b is removed by the impact force of the media. At the same time, stress accumulates on the exposed surface 2b.

その結果、図４で示したように、第１金属箔２における表出表面２ｂがビアホール４の内部方向に向かって凸形状をなして湾曲している中間材Ｂ₂が得られる。したがって、中間材Ｂ₂におけるビアホール４の容積は、表出表面２ｂが平坦になっている中間材Ｂ₁におけるビアホール４の容積よりも小さくなっている。
表出表面２ｂの湾曲の量を図４で示したｈで表すと、このｈ値は、第１金属箔２の厚み、ビアホール４の口径、ウェットブラスト処理時に用いたメディアの形状、大きさ、ウェットブラスト処理時のメディアの噴射圧力などによって変化する。しかし、今、第１金属箔の厚み、ビアホールの口径を一定とすれば、ｈ値はウェットブラスト処理時の処理条件で規定されることになる。 As a result, as shown in FIG. 4, an intermediate material B ₂ is obtained in which the exposed surface 2 b of the first metal foil 2 is curved in a convex shape toward the inner direction of the via hole 4. Therefore, the volume of the via hole 4 in the intermediate material B ₂ is smaller than the volume of the via hole 4 in the intermediate material B ₁ in which the exposed surface 2b is flat.
When the amount of curvature of the exposed surface 2b is represented by h shown in FIG. 4, this h value is the thickness of the first metal foil 2, the diameter of the via hole 4, the shape and size of the media used during the wet blasting process, It varies depending on the jet pressure of the media during wet blasting. However, now, if the thickness of the first metal foil and the diameter of the via hole are constant, the h value is defined by the processing conditions during the wet blasting process.

例えば、第１金属箔２として厚み１８μｍの銅箔を用い、ビアホール４の口径が３００μｍとした場合、粒度６００＃程度のＡｌ₂Ｏ₃微粉を用いて噴射圧力を０.０８〜０.１０MPaにしてウェットブラスト処理を行うと、ｈ値を２０μｍ程度にすることができる。
なお、表出表面２ｂに応力を付加する方法としては、上記したウェットブラスト処理の外に、例えば、ドライブラスト処理などをあげることができる。 For example, when a copper foil having a thickness of 18 μm is used as the first metal foil 2 and the diameter of the via hole 4 is 300 μm, Al ₂ O ₃ fine powder having a particle size of about 600 # is used and the injection pressure is set to 0.08 to 0.10 MPa. When wet blasting is performed, the h value can be reduced to about 20 μm.
As a method for applying stress to the exposed surface 2b, for example, drive blasting can be cited in addition to the above-described wet blasting.

工程３：工程３では、中間材Ｂ₂のビアホール４の中に導電材料から成る層間接続材が充填される。
その場合の層間接続材の充填量は、第１金属箔２の表出表面２ｂが平坦である中間材Ｂ₁におけるビアホール４の体積と等しい体積量かまたは若干多めに設定される。
しかしながら、充填対象の中間材Ｂ₃は、表出表面２ｂがｈ値だけビアホール４の内部に向かって湾曲しているので、そのビアホール４の体積は中間材Ｂ₁のビアホールの体積よりも小さくなっている。 Step 3: In Step 3, the via hole 4 of the intermediate material B ₂ is filled with an interlayer connection material made of a conductive material.
In this case, the filling amount of the interlayer connecting material is set to a volume equal to or slightly larger than the volume of the via hole 4 in the intermediate material B ₁ in which the exposed surface 2b of the first metal foil 2 is flat.
However, intermediate material B ₃ of the filling target, since exposed surface 2b is curved towards the interior of the h value by via holes 4, is smaller than the volume of the volume of the via hole 4 is intermediate members B ₁ via holes ing.

したがって、工程３の終了時点にあっては、図５で示したように、ビアホール４の中には、その頂部５ａが絶縁層１の上面１ｂよりも突出した状態で層間接続材５が充填されている中間材Ｂ₃が得られる。
なお、この層間接続材５は、後述する工程４において、頂部５ａに配置された第２金属箔を介して全体の厚み方向に加圧されることにより、その下端で第１金属箔２の表出表面（湾曲面）２ｂを押圧して、当該表出表面２ｂを平坦化しようとする。そして、表出表面２ｂの平坦化が進むにつれて、ビアホール４の体積は増加していくので、突出している体積量の層間接続材は絶縁層１の方に圧入されることなく、ビアホールの増加体積量に吸収されることになる。すなわち、絶縁層１に残留応力は発生しなくなる。 Therefore, at the end of step 3, as shown in FIG. 5, the via hole 4 is filled with the interlayer connecting material 5 with the top 5a protruding from the upper surface 1b of the insulating layer 1. Intermediate material B ₃ is obtained.
In addition, in this process 4 mentioned later, this interlayer connection material 5 is pressurized by the whole thickness direction via the 2nd metal foil arrange | positioned at the top part 5a, The surface of 1st metal foil 2 is the lower end. An attempt is made to flatten the exposed surface 2b by pressing the outgoing surface (curved surface) 2b. Since the volume of the via hole 4 increases as the exposed surface 2b is flattened, the protruding volume of the interlayer connecting material is not pressed into the insulating layer 1 and the increased volume of the via hole is increased. Will be absorbed into the quantity. That is, no residual stress is generated in the insulating layer 1.

したがって、層間接続材５の突出量が多すぎると、ビアホールの増加体積量は突出量を吸収しきれないため、絶縁層１には残留応力が発生するようになり、また突出量が少なすぎると、その頂部５ａと第２金属箔との接触状態が悪くなって層間導通に難が生じてくる。
このようなことから、層間接続材５の頂部５ａは絶縁層１の上面よりも１０〜２０μｍ程度突出させることが好ましい。 Therefore, if the amount of protrusion of the interlayer connection material 5 is too large, the increased volume of the via hole cannot absorb the amount of protrusion, so that residual stress is generated in the insulating layer 1 and if the amount of protrusion is too small. The contact state between the top portion 5a and the second metal foil is deteriorated, causing difficulty in interlayer conduction.
For this reason, it is preferable that the top portion 5 a of the interlayer connection material 5 protrudes from the upper surface of the insulating layer 1 by about 10 to 20 μm.

層間接続材５のビアホール４への充填方法としては、例えば電気めっき法をあげることができる。この場合は、第１金属箔２をマイナス極とすることにより、その表出表面２ｂの上にめっき材を堆積すればよい。めっき材としては、例えば銅、すず系はんだをあげることができる。また、最初は銅を堆積し、ついでその上にすず系はんだを堆積することにより、銅めっき材とすず系はんだめっき材の積層構造にしてもよい。 As a method for filling the via hole 4 with the interlayer connection material 5, for example, an electroplating method can be cited. In this case, the plating material may be deposited on the exposed surface 2b by using the first metal foil 2 as a negative electrode. Examples of the plating material include copper and tin solder. Alternatively, a laminated structure of a copper plating material and a tin solder plating material may be formed by first depositing copper and then depositing a tin solder on the copper.

工程４：工程４は、図５で示した中間材Ｂ₃の上に第２金属箔を配置し、その第２金属箔と層間接続材との導通は確保しつつ、第２金属箔と絶縁層を接着する工程である。
その場合、絶縁層１は熱硬化性樹脂であるため接着力を備えていない。
したがって、工程４では、まず、中間材Ｂ₃の上面全体に、図６で示したように接着剤層６を形成する。ついで、この接着剤層６の表面に、例えば前記したウェットブラスト処理を施して、接着材層６の表面部分を除去する。 Step 4: In step 4, the second metal foil is disposed on the intermediate material B ₃ shown in FIG. 5 and insulation between the second metal foil and the second metal foil is ensured while ensuring conduction between the second metal foil and the interlayer connecting material. A step of bonding the layers.
In that case, since the insulating layer 1 is a thermosetting resin, it does not have an adhesive force.
Therefore, in step 4, first, the entire upper surface of the intermediate material B _3, to form an adhesive layer 6 as shown in FIG. Next, the surface of the adhesive layer 6 is subjected to, for example, the above-described wet blasting process to remove the surface portion of the adhesive layer 6.

その結果、図７で示したように、層間接続材５の頂部５ａを除いて、絶縁層１の上面１ｂに接着剤層６が形成されている中間材Ｂ₄が得られる。
ついで、図８で示したように、中間材Ｂ₄の上に第２金属箔３を配置する。このとき、第２金属箔３はビアホールの直上で層間接続材５の頂部５ａと接触し、他の箇所は接着剤層６と接触する。 As a result, as shown in FIG. 7, an intermediate material B ₄ is obtained in which the adhesive layer 6 is formed on the upper surface 1 b of the insulating layer 1 except for the top 5 a of the interlayer connection material 5.
Next, as shown in FIG. 8, the second metal foil 3 is disposed on the intermediate material B ₄ . At this time, the second metal foil 3 is in contact with the top 5 a of the interlayer connection material 5 immediately above the via hole, and the other portion is in contact with the adhesive layer 6.

なお、この第２金属箔の配置は、例えば真空ラミネータを用いて行うことが好ましい。配置界面における残留気泡を除去することができるからである。
ついで、全体を厚み方向に例えば真空下で加熱・加圧する。具体的には、熱圧プレスや加熱・加圧ラミネートが行われる。
前記したように、第１金属箔２の湾曲面は平坦化してビアホールの体積は増加し、それに追随して第２金属箔３と層間接続材５の頂部５ａは接触状態を保持したまま層間接続材５はビアホール４の中に沈降していき、同時に第２金属箔３は接着剤層６と接着し、かつ当該接着剤層は熱硬化する。 In addition, it is preferable to perform arrangement | positioning of this 2nd metal foil, for example using a vacuum laminator. This is because residual bubbles at the arrangement interface can be removed.
Next, the whole is heated and pressurized in the thickness direction, for example, under vacuum. Specifically, hot pressing or heating / pressing lamination is performed.
As described above, the curved surface of the first metal foil 2 is flattened to increase the volume of the via hole, and the second metal foil 3 and the top part 5a of the interlayer connection material 5 follow the interlayer connection while keeping the contact state. The material 5 settles into the via hole 4, and at the same time, the second metal foil 3 adheres to the adhesive layer 6, and the adhesive layer is thermally cured.

その結果、図１で示した基板前駆体が得られる。
なお、この工程４において、工程２で形成された第１金属箔２の湾曲面は完全に平坦な状態に復元することはない。そのため、工程４の終了時点にあっても、第１金属箔２は、ビアホールの直下位置がわずかに凹没した状態になっている。
なお、上記した説明は、工程４で接着剤層６を形成したのち第２金属箔を接着する製造方法に関するものである。 As a result, the substrate precursor shown in FIG. 1 is obtained.
In Step 4, the curved surface of the first metal foil 2 formed in Step 2 is not restored to a completely flat state. Therefore, even at the end of step 4, the first metal foil 2 is in a state where the position immediately below the via hole is slightly recessed.
The above description relates to a manufacturing method in which the second metal foil is bonded after the adhesive layer 6 is formed in step 4.

しかしながら、本発明はこの事例に限定されるものではなく、例えば、工程１において、絶縁層へのビアホールの形成に先立ち、絶縁層１の上面１ｂにラミネータを用いて所定厚みの接着剤層６を形成して、図９で示したような素材Ｂ₀’を出発素材として用いることもできる。
この方法の場合、出発素材Ｂ₀’に対して工程１、工程２、工程３を順次行うことにより、予め形成されている接着剤層６の表面から頂部が突出している層間接続材がビアホール内に充填されている中間材が得られる。 However, the present invention is not limited to this example. For example, in step 1, prior to the formation of the via hole in the insulating layer, the adhesive layer 6 having a predetermined thickness is formed on the upper surface 1b of the insulating layer 1 using a laminator. It is also possible to use the material B ₀ ′ as shown in FIG. 9 as a starting material.
In the case of this method, by sequentially performing Step 1, Step 2, and Step 3 on the starting material B ₀ ′, the interlayer connecting material whose top portion protrudes from the surface of the adhesive layer 6 formed in advance is formed in the via hole. An intermediate material filled in is obtained.

そして、工程４では、この中間材の上に第２金属箔を配置したのち加熱・加圧処理を施すだけで目的とする基板前駆体が得られる。すなわち、この方法によれば、工程４における接着剤層を形成する工程を省略することができる。
以上の説明は、出発素材の絶縁層がいずれも熱硬化性樹脂の場合であるが、本発明においては、図２で示した出発素材Ｂ₀の絶縁層が熱可塑性樹脂であってもよい。 In step 4, the target substrate precursor is obtained simply by placing the second metal foil on the intermediate material and then subjecting it to heating / pressurizing treatment. That is, according to this method, the step of forming the adhesive layer in step 4 can be omitted.
In the above description, the starting material insulating layer is a thermosetting resin. However, in the present invention, the starting material B ₀ insulating layer shown in FIG. 2 may be a thermoplastic resin.

この場合は、絶縁層それ自体が接着能を備えているので、やはり工程４で接着剤層６を形成する工程を省略することができる。
すなわち、工程４では、図５の中間材５の上面に、直接、第２金属箔を配置したのち加熱・加圧処理を行えばよい。
そのとき、加熱温度を絶縁層（熱可塑性樹脂）の軟化点以上に設定する。絶縁層１は軟化して第２金属箔と接着し、かつ熱硬化するからである。 In this case, since the insulating layer itself has an adhesive ability, the step of forming the adhesive layer 6 in the step 4 can be omitted.
That is, in the step 4, the second metal foil is directly disposed on the upper surface of the intermediate material 5 in FIG.
At that time, the heating temperature is set to be equal to or higher than the softening point of the insulating layer (thermoplastic resin). This is because the insulating layer 1 softens, adheres to the second metal foil, and is thermoset.

図２で示した出発素材Ｂ₀として、新日鐵化学社製のエスパネックスＳＣシリーズの２層ＣＣＬ（Copper Clad Laminate）を用意した。この２層ＣＣＬは、銅箔２の厚みが１８μｍ、絶縁層１はエポキシ樹脂から成り、その厚みが２５μｍのものである。
ついで、図３で示したように、この２層ＣＣＬの絶縁層１の上面１ｂに、炭酸ガスレーザを用いて口径約３００μｍのビアホール４を形成して、銅箔２の上面２ｂがビアホール内に表出している中間材Ｂ₁を製造した。 As a starting material B ₀ shown in FIG. 2, was prepared a two-layer CCL (Copper Clad Laminate) of Espanex SC series manufactured by Nippon Steel Chemical Corporation. In this two-layer CCL, the thickness of the copper foil 2 is 18 μm, the insulating layer 1 is made of an epoxy resin, and the thickness is 25 μm.
Next, as shown in FIG. 3, a via hole 4 having a diameter of about 300 μm is formed on the upper surface 1b of the insulating layer 1 of the two-layer CCL using a carbon dioxide gas laser, and the upper surface 2b of the copper foil 2 appears in the via hole. It was prepared intermediate member B ₁ which has issued.

中間材Ｂ₁の絶縁層側の表面全体に、ＷＦＢ−１２５（マコー(株)製のウェットブラスト試験装置、メディアは６００＃のＡｌ₂Ｏ₃微粉）を用い、噴射圧力０.１MPaでウェットブラスト処置を行った。
その結果、ｈ値が約２０μｍである図４で示した中間材Ｂ₂が得られた。
ついで、銅箔２をマイナス極にした銅めっきを行って、ビアホール４の中に銅を堆積して、図５で示した中間材Ｂ₃を製造した。堆積銅５は、絶縁層１の上面１ｂよりも１０〜２５μｍ程度突出させた。 WFB-125 (Mako Co., Ltd. wet blast tester, media is 600 # Al ₂ O ₃ fine powder) is used for the entire surface of the intermediate material B _{1 on} the insulating layer side, and wet blasting is performed at an injection pressure of 0.1 MPa. Treatment was performed.
As a result, the intermediate material B ₂ shown in FIG. 4 having an h value of about 20 μm was obtained.
Subsequently, copper plating using the copper foil 2 as a negative electrode was performed, and copper was deposited in the via hole 4 to produce the intermediate material B ₃ shown in FIG. The deposited copper 5 protruded from the upper surface 1b of the insulating layer 1 by about 10 to 25 μm.

ついで、中間材Ｂ₃の上に、ハイボン１０−８１０（商品名、日立化成ポリマー社製の層間接着剤）を真空ラミネータを用いて配置してその保護フィルムを剥離した。続けて接着剤層の表面に、噴射圧力０.１２MPaでメディアが６００＃のＡｌ₂Ｏ₃微粉を用いてウェットブラスト処理を行って接着剤層の表面を２〜５μｍ程度研削除去して、図７で示した中間材Ｂ₄を製造した。 Next, Hybon 10-810 (trade name, interlayer adhesive made by Hitachi Chemical Co., Ltd.) was placed on the intermediate material B ₃ using a vacuum laminator, and the protective film was peeled off. Subsequently, the surface of the adhesive layer is subjected to wet blasting using Al ₂ O ₃ fine powder having a jet pressure of 0.12 MPa and a medium of 600 # to grind and remove the surface of the adhesive layer by about 2 to 5 μm. It was prepared intermediate member B ₄ shown in 7.

ついで、図８で示したように、真空ラミネータで中間材Ｂ₄の上に厚み１８μｍの銅箔を配置したのち、温度１６０℃、圧力３MPaの条件下で全体を熱圧プレスして、図１で示した基板前駆体Ｂを製造した。
比較のために、図３で示した中間材Ｂ₁のビアホールの中に電気めっきで銅をその頂点が１０〜２５μｍ突出するように堆積したことを除いては、実施例と同様にして比較例の基板前駆体を製造した。 Then, as shown in FIG. 8, after placing a copper foil having a thickness of 18 μm on the intermediate material B ₄ with a vacuum laminator, the whole was hot-pressed under the conditions of a temperature of 160 ° C. and a pressure of 3 MPa. The substrate precursor B shown in FIG.
For comparison, a comparative example was made in the same manner as in the example except that copper was deposited in the via hole of the intermediate material B ₁ shown in FIG. 3 by electroplating so that the apex protruded by 10 to 25 μm. A substrate precursor was manufactured.

実施例と比較例の各前駆体の上層銅箔３に光束を当てて表面状態を観察したところ、実施例の場合は鏡面光沢を呈したが、比較例の場合は随所に凸部の存在していることが確認された。
一方、下層銅箔２の表面状態を同様にして観察したところ、比較例の場合は鏡面状態を呈したが、実施例の場合は、ビアホールが位置する箇所に微小点の陰影が観察された。 When the surface state was observed by applying a light beam to the upper layer copper foil 3 of each precursor of the example and the comparative example, in the case of the example, it showed a specular gloss, but in the case of the comparative example, there were convex portions everywhere. It was confirmed that
On the other hand, when the surface state of the lower layer copper foil 2 was observed in the same manner, in the case of the comparative example, a mirror surface state was exhibited, but in the case of the example, a shadow of a minute point was observed at a position where the via hole was located.

実施例と比較例の前駆体各２０個につき、それぞれの銅箔を導体回路に加工し、得られた回路基板につき、温度８５℃で６０分の加熱／温度−４０℃で６０分の冷却を１サイクルとする熱サイクルを１０００サイクル付加する熱衝撃試験を行った。
その結果、実施例の場合、断線事故は皆無であった。しかし、比較例の場合は７個の断線事故が発生した。 For each of the 20 precursors of Examples and Comparative Examples, each copper foil was processed into a conductor circuit, and the obtained circuit board was heated at a temperature of 85 ° C. for 60 minutes / cooled at −40 ° C. for 60 minutes. A thermal shock test was performed in which 1000 thermal cycles were added to 1 cycle.
As a result, in the case of the example, there was no disconnection accident. However, in the case of the comparative example, seven disconnection accidents occurred.

３層ＣＣＬ（東レ（株）の１Ｋ１−ＲＮ５０）を用意した。この３層ＣＣＬは、ポリイミド樹脂から成る厚み２５μｍの絶縁層１の片面に、エポキシ系接着剤から成る厚み１０μｍの接着剤層６Ａを介して厚み１８μｍの銅箔２が接着されている。
この３層ＣＣＬの絶縁層１の他方の表面１ｂに、ラミネータを用いて、Ｂ−ステージ状態のエポキシ系接着剤を塗布して厚み１０μｍの接着剤層６Ｂを形成し、図１０で示した出発素材Ｂ₀”を製造した。 Three-layer CCL (1K1-RN50 from Toray Industries, Inc.) was prepared. In this three-layer CCL, a copper foil 2 having a thickness of 18 μm is bonded to one side of an insulating layer 1 made of polyimide resin with a thickness of 25 μm via an adhesive layer 6A having a thickness of 10 μm made of an epoxy adhesive.
The other surface 1b of the insulating layer 1 of the three-layer CCL is coated with a B-stage epoxy adhesive using a laminator to form an adhesive layer 6B having a thickness of 10 μm. Material B ₀ ″ was produced.

この出発素材Ｂ₀”に工程１を行ってビアホールを穿設し、ついで工程２では実施例１の場合と同じ条件でウェットブラスト処理を行って、ビアホールのデスミア処理と銅箔２の表出表面を上方に湾曲させた。
ついで、工程３を行ってビアホール内にめっき銅を堆積させて層間接続材５を形成し、図１１で示した中間材Ｂ₄”を製造した。この層間接続材５の頂部５ａは接着剤層６Ｂの表面から１０〜２５μｍ程度突出している。 The starting material B ₀ ″ is subjected to step 1 to form a via hole, and then in step 2, a wet blasting process is performed under the same conditions as in Example 1, and the via hole desmearing process and the exposed surface of the copper foil 2 are performed. Was curved upward.
Next, Step 3 was performed to deposit plated copper in the via hole to form the interlayer connection material 5 to produce the intermediate material B ₄ ″ shown in FIG. 11. The top portion 5a of the interlayer connection material 5 was an adhesive layer. It protrudes from the surface of 6B by about 10 to 25 μm.

ついで、この中間素材Ｂ₄”の上に厚み１８μｍの銅箔３を配置したのち、実施例１と同じ条件で全体を熱圧プレスして、図２に示した構造の基板前駆体Ｂ”を製造した。
この基板前駆体Ｂ”の銅箔表面の状態を実施例１と同様の方法で観察したところ、銅箔３の表面は鏡面光沢を呈し、銅箔２の表面にはビアホールの位置に陰影が認められた。
また、この基板前駆体Ｂ”を用いて回路基板を２０個製造し、その回路基板につき、実施例１と同様の熱衝撃試験を行ったところ、断線事故は皆無であった。 Next, after placing a copper foil 3 having a thickness of 18 μm on this intermediate material B ₄ ″, the whole was hot-pressed under the same conditions as in Example 1 to obtain a substrate precursor B ″ having the structure shown in FIG. Manufactured.
When the state of the copper foil surface of this substrate precursor B ″ was observed in the same manner as in Example 1, the surface of the copper foil 3 exhibited a specular gloss, and the surface of the copper foil 2 had a shadow at the position of the via hole. It was.
Further, 20 circuit boards were produced using this substrate precursor B ″, and the circuit board was subjected to the same thermal shock test as in Example 1. As a result, there was no disconnection accident.

厚み１８μｍの銅箔２の片面に、メッシュ状のステンレス製スクリーンマスクを用いてＱ−ＩＰ−Ｘ００９０（商品名、ＰＩ技研社製の感光性ポリイミド樹脂）を印刷供給して樹脂層１を形成し、図１３で示す出発素材Ｂ₀'''とした。
ついで、樹脂層１の表面のうち、ビアホール（目標とする口径は約３００μｍ）を形成すべき箇所に紫外線を照射して露光プロセスを施したのち、ＮａＯＨ溶液で現像してビアホール４を形成し、更に、実施例１の場合と同じ条件でウェットブラスト処理を行い、ビアホール内に表出する銅箔部分が上方に凸になっている中間材にした（図１４）。 A resin layer 1 is formed by printing and supplying Q-IP-X0090 (trade name, photosensitive polyimide resin manufactured by PI Giken Co., Ltd.) on one side of a copper foil 2 having a thickness of 18 μm using a mesh-like stainless steel screen mask. The starting material B ₀ ″ ″ shown in FIG.
Next, the surface of the resin layer 1 is irradiated with ultraviolet rays at a portion where a via hole (target aperture is about 300 μm) is to be formed, and then developed with a NaOH solution to form a via hole 4. Further, wet blasting was performed under the same conditions as in Example 1 to obtain an intermediate material in which the copper foil portion exposed in the via hole is convex upward (FIG. 14).

ついで、ビアホール４に電気めっき法でめっき銅を堆積して頂部が１０〜２５μｍ程度突出する層間接続材５を形成したのち、全体の上に、厚み１８μｍの銅箔３を配置し、温度２５０℃、圧力３.５MPaで熱圧プレスして、絶縁層１と銅箔３を接着して、図１５で示す基板前駆体にした。 Next, after depositing plated copper on the via hole 4 by electroplating to form an interlayer connection material 5 having a top portion protruding about 10 to 25 μm, a copper foil 3 having a thickness of 18 μm is disposed on the whole, and a temperature of 250 ° C. Then, the insulating layer 1 and the copper foil 3 were bonded by hot pressing at a pressure of 3.5 MPa to obtain a substrate precursor shown in FIG.

本発明により得られる基板前駆体は、フィルドビア構造にするときにビアホール内に残留応力は発生しないので、例えば熱衝撃を受けても断線事故などを起こしずらく、動作信頼性が優れている。
この基板前駆体は、両面の金属箔を所定パターンの導体回路に加工して多層回路基板の製造に使用することができる。例えばコア基板として使用することもでき、多層回路基板における任意の層の単位基板として使用することができる。 Since the substrate precursor obtained by the present invention does not generate a residual stress in the via hole when it has a filled via structure, for example, even if it receives a thermal shock, it is difficult to cause a disconnection accident and has excellent operational reliability.
This substrate precursor can be used for manufacturing a multilayer circuit board by processing metal foils on both sides into a conductor circuit having a predetermined pattern. For example, it can be used as a core substrate, and can be used as a unit substrate of an arbitrary layer in a multilayer circuit board.

そして、多層回路基板の製造時におけるある層の単位基板として使用した場合、これに積層される回路基板との間で第１金属箔の表面に存在する凹没部がアンカー効果を発揮することがあるので、多層回路基板の動作信頼性を高めることもできる。 And when it is used as a unit substrate of a certain layer at the time of manufacturing a multilayer circuit board, the recessed part existing on the surface of the first metal foil between the circuit board laminated thereon can exhibit an anchor effect. Therefore, the operation reliability of the multilayer circuit board can be improved.

本発明により得られる基板前駆体の１例Ｂを示す断面図である。It is sectional drawing which shows 1 example B of the board | substrate precursor obtained by this invention. 製造に際して用いる出発素材Ｂ_０を示す断面図である。It is a sectional view showing a starting material B ₀ used in manufacturing. 中間材Ｂ_１を示す断面図である。Is a sectional view showing an intermediate member B _1. 中間材Ｂ_２を示す断面図である。It is a sectional view showing an intermediate material B _2. 中間材Ｂ_３を示す断面図である。It is a sectional view showing an intermediate material B _3. 中間材Ｂ_３の表面に接着剤層を形成した状態を示す断面図である。It is a sectional view showing a state of forming an adhesive layer on the surface of the intermediate material B _3. 中間材Ｂ_４を示す断面図である。It is a sectional view showing an intermediate material B _4. 中間材Ｂ_４に第２金属箔を配置する状態を示す断面図である。It is a sectional view showing a state of placing the second metal foil to the intermediate member B _4. 本発明で用いる別の出発素材Ｂ_０’を示す断面図である。It is sectional drawing which shows another starting material _B0 'used by this invention. 本発明で用いる別の出発素材Ｂ_０”を示す断面図である。It is sectional drawing which shows another starting material _B0 "used by this invention. 出発素材Ｂ_０”を用いたときの中間材Ｂ_４”を示す断面図である。It is a cross-sectional view showing the _{"intermediate} member B ₄ when using _the" starting material B _0. 本発明の別の基板前駆体の１例Ｂ”を示す断面図である。It is sectional drawing which shows 1 example B "of another board | substrate precursor of this invention. 別の出発素材Ｂ _０’’’を示す断面図である。It is a sectional view showing another starting Material B _{0 '''.} 出発素材Ｂ_０’’’を用いたときの中間材を示す断面図である。It is sectional drawing which shows an intermediate | middle material when starting material _B0 '''is used. 本発明の更に別の基板前駆体Ｂ’’’を示す断面図である。FIG. 6 is a cross-sectional view showing still another substrate precursor B '' 'according to the present invention. 従来例Ａを示す断面図である。It is sectional drawing which shows the prior art example A. 従来例Ａの製造に際して用いる出発素材Ａ_０を示す断面図である。FIG. ₁₀ is a cross-sectional view showing a starting material A0 used in the manufacture of Conventional Example A. 従来の中間材Ａ_１を示す断面図である。It is a sectional view showing a conventional intermediate material A _1. 従来の中間材Ａ_２を示す断面図である。It is a sectional view showing a conventional intermediate material A _2. 接着剤層の上に第２金属箔を配置する状態を示す断面図である。It is sectional drawing which shows the state which arrange | positions 2nd metal foil on an adhesive bond layer.

Explanation of symbols

１絶縁層
１ａ絶縁層１の一方の表面（下面）
１ｂ絶縁層１の他方の表面（上面）
２第１金属箔
２ａ第１金属箔２の表面
２ｂ第１金属箔２の表出表面
３第２金属箔
４ビアホール
５層間接続材
５ａ層間接続材５の頂部
６接着剤層
７凹没部 1 Insulating layer 1a One surface (lower surface) of insulating layer 1
1b The other surface (upper surface) of the insulating layer 1
2 1st metal foil 2a surface of 1st metal foil 2 2b exposed surface of 1st metal foil 2 3 2nd metal foil 4 via hole 5 interlayer connection material 5a top part of interlayer connection material 5 6 adhesive layer 7 recess

Claims

A via hole extending from the other surface side of the insulating layer to the first metal foil of the single-area layer plate having the first metal foil adhered to one surface of the insulating layer is formed, and the first hole is formed in the via hole. Step 1 for exposing the surface of the metal foil;
Applying stress to the exposed surface of the first metal foil to curve the exposed surface in a convex shape toward the inner direction of the via hole;
Filling the via hole with a conductive material, and forming an interlayer connecting material having a top portion protruding from the other surface of the insulating layer; and the other of the insulating layer including the top portion of the interlayer connecting material. The second metal foil is disposed on the surface side, and then heated and pressurized, and the curved surface curved into the convex shape of the first metal foil is pressed to increase the volume in the via hole. In the state in which the interlayer connecting material protruding from the surface of the first metal foil is settled in the via hole, and the portion where the via hole is located in the first metal foil is slightly recessed toward the inner direction of the via hole . A step 4 in which two metal foils are adhered to the other surface of the insulating layer and brought into contact with the top of the interlayer connecting material in a state where the surface is a flat surface as a whole;
A method for producing a substrate precursor, comprising:

The method for manufacturing a substrate precursor according to claim 1 , wherein the step 3 includes a step of forming an adhesive layer on the other surface of the insulating layer except for the top portion of the interlayer connecting material.

The method of manufacturing a substrate precursor according to claim 1 , wherein the step 1 includes a step of forming an adhesive layer on the other surface of the insulating layer prior to the formation of the via hole.

The method for manufacturing a substrate precursor according to claim 1, wherein the insulating layer is made of a thermoplastic resin.

The method for producing a substrate precursor according to any one of claims 1 to 4 , wherein each of the first metal foil and the second metal foil is an electrolytic copper foil or a rolled copper foil.

The addition of the stress, the production method of the wet blast treatment or drive last processing performed by the substrate precursor of claims 1-5 to be performed.