JP2006147968A - Method and device for flip chip packaging - Google Patents
Method and device for flip chip packaging Download PDFInfo
- Publication number
- JP2006147968A JP2006147968A JP2004338425A JP2004338425A JP2006147968A JP 2006147968 A JP2006147968 A JP 2006147968A JP 2004338425 A JP2004338425 A JP 2004338425A JP 2004338425 A JP2004338425 A JP 2004338425A JP 2006147968 A JP2006147968 A JP 2006147968A
- Authority
- JP
- Japan
- Prior art keywords
- circuit board
- molten resin
- mold
- semiconductor chip
- space
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
- H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
- H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
- H01L2224/7515—Means for applying permanent coating, e.g. in-situ coating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
- H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
- H01L2224/7525—Means for applying energy, e.g. heating means
- H01L2224/753—Means for applying energy, e.g. heating means by means of pressure
- H01L2224/75301—Bonding head
- H01L2224/75302—Shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
- H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
- H01L2224/757—Means for aligning
- H01L2224/75743—Suction holding means
- H01L2224/75745—Suction holding means in the upper part of the bonding apparatus, e.g. in the bonding head
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
- H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
- H01L2224/7598—Apparatus for connecting with bump connectors or layer connectors specially adapted for batch processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01019—Potassium [K]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
- H01L2924/1815—Shape
- H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
- H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip
Landscapes
- Wire Bonding (AREA)
Abstract
Description
本発明は、半導体チップを回路基板に搭載するフリップチップ実装方法およびフリップチップ実装装置に関し、特に、狭ピッチ化された半導体チップにも対応可能な、生産性の高いフリップチップ実装方法及びフリップチップ実装装置に関する。 The present invention relates to a flip-chip mounting method and flip-chip mounting apparatus for mounting a semiconductor chip on a circuit board, and more particularly to a highly productive flip-chip mounting method and flip-chip mounting that can be applied to a semiconductor chip with a narrow pitch. Relates to the device.
近年、電子機器に使用される半導体集積回路(LSI)の高密度、高集積化に伴い、LSIチップの電極端子の多ピン、狭ピッチ化が急速に進んでいる。これらLSIチップの回路基板への実装には、配線遅延を少なくするために、フリップチップ実装が広く用いられている。そして、このフリップチップ実装においては、LSIチップの電極端子上にはんだバンプを形成し、当該はんだバンプを介して、回路基板上に形成された接続端子に一括接合されるのが一般である。 In recent years, with the high density and high integration of semiconductor integrated circuits (LSIs) used in electronic devices, the number of pin terminals and the narrow pitch of LSI chip electrode terminals are rapidly increasing. For mounting these LSI chips on a circuit board, flip chip mounting is widely used to reduce wiring delay. In this flip chip mounting, solder bumps are generally formed on the electrode terminals of the LSI chip, and are generally joined together to connection terminals formed on the circuit board via the solder bumps.
しかしながら、電極端子数が5,000を超えるような次世代LSIを回路基板に実装するためには、100μm以下の狭ピッチに対応したバンプを形成する必要があるが、現在のはんだバンプ形成技術では、それに適応することが難しい。また、電極端子数に応じた多数のバンプを形成する必要があるので、低コスト化を図るためには、チップ当たりの搭載タクトの短縮による高い生産性も要求される。 However, in order to mount a next-generation LSI with more than 5,000 electrode terminals on a circuit board, it is necessary to form bumps corresponding to a narrow pitch of 100 μm or less. Difficult to adapt to it. Further, since it is necessary to form a large number of bumps corresponding to the number of electrode terminals, high productivity is also required by shortening the mounting tact per chip in order to reduce the cost.
同様に、半導体集積回路は、電極端子の増大でペリフェラル電極端子からエリア配置の電極端子に変化している。また、高密度化、高集積化の要求で半導体プロセスが90nmから65nm、45nmへと進展していくことが予想される。その結果、配線の微細化が更に進み、配線間の容量が増大することにより、高速化、消費電力ロスの問題が深刻になり、配線層間の絶縁膜の低誘電率化(Low−K)の要求が更に高まっている。このような絶縁膜のLow−K化の実現は、絶縁層材料の多孔質化(ポーラス化)によって得られるため、機械的強度が弱く、半導体の薄型化の障害になっている。また、上述のように、エリア配置の電極端子を構成する場合、Low−K化による多孔質膜上の強度に問題があるため、エリア配置電極上にバンプを形成すること、およびフリップチップ実装そのものが困難となっている。従って、今後の半導体プロセスの進展に対応した薄型・高密度半導体に適した低荷重フリップチップ実装法が要求されている。 Similarly, the semiconductor integrated circuit changes from the peripheral electrode terminal to the area-arranged electrode terminal due to an increase in the electrode terminals. Moreover, it is expected that the semiconductor process will progress from 90 nm to 65 nm and 45 nm due to demands for higher density and higher integration. As a result, the miniaturization of the wiring further progresses, and the capacitance between the wirings increases, so the problems of high speed and power consumption loss become serious, and the dielectric constant (Low-K) of the insulating film between the wiring layers is reduced. There is a growing demand. Realization of such a low-K insulating film is obtained by making the insulating layer material porous (porous), so that the mechanical strength is weak, which is an obstacle to thinning the semiconductor. Further, as described above, when an area-arranged electrode terminal is configured, there is a problem with the strength on the porous film due to Low-K, so that bumps are formed on the area-arranged electrode, and the flip chip mounting itself. Has become difficult. Therefore, there is a demand for a low-load flip chip mounting method suitable for thin and high-density semiconductors corresponding to future progress of semiconductor processes.
従来、バンプの形成技術としては、メッキ法やスクリ−ン印刷法などが開発されている。メッキ法は狭ピッチには適するものの、工程が複雑になる点、生産性に問題があり、また、スクリーン印刷法は、生産性には優れているが、マスクを用いる点で、狭ピッチ化には適していない。 Conventionally, as a bump forming technique, a plating method, a screen printing method, or the like has been developed. Although the plating method is suitable for narrow pitches, the process is complicated and there are problems in productivity. The screen printing method is excellent in productivity, but the mask is used to reduce the pitch. Is not suitable.
こうした中、最近では、LSIチップや回路基板の電極上に、はんだバンプを選択的に形成する技術がいくつか開発されている。これらの技術は、微細バンプの形成に適しているだけでなく、バンプの一括形成ができるので、生産性にも優れており、次世代LSIの回路基板への実装に適応可能な技術として注目されている。 Under these circumstances, recently, several techniques for selectively forming solder bumps on electrodes of an LSI chip or a circuit board have been developed. These technologies are not only suitable for the formation of fine bumps, but also allow for the formation of bumps at a time, so they are excellent in productivity and attract attention as technologies that can be applied to circuit boards for next-generation LSIs. ing.
その一つに、ソルダーペースト法と呼ばれる技術(例えば、特許文献1参照)がある。この技術は、はんだ粉とフラックスの混合物によるソルダーペーストを、表面に電極が形成された基板上にベタ塗りし、基板を加熱することによって、はんだ粉を溶融させ、濡れ性の高い電極上に選択的にはんだバンプを形成させるものである。 One of them is a technique called a solder paste method (see, for example, Patent Document 1). In this technology, solder paste made of a mixture of solder powder and flux is solidly applied onto a substrate with electrodes formed on the surface, and the substrate is heated to melt the solder powder and select a highly wettable electrode. Thus, solder bumps are formed.
また、スーパーソルダー法と呼ばれる技術(例えば、特許文献2参照)は、有機酸鉛塩と金属錫を主要成分とするペースト状組成物(化学反応析出型はんだ)を、電極が形成された基板上にベタ塗りし、基板を加熱することによって、PbとSnの置換反応を起こさせ、Pb/Snの合金を基板の電極上に選択的に析出させるものである。 In addition, a technique called a super solder method (see, for example, Patent Document 2) is based on a paste-like composition (chemical reaction deposition solder) mainly composed of an organic acid lead salt and metallic tin on a substrate on which electrodes are formed. The substrate is heated and the substrate is heated to cause a substitution reaction between Pb and Sn, and a Pb / Sn alloy is selectively deposited on the substrate electrode.
しかしながら、ソルダーペースト法及びスーパーソルダー法は、ともに、ペースト状組成物を基板上に塗布により供給するので、局所的な厚みや濃度のバラツキが生じ、そのため、電極ごとのはんだ析出量が異なり、均一な高さのバンプが得られない。また、これらの方法は、表面に電極の形成された凹凸のある回路基板上に、ペースト状組成物を塗布により供給するので、凸部となる電極上には、十分なはんだ量が供給できず、フリップチップ実装において必要とされる所望のバンプ高さを得ることが難しい。 However, both the solder paste method and the super solder method supply the paste-like composition by coating on the substrate, resulting in variations in local thickness and concentration. A bump with a certain height cannot be obtained. Moreover, since these methods supply the paste-like composition by coating on a circuit board having an uneven surface on which electrodes are formed, a sufficient amount of solder cannot be supplied on the electrodes to be convex portions. It is difficult to obtain a desired bump height required in flip chip mounting.
ところで、従来のバンプ形成技術を用いたフリップチップ実装は、バンプが形成された回路基板に半導体チップを搭載した後、半導体チップを回路基板に固定するために、アンダーフィルと呼ばれる樹脂を、半導体チップと回路基板の間に注入する工程をさらに必要とする。 By the way, the flip chip mounting using the conventional bump forming technique is such that after mounting the semiconductor chip on the circuit board on which the bump is formed, a resin called underfill is used to fix the semiconductor chip to the circuit board. And a step of injecting between the circuit board and the circuit board.
そこで、半導体チップと回路基板の対向する電極端子間の電気的接続と、半導体チップの回路基板への固定を同時に行なう方法として、異方性導電材料を用いたフリップチップ実装技術(例えば、特許文献3参照)が開発されている。これは、回路基板と半導体チップの間に、導電粒子を含有させた熱硬化性樹脂を供給し、半導体チップを加圧すると同時に、熱硬化性樹脂を加熱することによって、半導体チップと回路基板の電極端子間の電気的接続と、半導体チップの回路基板への固定を同時に実現するものである。
しかしながら、上述した異方性導電材料を用いたフリップチップ実装では、導電粒子を介した機械的接触により電極間の電気的導通を得ており、安定した導通状態を得ることが難しい。 However, in the flip-chip mounting using the anisotropic conductive material described above, electrical conduction between the electrodes is obtained by mechanical contact via conductive particles, and it is difficult to obtain a stable conduction state.
また、対向電極に挟まれた導電粒子は、樹脂の熱硬化による凝集力によって維持されているので、熱硬化性樹脂の弾性率や熱膨張率などの特性や、導電粒子の粒径分布などの特性を揃える必要があり、プロセス制御が難しいという課題がある。 In addition, since the conductive particles sandwiched between the counter electrodes are maintained by the cohesive force due to the thermosetting of the resin, characteristics such as the elastic modulus and thermal expansion coefficient of the thermosetting resin, the particle size distribution of the conductive particles, etc. There is a problem that process control is difficult because it is necessary to align characteristics.
すなわち、異方性導電材料を用いたフリップチップ実装は、接続端子数が5,000を超えるような次世代LSIチップに適用するためには、生産性や信頼性の面で、解決すべき課題を多く残している。 In other words, flip chip mounting using an anisotropic conductive material is a problem to be solved in terms of productivity and reliability in order to be applied to a next generation LSI chip having more than 5,000 connection terminals. Leaving a lot.
本発明は、かかる点に鑑みてなされたもので、次世代LSIのフリップチップ実装に適用可能な、生産性及び信頼性の高いフリップチップ実装方法及びフリップチップ実装体を提供することを目的とする。 The present invention has been made in view of such points, and an object of the present invention is to provide a flip chip mounting method and a flip chip mounting body that are applicable to flip chip mounting of next-generation LSIs and have high productivity and reliability. .
本発明のフリップチップ実装方法は、複数の接続端子を有する回路基板と対向させて、複数の電極端子を有する半導体チップを配置し、前記回路基板の接続端子と前記半導体チップの電極端子とを電気的に接続するフリップチップ実装方法において、前記半導体チップを、金型の凹部に配設する配設工程と、前記回路基板上に、前記半導体チップが配設された金型を配置する配置工程と、前記回路基板と前記金型で形成される空間部に、溶融したはんだ粉を含有した溶融樹脂を注入する注入工程と、前記空間部に充填された前記溶融樹脂を硬化させる硬化工程とを含み、前記溶融樹脂の注入工程において、前記溶融はんだ粉が、前記回路基板の接続端子と前記半導体チップの電極端子との間に自己集合することによって、前記接続端子と前記電極端子とを電気的に接続する接続体が形成されることを特徴とする。 In the flip-chip mounting method of the present invention, a semiconductor chip having a plurality of electrode terminals is arranged facing a circuit board having a plurality of connection terminals, and the connection terminals of the circuit board and the electrode terminals of the semiconductor chip are electrically connected. In the flip-chip mounting method for connecting to each other, the disposing step of disposing the semiconductor chip in the recess of the mold, and the disposing step of disposing the mold on which the semiconductor chip is disposed on the circuit board; An injection step of injecting a molten resin containing molten solder powder into a space formed by the circuit board and the mold, and a curing step of curing the molten resin filled in the space In the molten resin injection step, the molten solder powder is self-assembled between the connection terminal of the circuit board and the electrode terminal of the semiconductor chip, whereby the connection terminal and the Wherein the connecting member for electrically connecting the electrode terminals are formed.
前記溶融樹脂の注入工程において、前記空間部に充填された前記溶融樹脂は、前記空間部内を流動しながら、前記空間部から排出されることが好ましい。 In the molten resin injecting step, it is preferable that the molten resin filled in the space is discharged from the space while flowing in the space.
前記金型の前記回路基板上への配置工程において、前記半導体チップの電極端子は、前記回路基板の接続端子と一定の間隔を有するように配置されることが好ましい。 In the step of arranging the mold on the circuit board, the electrode terminals of the semiconductor chip are preferably arranged so as to have a certain distance from the connection terminals of the circuit board.
ある好適な実施形態において、前記半導体チップの配設工程において、前記半導体チップは、真空吸着により前記金型凹部に配設されている。 In a preferred embodiment, in the semiconductor chip disposing step, the semiconductor chip is disposed in the mold recess by vacuum suction.
ある好適な実施形態において、前記溶融樹脂の注入工程において、前記溶融樹脂は、前記金型に設けられた複数の注入口から注入され、前記金型に設けられた複数の排出口から排出される。 In a preferred embodiment, in the molten resin injection step, the molten resin is injected from a plurality of inlets provided in the mold and discharged from a plurality of outlets provided in the mold. .
ある好適な実施形態において、前記半導体チップの配設工程において、前記金型凹部には、複数の半導体チップが配設される。 In a preferred embodiment, in the semiconductor chip arranging step, a plurality of semiconductor chips are arranged in the mold recess.
ある好適な実施形態において、前記金型の前記回路基板上への配置工程において、異なる半導体チップが搭載された複数の金型が、前記回路基板上に配置される。 In a preferred embodiment, in the step of placing the mold on the circuit board, a plurality of molds on which different semiconductor chips are mounted are placed on the circuit board.
ある好適な実施形態において、前記半導体チップは、複数の電極を有するインターポーザ上に搭載されており、前記溶融樹脂の注入工程において、前記溶融はんだ粉が、前記回路基板の接続端子と前記インターポーザの電極との間に自己集合することによって、前記接続端子と前記突起電極とが電気的に接続される。 In a preferred embodiment, the semiconductor chip is mounted on an interposer having a plurality of electrodes, and in the molten resin injection step, the molten solder powder is connected to the connection terminals of the circuit board and the electrodes of the interposer. Are self-assembled to each other, whereby the connection terminal and the protruding electrode are electrically connected.
本発明の他のフリップチップ実装方法は、複数の接続端子を有する回路基板と対向させて、複数の電極端子を有する半導体チップを配置し、前記回路基板の接続端子と前記半導体チップの電極端子とを電気的に接続するフリップチップ実装方法において、前記半導体チップを、金型の凹部に配設する配設工程と、前記回路基板上に、前記半導体チップが配設された金型を配置する配置工程と、前記回路基板と前記金型で形成される空間部に、溶融したはんだ粉を含有した第1の溶融樹脂を注入する第1の注入工程と、前記空間部に充填された第1の溶融樹脂を前記空間部から排出する排出工程と、前記第1の溶融樹脂を前記空間部から排出した後、該空間部に、溶融はんだ粉を含有しない第2の溶融樹脂を注入する第2の注入工程と、前記空間部に充填された前記第2の溶融樹脂を硬化させる硬化工程とを含み、前記第1の溶融樹脂の第1の注入工程において、前記溶融はんだ粉が、前記回路基板の接続端子と前記半導体チップの電極端子との間に自己集合することによって、前記接続端子と前記電極端子とを電気的に接続する接続体が形成され、前記第1の溶融樹脂の排出工程は、前記第1の溶融樹脂の第1の注入工程において、前記接続体が形成された後に行なわれることを特徴とする。 In another flip chip mounting method of the present invention, a semiconductor chip having a plurality of electrode terminals is disposed opposite to a circuit board having a plurality of connection terminals, and the connection terminals of the circuit board, the electrode terminals of the semiconductor chip, In the flip chip mounting method for electrically connecting the semiconductor chip, an arrangement step of arranging the semiconductor chip in the concave portion of the mold, and an arrangement of arranging the mold on which the semiconductor chip is arranged on the circuit board A first injection step of injecting a first molten resin containing molten solder powder into a space formed by the circuit board and the mold, and a first filling of the space A discharging step of discharging the molten resin from the space portion; and a second step of injecting a second molten resin containing no molten solder powder into the space portion after discharging the first molten resin from the space portion. Injection process and said empty A curing step of curing the second molten resin filled in a portion, and in the first injection step of the first molten resin, the molten solder powder is connected to the connection terminals of the circuit board and the semiconductor chip. A connecting body that electrically connects the connection terminal and the electrode terminal is formed by self-assembly between the first molten resin and the first molten resin discharging step. The first injection step is performed after the connection body is formed.
前記第1の溶融樹脂の第1の注入工程において、前記空間部に充填された前記第1の溶融樹脂は、前記空間部内を流動しながら、前記空間部から排出されることが好ましい。 In the first injection step of the first molten resin, it is preferable that the first molten resin filled in the space portion is discharged from the space portion while flowing in the space portion.
ある好適な実施形態において、前記第1の溶融樹脂の排出工程は、前記空間部にガスを注入することによって実行される。 In a preferred embodiment, the first molten resin discharging step is performed by injecting a gas into the space.
ある好適な実施形態において、前記第1の溶融樹脂の排出工程は、前記第2の溶融樹脂の第2の注入工程において、該第2の溶融樹脂を前記空間部に注入することによって実行される。 In a preferred embodiment, the step of discharging the first molten resin is performed by injecting the second molten resin into the space portion in the second injection step of the second molten resin. .
本発明の他のフリップチップ実装方法は、複数の接続端子を有する回路基板と対向させて、複数の電極端子を有する半導体チップを配置し、前記回路基板の接続端子と前記半導体チップの電極端子とを電気的に接続するフリップチップ実装方法において、前記半導体チップを、金型の凹部に配設する配設工程と、前記回路基板上に、前記半導体チップが配設された金型を配置する配置工程と、前記回路基板と前記金型で形成される空間部に、はんだ粉を含有した溶融樹脂を注入する注入工程と、前記空間部に充填された溶融樹脂を硬化させる硬化工程とを含み、前記溶融樹脂の注入工程において、前記金型を加熱することによって、前記溶融樹脂に含有した前記はんだ粉が溶融するとともに、該溶融はんだ粉が、前記回路基板の接続端子と前記半導体チップの電極端子との間に自己集合することによって、前記接続端子と前記電極端子とを電気的に接続する接続体が形成されることを特徴とする。 In another flip chip mounting method of the present invention, a semiconductor chip having a plurality of electrode terminals is disposed opposite to a circuit board having a plurality of connection terminals, and the connection terminals of the circuit board, the electrode terminals of the semiconductor chip, In the flip chip mounting method for electrically connecting the semiconductor chip, an arrangement step of arranging the semiconductor chip in the concave portion of the mold, and an arrangement of arranging the mold on which the semiconductor chip is arranged on the circuit board Including a step, an injection step of injecting a molten resin containing solder powder into the space formed by the circuit board and the mold, and a curing step of curing the molten resin filled in the space, In the molten resin injecting step, by heating the mold, the solder powder contained in the molten resin is melted, and the molten solder powder is in contact with the connection terminals of the circuit board and the front. By self-assembly between the electrode terminals of the semiconductor chip, wherein the connecting body for electrically connecting the electrode terminals and the connection terminals are formed.
前記溶融樹脂の注入工程において、前記空間部に充填された前記溶融樹脂は、前記空間部内を流動しながら、前記空間部から排出されることが好ましい。 In the molten resin injecting step, it is preferable that the molten resin filled in the space is discharged from the space while flowing in the space.
ある好適な実施形態において、前記第2の溶融樹脂の第2の注入工程は、前記空間部に第1の絶縁性樹脂を注入する第1の工程と、前記空間部に第2の絶縁性樹脂を注入する第2の工程とからなり、前記第1の工程において、前記接続体の側面が前記第1の絶縁性樹脂により被覆され、前記第2の工程において、前記接続体の側面を被覆する前記第1の絶縁性樹脂を覆って、前記第2の絶縁性樹脂が前記空間部に充填され、前記第2の溶融樹脂の硬化工程は、前記第1の絶縁性樹脂及び前記第2の絶縁性樹脂を硬化される工程からなる。 In a preferred embodiment, the second injection step of the second molten resin includes a first step of injecting a first insulating resin into the space portion, and a second insulating resin into the space portion. In the first step, the side surface of the connection body is covered with the first insulating resin, and in the second step, the side surface of the connection body is covered. The space is filled with the second insulating resin so as to cover the first insulating resin, and the curing process of the second molten resin includes the first insulating resin and the second insulating resin. It consists of a process of curing the functional resin.
ある好適な実施形態において、前記第1の工程の後、前記第1の絶縁性樹脂を仮硬化させる工程をさらに含む。 In a preferred embodiment, the method further includes a step of temporarily curing the first insulating resin after the first step.
ある好適な実施形態において、前記第1の絶縁性樹脂は、表面張力により、前記接続体の側面に被覆される。 In a preferred embodiment, the first insulating resin is coated on a side surface of the connection body by surface tension.
前記第1の絶縁性樹脂は、第2の絶縁性樹脂よりも弾性率の低い材料で構成されることが好ましい。 The first insulating resin is preferably made of a material having a lower elastic modulus than the second insulating resin.
本発明のバンプ形成方法は、複数の電極を有する基板のバンプ形成方法において、前記基板上に、所望のバンプ高さに対応した凹部を有する金型を配設する配設工程と、前記基板と前記金型で形成される空間部に、溶融したはんだ粉を含有した溶融樹脂を注入する注入工程とを含み、前記溶融樹脂の注入工程において、前記溶融はんだ粉は、前記基板の電極上に自己集合することによって、前記電極上にバンプを形成することを特徴とする。 The bump forming method of the present invention is a bump forming method for a substrate having a plurality of electrodes, wherein a disposing step of disposing a mold having a recess corresponding to a desired bump height on the substrate; An injection step of injecting molten resin containing molten solder powder into the space formed by the mold, and in the injection step of molten resin, the molten solder powder is self-imposed on the electrodes of the substrate. By collecting, bumps are formed on the electrodes.
前記金型の配設工程において、前記金型の凹部にスペーサを埋設することによって、バンプ高さを調整することが好ましい。 In the step of disposing the mold, it is preferable to adjust the bump height by embedding a spacer in the concave portion of the mold.
前記溶融樹脂の注入工程において、前記空間部に充填された前記溶融樹脂は、前記空間部を流動しながら、前記空間部から排出されることが好ましい。 In the molten resin injection step, it is preferable that the molten resin filled in the space is discharged from the space while flowing in the space.
ある好適な実施形態において、前記基板は、回路基板、半導体ウエハ、または半導体チップである。 In a preferred embodiment, the substrate is a circuit board, a semiconductor wafer, or a semiconductor chip.
本発明の他のフリップチップ実装方法は、複数の接続端子を有する回路基板と対向させて、複数の電極端子を有する半導体チップを配置し、前記回路基板の接続端子と前記半導体チップの電極端子とを電気的に接続するフリップチップ実装方法において、前記半導体チップを、金型の凹部に配設する配設工程と、前記回路基板上に、前記半導体チップが配設された金型を配置する配置工程と、前記回路基板と前記金型で形成される空間部に、溶融したはんだ粉を含有した粘性体を注入する第1の注入工程と、前記空間部に充填された粘性体を前記空間部から排出する排出工程と、前記粘性体を前記空間部から排出した後、該空間部に、溶融樹脂を注入する第2の注入工程と、前記空間部に充填された前記溶融樹脂を硬化させる硬化工程とを含み、前記粘性体の第1の注入工程において、前記溶融はんだ粉が、前記回路基板の接続端子と前記半導体チップの電極端子との間に自己集合することによって、前記接続端子と前記電極端子とを電気的に接続する接続体が形成され、前記粘性体の排出工程は、前記粘性体の第1の注入工程において、前記接続体が形成された後に行なわれることを特徴とする。 In another flip chip mounting method of the present invention, a semiconductor chip having a plurality of electrode terminals is disposed opposite to a circuit board having a plurality of connection terminals, and the connection terminals of the circuit board, the electrode terminals of the semiconductor chip, In the flip chip mounting method for electrically connecting the semiconductor chip, an arrangement step of arranging the semiconductor chip in the concave portion of the mold, and an arrangement of arranging the mold on which the semiconductor chip is arranged on the circuit board A first injection step of injecting a viscous material containing molten solder powder into a space formed by the circuit board and the mold, and the space filled with the viscous material filled in the space A discharge step of discharging from the space portion, a second injection step of injecting the molten resin into the space portion after discharging the viscous body from the space portion, and a curing for hardening the molten resin filled in the space portion Including processes In the first injection step of the viscous body, the molten solder powder self-assembles between the connection terminal of the circuit board and the electrode terminal of the semiconductor chip, thereby connecting the connection terminal and the electrode terminal. A connecting body that is electrically connected is formed, and the discharging step of the viscous body is performed after the connecting body is formed in the first injection step of the viscous body.
ある好適な実施形態において、前記粘性体は、溶融樹脂、高沸点溶剤、又はオイルからなる。 In a preferred embodiment, the viscous body is made of a molten resin, a high boiling point solvent, or oil.
本発明の他のバンプ形成方法は、複数の電極を有する基板のバンプ形成方法において、前記基板上に、凹部を有する金型を配設する配設工程と、前記基板と前記金型で形成される空間部に、溶融したはんだ粉を含有した粘性体を注入する注入工程とを含み、前記粘性体の注入工程において、前記溶融はんだ粉は、前記基板の電極上に自己集合することによって、前記電極上にバンプを形成することを特徴とする。 Another bump forming method of the present invention is a bump forming method for a substrate having a plurality of electrodes, the disposing step of disposing a mold having a recess on the substrate, and the substrate and the mold. An injection step of injecting a viscous material containing molten solder powder into the space portion, and in the injection step of the viscous material, the molten solder powder self-assembles on the electrode of the substrate, thereby A bump is formed on the electrode.
ある好適な実施形態において、前記粘性体は、溶融樹脂、高沸点溶剤、又はオイルからなる。 In a preferred embodiment, the viscous body is made of a molten resin, a high boiling point solvent, or oil.
本発明のフリップチップ実装装置は、半導体チップを回路基板にフリップチップ実装するフリップチップ実装装置であって、前記回路基板を載置するテーブルと、前記半導体チップを配設する金型とを備え、前記金型は、前記半導体チップを配設する凹部と、前記半導体チップを真空吸着する真空引口と、少なくとも一つ以上の注入口及び排出口とを有し、前記金型を前記テーブル上に配置した際、前記回路基板と前記金型凹部とで空間部が形成され、溶融はんだ粉を含有する粘性体を、前記金型の注入口から前記空間部に注入することによって、前記回路基板の接続端子と前記半導体チップの電極端子間に接続体を形成することによってフリップチップ実装が行なわれる。 The flip chip mounting apparatus of the present invention is a flip chip mounting apparatus for flip chip mounting a semiconductor chip on a circuit board, and includes a table on which the circuit board is placed, and a mold on which the semiconductor chip is disposed, The mold has a recess in which the semiconductor chip is disposed, a vacuum inlet for vacuum-sucking the semiconductor chip, and at least one inlet and outlet, and the mold is placed on the table. When arranged, a space portion is formed by the circuit board and the mold recess, and a viscous material containing molten solder powder is injected into the space portion from the injection port of the mold. Flip chip mounting is performed by forming a connection body between the connection terminal and the electrode terminal of the semiconductor chip.
前記接続体は、前記溶融はんだ粉が、前記回路基板の接続端子と前記半導体チップの電極端子との間に自己集合することによって形成されることが好ましい。 The connection body is preferably formed by self-assembly of the molten solder powder between the connection terminal of the circuit board and the electrode terminal of the semiconductor chip.
前記空間部に注入された粘性体は、前記空間部を流動しながら、前記金型の排出口から排出されることが好ましい。 The viscous material injected into the space is preferably discharged from the discharge port of the mold while flowing in the space.
ある好適な実施形態において、前記粘性体は、溶融樹脂、高沸点溶剤、又はオイルからなる。 In a preferred embodiment, the viscous body is made of a molten resin, a high boiling point solvent, or oil.
本発明に係るフリップチップ実装方法は、回路基板と金型凹部で形成される空間部に溶融したはんだ粉を含有した溶融樹脂を注入することによって、溶融はんだ粉の空間部内の移動が促進され、溶融はんだ粉同士の結合が、溶融樹脂の充填された空間部中で均一に進行する。その結果、均一に成長した溶融はんだ粉が、濡れ性の高い回路基板の電極端子と半導体チップの接続端子との間に自己集合することによって、電極端子と接続端子とを電気的に接続する接続体を均一に形成することができる。それと同時に、空間部に充填された溶融樹脂を硬化させることによって、半導体チップを回路基板に固定させることができる。従って、一連の工程で、半導体チップと回路基板の電極端子間の電気的接続と、半導体チップの回路基板への固定を同時に行なうことができ、生産性の高いフリップチップ実装体が実現できる。 In the flip chip mounting method according to the present invention, by injecting molten resin containing molten solder powder into the space formed by the circuit board and the mold recess, the movement of the molten solder powder in the space is promoted, Bonding between the molten solder powders proceeds uniformly in the space filled with the molten resin. As a result, the molten solder powder that has grown uniformly self-assembles between the electrode terminals of the circuit board with high wettability and the connection terminals of the semiconductor chip, thereby electrically connecting the electrode terminals and the connection terminals. The body can be formed uniformly. At the same time, the semiconductor chip can be fixed to the circuit board by curing the molten resin filled in the space. Accordingly, the electrical connection between the semiconductor chip and the electrode terminals of the circuit board and the fixing of the semiconductor chip to the circuit board can be performed simultaneously in a series of steps, and a highly productive flip chip mounting body can be realized.
また、回路基板と金型凹部で形成される空間部に注入された溶融樹脂を、空間部内を流動しながら空間部から排出することによって、溶融はんだ粉の空間部の移動がより促進されるので、溶融はんだ粉同士の結合が、より均一に、溶融樹脂の充填された空間部中で進行する。その結果、電極端子と接続端子との間に、より均一な接続体を形成することができる。 In addition, since the molten resin injected into the space formed by the circuit board and the mold recess is discharged from the space while flowing in the space, the movement of the space of the molten solder powder is further promoted. The bonding between the molten solder powders proceeds more uniformly in the space filled with the molten resin. As a result, a more uniform connection body can be formed between the electrode terminal and the connection terminal.
さらに、溶融したはんだ粉を含有した溶融樹脂(第1の溶融樹脂)を空間部に注入して、電極端子と接続端子との間に接続体を形成した後、当該溶融樹脂を空間部から排出し、再度、溶融したはんだ粉を含有しない溶融樹脂(第2の溶融樹脂)を空間部に注入することによって、不要なはんだ粉を除去することができる。その結果、端子間に不要なはんだ粉のない樹脂によって、半導体チップを回路基板に固定させることができるので、信頼性の高いフリップチップ実装体が実現できる。 Furthermore, after injecting molten resin (first molten resin) containing molten solder powder into the space portion to form a connection body between the electrode terminal and the connection terminal, the molten resin is discharged from the space portion. Then, by again injecting a molten resin (second molten resin) containing no molten solder powder into the space, unnecessary solder powder can be removed. As a result, since the semiconductor chip can be fixed to the circuit board by the resin without unnecessary solder powder between the terminals, a highly reliable flip chip mounting body can be realized.
加えて、電極端子と接続端子の間に形成された接続体は、回路基板と金型凹部で形成される空間部に注入された溶融樹脂中に浮遊する溶融はんだ粉が自己集合することによって形成されるので、半導体チップ又は回路基板に加わる荷重は少ない。その結果、多孔質な絶縁層が用いられた半導体チップや、薄型化された半導体チップ等に対しても、低荷重で信頼性の高いフリップチップ実装体が実現できる。 In addition, the connection body formed between the electrode terminal and the connection terminal is formed by the self-assembly of the molten solder powder floating in the molten resin injected into the space formed by the circuit board and the mold recess. Therefore, the load applied to the semiconductor chip or the circuit board is small. As a result, a flip chip mounting body with a low load and high reliability can be realized even for a semiconductor chip using a porous insulating layer, a thinned semiconductor chip, or the like.
本願出願人は、次世代LSIチップに適応可能なフリップチップ実装について検討を行ない、均一性よく微細バンプを形成できる新規なフリップチップ実装方法を提案している(特願2004−267919号)。 The applicant of the present application has studied flip-chip mounting applicable to next-generation LSI chips and has proposed a novel flip-chip mounting method capable of forming fine bumps with high uniformity (Japanese Patent Application No. 2004-267919).
図1(a)〜(c)は、本願出願人が上記特許出願明細書で開示したフリップチップ実装方法の基本工程を示した図である。図1(a)に示すように、複数の接続端子11が形成された回路基板10上に、はんだ粉(図示せず)及び添加剤12を含有する樹脂13を供給する。
FIGS. 1A to 1C are diagrams showing basic steps of a flip chip mounting method disclosed by the applicant of the present application in the above patent application specification. As shown in FIG. 1A, a
次に、図1(b)に示すように、回路基板10上に供給された樹脂13の表面を半導体チップ20で当接させる。このとき、複数の電極端子21を有する半導体チップ20は、複数の接続端子11を有する回路基板10と対向させて配置される。そして、この状態で、回路基板10を加熱して、樹脂13を溶融させる。ここで、回路基板10の加熱温度は、はんだ粉の融点よりも高い温度で行なわれる。
Next, as shown in FIG. 1B, the surface of the
そして、図1(c)に示すように、溶融したはんだ粉は、溶融樹脂13中で互いに結合し、濡れ性の高い接続端子11と電極端子21間に自己集合することによって、接続体22を形成する。最後に、樹脂13を硬化させて、半導体チップ20を回路基板10に固定させる。
And as shown in FIG.1 (c), the fuse | melted solder powder couple | bonds together in the
この方法の特徴は、はんだ粉を含有した樹脂に、はんだ粉が溶融する温度で沸騰する添加剤をさらに含有させた点にある。すなわち、はんだ粉が溶融した温度において、樹脂中に含有した添加剤(以下、対流添加剤という)が沸騰し、当該沸騰した対流添加剤が樹脂中を対流することによって、樹脂中を浮遊している溶融はんだ粉の移動が促進され、溶融はんだ粉の均一な結合が進行する。その結果、均一に成長した溶融はんだ粉が、濡れ性の高い回路基板10の接続端子11と半導体チップ20の電極端子21との間に自己集合することによって、接続端子11と電極端子21との間に、均一性の高い電気的接続を得ることができる。
The feature of this method is that a resin containing solder powder further contains an additive boiling at a temperature at which the solder powder melts. That is, at the temperature at which the solder powder is melted, the additive contained in the resin (hereinafter referred to as convective additive) boils, and the boiled convective additive convects in the resin, thereby floating in the resin. The movement of the molten solder powder is promoted, and the uniform bonding of the molten solder powder proceeds. As a result, the uniformly grown molten solder powder self-assembles between the
ここで、はんだ粉を含有した樹脂は、はんだ粉が溶融する温度において、樹脂の粘度が下がるので、溶融したはんだ粉が自由に浮遊、移動できる“海”の役目をもつと考えることができる。しかしながら、はんだ粉の結合過程は、極めて短時間に終了するので、いくらはんだ粉が移動できる“海”を設けても、局所的な進行で終わってしまい、均一なはんだ粉の結合は得られない。 Here, the resin containing the solder powder can be considered to have a role of “sea” in which the melted solder powder can float and move freely at a temperature at which the solder powder melts. However, since the solder powder bonding process is completed in a very short time, even if a “sea” where the solder powder can move is provided, it ends with local progress, and uniform solder powder bonding cannot be obtained. .
すなわち、上記方法は、はんだ粉の含有する樹脂に対流添加剤をさらに含有させることによって、溶融したはんだ粉を強制的に移動させる手段を付加することを意図したものである。 That is, the above method is intended to add means for forcibly moving the molten solder powder by further adding a convection additive to the resin contained in the solder powder.
本発明は、これと同様の技術的視点に立ち、上記方法とは異なる方法で、溶融したはんだ粉を強制的に移動させる手段を付加することを意図した別途新規なフリップチップ実装方法を提案するものである。 The present invention proposes another novel flip chip mounting method intended to add means for forcibly moving the molten solder powder by a method different from the above method from the same technical viewpoint. Is.
以下に、本発明の実施の形態について、図面を参照しながら説明する。以下の図面においては、説明の簡略化のため、実質的に同一の機能を有する構成要素を同一の参照符号で示す。なお、本発明は以下の実施形態に限定されない。 Embodiments of the present invention will be described below with reference to the drawings. In the following drawings, components having substantially the same function are denoted by the same reference numerals for the sake of simplicity. In addition, this invention is not limited to the following embodiment.
(実施形態1)
図2(a)〜(d)、及び図3(a)、(b)は、本発明の実施形態1におけるフリップチップ実装方法の基本的な工程を示した工程断面図である。
(Embodiment 1)
2A to 2D and FIGS. 3A and 3B are process cross-sectional views illustrating basic processes of the flip chip mounting method according to the first embodiment of the present invention.
まず、図2(a)に示すように、複数の電極端子21を有する半導体チップ20を、金型1の凹部5に配設する。凹部5は、半導体チップ20とほぼ同等の大きさに形成されており、凹部5に配設された半導体チップ20は、金型1に設けられた真空引口2で真空吸着されて固定される。
First, as shown in FIG. 2A, a
次に、図2(b)に示すように、複数の接続端子11を有する回路基板10上に、半導体チップ20が配設された金型1を配置する。配置に際しては、半導体チップ20の各電極端子21と回路基板10の各接続端子11が、互いに対向するように位置合わせがなされている。なお、回路基板10は、載台(不図示)に載置することによって、または、金型に設けられた凹部(不図示)に収納することによって、その位置を固定することができる。
Next, as shown in FIG. 2B, the
図2(c)は、半導体チップ20が配設された金型1が、回路基板10上に配置された状態を示した図である。図2(c)に示すように、回路基板10と半導体チップ20が配設された金型1との間に空間部6が形成されている。また、回路基板10の接続端子11と半導体チップ20の電極端子21とは、一定の間隔を有するように配置されている。
FIG. 2C is a diagram showing a state where the
次に、図2(d)に示すように、溶融したはんだ粉を含有した溶融樹脂13を、金型1に設けられた注入口3から、空間部6に注入する。このとき、空間部6に充填された溶融樹脂13は、空間部6を流動しながら、注入口3と反対側の位置に設けられた排出口4から排出される。なお、はんだ粉としては、Sn−Ag系はんだを用いる。また、金型1は、はんだ粉が溶融する温度以上の温度に加熱しておく。
Next, as shown in FIG. 2 (d), a
この溶融樹脂13の注入工程において、図3(a)に示すように、溶融樹脂13に含有された溶融はんだ粉(不図示)が、回路基板10の接続端子11と半導体チップ20の電極端子21との間に自己集合することによって、接続端子11と電極端子21とを電気的に接続する接続体22が形成される。すなわち、溶融樹脂13中を浮遊する溶融したはんだ粉同士が結合してより大きなはんだ球に成長し、この成長したはんだ球が、濡れ性の高い接続端子11又は電極端子21上に選択的に自己集合することによって、最終的に、接続端子11と電極端子21との間に接続体22が形成されることになる。
In the injection process of the
ここで、溶融はんだ粉の結合、及び接続端子11又は電極端子21上の自己集合は、溶融樹脂13中において、極めて局所的かつ短時間に進行するものと考えられる。そこで、これら現象を半導体チップ20の全領域に亘って均一に進行させ、それにより、バラツキのない均一な接続体22を形成するためには、溶融樹脂13中を浮遊する溶融はんだ粉を強制的に移動させる手段を付加する必要がある。
Here, the bonding of the molten solder powder and the self-assembly on the
然して、上記の注入工程において、空間部6に充填された溶融樹脂13は、空間部6を流動しながら外部に排出されるので、溶融はんだ粉は、あたかも空間部6に充填された溶融樹脂13内を強制的に移動させられる格好になる。これは、本願出願人による先の特許出願(特願2004−267919号)で示した対流添加剤による溶融はんだ粉の移動促進と同様の作用効果をもたらすものである。
However, in the above injection step, the
接続体22が形成された後、空間部6に充填された溶融樹脂13を硬化させることによって、半導体チップ20を回路基板10に固着させる。ここで、溶融樹脂13の硬化は、例えば、溶融樹脂13が熱硬化性樹脂であれば、金型1を溶融樹脂13が硬化する温度以上に加熱することによって行なうことができる。
After the
最後に、図3(b)に示すように、金型1を外すことによって、半導体チップ20が回路基板10にフリップチップ実装された実装体が完成する。
Finally, as shown in FIG. 3B, by removing the
本発明の方法によれば、溶融はんだ粉を含有する溶融樹脂13を、回路基板10と半導体チップ20が配設された金型1で形成される空間部6に注入することによって、溶融はんだ粉の空間部6に充填された溶融樹脂13中の移動が促進され、溶融はんだ粉同士の結合が均一に進行することになる。その結果、均一に成長した溶融はんだ粉が、濡れ性の高い回路基板10の接続端子11と半導体チップ20の電極端子21との間に自己集合することによって、接続端子11と電極端子21との間に均一な接続体22を形成することができる。それと同時に、回路基板10と半導体チップ20間にある溶融樹脂13を硬化させることによって、半導体チップ20を回路基板10に固定することができる。従って、一連の工程で、半導体チップ20と回路基板10との端子間の電気的接続と、半導体チップ20の回路基板10への固定を同時に行なうことができ、生産性の高いフリップチップ実装体が実現できる。
According to the method of the present invention, the molten resin powder containing molten solder powder is injected into the
また、電極端子と接続端子の間に形成された接続体は、回路基板と金型凹部で形成される空間部に注入された溶融樹脂中に浮遊する溶融はんだ粉が自己集合することによって形成されるので、半導体チップ又は回路基板に加わる荷重は少ない。その結果、多孔質な絶縁層が用いられた半導体チップや、薄型化された半導体チップ等に対しても、低荷重で信頼性の高いフリップチップ実装体が実現できる。 The connection body formed between the electrode terminal and the connection terminal is formed by self-assembly of the molten solder powder floating in the molten resin injected into the space formed by the circuit board and the mold recess. Therefore, the load applied to the semiconductor chip or the circuit board is small. As a result, a flip chip mounting body with a low load and high reliability can be realized even for a semiconductor chip using a porous insulating layer, a thinned semiconductor chip, or the like.
なお、本発明の方法において、溶融樹脂13は、溶融はんだ粉が浮遊する“海”の役目をもつことから、溶融樹脂13としては、はんだ粉が溶融する温度で液状又は粘度が低下する樹脂であることが好ましい。例えば、はんだ粉が溶融する温度で液状の熱硬化性樹脂としては、エポキシ樹脂、ポリイミド樹脂、ポリフェニレンエーテル樹脂、フェノール樹脂、フッ素樹脂、イソシアネート樹脂等を用いることができる。また、溶融する温度で粘度が低下する熱可塑性樹脂としては、全芳香族ポリエステル、フッ素樹脂、ポリフェニレンオキサイド樹脂、シンシオタクチックポリスチレン樹脂、ポリイミド樹脂、ポリアミド樹脂、アラミド樹脂、ポリフェニレンサンファイド樹脂等を用いることができる。
In the method of the present invention, since the
また、溶融樹脂13の注入工程においては、空間部6を減圧することによって、溶融樹脂13を低射出圧力で注入すれば、回路基板10の接続端子11と、半導体チップ20の電極端子21との隙間が狭くても(典型的には、20μm以下)、容易にその隙間を充填することができる。例えば、溶融樹脂13が、10Pa・s以下の粘度であれば、空間部6内の圧力を0.5Pa以下に減圧して注入すれば、確実に微小隙間を充填することができる。
Further, in the injection process of the
さらに、本実施形態1の溶融樹脂13の注入工程において、溶融したはんだ粉を含有した溶融樹脂13を空間部6に注入したが、はんだ粉が溶融していない状態で溶融樹脂13を注入してもよい。その場合には、溶融樹脂13の注入工程において、金型1をはんだ粉が溶融する温度に加熱しておくと、空間部6に注入された溶融樹脂13に含有したはんだ粉が溶融して、当該溶融はんだ粉が、回路基板10の接続端子11と半導体チップ20の電極端子21との間に自己集合することによって、接続端子11と電極端子21とを電気的に接続する接続体22が形成される。
Further, in the step of injecting the
また、溶融樹脂13の注入の仕方については、半導体チップ20の回路基板10への搭載の仕方によって、半導体チップ20を配設する金型1の形態を変えることができる。
As for the method of injecting the
図4及び図5は、溶融樹脂13の注入の仕方の一例を示した図である。図4は、一つの金型1に複数の半導体チップ20(図4では4つ半導体チップを示す)を配設した例を示す。この例では、溶融樹脂13は、金型1の一端に設けられた複数の注入口3a、3b、3cから注入され、金型1の他端に設けられた複数の排出口4a、4b、4cから排出される。なお、金型1の空間部(不図示)を、溶融樹脂13ができるだけ均一に流動するようにするために、注入口及び排出口の位置又は個数は適宜決められる。
4 and 5 are diagrams showing an example of how the
図5は、一つに半導体チップ20を配設した複数の金型1(図5では4つの金型を示す)を回路基板10上に配置した例を示す。図5に示すように、複数の金型1を配置した中央に、溶融樹脂13を投入する一つのポット8が配し、このポット8から各金型1の注入口3a、3b、3c、3dに、それぞれランナ7a、7b、7c、7dが連結されている。そして、溶融樹脂13は、ポット8に投入されて、各ランナを経由して、金型1の各注入口から金型内部の空間部に注入される。
FIG. 5 shows an example in which a plurality of molds 1 (four molds are shown in FIG. 5) each having a
図4及び図5に示した注入方法を用いることによって、複数の半導体チップ20を、同時に回路基板10上にフリップチップ実装することができ、フリップチップ実装体の製造時間を大幅に短縮することができる。
By using the injection method shown in FIGS. 4 and 5, a plurality of
本発明の方法において、半導体チップ20は、シリコン半導体に限らず、シリコンーゲルマニウム半導体やガリウム砒素半導体等の化合物半導体にも適用することができる。特に、薄型のシリコン半導体や、機械的強度が弱いシリコンーゲルマニウム半導体や化合物半導体に対しては、半導体チップにかかる荷重の小さい本発明の方法を適用すれば、信頼性の高いフリップチップ実装体を実現することができる。
In the method of the present invention, the
また、半導体チップ20を回路基板10に直接フリップチップ実装する代わりに、半導体チップ20がインターポーザに搭載された状態で、回路基板10にフリップチップ実装する場合にも、本発明の方法を適用することができる。
The method of the present invention is also applied to a case where the
図6(a)〜(d)は、半導体チップ20を搭載するインターポーザ30を回路基板10にフリップチップ実装する例を示した工程断面図である。基本的には、図2(a)〜(d)、及び図3(a)、(b)に示した方法と同じなので、以下、簡単に、図6(a)〜(d)を参照しながら説明する。
6A to 6D are process cross-sectional views showing an example in which the
まず、図6(a)に示すように、半導体チップ20を搭載したインターポーザ30を、金型1の凹部5に配設する。なお、半導体チップ20の複数の電極端子(不図示)は、インターポーザ30の表面に形成された複数の電極31にそれぞれ電気的に接続されている。図6(a)では、半導体チップ20が凹部5に埋設されるように配設されているが、インターポーザ30の一部も凹部5に埋設されるように配設されても構わない。インターポーザ30は、金型1に設けられた真空引口2で半導体チップ20の裏面を真空吸着して固定される。
First, as shown in FIG. 6A, the
そして、図6(b)に示すように、複数の接続端子11を有する回路基板10上に、インターポーザ30が配設された金型1を配置した後、図6(c)に示すように、溶融したはんだ粉を含有した溶融樹脂13を、金型1に設けられた注入口3から、空間部6に注入する。この溶融樹脂13の注入工程において、溶融樹脂13に含有された溶融はんだ粉(不図示)が、回路基板10の接続端子11とインターポーザ30の電極31との間に自己集合することによって、接続端子11と電極31とを電気的に接続する接続体22が形成される。接続体22が形成された後、空間部6に充填された溶融樹脂13を硬化させることによって、インターポーザ30を回路基板10に固着させる。最後に、図6(d)に示すように、金型1を外すことによって、半導体チップ20が搭載されたインターポーザ30が回路基板10にフリップチップ実装された実装体が完成する。
And after arrange | positioning the metal mold | die 1 by which the
(実施形態2)
実施形態1で説明したフリップチップ実装方法は、溶融はんだ粉を回路基板10と半導体チップ20の端子間に自己集合させて接続体22を形成した後、引き続き溶融樹脂13を硬化させて、半導体チップ20を回路基板10に固定することによって、端子間の電気的接続と固定を同時に行なうというものである。
(Embodiment 2)
In the flip-chip mounting method described in the first embodiment, the molten solder powder is self-assembled between the terminals of the
この場合、溶融樹脂13は、溶融したはんだ粉が浮遊する“海”の役目を持つと共に、半導体チップ20を回路基板10に固定させる、いわゆるアンダーフィルの役目も併せ持つことが要求される。しかしながら、この2つの役目は、全く異なる作用効果に基づくものであるため、両方の役目を満足する最適な材料の選択肢は非常に少ない。
In this case, the
一方、接続端子数が5,000を超えるような次世代LSIを回路基板にフリップチップ実装するような場合には、電気的接続に対する信頼性の確保は難しくなり、端子間の抵抗特性のみならず、耐圧特性を含めた厳しいスペックが要求されている。 On the other hand, when next-generation LSIs with more than 5,000 connection terminals are flip-chip mounted on a circuit board, it becomes difficult to ensure reliability for electrical connection, not only resistance characteristics between terminals. Strict specifications including pressure resistance characteristics are required.
そこで、実施形態1に示した方法を改変し、より信頼性の高いフリップチップ実装体を実現することが可能なフリップチップ実装方法について、図7(a)〜(d)、及び図8(a)〜(c)を参照しながら、以下説明をする。この方法は、“海”の役目を持つ材料と、アンダーフィルの役目を持つ材料を、それぞれ別個に最適な材料を選択して、半導体チップの回路基板への電気的接続と固定を図ろうとするものである。 7 (a) to 7 (d) and FIG. 8 (a) regarding a flip chip mounting method capable of realizing a flip chip mounting body with higher reliability by modifying the method shown in the first embodiment. ) To (c) will be described below. In this method, the material having the role of “sea” and the material having the role of underfill are selected separately from each other so as to electrically connect and fix the semiconductor chip to the circuit board. Is.
まず、図7(a)に示すように、複数の電極端子21を有する半導体チップ20を、金型1の凹部5に配設する。凹部5は、半導体チップ20とほぼ同等の大きさに形成されており、凹部5に配設された半導体チップ20は、金型1に設けられた真空引口2で真空吸着されて固定される。
First, as shown in FIG. 7A, a
次に、図7(b)に示すように、複数の接続端子11を有する回路基板10上に、半導体チップ20が配設された金型1を配置する。配置に際しては、半導体チップ20の各電極端子21と回路基板10の各接続端子11が、互いに対向するように位置合わせがなされている。なお、回路基板10は、載台(不図示)に載置することによって、または、金型に設けられた凹部(不図示)に収納することによって、その位置を固定することができる。
Next, as illustrated in FIG. 7B, the
図7(c)は、半導体チップ20が配設された金型1が、回路基板10上に配置された状態を示した図である。図7(c)に示すように、回路基板10と半導体チップ20が配設された金型1との間に空間部6が形成されている。また、回路基板10の接続端子11と半導体チップ20の電極端子21とは、一定の間隔を有するように配置されている。
FIG. 7C is a view showing a state where the
次に、図7(d)に示すように、溶融したはんだ粉を含有した第1の溶融樹脂40を、金型1に設けられた注入口3から、空間部6に注入する。なお、空間部6に充填された第1の溶融樹脂40は、空間部6を流動しながら、注入口3と反対側の位置に設けられた排出口4から排出される。この第1の溶融樹脂40の第1の注入工程において、溶融樹脂13に含有された溶融はんだ粉(不図示)が、回路基板10の接続端子11と半導体チップ20の電極端子21との間に自己集合することによって、接続端子11と電極端子21とを電気的に接続する接続体22が形成される。ここで、空間部6に充填された第1の溶融樹脂40は、空間部6を流動しながら外部に排出されるので、溶融はんだ粉は、あたかも空間部6に充填された第1の溶融樹脂40内を強制的に移動させられる。その結果、半導体チップ20の全領域に亘って、溶融はんだ粉同士の結合が均一に進行し、バラツキのない均一な接続体22を形成することができる。
Next, as shown in FIG. 7 (d), a first
接続体22が形成された後、図8(a)に示すように、空間部6に充填された第1の溶融樹脂40を空間部6から排出する。第1の溶融樹脂40の排出は、例えば、金型1に設けられた注入口3からガスを注入し、注入したガスの押圧を利用することによって実行することができる。なお、第1の溶融樹脂40を排出する際、ガスの押圧により接続体22の形状等が崩れないようにするために、金型1の温度を下げて、接続体22を硬化させておくことが好ましい。
After the
次に、図8(b)に示すように、第1の溶融樹脂40を空間部6から排出した後、溶融はんだ粉を含有しない第2の溶融樹脂41を、金型1に設けられた注入口3から、空間部6に注入する。この第2の溶融樹脂41の第2の注入工程において、空間部6は、第2の溶融樹脂41でもって再び充填される。そして、空間部6に充填された第2の溶融樹脂41を硬化させることによって、半導体チップ20を回路基板10に固着させる。ここで、第2の溶融樹脂41の硬化は、例えば、第2の溶融樹脂41が熱硬化性樹脂であれば、金型1を第2の溶融樹脂41が硬化する温度以上に加熱することによって行なうことができる。
Next, as shown in FIG. 8 (b), after discharging the first
最後に、図8(c)に示すように、金型1を外すことによって、半導体チップ20が回路基板10にフリップチップ実装された実装体が完成する。
Finally, as shown in FIG. 8C, by removing the
ここで、第1の溶融樹脂40の排出工程は、ガスを空間部6に注入することによって実行されたが、第2の溶融樹脂41の第2の注入工程において、第1の溶融樹脂40を、第2の溶融樹脂41で押し出すことによっても実行してもよい。この場合は、ガスの注入工程が不要となり、工程が簡略化できる。
Here, the discharge process of the first
本実施形態2の方法によれば、回路基板10の接続端子11と半導体チップ20の電極端子21を接続する接続体22の形成工程で用いる第1の溶融樹脂40と、半導体チップ20を回路基板10に固着させる工程で用いる第2の溶融樹脂41の材料を変えることにより、より信頼性の高いフリップチップ実装体を実現することができる。
According to the method of the second embodiment, the first
すなわち、本発明の方法は、接続体22を形成する工程においては、溶融するはんだ粉にとって“海”の役目を果たす最適な材料、半導体チップ20を回路基板10に固着させる工程においては、アンダーフィルの役目を果たす最適な材料を、それぞれ選択することを可能とする。これにより、より信頼性の高いフリップチップ実装体を実現することができる。
That is, according to the method of the present invention, in the step of forming the
例えば、第1の溶融樹脂41を、溶融はんだ粉の移動に適した粘度を有する樹脂、第2の溶融樹脂42を、回路基板10と半導体チップ20の熱膨張差を緩和する無機フィラーが添加された樹脂を、それぞれ選択することにより、半導体チップ20の回路基板10への電気的接続及び機械的固着をより確実に行なうことができる。
For example, the first
なお、かかる観点に鑑みれば、第1の溶融樹脂41は、硬化性を有する必要はないので、実施形態1で挙げた熱硬化性樹脂や熱可塑性樹脂等の樹脂材料に限らず、適度な粘度を有する材料(粘性体)であれば、本発明の目的を達成することができる。
In view of such a viewpoint, the first
樹脂以外の材料としては、はんだ粉が溶融する温度では沸騰しない高沸点溶剤またはオイルなどが、溶融したはんだ粉を含有する粘性体として使用することができる。例えば、高沸点溶剤としては、ブチルカルビトール、ブチルカルビトールアセテート等、オイルとしては、シリコーンオイルなどが利用できる。これら粘性体の粘度については特に制限はないが、溶融したはんだ粉が移動しやすく、かつ、半導体チップ20と回路基板10との微小な隙間に注入しやすい粘度として、10Pa・s以下の粘度が好ましい。
As a material other than the resin, a high boiling point solvent or oil that does not boil at a temperature at which the solder powder melts can be used as a viscous material containing the melted solder powder. For example, butyl carbitol, butyl carbitol acetate or the like can be used as the high boiling point solvent, and silicone oil or the like can be used as the oil. The viscosity of these viscous bodies is not particularly limited, but the viscosity of 10 Pa · s or less is a viscosity that allows the molten solder powder to easily move and be easily injected into a minute gap between the
また、本実施形態2の方法によれば、第1の溶融樹脂40の第1の注入工程において、接続体22を形成した際、溶融したはんだ粉が端子間に自己集合せず、第1の溶融樹脂40中にわずかに残留したとしても、かかるはんだ粉が残留した第1の溶融樹脂40は、接続体22を形成した後、空間部6から排出されるので、接続体間のリークや、絶縁耐圧劣化という問題の発生を回避することができる。
Further, according to the method of the second embodiment, when the
(実施形態3)
本発明に係るフリップチップ実装方法の特徴の一つとして、接続体22やアンダーフィル41を形成する際に、金型1を利用した点がある。本願発明者は、この金型1の利用に着目して、接続体22間の絶縁耐圧を向上させるアンダーフィルの形成方法を想到した。以下、図9(a)〜(d)、図10、及び図11を参照しながら説明をする。
(Embodiment 3)
One of the features of the flip chip mounting method according to the present invention is that the
図9(a)は、実施形態2において、溶融したはんだ粉を含有する第1の溶融樹脂40を空間部6に注入し、端子間に接続体22を形成した後、第1の溶融樹脂40を空間部6から排出した状態を示した図である。
FIG. 9A shows the first
この状態で、図9(b)に示すように、金型1に設けられた注入口3から、溶融した第1の絶縁性樹脂50を空間部6に注入する。ここで、第1の絶縁性樹脂50としては、低弾性率の熱硬化性樹脂、例えば、エポキシ樹脂と可とう性エポキシ樹脂の混合物を用いる。この第1の絶縁性樹脂50は、低弾性率を特徴とするので、一般にアンダーフィル材として用いられる樹脂に含有する無機フィラーは含まれていない。
In this state, as shown in FIG. 9B, the molten first insulating
なお、空間部6に注入される第1の絶縁性樹脂50は、必ずしも空間部6を充填する必要はなく、金型1に設けられた注入口3から注入された第1の絶縁性樹脂50が、空間部6内を流動して排出口4から排出される際、接続体22の側面に接触するように供給されればよい。
Note that the first insulating
図10は、溶融した第1の絶縁性樹脂50を空間部6に注入した後の、半導体チップ20の電極端子21と回路基板10の接続端子11間の接続体22の構成を示す断面図である。図10に示すように、接続体22の側面に、第1の絶縁性樹脂50が被覆された格好になっている。これは、第1の絶縁性樹脂50が、表面張力により、接続体22の側面に被覆されていると考えられる。なお、接続体22の側面以外の半導体チップ20や回路基板10の表面にも、第1の絶縁性樹脂50が被覆されていてもよい。
FIG. 10 is a cross-sectional view illustrating a configuration of the
次に、図9(c)に示すように、金型1に設けられた注入口3から、溶融した第2の絶縁性樹脂51を空間部6に注入する。ここで、第2の絶縁性樹脂51は、実施形態2における第2の溶融樹脂(アンダーフィル材)に相当するもので、例えば、無機フィラーを含有する樹脂等である。
Next, as shown in FIG. 9C, the melted second insulating
図11は、溶融した第2の絶縁性樹脂51を空間部6に注入した後の、半導体チップ20の電極端子21と回路基板10の接続端子11間の接続体22の構成を示す断面図である。図11に示すように、第2の絶縁性樹脂51は、第1の絶縁性樹脂50を覆うように、空間部6に充填されている。
FIG. 11 is a cross-sectional view showing the configuration of the
なお、第2の絶縁性樹脂51を注入する際、接続体22の側面を被覆する第1の絶縁性樹脂が外れないように、第1の絶縁性樹脂50を注入した後、第1の絶縁性樹脂50を仮硬化させておくことが好ましい。仮硬化は、例えば、金型1を加熱することによって行なうことができる。
In addition, after inject | pouring the 1st insulating
一般に、アンダーフィル材は、無機フィラーなどを添加することによって、半導体チップ20と回路基板10の熱膨張係数をマッチングさせるとともに、弾性率や硬化収縮を大きくすることで、半導体チップ20の電極端子21と回路基板10の接続端子11の接着性を確保している。しかしながら、高弾性かつ高圧縮性であるが故に、温度サイクルが加わると、半導体チップ20の電極端子21または回路基板10の接続端子11に応力が集中し、信頼性の劣化につながる。
In general, the underfill material is added with an inorganic filler or the like to match the thermal expansion coefficients of the
本実施形態3の方法によれば、接続体22は、低弾性率の第1の絶縁性樹脂50を介して、第2の絶縁性樹脂51(いわゆるアンダーフィル材)によって絶縁されているので、第2の絶縁性樹脂51による応力を、低弾性率の第1の絶縁性樹脂51によって緩和させることができる。これにより、接続体22間の絶縁耐圧の低下を防ぐことが可能となり、温度サイクルが加わっても、応力緩和が図られ、信頼性の劣化も生じない。
According to the method of the third embodiment, the
(実施形態4)
本発明におけるフリップチップ実装方法は、バンプ形成方法にも適用することができる。以下、図12(a)〜(d)を参照しながら、本実施形態4におけるバンプ形成方法について説明する。
(Embodiment 4)
The flip chip mounting method in the present invention can also be applied to a bump forming method. Hereinafter, the bump forming method according to the fourth embodiment will be described with reference to FIGS.
まず、図12(a)に示すように、複数の電極11を有する基板10上に、凹部5を有する金型1を配設する。基板10上に配設された金型1は、基板10との間に空間部6を形成する(図12(b))。そして、図12(c)に示すように、金型1に設けられた注入口3から、溶融したはんだ粉を含有した溶融樹脂40を空間部6に注入する。このとき、空間部6に充填された溶融樹脂40は、空間部6を流動しながら、注入口3と反対側の位置に設けられた排出口4から排出される。この溶融樹脂40の注入工程において、溶融はんだ粉は、基板10の電極11上に自己集合することによって、電極11上にバンプ60が形成される。最後に、金型1を外すことによって、電極11上にバンプが形成された基板10が完成する。
First, as shown in FIG. 12A, a
本実施形態4の方法によれば、溶融はんだ粉を含有する溶融樹脂40を、基板10と金型1で形成される空間部6に注入することによって、溶融はんだ粉の空間部6に充填された溶融樹脂40中の移動が促進され、溶融はんだ粉同士の結合が均一に進行することになる。その結果、均一に成長した溶融はんだ粉が、濡れ性の高い基板10の電極11上に自己集合することによって、電極11上に均一なバンプ60を形成することができる。
According to the method of the fourth embodiment, the
なお、金型1の凹部5は、所望のバンプ高さに対応した深さに形成されているが、凹部5にスペーサを埋設することによって、バンプ高さを調節することができる。
The
なお、溶融樹脂40は、実施形態2と同様に、熱硬化性樹脂や熱可塑性樹脂等の樹脂材料に限らず、適度な粘度を有する材料(粘性体)であれば、本発明の目的を達成することができる。また、基板10としては、回路基板、半導体ウエハ、半導体チップ等が適用できる。
Note that the
(実施形態5)
図13及び図14(a)、(b)は、本発明に係るフリップチップ実装方法を実行するフルップチップ実装装置70を示した図である。
(Embodiment 5)
FIGS. 13, 14 (a), and 14 (b) are views showing a full-
図13に示したフリップチップ実装装置70は、回路基板を載置するテーブル9と、半導体チップを配設する金型1とを備え、金型1は、半導体チップを配設する凹部5と、半導体チップを真空吸着する真空引口2と、少なくとも一つ以上の注入口3及び排出口4を有している。なお、金型1又はテーブル9は、ホットプレートによって加熱できるようになっている。
A flip
図14(a)、(b)は、フリップチップ実装装置70を用いて、本発明に係るフリップチップ実装方法を実行した例を示した図である。
FIGS. 14A and 14B are views showing an example in which the flip chip mounting method according to the present invention is executed using the flip
図14(a)に示すように、複数の電極端子21を有する半導体チップ20は、真空引口2で真空吸着されて、金型1の凹部5に配設される。一方、複数の接続端子11を有する回路基板10は、テーブル9に載置される。そして、半導体チップ20の電極端子21と、回路基板10の接続端子11との位置合わせを行なった後、金型1を回路基板10が載置されたテーブル9上に配置する。このとき、回路基板10と金型凹部5と間に空間部が形成される。
As shown in FIG. 14A, the
次に、図14(b)に示すように、溶融はんだ粉を含有する粘性体13を、金型1に設けられた注入口3から空間部に注入することによって、回路基板10の接続端子11と半導体チップ20の電極端子21間に接続体22を形成する。なお、接続体22は、溶融はんだ粉が、回路基板10の接続端子11と半導体チップ20の電極端子21との間に自己集合することによって形成される。また、空間部に注入された粘性体13は、空間部を流動しながら、金型1の排出口4から排出される。
Next, as shown in FIG. 14 (b), the
粘性体13として、硬化性のある溶融樹脂を用いた場合には、接続体22を形成した後、溶融樹脂を硬化させることによって、半導体チップ20を回路基板10に固着させることができる。また、粘性体13として、硬化性のない高沸点溶剤またはオイル等を用いた場合には、接続体22を形成した後、粘性体13を空間部から排出し、再度、溶融樹脂を空間部に注入し、然る後、溶融樹脂を硬化させることによって、半導体チップ20を回路基板10に固着させることができる。
When a curable molten resin is used as the
以上、本発明を好適な実施形態により説明してきたが、こうした記述は限定事項ではなく、勿論、種々の改変が可能である。例えば、はんだ粉は、Sn−Ag系はんだを用いたが、他のはんだ、例えば、Sn−Zn系、Sn−Bi系はんだ等のPbフリーはんだであってもよい。 As mentioned above, although this invention was demonstrated by suitable embodiment, such description is not a limitation matter and of course various modifications are possible. For example, Sn—Ag solder is used as the solder powder, but other solders such as Pb-free solder such as Sn—Zn and Sn—Bi solders may be used.
本発明によれば、次世代LSIのフリップチップ実装に適用可能な、生産性及び信頼性の高いフリップチップ実装方法及びフリップチップ実装体を提供することができる。 ADVANTAGE OF THE INVENTION According to this invention, the flip chip mounting method and flip chip mounting body which can be applied to the flip chip mounting of next generation LSI and have high productivity and reliability can be provided.
1 金型
2 真空引口
3 注入口
4 排出口
5 金型凹部
6 空間部
7 ランナ
8 ポット
9 テーブル
10 基板、回路基板
11 接続端子
12 対流添加剤
13 溶融樹脂、粘性体
20 半導体チップ
21 電極端子
22 接続体
30 インターポーザ
31 電極
40 第1の溶融樹脂
42 第2の溶融樹脂
50 第1の絶縁性樹脂
51 第2の絶縁性樹脂
60 バンプ
70 フリップチップ実装装置
DESCRIPTION OF
Claims (30)
前記半導体チップを、金型の凹部に配設する配設工程と、
前記回路基板上に、前記半導体チップが配設された金型を配置する配置工程と、
前記回路基板と前記金型で形成される空間部に、溶融したはんだ粉を含有した溶融樹脂を注入する注入工程と、
前記空間部に充填された前記溶融樹脂を硬化させる硬化工程とを含み、
前記溶融樹脂の注入工程において、前記溶融はんだ粉が、前記回路基板の接続端子と前記半導体チップの電極端子との間に自己集合することによって、前記接続端子と前記電極端子とを電気的に接続する接続体が形成される
ことを特徴とするフリップチップ実装方法。 In a flip chip mounting method in which a semiconductor chip having a plurality of electrode terminals is disposed opposite to a circuit board having a plurality of connection terminals, and the connection terminals of the circuit board and the electrode terminals of the semiconductor chip are electrically connected. ,
A disposing step of disposing the semiconductor chip in the recess of the mold;
An arrangement step of arranging a mold on which the semiconductor chip is arranged on the circuit board;
An injection step of injecting molten resin containing molten solder powder into the space formed by the circuit board and the mold;
A curing step of curing the molten resin filled in the space,
In the molten resin injection step, the molten solder powder is self-assembled between the connection terminal of the circuit board and the electrode terminal of the semiconductor chip, thereby electrically connecting the connection terminal and the electrode terminal. A flip-chip mounting method characterized in that a connecting body is formed.
前記溶融樹脂の注入工程において、前記溶融はんだ粉が、前記回路基板の接続端子と前記インターポーザの電極との間に自己集合することによって、前記接続端子と前記突起電極とが電気的に接続されることを特徴とする、請求項1に記載のフリップチップ実装方法。 The semiconductor chip is mounted on an interposer having a plurality of electrodes,
In the molten resin injection step, the molten solder powder self-assembles between the connection terminal of the circuit board and the electrode of the interposer, so that the connection terminal and the protruding electrode are electrically connected. The flip-chip mounting method according to claim 1, wherein:
前記半導体チップを、金型の凹部に配設する配設工程と、
前記回路基板上に、前記半導体チップが配設された金型を配置する配置工程と、
前記回路基板と前記金型で形成される空間部に、溶融したはんだ粉を含有した第1の溶融樹脂を注入する第1の注入工程と、
前記空間部に充填された第1の溶融樹脂を前記空間部から排出する排出工程と、
前記第1の溶融樹脂を前記空間部から排出した後、該空間部に、溶融はんだ粉を含有しない第2の溶融樹脂を注入する第2の注入工程と、
前記空間部に充填された前記第2の溶融樹脂を硬化させる硬化工程とを含み、
前記第1の溶融樹脂の第1の注入工程において、前記溶融はんだ粉が、前記回路基板の接続端子と前記半導体チップの電極端子との間に自己集合することによって、前記接続端子と前記電極端子とを電気的に接続する接続体が形成され、
前記第1の溶融樹脂の排出工程は、前記第1の溶融樹脂の第1の注入工程において、前記接続体が形成された後に行なわれる
ことを特徴とするフリップチップ実装方法。 In a flip chip mounting method in which a semiconductor chip having a plurality of electrode terminals is disposed opposite to a circuit board having a plurality of connection terminals, and the connection terminals of the circuit board and the electrode terminals of the semiconductor chip are electrically connected. ,
A disposing step of disposing the semiconductor chip in the recess of the mold;
An arrangement step of arranging a mold on which the semiconductor chip is arranged on the circuit board;
A first injection step of injecting a first molten resin containing molten solder powder into the space formed by the circuit board and the mold;
A discharging step of discharging the first molten resin filled in the space portion from the space portion;
A second injecting step of injecting a second molten resin containing no molten solder powder into the space after discharging the first molten resin from the space;
A curing step of curing the second molten resin filled in the space,
In the first injection step of the first molten resin, the molten solder powder self-assembles between the connection terminal of the circuit board and the electrode terminal of the semiconductor chip, whereby the connection terminal and the electrode terminal A connection body is formed to electrically connect the
The flip-chip mounting method, wherein the discharging process of the first molten resin is performed after the connection body is formed in the first injection process of the first molten resin.
前記半導体チップを、金型の凹部に配設する配設工程と、
前記回路基板上に、前記半導体チップが配設された金型を配置する配置工程と、
前記回路基板と前記金型で形成される空間部に、はんだ粉を含有した溶融樹脂を注入する注入工程と、
前記空間部に充填された溶融樹脂を硬化させる硬化工程とを含み、
前記溶融樹脂の注入工程において、前記金型を加熱することによって、前記溶融樹脂に含有した前記はんだ粉が溶融するとともに、該溶融はんだ粉が、前記回路基板の接続端子と前記半導体チップの電極端子との間に自己集合することによって、前記接続端子と前記電極端子とを電気的に接続する接続体が形成される
ことを特徴とするフリップチップ実装方法。 In a flip chip mounting method in which a semiconductor chip having a plurality of electrode terminals is disposed opposite to a circuit board having a plurality of connection terminals, and the connection terminals of the circuit board and the electrode terminals of the semiconductor chip are electrically connected. ,
A disposing step of disposing the semiconductor chip in the recess of the mold;
An arrangement step of arranging a mold on which the semiconductor chip is arranged on the circuit board;
An injection step of injecting a molten resin containing solder powder into the space formed by the circuit board and the mold;
A curing step of curing the molten resin filled in the space part,
In the molten resin injection step, the solder powder contained in the molten resin is melted by heating the mold, and the molten solder powder is connected to the connection terminals of the circuit board and the electrode terminals of the semiconductor chip. A connection body that electrically connects the connection terminal and the electrode terminal is formed by self-assembly between the connection terminal and the flip-chip mounting method.
前記第1の工程において、前記接続体の側面が前記第1の絶縁性樹脂により被覆され、
前記第2の工程において、前記接続体の側面を被覆する前記第1の絶縁性樹脂を覆って、前記第2の絶縁性樹脂が前記空間部に充填され、
前記第2の溶融樹脂の硬化工程は、前記第1の絶縁性樹脂及び前記第2の絶縁性樹脂を硬化される工程からなることを特徴とする請求項9に記載のフリップチップ実装方法。 The second injection step of the second molten resin includes a first step of injecting a first insulating resin into the space portion and a second step of injecting a second insulating resin into the space portion. And consist of
In the first step, a side surface of the connection body is covered with the first insulating resin,
In the second step, the space is filled with the second insulating resin, covering the first insulating resin covering the side surface of the connection body,
10. The flip chip mounting method according to claim 9, wherein the curing step of the second molten resin comprises a step of curing the first insulating resin and the second insulating resin.
前記基板上に、所望のバンプ高さに対応した凹部を有する金型を配置する配置工程と、
前記基板と前記金型の凹部で形成される空間部に、溶融したはんだ粉を含有した溶融樹脂を注入する注入工程とを含み、
前記溶融樹脂の注入工程において、前記溶融はんだ粉は、前記基板の電極上に自己集合することによって、前記電極上にバンプを形成することを特徴とするバンプ形成方法。 In the bump formation method of the substrate having a plurality of electrodes,
An arrangement step of arranging a mold having a recess corresponding to a desired bump height on the substrate;
An injection step of injecting a molten resin containing molten solder powder into the space formed by the substrate and the concave portion of the mold,
In the molten resin injection step, the molten solder powder self-assembles on the electrode of the substrate to form a bump on the electrode.
前記半導体チップを、金型の凹部に配設する配設工程と、
前記回路基板上に、前記半導体チップが配設された金型を配置する配置工程と、
前記回路基板と前記金型で形成される空間部に、溶融したはんだ粉を含有した粘性体を注入する第1の注入工程と、
前記空間部に充填された粘性体を前記空間部から排出する排出工程と、
前記粘性体を前記空間部から排出した後、該空間部に、溶融樹脂を注入する第2の注入工程と、
前記空間部に充填された前記溶融樹脂を硬化させる硬化工程とを含み、
前記粘性体の第1の注入工程において、前記溶融はんだ粉が、前記回路基板の接続端子と前記半導体チップの電極端子との間に自己集合することによって、前記接続端子と前記電極端子とを電気的に接続する接続体が形成され、
前記粘性体の排出工程は、前記粘性体の第1の注入工程において、前記接続体が形成された後に行なわれる
ことを特徴とするフリップチップ実装方法。 In a flip chip mounting method in which a semiconductor chip having a plurality of electrode terminals is disposed opposite to a circuit board having a plurality of connection terminals, and the connection terminals of the circuit board and the electrode terminals of the semiconductor chip are electrically connected. ,
A disposing step of disposing the semiconductor chip in the recess of the mold;
An arrangement step of arranging a mold on which the semiconductor chip is arranged on the circuit board;
A first injection step of injecting a viscous material containing molten solder powder into a space formed by the circuit board and the mold;
A discharge step of discharging the viscous material filled in the space portion from the space portion;
A second injection step of injecting molten resin into the space after discharging the viscous body from the space;
A curing step of curing the molten resin filled in the space,
In the first injection step of the viscous material, the molten solder powder self-assembles between the connection terminal of the circuit board and the electrode terminal of the semiconductor chip, thereby electrically connecting the connection terminal and the electrode terminal. Connecting body is formed,
The step of discharging the viscous body is performed after the connection body is formed in the first injection step of the viscous body.
前記基板上に、凹部を有する金型を配設する配設工程と、
前記基板と前記金型で形成される空間部に、溶融したはんだ粉を含有した粘性体を注入する注入工程とを含み、
前記粘性体の注入工程において、前記溶融はんだ粉は、前記基板の電極上に自己集合することによって、前記電極上にバンプを形成することを特徴とするバンプ形成方法。 In the bump formation method of the substrate having a plurality of electrodes,
A disposing step of disposing a mold having a recess on the substrate;
An injection step of injecting a viscous material containing molten solder powder into the space formed by the substrate and the mold,
In the step of injecting the viscous material, the molten solder powder self-assembles on the electrode of the substrate to form a bump on the electrode.
前記回路基板を載置するテーブルと、
前記半導体チップを配設する金型とを備え、
前記金型は、前記半導体チップを配設する凹部と、前記半導体チップを真空吸着する真空引口と、少なくとも一つ以上の注入口及び排出口とを有し、
前記金型を前記テーブル上に配置した際、前記回路基板と前記金型凹部とで空間部が形成され、
溶融はんだ粉を含有する粘性体を、前記金型の注入口から前記空間部に注入することによって、前記回路基板の接続端子と前記半導体チップの電極端子間に接続体を形成することによってフリップチップ実装が行なわれるフリップチップ実装装置。 A flip chip mounting apparatus for flip chip mounting a semiconductor chip on a circuit board,
A table on which the circuit board is placed;
A mold for disposing the semiconductor chip,
The mold has a recess in which the semiconductor chip is disposed, a vacuum inlet for vacuum-sucking the semiconductor chip, and at least one inlet and outlet.
When the mold is placed on the table, a space is formed by the circuit board and the mold recess,
Flip chip by forming a connection body between the connection terminal of the circuit board and the electrode terminal of the semiconductor chip by injecting a viscous material containing molten solder powder into the space from the injection port of the mold Flip chip mounting device for mounting.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004338425A JP4543899B2 (en) | 2004-11-24 | 2004-11-24 | Flip chip mounting method and flip chip mounting apparatus |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004338425A JP4543899B2 (en) | 2004-11-24 | 2004-11-24 | Flip chip mounting method and flip chip mounting apparatus |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006147968A true JP2006147968A (en) | 2006-06-08 |
JP4543899B2 JP4543899B2 (en) | 2010-09-15 |
Family
ID=36627280
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004338425A Expired - Fee Related JP4543899B2 (en) | 2004-11-24 | 2004-11-24 | Flip chip mounting method and flip chip mounting apparatus |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4543899B2 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111261053B (en) * | 2020-01-20 | 2023-10-13 | 京东方科技集团股份有限公司 | Micro light-emitting diode display panel, manufacturing method thereof and display device |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02251145A (en) * | 1989-03-24 | 1990-10-08 | Citizen Watch Co Ltd | Formation of bump electrode |
JPH06125169A (en) * | 1992-10-13 | 1994-05-06 | Fujitsu Ltd | Pre-soldering method |
JPH11186334A (en) * | 1997-12-25 | 1999-07-09 | Toshiba Corp | Semiconductor mounting apparatus, manufacture thereof and anisotropically conductive material |
JP2002026070A (en) * | 2000-07-04 | 2002-01-25 | Toshiba Corp | Semiconductor device and its manufacturing method |
WO2004070827A1 (en) * | 2003-02-05 | 2004-08-19 | Senju Metal Industry Co., Ltd. | Method for interconnecting terminals and method for mounting semiconductor device |
JP2004260131A (en) * | 2003-02-05 | 2004-09-16 | Japan Science & Technology Agency | Connection method between terminals, and packaging method of semiconductor device |
WO2006030674A1 (en) * | 2004-09-15 | 2006-03-23 | Matsushita Electric Industrial Co., Ltd. | Flip chip mounting method and flip chip mounting element |
-
2004
- 2004-11-24 JP JP2004338425A patent/JP4543899B2/en not_active Expired - Fee Related
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02251145A (en) * | 1989-03-24 | 1990-10-08 | Citizen Watch Co Ltd | Formation of bump electrode |
JPH06125169A (en) * | 1992-10-13 | 1994-05-06 | Fujitsu Ltd | Pre-soldering method |
JPH11186334A (en) * | 1997-12-25 | 1999-07-09 | Toshiba Corp | Semiconductor mounting apparatus, manufacture thereof and anisotropically conductive material |
JP2002026070A (en) * | 2000-07-04 | 2002-01-25 | Toshiba Corp | Semiconductor device and its manufacturing method |
WO2004070827A1 (en) * | 2003-02-05 | 2004-08-19 | Senju Metal Industry Co., Ltd. | Method for interconnecting terminals and method for mounting semiconductor device |
JP2004260131A (en) * | 2003-02-05 | 2004-09-16 | Japan Science & Technology Agency | Connection method between terminals, and packaging method of semiconductor device |
JP3769688B2 (en) * | 2003-02-05 | 2006-04-26 | 独立行政法人科学技術振興機構 | Terminal connection method and semiconductor device mounting method |
WO2006030674A1 (en) * | 2004-09-15 | 2006-03-23 | Matsushita Electric Industrial Co., Ltd. | Flip chip mounting method and flip chip mounting element |
JP3955302B2 (en) * | 2004-09-15 | 2007-08-08 | 松下電器産業株式会社 | Method of manufacturing flip chip mounting body |
Also Published As
Publication number | Publication date |
---|---|
JP4543899B2 (en) | 2010-09-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7531387B1 (en) | Flip chip mounting method and bump forming method | |
JP4402717B2 (en) | Flip chip mounting method and bump forming method using conductive particles | |
JP4084835B2 (en) | Flip chip mounting method and inter-board connection method | |
JP4477062B2 (en) | Flip chip mounting method | |
CN101156238B (en) | Methods for manufacturing protruding electrode for connecting electronic component and electronic component mounted body | |
JP4401386B2 (en) | Solder bump forming method and semiconductor element mounting method | |
US9263426B2 (en) | PoP structure with electrically insulating material between packages | |
US8117982B2 (en) | Method and apparatus for depositing coplanar microelectronic interconnectors using a compliant mold | |
US20130062764A1 (en) | Semiconductor package with improved pillar bump process and structure | |
KR20030067590A (en) | Semiconductor element and a producing method for the same, and a semiconductor device and a producing method for the same | |
WO2006098196A1 (en) | Package equipped with semiconductor chip and method for producing same | |
WO2002101812A1 (en) | Chip lead frames | |
JP4543899B2 (en) | Flip chip mounting method and flip chip mounting apparatus | |
JP4710513B2 (en) | Flip chip mounting method and inter-board connection method | |
JP5838312B2 (en) | Interposer and manufacturing method thereof | |
KR20070063119A (en) | Method for manufacturing substrate used to mount flip chip | |
JP3078781B2 (en) | Semiconductor device manufacturing method and semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070618 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20070712 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070830 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20091120 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100427 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100514 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100608 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100621 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130709 Year of fee payment: 3 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 4543899 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130709 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |