JP2006136198A - Ｄｃ／ｄｃコンバータ - Google Patents

Abstract

【課題】スイッチングトランジスタにおける消費電流の低減化、軽負荷時の電源効率の向上を図ること。
【解決手段】負荷で消費される負荷電流の軽重を検出する負荷電流検出手段（１２）と、負荷出力側出力直流電圧の目標電圧値からのずれ量を検出する誤差検出増幅手段（１１）と、誤差検出増幅信号に基づいてスイッチングトランジスタのパルス幅変調制御用の負荷制御信号を生成するコントローラ（１８）と、複数のスイッチングトランジスタ（Ｍ２，Ｍ３）の中から活性化すべきスイッチングトランジスタを負荷軽重検出信号に応じて選択して活性化したスイッチングトランジスタに負荷制御信号を供給するゲートサイズ変更手段（１６）とを有する。
【選択図】図１

Description

本発明は、電源用の半導体装置に関し、特に、電池等の外部供給電源から与えられる外部供給電圧を所定の定電圧に変換して出力する際に定電圧の出力先における重負荷状態と軽負荷状態とを判別して負荷状態に応じてスイッチングトランジスタを最適にスイッチング制御して軽負荷時の電源効率の向上を図るスイッチング型定電圧電源の一種であるＤＣ／ＤＣコンバータに関する。

従来この種のＤＣ／ＤＣコンバータとしては、例えば、特開平７−３２２６０８号公報（特許文献１）に示すようなものがある（図６参照）。

すなわち、従来のＤＣ／ＤＣコンバータ２Ａは、ＤＣモータ駆動回路等の重負荷回路１２Ａと、制御信号を発生するＩＣ回路等の軽負荷回路１５Ａとに共通の電源ライン１８Ａを介して電力を供給するものであって、重負荷及び軽負荷に対して直列あるいは並列に挿入された電源ライン１８Ａに対してスイッチング制御を行うスイッチ８Ａと、トランジスタ５Ａのスイッチングの期間を電源ライン１８Ａの負荷出力側の電圧Ｖ₀₀₁に応じてこの電圧Ｖ₀₀₁が一定になるようにパルス幅変調制御（Ｐｕｌｓｅ Ｗｉｄｔｈ Ｍｏｄｕｒａｔｉｏｎ：ＰＷＭ）を行う制御回路６Ａと、所定の周期でトランジスタ５ＡをＯＮあるいはＯＦＦさせてパルス周波数制御（Ｐｕｌｓｅ Ｆｒｅｑｕｅｎｃｙ Ｍｏｄｕｒａｔｉｏｎ：ＰＦＭ）を行う発振回路７Ａとを有していた。

この様な回路構成のＤＣ／ＤＣコンバータ２Ａにおける制御手段２０Ａ（ＭＣＵ）は、重負荷回路１２Ａに電力を供給するときには、スイッチ８Ａを介して電池１６Ａの電池電圧Ｖ_ｃｃを制御回路６Ａに供給してこの制御回路６Ａを動作させてパルス幅変調制御を実行させ、また、軽負荷回路１５Ａだけが動作するときには、電池１６Ａの電池電圧Ｖ_ｃｃから制御回路６Ａを切り離してこの制御回路６Ａの動作を停止させると同時にスイッチ８Ａを介して電池１６Ａの電池電圧Ｖ_ｃｃを発振回路７Ａに供給して発振回路７Ａを動作させてパルス周波数制御を実行させていた。

特開平７−３２２６０８号公報

しかしながら、このような従来のＤＣ／ＤＣコンバータ２Ａにおいて、負荷状態に応じてパルス幅変調制御とパルス周波数制御とを切り替えて使用していたため、軽負荷時パルス周波数制御に切り替わった際に効率は向上するものの、コンバータが供給する出力側出力直流電圧にランダムな周波数ノイズが重畳してしまうという問題点があった。

本発明は、このような従来の問題点を解決することを課題としており、第１に、パルス幅変調制御を保持した状態で、すなわち、出力側出力直流電圧にランダムな周波数ノイズが重畳していない状態で軽負荷時の電源効率の向上を図ることを目的とし、第２に、内部クロックを発生させる際に必要とされる消費電流の中で負荷出力側出力直流電圧を発生するドライバトランジスタであるスイッチングトランジスタのゲート容量をチャージあるいはディスチャージするために必要とされる電流量が最も大きいことに着目し、負荷電流が小さくなった軽負荷時にスイッチングトランジスタ（ドライバトランジスタ）のゲートサイズを小さくする制御を実行することにより、スイッチングトランジスタにおける消費電流の低減化を図り、これによって軽負荷時の電源効率の向上を図ることを目的としている。

また、同様の主旨で、負荷電流が小さくなった軽負荷時にスイッチングトランジスタ（ドライバトランジスタ）のパルス幅変調制御における周波数を低くする制御を実行することにより、スイッチングトランジスタのゲート容量をチャージあるいはディスチャージする回数の低減化を図り、これによって軽負荷時の電源効率の向上を図ることを目的としている。

上記課題を解決するため成された図４に係る本発明は、外部供給電源から与えられる外部供給電圧を所定の定電圧に変換して出力するようにスイッチングトランジスタをスイッチング制御するスイッチング型定電圧電源の一種であって、負荷出力側の出力直流電圧が低下した際にスイッチングトランジスタのＯＮ時間を長くする一方で、負荷出力側出力直流電圧が上昇した際にスイッチングトランジスタのＯＮ時間を短くするようにスイッチング周波数を一定に保持した状態でスイッチングトランジスタのデューティ率（ＯＮ時間とＯＦＦ時間の合計に対するＯＮ時間の割合）を変更して負荷出力側出力直流電圧を一定電圧に制御するパルス幅変調制御方式のＤＣ／ＤＣコンバータにおいて、前記負荷出力側出力直流電圧の供給先の負荷で消費される負荷電流の軽重を検出すると共に、当該負荷の軽重にかかる負荷軽重検出信号を生成する負荷電流検出手段（１２）と、前記負荷出力側出力直流電圧の目標電圧値からのずれ量を検出すると共に、当該上昇電圧または当該低下電圧に応じた誤差検出増幅信号を生成する誤差検出増幅手段（１１）と、前記誤差検出増幅信号に基づいて前記負荷出力側出力直流電圧が低下したと判断した際に前記スイッチングトランジスタのＯＮ時間を長くしまた前記誤差検出増幅信号に基づいて前記負荷出力側出力直流電圧が上昇したと判断した際に前記スイッチングトランジスタのＯＮ時間を短くするように、前記スイッチング周波数を一定に保持した状態で当該スイッチングトランジスタの前記デューティ率を変更するパルス幅変調制御用の負荷制御信号を生成するコントローラ（１８）と、負荷及び前記負荷制御信号ならびに前記負荷軽重検出信号に対して各々並列に接続され当該負荷制御信号に応じて当該負荷に前記負荷出力側出力直流電圧を供給する複数の前記スイッチングトランジスタと、当該複数のスイッチングトランジスタの中から活性化すべきスイッチングトランジスタを前記負荷軽重検出信号に応じて選択して当該活性化したスイッチングトランジスタに当該負荷制御信号を供給するドライバ選択部（１６２）とを備えたゲートサイズ変更手段とを有するＤＣ／ＤＣコンバータである。

上記本発明によれば、コントローラが、誤差検出増幅信号に基づいて負荷出力側出力直流電圧が低下したと判断した際にスイッチングトランジスタのＯＮ時間を長くしまた誤差検出増幅信号に基づいて負荷出力側出力直流電圧が上昇したと判断した際にスイッチングトランジスタのＯＮ時間を短くするように、スイッチング周波数を一定に保持した状態でスイッチングトランジスタのデューティ率を変更するパルス幅変調制御用の負荷制御信号を生成し、ゲートサイズ変更手段が、複数のスイッチングトランジスタの中から活性化すべきスイッチングトランジスタを負荷軽重検出信号に応じて選択して活性化したスイッチングトランジスタに負荷制御信号を供給して負荷電流が小さくなった軽負荷時のスイッチングトランジスタのゲートサイズを小さくする制御を実行することにより、内部クロックを発生させる際に必要とされる消費電流の中で負荷出力側出力直流電圧を発生するスイッチングトランジスタのゲート容量をチャージあるいはディスチャージするために必要とされる電流量を低減できるようになり、その結果、スイッチングトランジスタにおける消費電流の低減化を図り、これによって軽負荷時の電源効率の向上を図ることができるようになる。

また、図５に係る本発明は、外部供給電源から与えられる外部供給電圧を所定の定電圧に変換して出力するようにスイッチングトランジスタをスイッチング制御するスイッチング型定電圧電源の一種であって、負荷出力側の出力直流電圧が低下した際にスイッチングトランジスタのＯＮ時間を長くする一方で、負荷出力側出力直流電圧が上昇した際にスイッチングトランジスタのＯＮ時間を短くして負荷出力側出力直流電圧を一定電圧に制御するパルス幅変調制御方式のＤＣ／ＤＣコンバータにおいて、前記負荷出力側出力直流電圧の供給先の負荷で消費される負荷電流の軽重を検出すると共に、当該負荷の軽重にかかる負荷軽重検出信号を生成する負荷電流検出手段（１２）と、前記負荷軽重検出信号に基づいて前記負荷出力側出力直流電流が小さいと判断した際に前記スイッチングトランジスタのＯＮする周波数が低いパルス幅変調制御を実行するための制御パラメータにかかるＰＷＭ制御信号を生成するためのクロックを発生し、また前記負荷軽重検出信号に基づいて前記負荷出力側出力直流電流が大きいと判断した際に前記スイッチングトランジスタのＯＮする周波数が高いパルス幅変調制御を実行するための制御パラメータにかかるＰＷＭ制御信号を生成するためのクロックを発生するＰＷＭ制御周波数発生用オシレータ（１４）と、前記負荷出力側出力直流電圧の目標電圧値からのずれ量を検出すると共に、当該上昇電圧または当該低下電圧に応じた誤差検出増幅信号を生成する誤差検出増幅手段（１１）と、前記誤差検出増幅信号に基づいて前記負荷出力側出力直流電圧が低下と判断した際に前記スイッチングトランジスタのＯＮ時間を長くし、また前記誤差検出増幅信号に基づいて前記負荷出力側出力直流電圧が上昇したと判断した際に前記スイッチングトランジスタのＯＮ時間を短くするように、前記スイッチング周波数を一定に保持した状態で当該スイッチングトランジスタのデューティ率を変更するパルス幅変調制御用の負荷制御信号を前記クロックに基づいて生成するコントローラ（１８）と、前記負荷制御信号に応じて当該負荷に前記負荷出力側出力直流電圧を供給する単一のスイッチングトランジスタ（Ｍ２）とを有するＤＣ／ＤＣコンバータである。

上記図５に係る本発明によれば、ＰＷＭ制御周波数発生用オシレータが、負荷軽重検出信号に基づいて負荷出力側出力直流電流が小さいと判断した際にスイッチングトランジスタのＯＮする周波数が低いパルス幅変調制御を実行するための制御パラメータにかかるＰＷＭ制御信号を生成するためのクロックを発生し、また負荷軽重検出信号に基づいて負荷出力側出力直流電流が大きいと判断した際にスイッチングトランジスタのＯＮする周波数が高いパルス幅変調制御を実行するための制御パラメータにかかるＰＷＭ制御信号を生成するためのクロックを発生し、誤差検出増幅手段が、負荷出力側出力直流電圧の目標電圧値からのずれ量を検出すると共に、上昇電圧または低下電圧に応じた誤差検出増幅信号を生成し、コントローラが、誤差検出増幅信号とＰＷＭ制御周波数発生用オシレータに基づいて負荷出力側出力直流電圧が低下したと判断した際にスイッチングトランジスタのＯＮ時間を長くし、また誤差検出増幅信号とＰＷＭ制御周波数発生用オシレータに基づいて負荷出力側出力直流電圧が上昇したと判断した際にスイッチングトランジスタのＯＮ時間を短くするように、スイッチング周波数を一定に保持した状態でスイッチングトランジスタのＯＮ時間とＯＦＦ時間との割合であるデューティを変更するパルス幅変調制御用の負荷制御信号を生成し、単一のスイッチングトランジスタに負荷制御信号を供給して負荷電流が小さくなった軽負荷時にスイッチングトランジスタのパルス幅変調制御における周波数を低くする制御を実行することにより、内部クロックを発生させる際に必要とされる消費電流の中で負荷出力側出力直流電圧を発生するスイッチングトランジスタのゲート容量をチャージあるいはディスチャージするために必要とされる電流量を低減できるようになり、その結果、スイッチングトランジスタのゲート容量をチャージあるいはディスチャージする回数の低減化を図り、これによって軽負荷時の電源効率の向上を図ることができるようになる。

また、図１に係る本発明は、外部供給電源から与えられる外部供給電圧を所定の定電圧に変換して出力するようにスイッチングトランジスタをスイッチング制御するスイッチング型定電圧電源の一種であって、負荷出力側の出力直流電圧が低下した際にスイッチングトランジスタのＯＮ時間を長くする一方で、負荷出力側出力直流電圧が上昇した際にスイッチングトランジスタのＯＮ時間を短くして負荷出力側出力直流電圧を一定電圧に制御するパルス幅変調制御方式のＤＣ／ＤＣコンバータにおいて、前記負荷出力側出力直流電圧の供給先の負荷で消費される負荷電流の軽重を検出すると共に、当該負荷の軽重にかかる負荷軽重検出信号を生成する負荷電流検出手段（１２）と、前記負荷軽重検出信号に基づいて前記負荷出力側出力直流電流が小さいと判断した際に前記スイッチングトランジスタのＯＮする周波数が低いパルス幅変調制御を実行するための制御パラメータにかかるＰＷＭ制御信号を生成するためのクロックを発生し、また前記負荷軽重検出信号に基づいて前記負荷出力側出力直流電流が大きいと判断した際に前記スイッチングトランジスタのＯＮする周波数が高いパルス幅変調制御を実行するための制御パラメータにかかるＰＷＭ制御信号を生成するためのクロックを発生するＰＷＭ制御周波数発生用オシレータ（１４）と、前記負荷出力側出力直流電圧の目標電圧値からのずれ量を検出すると共に、当該上昇電圧または当該低下電圧に応じた誤差検出増幅信号を生成する誤差検出増幅手段（１１）と、前記誤差検出増幅信号と前記ＰＷＭ制御周波数発生用オシレータに基づいて前記負荷出力側出力直流電圧が低下したと判断した際に前記スイッチングトランジスタのＯＮ時間を長くし、また前記誤差検出増幅信号と前記ＰＷＭ制御周波数発生用オシレータに基づいて前記負荷出力側出力直流電圧が上昇したと判断した際に前記スイッチングトランジスタのＯＮ時間を短くするように、前記スイッチング周波数を一定に保持した状態で当該スイッチングトランジスタのデューティ率を変更するパルス幅変調制御用の負荷制御信号を前記クロックに基づいて生成するコントローラ（１８）と、負荷及び前記負荷制御信号ならびに前記負荷軽重検出信号に対して各々並列に接続され当該負荷制御信号に応じて当該負荷に前記負荷出力側出力直流電圧を供給する複数の前記スイッチングトランジスタ（Ｍ２，Ｍ３）と、当該複数のスイッチングトランジスタの中から活性化すべきスイッチングトランジスタを前記負荷軽重検出信号に応じて選択して当該活性化したスイッチングトランジスタに当該負荷制御信号を供給するドライバ選択部（１６２）とを備えたゲートサイズ変更手段とを有するＤＣ／ＤＣコンバータである。

上記図１に係る本発明によれば、ＰＷＭ制御周波数発生用オシレータが、負荷軽重検出信号に基づいて負荷出力側出力直流電流が小さいと判断した際にスイッチングトランジスタのＯＮする周波数が低いパルス幅変調制御を実行するための制御パラメータにかかるＰＷＭ制御信号を生成するためのクロックを発生し、また前記負荷軽重検出信号に基づいて負荷出力側出力直流電流が大きいと判断した際にスイッチングトランジスタのＯＮする周波数が高いパルス幅変調制御を実行するための制御パラメータにかかるＰＷＭ制御信号を生成するためのクロックを発生し、誤差検出増幅手段が、負荷出力側出力直流電圧の目標電圧値からのずれ量を検出すると共に、上昇電圧または低下電圧に応じた誤差検出増幅信号を生成し、コントローラが、誤差検出増幅信号とＰＷＭ制御周波数発生用オシレータに基づいて負荷出力側出力直流電圧が低下したと判断した際にスイッチングトランジスタのＯＮ時間を長くし、また誤差検出増幅信号とＰＷＭ制御周波数発生用オシレータに基づいて負荷出力側出力直流電圧が上昇したと判断した際にスイッチングトランジスタのＯＮ時間を短くするように、スイッチング周波数を一定に保持した状態でスイッチングトランジスタのデューティ率を変更するパルス幅変調制御用の負荷制御信号を生成し、ゲートサイズ変更手段が、複数のスイッチングトランジスタの中から活性化すべきスイッチングトランジスタを負荷軽重検出信号に応じて選択して活性化したスイッチングトランジスタに負荷制御信号を供給して負荷電流が小さくなった軽負荷時のスイッチングトランジスタのゲートサイズを小さくする制御、及びスイッチングトランジスタのパルス幅変調制御における周波数を低くする制御を実行することにより、内部クロックを発生させる際に必要とされる消費電流の中で負荷出力側出力直流電圧を発生するスイッチングトランジスタのゲート容量をチャージあるいはディスチャージするために必要とされる電流量を低減できるようになり、その結果、スイッチングトランジスタにおける消費電流の低減化を図り、これによって軽負荷時の電源効率の向上を図ることができるようになる。

図４に係る本発明によれば、負荷電流が小さくなった軽負荷時のスイッチングトランジスタのゲートサイズを小さくする制御を実行することにより、内部クロックを発生させる際に必要とされる消費電流の中で負荷出力側出力直流電圧を発生するスイッチングトランジスタのゲート容量をチャージあるいはディスチャージするために必要とされる電流量を低減できるようになり、その結果、スイッチングトランジスタにおける消費電流の低減化を図り、これによって軽負荷時の電源効率の向上を図ることができるようになる。

また、図５に係る本発明によれば、負荷電流が小さくなった軽負荷時にスイッチングトランジスタのパルス幅変調制御における周波数を低くする制御を実行することにより、内部クロックを発生させる際に必要とされる消費電流の中で負荷出力側出力直流電圧を発生するスイッチングトランジスタのゲート容量をチャージあるいはディスチャージするために必要とされる電流量を低減できるようになり、その結果、スイッチングトランジスタのゲート容量をチャージあるいはディスチャージする回数の低減化を図り、これによって軽負荷時の電源効率の向上を図ることができるようになる。

また、図１に係る本発明によれば、負荷電流が小さくなった軽負荷時のスイッチングトランジスタのゲートサイズを小さくする制御、及びスイッチングトランジスタのパルス幅変調制御における周波数を低くする制御を実行することにより、内部クロックを発生させる際に必要とされる消費電流の中で負荷出力側出力直流電圧を発生するスイッチングトランジスタのゲート容量をチャージあるいはディスチャージするために必要とされる電流量を低減できるようになり、その結果、スイッチングトランジスタにおける消費電流の低減化を図り、これによって軽負荷時の電源効率の向上を図ることができるようになる。

図１は、本発明のＤＣ／ＤＣコンバータ１０の一実施形態を説明するための機能ブロック図である。

図１に示すＤＣ／ＤＣコンバータ１０は、リチウムイオンバッテリー（電池）等の外部供給電源から定電圧発生用インダクタＬ（定電圧発生手段）を介して電源接続端子Ｌ_ｘから与えられる外部供給電圧Ｖ_ｓｐｌｙを、定電圧発生用インダクタＬと定電圧発生コンデンサＣと整流ダイオードＤとで構成される定電圧発生手段を用いて一定電圧の（ボルテージレギュレーションされた）出力直流電圧Ｖ_ｏｕｔとして出力するようにスイッチングトランジスタＭ_２，Ｍ_３をスイッチング制御するスイッチング型定電圧電源（ボルテージレギュレータ）の一種であり、負荷出力側の出力直流電圧Ｖ_ｏｕｔが低下した際にスイッチングトランジスタＭ_２，Ｍ_３のＯＮ時間を長くする一方で、負荷出力側出力直流電圧Ｖ_ｏｕｔが上昇した際にスイッチングトランジスタＭ_２，Ｍ_３のＯＮ時間を短くするようにスイッチングＰＷＭ制御変調周波数ｆを一定に保持した状態で、スイッチングトランジスタＭ_２，Ｍ_３のＯＮ時間（導通時間）とＯＦＦ時間（非導通時間）の合計に対するＯＮ時間の割合であるデューティ率Ｄｕｔｙ（図１参照）を変更して負荷出力側出力直流電圧Ｖ_ｏｕｔを一定電圧に制御するパルス幅変調制御（ＰＷＭ）を実行することができる。

更に加えて、図１のＤＣ／ＤＣコンバータ１０は、負荷出力側の出力直流電流Ｉ_ｏｕｔが所定値未満に低下した際にスイッチングトランジスタＭ_２，Ｍ_３のＯＮするＰＷＭ制御変調周波数ｆ（＝パルス幅変調制御の周波数）を低くする一方で、負荷出力側出力直流電流Ｉ_ｏｕｔが所定値以上に保たれている間にスイッチングトランジスタＭ_２，Ｍ_３のＯＮするＰＷＭ制御変調周波数ｆを低下させないようにパルス幅変調制御を保持した状態で負荷出力側出力直流電圧Ｖ_ｏｕｔを一定電圧に制御するパルス幅変調制御（ＰＷＭ）を実行することもできる。

このようなＤＣ／ＤＣコンバータ１０は、負荷電流検出手段１２、誤差検出増幅手段１１、コントローラ１８、ゲートサイズ変更手段１６、ＰＷＭ制御周波数発生用オシレータ１４、信号バッファー１６８を中心とするハードウェア構成となっている。

図１に示す誤差検出増幅手段１１は、エラーアンプ（ｅｒｒＡｍｐ）とも呼ばれ、負荷出力側出力直流電圧Ｖ_ｏｕｔの目標電圧値（＝ＤＣ／ＤＣコンバータ１０の定電圧値）からのずれ量を検出すると同時に、上昇電圧または低下電圧に比例した誤差検出増幅信号１１ａを発生する機能を有し、具体的には、オペアンプを用いて実現している。

具体的には、誤差検出増幅手段１１は、レファレンス抵抗素子Ｒ_ｒｅｆ１とレファレンス抵抗素子Ｒ_ｒｅｆ２とで負荷出力側出力直流電圧Ｖ_ｏｕｔを所定比率（＝Ｒ_ｒｅｆ２／（Ｒ_ｒｅｆ１＋Ｒ_ｒｅｆ２））に分圧したフィードバック（ＦＢ）電圧（＝Ｖ_ｏｕｔ・Ｒ_ｒｅｆ２／（Ｒ_ｒｅｆ１＋Ｒ_ｒｅｆ２））をオペアンプの非反転入力端子（＋）に入力し、定電圧発生手段であるツェナーダイオードＤ_ｚのツェナー電圧Ｖ_ｚを反転入力端子（−）に入力し、電圧Ｖ_ｏｕｔ・Ｒ_ｒｅｆ１／（Ｒ_ｒｅｆ１＋Ｒ_ｒｅｆ２）とツェナー電圧Ｖ_ｚとの差を、前述の目標電圧値からのずれ量（＝誤差検出増幅信号１１ａ（ｅｒｒＡｍｐ（エラーアンプ）出力））として出力している。

ＰＷＭ制御周波数発生用オシレータ１４は、ＭＯＳＦＥＴＭ_４（Ｍ_５）、論理素子ＮＯＴ、電流源、遅延コンデンサＣ_１（Ｃ_２）で構成される論理回路がカスコード接続されて成るリングオシレータを基本回路とし、負荷軽重検出信号１２ａ（図１中の検出器出力）に基づいて負荷出力側出力直流電流Ｉ_ｏｕｔが所定値未満に低下したと判断した際にスイッチングトランジスタＭ_２，Ｍ_３のＯＮ（活性化状態）するＰＷＭ制御変調周波数ｆが低い（本実施例では、例えば３０ｋＨｚ）パルス幅変調制御を実行するための制御パラメータ（具体的には、パルス幅やパルス周波数）を指定するＰＷＭ制御信号を生成するためのクロック１４ａを発生し、また負荷軽重検出信号１２ａに基づいて負荷出力側出力直流電流Ｉ_ｏｕｔが所定値以上に上昇したと判断した際にはスイッチングトランジスタＭ_２，Ｍ_３のＯＮするＰＷＭ制御変調周波数ｆが高い（本実施例では、例えば１００ｋＨｚ）パルス幅変調制御を実行するための制御パラメータを指定するＰＷＭ制御信号を生成するためのクロック１４ａを発生する機能を有している。

図１に示す負荷電流検出手段１２（図中の検出器）は、負荷出力側出力直流電圧Ｖ_ｏｕｔの供給先の負荷で消費される負荷電流の軽重を検出すると同時に、軽負荷または重負荷を識別するための負荷軽重検出信号１２ａを発生する機能を有している。

図１に示す負荷電流検出手段１２がパルス幅変調制御（ＰＷＭ）に関与する場合、具体的には、ｅｒｒＡｍｐ出力１１ａの信号レベルは、出力電流（負荷電流）Ｉ_ｏｕｔが大きくなるとデューティＤｕｔｙを広げるために低い電位にシフトしていく。このとき、ドライバ選択部１６２はスイッチングトランジスタＭ_２，Ｍ_３のゲートサイズを小さくする動作を行わない。一方、ｅｒｒＡｍｐ出力１１ａの信号レベルは、出力電流（負荷電流）Ｉ_ｏｕｔが小さくなるとデューティＤｕｔｙを狭くするために高い電位にシフトしていく。このとき、ｅｒｒＡｍｐ出力１１ａのレベルが所定レベルよりも高くなると、スイッチングトランジスタＭ_１による定電流インバータが反転動作を行い、スイッチングトランジスタＭ_３のゲートが接地電位（ＧＮＤ）に固定される。これにより、スイッチングトランジスタＭ_２のみが実際に活性化されることになり、その結果、スイッチングトランジスタＭ_２，Ｍ_３のゲート容量Ｃ_{ｇａｔｅ１}，Ｃ_{ｇａｔｅ２}をチャージしたりディスチャージするために必要とされる電流量を低減できるようになり、その結果、スイッチングトランジスタＭ_２，Ｍ_３における消費電流の低減化を図り、これによって軽負荷時であっても高い電源効率を実現することができるようになる。

ここで、電源効率は、［（出力直流電圧Ｖ_ｏｕｔ）×（出力直流電流Ｉ_ｏｕｔ）］／［（外部供給電源Ｖ_ｓｐｌｙ）×（入力電流）］×１００［％］で算出される。

また負荷電流検出手段１２がパルス幅変調制御（ＰＷＭ）に関与する場合、具体的には、出力電流（負荷電流）Ｉ_ｏｕｔが大きいとき、ｅｒｒＡｍｐ出力１１ａの信号レベルは低レベルにあるのでスイッチングトランジスタＭ_１による定電流インバータは反転しないので、ＰＷＭ制御変調周波数ｆは切り替わらない。一方、出力電流（負荷電流）Ｉ_ｏｕｔが小さいとき、ｅｒｒＡｍｐ出力１１ａの信号レベルが高い電位にシフトしていき、そのレベルが所定レベルよりも高くなると、スイッチングトランジスタＭ_１による定電流インバータが反転動作を行い、ＰＷＭ制御周波数発生用オシレータ１４のスイッチングトランジスタＭ_４，Ｍ_５がＯＦＦとなる。これにより、ＰＷＭ制御変調周波数ｆを決定している遅延コンデンサＣ_１，Ｃ_２をディスチャージする定電流値が少なくなり、その結果、ＰＷＭ制御周波数発生用オシレータ１４のＰＷＭ制御変調周波数ｆが低くなる。

これにより、内部クロックを発生させる際に必要とされる消費電流の中で負荷出力側出力直流電圧Ｖ_ｏｕｔを発生するスイッチングトランジスタＭ_２，Ｍ_３のゲート容量Ｃ_{ｇａｔｅ１}，Ｃ_{ｇａｔｅ２}をチャージしたりディスチャージするために必要とされる電流量を低減できるようになり、その結果、スイッチングトランジスタＭ_２，Ｍ_３のゲート容量Ｃ_{ｇａｔｅ１}，Ｃ_{ｇａｔｅ２}をチャージしたりディスチャージする回数を少なくし、これによって軽負荷時であっても高い電源効率を実現することができるようになる。

図２は、図１のＤＣ／ＤＣコンバータ１０におけるヒステリシス特性を有する負荷電流検出手段１２（検出器）の一実施形態を説明するための回路図である。

図２に示す負荷電流検出手段１２は、負荷出力側出力直流電圧ＶＣ_ｏｕｔの供給先の軽負荷または重負荷で消費される負荷電流の軽重を検出する際の識別レベルにヒステリシス特性を持たせた負荷軽重検出信号１２ａを発生する点に特徴を有している。

このようなヒステリシス特性は、ＭＯＳトランジスタＭ_６，Ｍ_７から構成されるカレントミラー回路において、ＭＯＳトランジスタＭ_７に流れる電流を決定するためにレファレンス電圧ｉ_refを用いてＭＯＳトランジスタＭ_８，Ｍ_１０を駆動する際に、ＭＯＳトランジスタＭ_８，Ｍ_１０を同時にＯＮする制御、ＭＯＳトランジスタＭ_９をＯＦＦしてＭＯＳトランジスタＭ_８のみＯＮする制御を切り替えることによって、負荷検知電流Ｉをヒステリシス制御することにより実現している。

図１に示すコントローラ１８は、ｅｒｒＡｍｐ出力１１ａに基づいて負荷出力側出力直流電圧Ｖ_ｏｕｔが低下したと判断した際にスイッチングトランジスタＭ_２，Ｍ_３のＯＮ時間を長くしまたｅｒｒＡｍｐ出力１１ａに基づいて負荷出力側出力直流電圧Ｖ_ｏｕｔが上昇したと判断した際にスイッチングトランジスタＭ_２，Ｍ_３のＯＮ時間を短くするように、スイッチングＰＷＭ制御変調周波数ｆを一定に保持した状態で、スイッチングトランジスタＭ_２，Ｍ_３のデューティ率Ｄｕｔｙを変更するパルス幅変調制御用の負荷制御信号１８ａを発生する機能を有している。

図１に示す信号バッファー１６８は、コントローラ１８からの負荷制御信号１８ａをバッファリングしてバッファリング信号１６８ａとして第１ドライバ１６１とドライバ選択部１６２とに供給する機能を有している。

図１に示すゲートサイズ変更手段１６は、負荷電流が小さくなった軽負荷時のスイッチングトランジスタＭ_２，Ｍ_３のゲートサイズを小さくする制御を実行する機能を実現するために、第１ドライバ１６１、第２ドライバ１６３、ドライバ選択部１６２を中心とするハードウェア構成となっている。

図１に示す第１ドライバ１６１は、ドレインが共通に電源接続端子Ｌ_ｘに接続されたソース接地のｎチャネルＭＯＳＦＥＴをスイッチングトランジスタＭ_２として有し、バッファリング信号１６８ａをスイッチングトランジスタＭ_２のゲートに出力する論理素子ＮＯＴが直列に３段接続された論理回路で構成されている。

このとき、スイッチングトランジスタＭ_２は、負荷制御信号１８ａに応じて負荷に負荷出力側出力直流電圧Ｖ_ｏｕｔを供給する機能を有している。

図１に示すドライバ選択部１６２は、負荷軽重検出信号１２ａが入力される論理素子ＮＯＴ、この論理素子ＮＯＴの出力とバッファリング信号１６８ａとの論理ＮＯＲ演算を行う論理素子ＮＯＲを備え、負荷軽重検出信号１２ａに応じてスイッチングトランジスタＭ_３を選択して活性化するため負荷制御信号１８ａを第２ドライバ１６３に供給する論理構成となっている。

図１に示す第２ドライバ１６３は、ドレインが共通に電源接続端子Ｌ_ｘに接続されたソース接地のｎチャネルＭＯＳＦＥＴをスイッチングトランジスタＭ_３として有し、ドライバ選択部１６２からの論理出力がスイッチングトランジスタＭ_３のゲートに出力する論理素子ＮＯＴが直列に２段接続された論理回路で構成されている。

このとき、スイッチングトランジスタＭ_３は、負荷制御信号１８ａに応じて負荷に負荷出力側出力直流電圧Ｖ_ｏｕｔを供給する機能を有している。

図３は、図１のＤＣ／ＤＣコンバータ１０の基本動作を説明するためのタイミングチャートである。

上述のＤＣ／ＤＣコンバータ１０において、図３のＡ部に示すように、検出器１２は、負荷出力側出力直流電圧Ｖ_ｏｕｔの供給先の負荷で消費される負荷電流Ｉ_０を低負荷電流Ｉ_２を下限値とし重負荷電流Ｉ_１を上限値として負荷電流Ｉ_０の軽重を検出すると同時に、軽負荷検出時にＬレベルの負荷軽重検出信号１２ａを出力し、重負荷検出時にＨレベルの負荷軽重検出信号１２ａを出力する。なお、図中横軸Ｔは時間軸を意味している。

パルス幅変調制御を行う場合、これに同期してコントローラ１８が、ｅｒｒＡｍｐ出力１１ａの信号レベルに基づいて負荷出力側出力直流電圧Ｖ_ｏｕｔが低下したと判断した際にスイッチングトランジスタＭ_２，Ｍ_３のＯＮ時間を長くしまたｅｒｒＡｍｐ出力１１ａに基づいて負荷出力側出力直流電圧Ｖ_ｏｕｔが上昇したと判断した際にスイッチングトランジスタＭ_２，Ｍ_３のＯＮ時間を短くするように、スイッチングＰＷＭ制御変調周波数ｆを一定に保持した状態で、スイッチングトランジスタＭ_２，Ｍ_３のデューティ率Ｄｕｔｙを変更するパルス幅変調制御用の負荷制御信号１８ａを発生する。

これに同期してゲートサイズ変更手段１６が、複数のスイッチングトランジスタＭ_２，Ｍ_３の中から活性化すべきスイッチングトランジスＭ_２，Ｍ_３を負荷軽重検出信号１２ａに応じて選択して活性化したスイッチングトランジスタＭ_２，Ｍ_３のゲート端子に負荷制御信号１８ａを供給する（図３のＭ_２ゲート電位、Ｍ_３ゲート電位参照）。

具体的には、パルス幅変調制御（ＰＷＭ）を実行する場合、ｅｒｒＡｍｐ出力１１ａの信号レベルは、出力電流（負荷電流）Ｉ_ｏｕｔが大きくなるとデューティＤｕｔｙを広げるために低い電位にシフトしていく。このとき、ドライバ選択部１６２はスイッチングトランジスタＭ_２，Ｍ_３のゲートサイズを小さくする動作を行わない。一方、ｅｒｒＡｍｐ出力１１ａの信号レベルは、出力電流（負荷電流）Ｉ_ｏｕｔが小さくなるとデューティＤｕｔｙを狭くするために高い電位にシフトしていく。このとき、ｅｒｒＡｍｐ出力１１ａのレベルが所定レベルよりも高くなると、スイッチングトランジスタＭ_１による定電流インバータが反転動作を行い、スイッチングトランジスタＭ_３のゲート電位が接地電位（ＧＮＤ）に固定される。これにより、スイッチングトランジスタＭ_２のみが実際に活性化されることになり、その結果、スイッチングトランジスタＭ_２，Ｍ_３のゲート容量Ｃ_{ｇａｔｅ１}，Ｃ_{ｇａｔｅ２}をチャージしたりディスチャージするために必要とされる電流量を低減できるようになり、その結果、スイッチングトランジスタＭ_２，Ｍ_３における消費電流の低減化を図り、これによって軽負荷時であっても高い電源効率を実現することができるようになる。

同様の主旨で、パルス幅変調制御を実行する場合、図３のＢ部に示すように、検出器１２の出力に同期してＰＷＭ制御周波数発生用オシレータ１４が、負荷軽重検出信号１２ａに基づいて負荷出力側出力直流電流Ｉ_ｏｕｔが低下したと判断した際にスイッチングトランジスタＭ_２，Ｍ_３のＯＮするＰＷＭ制御変調周波数ｆを低くした（具体的には、１００ｋＨｚ→３０ｋＨｚに周波数を落とした）パルス幅変調制御を実行するための制御パラメータを指定するＰＷＭ制御信号１４ａを発生し、また負荷軽重検出信号１２ａに基づいて負荷出力側出力直流電流Ｉ_ｏｕｔが上昇したと判断した際にスイッチングトランジスタＭ_２，Ｍ_３のＯＮするＰＷＭ制御変調周波数ｆを特に変化させない（具体的には、ｆ＝１００ｋＨｚを保持する）パルス幅変調制御を実行するための制御パラメータを指定するＰＷＭ制御信号を生成するためのクロック１４ａを発生する。

これに同期して誤差検出増幅手段１１が、負荷出力側出力直流電圧Ｖ_ｏｕｔの目標電圧値（＝ＤＣ／ＤＣコンバータ１０の定電圧値）からのずれ量を検出すると同時に、上昇電圧または低下電圧に比例したｅｒｒＡｍｐ出力１１ａを発生する。

これに同期してコントローラ１８が、ｅｒｒＡｍｐ出力１１ａに基づいて負荷出力側出力直流電圧Ｖ_ｏｕｔが低下したと判断した際にスイッチングトランジスタＭ_２，Ｍ_３のＯＮ時間を長くし、またｅｒｒＡｍｐ出力１１ａに基づいて負荷出力側出力直流電圧Ｖ_ｏｕｔが上昇したと判断した際にスイッチングトランジスタＭ_２，Ｍ_３のＯＮ時間を短くするように、スイッチングＰＷＭ制御変調周波数ｆを一定に保持した状態で、スイッチングトランジスタＭ_２，Ｍ_３のデューティ率Ｄｕｔｙを変更するパルス変調制御用の負荷制御信号１８ａを発生する。

これにより、内部クロックを発生させる際に必要とされる消費電流の中で負荷出力側出力直流電圧Ｖ_ｏｕｔを発生するスイッチングトランジスタＭ_２，Ｍ_３のゲート容量Ｃ_{ｇａｔｅ１}，Ｃ_{ｇａｔｅ２}をチャージしたりディスチャージするために必要とされる電流量を低減できるようになり、その結果、スイッチングトランジスタＭ_２，Ｍ_３のゲート容量Ｃ_{ｇａｔｅ１}，Ｃ_{ｇａｔｅ２}をチャージしたりディスチャージする回数を少なくし、これによって軽負荷時であっても高い電源効率を実現することができるようになる。

本発明のＤＣ／ＤＣコンバータの一実施形態を説明するための機能ブロック図である。 図１のＤＣ／ＤＣコンバータにおけるヒステリシス特性を有する負荷電流検出手段（検出器）の一実施形態を説明するための回路図である。 図１のＤＣ／ＤＣコンバータの基本動作を説明するためのタイミングチャートである。 本発明のＤＣ／ＤＣコンバータの一実施形態を示す機能ブロック図である。 本発明のＤＣ／ＤＣコンバータの一実施形態を示す機能ブロック図である。 従来のＤＣ／ＤＣコンバータを説明するための回路図である。

符号の説明

１０…ＤＣ／ＤＣコンバータ
１１…誤差検出増幅手段（エラーアンプ）
１１ａ…誤差検出増幅信号（エラーアンプ出力）
１２…負荷電流検出手段（検出器）
１２ａ…負荷軽重検出信号（検出器出力）
１４…ＰＷＭ制御周波数発生用オシレータ
１４ａ…ＰＷＭ制御信号
１６…ゲートサイズ変更手段手段
１６１…第１ドライバ
１６２…ドライバ選択部
１６３…第２ドライバ
１６８…信号バッファー
１８…コントローラ
１８ａ…負荷制御信号
Ｌ…定電圧発生用リアクタンス（定電圧発生手段）
Ｌ_ｘ…電源接続端子
Ｃ…定電圧発生コンデンサ（定電圧発生手段）
Ｃ_１，Ｃ_２…遅延コンデンサ
Ｄ…整流ダイオード（定電圧発生手段）
Ｄ_ｚ…定電圧発生手段（ツェナーダイオード）
Ｉ…負荷検知電流（定電流）
Ｉ_ｏｕｔ…出力電流
Ｍ_１〜Ｍ_１０…ＭＯＳＦＥＴ
Ｒ_ｒｅｆ１…レファレンス抵抗素子
Ｒ_ｒｅｆ２…レファレンス抵抗素子
Ｖ_ｏｕｔ…負荷出力側の出力直流電圧
Ｖ_ｓｐｌｙ…外部供給電源（電池）
Ｖ_ｚ…ツェナー電圧

Claims (4)

1. 外部供給電源から与えられる外部供給電圧を所定の定電圧に変換して出力するようにスイッチングトランジスタをスイッチング制御するスイッチング型定電圧電源の一種であって、負荷出力側出力直流電圧を一定電圧に制御するパルス幅変調制御方式のＤＣ／ＤＣコンバータにおいて、
   前記負荷出力側出力直流電圧の目標電圧値からのずれ量を検出すると共に、前記負荷出力側出力直流電圧に応じた誤差検出増幅信号を生成する誤差検出増幅手段を有しており、
   前記誤差検出増幅信号に基づいて前記負荷出力側出力直流電圧が低下したと判断した際に前記スイッチングトランジスタのスイッチング周波数を低くすることを特徴とするＤＣ／ＤＣコンバータ。
2. 外部供給電源から与えられる外部供給電圧を所定の定電圧に変換し負荷に供給するスイッチングトランジスタを有するＤＣ／ＤＣコンバータの制御方法において、
   前記負荷に流れる負荷電流の軽重を検出する段階と、
   前記負荷電流の大きさに応じ、活性化される前記スイッチングトランジスタのゲートサイズを変更する段階と
   を有することを特徴とするＤＣ／ＤＣコンバータの制御方法。
3. 前記負荷電流の大きさに応じ、活性化される前記スイッチングトランジスタのゲートサイズを変更する段階は、互いに直列連結した一対のスイッチングトランジスタが複数、並列接続され、入力される前記負荷電流の供給を断続するスイッチング部を設ける段階であることを特徴とする請求項２記載のＤＣ／ＤＣコンバータの制御方法。
4. 前記負荷電流の大きさに応じ、活性化される前記スイッチングトランジスタのゲートサイズを変更する段階は、前記負荷電流が小さくなると前記スイッチングトランジスタの数を減少させるものであることを特徴とする請求項２または請求項３記載のＤＣ／ＤＣコンバータの制御方法。

Images