JP2000201473A - Ｄｃ／ｄｃコンバ―タ - Google Patents
Ｄｃ／ｄｃコンバ―タInfo
- Publication number
- JP2000201473A JP2000201473A JP11199457A JP19945799A JP2000201473A JP 2000201473 A JP2000201473 A JP 2000201473A JP 11199457 A JP11199457 A JP 11199457A JP 19945799 A JP19945799 A JP 19945799A JP 2000201473 A JP2000201473 A JP 2000201473A
- Authority
- JP
- Japan
- Prior art keywords
- load
- voltage
- output
- switching transistor
- output side
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Dc-Dc Converters (AREA)
Abstract
(57)【要約】
【課題】 スイッチングトランジスタにおける消費電流
の低減化、軽負荷時の電源効率の向上を図ること。 【解決手段】 負荷で消費される負荷電流の軽重を検出
する負荷電流検出手段（１２）と、負荷出力側出力直流
電圧の目標電圧値からのずれ量を検出する誤差検出増幅
手段（１１）と、誤差検出増幅信号に基づいてスイッチ
ングトランジスタのパルス幅変調制御用の負荷制御信号
を生成するコントローラ（１８）と、複数のスイッチン
グトランジスタ（Ｍ２，Ｍ３）の中から活性化すべきス
イッチングトランジスタを負荷軽重検出信号に応じて選
択して活性化したスイッチングトランジスタに負荷制御
信号を供給するゲートサイズ変更手段（１６）とを有す
る。
の低減化、軽負荷時の電源効率の向上を図ること。 【解決手段】 負荷で消費される負荷電流の軽重を検出
する負荷電流検出手段（１２）と、負荷出力側出力直流
電圧の目標電圧値からのずれ量を検出する誤差検出増幅
手段（１１）と、誤差検出増幅信号に基づいてスイッチ
ングトランジスタのパルス幅変調制御用の負荷制御信号
を生成するコントローラ（１８）と、複数のスイッチン
グトランジスタ（Ｍ２，Ｍ３）の中から活性化すべきス
イッチングトランジスタを負荷軽重検出信号に応じて選
択して活性化したスイッチングトランジスタに負荷制御
信号を供給するゲートサイズ変更手段（１６）とを有す
る。
Description
【０００１】
【発明の属する技術分野】本発明は、電源用の半導体装
置に関し、特に、電池等の外部供給電源から与えられる
外部供給電圧を所定の定電圧に変換して出力する際に定
電圧の出力先における重負荷状態と軽負荷状態とを判別
して負荷状態に応じてスイッチングトランジスタを最適
にスイッチング制御して軽負荷時の電源効率の向上を図
るスイッチング型定電圧電源の一種であるＤＣ／ＤＣコ
ンバータに関する。
置に関し、特に、電池等の外部供給電源から与えられる
外部供給電圧を所定の定電圧に変換して出力する際に定
電圧の出力先における重負荷状態と軽負荷状態とを判別
して負荷状態に応じてスイッチングトランジスタを最適
にスイッチング制御して軽負荷時の電源効率の向上を図
るスイッチング型定電圧電源の一種であるＤＣ／ＤＣコ
ンバータに関する。
【０００２】
【従来の技術】従来この種のＤＣ／ＤＣコンバータとし
ては、例えば、特開平７−３２２６０８号公報に示すよ
うなものがある（図６参照）。
ては、例えば、特開平７−３２２６０８号公報に示すよ
うなものがある（図６参照）。
【０００３】すなわち、従来のＤＣ／ＤＣコンバータ２
Ａは、ＤＣモータ駆動回路等の重負荷回路１２Ａと、制
御信号を発生するＩＣ回路等の軽負荷回路１５Ａとに共
通の電源ライン１８Ａを介して電力を供給するものであ
って、重負荷及び軽負荷に対して直列あるいは並列に挿
入された電源ライン１８Ａに対してスイッチング制御を
行うスイッチ８Ａと、トランジスタ５Ａのスイッチング
の期間を電源ライン１８Ａの負荷出力側の電圧Ｖ001に
応じてこの電圧Ｖ001が一定になるようにパルス幅変調
制御（Ｐｕｌｓｅ Ｗｉｄｔｈ Ｍｏｄｕｒａｔｉｏ
ｎ：ＰＷＭ）を行う制御回路６Ａと、所定の周期でトラ
ンジスタ５ＡをＯＮあるいはＯＦＦさせてパルス周波数
制御（Ｐｕｌｓｅ Ｆｒｅｑｕｅｎｃｙ Ｍｏｄｕｒａ
ｔｉｏｎ：ＰＦＭ）を行う発振回路７Ａとを有してい
た。
Ａは、ＤＣモータ駆動回路等の重負荷回路１２Ａと、制
御信号を発生するＩＣ回路等の軽負荷回路１５Ａとに共
通の電源ライン１８Ａを介して電力を供給するものであ
って、重負荷及び軽負荷に対して直列あるいは並列に挿
入された電源ライン１８Ａに対してスイッチング制御を
行うスイッチ８Ａと、トランジスタ５Ａのスイッチング
の期間を電源ライン１８Ａの負荷出力側の電圧Ｖ001に
応じてこの電圧Ｖ001が一定になるようにパルス幅変調
制御（Ｐｕｌｓｅ Ｗｉｄｔｈ Ｍｏｄｕｒａｔｉｏ
ｎ：ＰＷＭ）を行う制御回路６Ａと、所定の周期でトラ
ンジスタ５ＡをＯＮあるいはＯＦＦさせてパルス周波数
制御（Ｐｕｌｓｅ Ｆｒｅｑｕｅｎｃｙ Ｍｏｄｕｒａ
ｔｉｏｎ：ＰＦＭ）を行う発振回路７Ａとを有してい
た。
【０００４】この様な回路構成のＤＣ／ＤＣコンバータ
２Ａにおける制御手段２０Ａ（ＭＣＵ）は、重負荷回路
１２Ａに電力を供給するときには、スイッチ８Ａを介し
て電池１６Ａの電池電圧Ｖccを制御回路６Ａに供給して
この制御回路６Ａを動作させてパルス幅変調制御を実行
させ、また、軽負荷回路１５Ａだけが動作するときに
は、電池１６Ａの電池電圧Ｖccから制御回路６Ａを切り
離してこの制御回路６Ａの動作を停止させると同時にス
イッチ８Ａを介して電池１６Ａの電池電圧Ｖccを発振回
路７Ａに供給して発振回路７Ａを動作させてパルス周波
数制御を実行させていた。
２Ａにおける制御手段２０Ａ（ＭＣＵ）は、重負荷回路
１２Ａに電力を供給するときには、スイッチ８Ａを介し
て電池１６Ａの電池電圧Ｖccを制御回路６Ａに供給して
この制御回路６Ａを動作させてパルス幅変調制御を実行
させ、また、軽負荷回路１５Ａだけが動作するときに
は、電池１６Ａの電池電圧Ｖccから制御回路６Ａを切り
離してこの制御回路６Ａの動作を停止させると同時にス
イッチ８Ａを介して電池１６Ａの電池電圧Ｖccを発振回
路７Ａに供給して発振回路７Ａを動作させてパルス周波
数制御を実行させていた。
【０００５】
【発明が解決しようとする課題】しかしながら、このよ
うな従来のＤＣ／ＤＣコンバータ２Ａにおいて、負荷状
態に応じてパルス幅変調制御とパルス周波数制御とを切
り替えて使用していたため、軽負荷時パルス周波数制御
に切り替わった際に効率は向上するものの、コンバータ
が供給する出力側出力直流電圧にランダムな周波数ノイ
ズが重畳してしまうという問題点があった。
うな従来のＤＣ／ＤＣコンバータ２Ａにおいて、負荷状
態に応じてパルス幅変調制御とパルス周波数制御とを切
り替えて使用していたため、軽負荷時パルス周波数制御
に切り替わった際に効率は向上するものの、コンバータ
が供給する出力側出力直流電圧にランダムな周波数ノイ
ズが重畳してしまうという問題点があった。
【０００６】本発明は、このような従来の問題点を解決
することを課題としており、第１に、パルス幅変調制御
を保持した状態で、すなわち、出力側出力直流電圧にラ
ンダムな周波数ノイズが重畳していない状態で軽負荷時
の電源効率の向上を図ることを目的とし、第２に、内部
クロックを発生させる際に必要とされる消費電流の中で
負荷出力側出力直流電圧を発生するドライバトランジス
タであるスイッチングトランジスタのゲート容量をチャ
ージあるいはディスチャージするために必要とされる電
流量が最も大きいことに着目し、負荷電流が小さくなっ
た軽負荷時にスイッチングトランジスタ（ドライバトラ
ンジスタ）のゲートサイズを小さくする制御を実行する
ことにより、スイッチングトランジスタにおける消費電
流の低減化を図り、これによって軽負荷時の電源効率の
向上を図ることを目的としている。
することを課題としており、第１に、パルス幅変調制御
を保持した状態で、すなわち、出力側出力直流電圧にラ
ンダムな周波数ノイズが重畳していない状態で軽負荷時
の電源効率の向上を図ることを目的とし、第２に、内部
クロックを発生させる際に必要とされる消費電流の中で
負荷出力側出力直流電圧を発生するドライバトランジス
タであるスイッチングトランジスタのゲート容量をチャ
ージあるいはディスチャージするために必要とされる電
流量が最も大きいことに着目し、負荷電流が小さくなっ
た軽負荷時にスイッチングトランジスタ（ドライバトラ
ンジスタ）のゲートサイズを小さくする制御を実行する
ことにより、スイッチングトランジスタにおける消費電
流の低減化を図り、これによって軽負荷時の電源効率の
向上を図ることを目的としている。
【０００７】また、同様の主旨で、負荷電流が小さくな
った軽負荷時にスイッチングトランジスタ（ドライバト
ランジスタ）のパルス幅変調制御における周波数を低く
する制御を実行することにより、スイッチングトランジ
スタのゲート容量をチャージあるいはディスチャージす
る回数の低減化を図り、これによって軽負荷時の電源効
率の向上を図ることを目的としている。
った軽負荷時にスイッチングトランジスタ（ドライバト
ランジスタ）のパルス幅変調制御における周波数を低く
する制御を実行することにより、スイッチングトランジ
スタのゲート容量をチャージあるいはディスチャージす
る回数の低減化を図り、これによって軽負荷時の電源効
率の向上を図ることを目的としている。
【０００８】
【課題を解決するための手段】上記課題を解決するため
成された請求項１に記載の発明（図４参照）は、外部供
給電源から与えられる外部供給電圧を所定の定電圧に変
換して出力するようにスイッチングトランジスタをスイ
ッチング制御するスイッチング型定電圧電源の一種であ
って、負荷出力側の出力直流電圧が低下した際にスイッ
チングトランジスタのＯＮ時間を長くする一方で、負荷
出力側出力直流電圧が上昇した際にスイッチングトラン
ジスタのＯＮ時間を短くするようにスイッチング周波数
を一定に保持した状態でスイッチングトランジスタのデ
ューティ率（ＯＮ時間とＯＦＦ時間の合計に対するＯＮ
時間の割合）を変更して負荷出力側出力直流電圧を一定
電圧に制御するパルス幅変調制御方式のＤＣ／ＤＣコン
バータにおいて、前記負荷出力側出力直流電圧の供給先
の負荷で消費される負荷電流の軽重を検出すると共に、
当該負荷の軽重にかかる負荷軽重検出信号を生成する負
荷電流検出手段（１２）と、前記負荷出力側出力直流電
圧の目標電圧値からのずれ量を検出すると共に、当該上
昇電圧または当該低下電圧に応じた誤差検出増幅信号を
生成する誤差検出増幅手段（１１）と、前記誤差検出増
幅信号に基づいて前記負荷出力側出力直流電圧が低下し
たと判断した際に前記スイッチングトランジスタのＯＮ
時間を長くしまた前記誤差検出増幅信号に基づいて前記
負荷出力側出力直流電圧が上昇したと判断した際に前記
スイッチングトランジスタのＯＮ時間を短くするよう
に、前記スイッチング周波数を一定に保持した状態で当
該スイッチングトランジスタの前記デューティ率を変更
するパルス幅変調制御用の負荷制御信号を生成するコン
トローラ（１８）と、負荷及び前記負荷制御信号ならび
に前記負荷軽重検出信号に対して各々並列に接続され当
該負荷制御信号に応じて当該負荷に前記負荷出力側出力
直流電圧を供給する複数の前記スイッチングトランジス
タと、当該複数のスイッチングトランジスタの中から活
性化すべきスイッチングトランジスタを前記負荷軽重検
出信号に応じて選択して当該活性化したスイッチングト
ランジスタに当該負荷制御信号を供給するドライバ選択
部（１６２）とを備えたゲートサイズ変更手段とを有す
るＤＣ／ＤＣコンバータである。
成された請求項１に記載の発明（図４参照）は、外部供
給電源から与えられる外部供給電圧を所定の定電圧に変
換して出力するようにスイッチングトランジスタをスイ
ッチング制御するスイッチング型定電圧電源の一種であ
って、負荷出力側の出力直流電圧が低下した際にスイッ
チングトランジスタのＯＮ時間を長くする一方で、負荷
出力側出力直流電圧が上昇した際にスイッチングトラン
ジスタのＯＮ時間を短くするようにスイッチング周波数
を一定に保持した状態でスイッチングトランジスタのデ
ューティ率（ＯＮ時間とＯＦＦ時間の合計に対するＯＮ
時間の割合）を変更して負荷出力側出力直流電圧を一定
電圧に制御するパルス幅変調制御方式のＤＣ／ＤＣコン
バータにおいて、前記負荷出力側出力直流電圧の供給先
の負荷で消費される負荷電流の軽重を検出すると共に、
当該負荷の軽重にかかる負荷軽重検出信号を生成する負
荷電流検出手段（１２）と、前記負荷出力側出力直流電
圧の目標電圧値からのずれ量を検出すると共に、当該上
昇電圧または当該低下電圧に応じた誤差検出増幅信号を
生成する誤差検出増幅手段（１１）と、前記誤差検出増
幅信号に基づいて前記負荷出力側出力直流電圧が低下し
たと判断した際に前記スイッチングトランジスタのＯＮ
時間を長くしまた前記誤差検出増幅信号に基づいて前記
負荷出力側出力直流電圧が上昇したと判断した際に前記
スイッチングトランジスタのＯＮ時間を短くするよう
に、前記スイッチング周波数を一定に保持した状態で当
該スイッチングトランジスタの前記デューティ率を変更
するパルス幅変調制御用の負荷制御信号を生成するコン
トローラ（１８）と、負荷及び前記負荷制御信号ならび
に前記負荷軽重検出信号に対して各々並列に接続され当
該負荷制御信号に応じて当該負荷に前記負荷出力側出力
直流電圧を供給する複数の前記スイッチングトランジス
タと、当該複数のスイッチングトランジスタの中から活
性化すべきスイッチングトランジスタを前記負荷軽重検
出信号に応じて選択して当該活性化したスイッチングト
ランジスタに当該負荷制御信号を供給するドライバ選択
部（１６２）とを備えたゲートサイズ変更手段とを有す
るＤＣ／ＤＣコンバータである。
【０００９】請求項１に記載の発明によれば、コントロ
ーラが、誤差検出増幅信号に基づいて負荷出力側出力直
流電圧が低下したと判断した際にスイッチングトランジ
スタのＯＮ時間を長くしまた誤差検出増幅信号に基づい
て負荷出力側出力直流電圧が上昇したと判断した際にス
イッチングトランジスタのＯＮ時間を短くするように、
スイッチング周波数を一定に保持した状態でスイッチン
グトランジスタのデューティ率を変更するパルス幅変調
制御用の負荷制御信号を生成し、ゲートサイズ変更手段
が、複数のスイッチングトランジスタの中から活性化す
べきスイッチングトランジスタを負荷軽重検出信号に応
じて選択して活性化したスイッチングトランジスタに負
荷制御信号を供給して負荷電流が小さくなった軽負荷時
のスイッチングトランジスタのゲートサイズを小さくす
る制御を実行することにより、内部クロックを発生させ
る際に必要とされる消費電流の中で負荷出力側出力直流
電圧を発生するスイッチングトランジスタのゲート容量
をチャージあるいはディスチャージするために必要とさ
れる電流量を低減できるようになり、その結果、スイッ
チングトランジスタにおける消費電流の低減化を図り、
これによって軽負荷時の電源効率の向上を図ることがで
きるようになる。
ーラが、誤差検出増幅信号に基づいて負荷出力側出力直
流電圧が低下したと判断した際にスイッチングトランジ
スタのＯＮ時間を長くしまた誤差検出増幅信号に基づい
て負荷出力側出力直流電圧が上昇したと判断した際にス
イッチングトランジスタのＯＮ時間を短くするように、
スイッチング周波数を一定に保持した状態でスイッチン
グトランジスタのデューティ率を変更するパルス幅変調
制御用の負荷制御信号を生成し、ゲートサイズ変更手段
が、複数のスイッチングトランジスタの中から活性化す
べきスイッチングトランジスタを負荷軽重検出信号に応
じて選択して活性化したスイッチングトランジスタに負
荷制御信号を供給して負荷電流が小さくなった軽負荷時
のスイッチングトランジスタのゲートサイズを小さくす
る制御を実行することにより、内部クロックを発生させ
る際に必要とされる消費電流の中で負荷出力側出力直流
電圧を発生するスイッチングトランジスタのゲート容量
をチャージあるいはディスチャージするために必要とさ
れる電流量を低減できるようになり、その結果、スイッ
チングトランジスタにおける消費電流の低減化を図り、
これによって軽負荷時の電源効率の向上を図ることがで
きるようになる。
【００１０】また、請求項２に記載の発明（図５参照）
は、外部供給電源から与えられる外部供給電圧を所定の
定電圧に変換して出力するようにスイッチングトランジ
スタをスイッチング制御するスイッチング型定電圧電源
の一種であって、負荷出力側の出力直流電圧が低下した
際にスイッチングトランジスタのＯＮ時間を長くする一
方で、負荷出力側出力直流電圧が上昇した際にスイッチ
ングトランジスタのＯＮ時間を短くして負荷出力側出力
直流電圧を一定電圧に制御するパルス幅変調制御方式の
ＤＣ／ＤＣコンバータにおいて、前記負荷出力側出力直
流電圧の供給先の負荷で消費される負荷電流の軽重を検
出すると共に、当該負荷の軽重にかかる負荷軽重検出信
号を生成する負荷電流検出手段（１２）と、前記負荷軽
重検出信号に基づいて前記負荷出力側出力直流電流が小
さいと判断した際に前記スイッチングトランジスタのＯ
Ｎする周波数が低いパルス幅変調制御を実行するための
制御パラメータにかかるＰＷＭ制御信号を生成するため
のクロックを発生し、また前記負荷軽重検出信号に基づ
いて前記負荷出力側出力直流電流が大きいと判断した際
に前記スイッチングトランジスタのＯＮする周波数が高
いパルス幅変調制御を実行するための制御パラメータに
かかるＰＷＭ制御信号を生成するためのクロックを発生
するＰＷＭ制御周波数発生用オシレータ（１４）と、前
記負荷出力側出力直流電圧の目標電圧値からのずれ量を
検出すると共に、当該上昇電圧または当該低下電圧に応
じた誤差検出増幅信号を生成する誤差検出増幅手段（１
１）と、前記誤差検出増幅信号に基づいて前記負荷出力
側出力直流電圧が低下と判断した際に前記スイッチング
トランジスタのＯＮ時間を長くし、また前記誤差検出増
幅信号に基づいて前記負荷出力側出力直流電圧が上昇し
たと判断した際に前記スイッチングトランジスタのＯＮ
時間を短くするように、前記スイッチング周波数を一定
に保持した状態で当該スイッチングトランジスタのデュ
ーティ率を変更するパルス幅変調制御用の負荷制御信号
を前記クロックに基づいて生成するコントローラ（１
８）と、前記負荷制御信号に応じて当該負荷に前記負荷
出力側出力直流電圧を供給する単一のスイッチングトラ
ンジスタ（Ｍ２）とを有するＤＣ／ＤＣコンバータであ
る。
は、外部供給電源から与えられる外部供給電圧を所定の
定電圧に変換して出力するようにスイッチングトランジ
スタをスイッチング制御するスイッチング型定電圧電源
の一種であって、負荷出力側の出力直流電圧が低下した
際にスイッチングトランジスタのＯＮ時間を長くする一
方で、負荷出力側出力直流電圧が上昇した際にスイッチ
ングトランジスタのＯＮ時間を短くして負荷出力側出力
直流電圧を一定電圧に制御するパルス幅変調制御方式の
ＤＣ／ＤＣコンバータにおいて、前記負荷出力側出力直
流電圧の供給先の負荷で消費される負荷電流の軽重を検
出すると共に、当該負荷の軽重にかかる負荷軽重検出信
号を生成する負荷電流検出手段（１２）と、前記負荷軽
重検出信号に基づいて前記負荷出力側出力直流電流が小
さいと判断した際に前記スイッチングトランジスタのＯ
Ｎする周波数が低いパルス幅変調制御を実行するための
制御パラメータにかかるＰＷＭ制御信号を生成するため
のクロックを発生し、また前記負荷軽重検出信号に基づ
いて前記負荷出力側出力直流電流が大きいと判断した際
に前記スイッチングトランジスタのＯＮする周波数が高
いパルス幅変調制御を実行するための制御パラメータに
かかるＰＷＭ制御信号を生成するためのクロックを発生
するＰＷＭ制御周波数発生用オシレータ（１４）と、前
記負荷出力側出力直流電圧の目標電圧値からのずれ量を
検出すると共に、当該上昇電圧または当該低下電圧に応
じた誤差検出増幅信号を生成する誤差検出増幅手段（１
１）と、前記誤差検出増幅信号に基づいて前記負荷出力
側出力直流電圧が低下と判断した際に前記スイッチング
トランジスタのＯＮ時間を長くし、また前記誤差検出増
幅信号に基づいて前記負荷出力側出力直流電圧が上昇し
たと判断した際に前記スイッチングトランジスタのＯＮ
時間を短くするように、前記スイッチング周波数を一定
に保持した状態で当該スイッチングトランジスタのデュ
ーティ率を変更するパルス幅変調制御用の負荷制御信号
を前記クロックに基づいて生成するコントローラ（１
８）と、前記負荷制御信号に応じて当該負荷に前記負荷
出力側出力直流電圧を供給する単一のスイッチングトラ
ンジスタ（Ｍ２）とを有するＤＣ／ＤＣコンバータであ
る。
【００１１】請求項２に記載の発明によれば、ＰＷＭ制
御周波数発生用オシレータが、負荷軽重検出信号に基づ
いて負荷出力側出力直流電流が小さいと判断した際にス
イッチングトランジスタのＯＮする周波数が低いパルス
幅変調制御を実行するための制御パラメータにかかるＰ
ＷＭ制御信号を生成するためのクロックを発生し、また
負荷軽重検出信号に基づいて負荷出力側出力直流電流が
大きいと判断した際にスイッチングトランジスタのＯＮ
する周波数が高いパルス幅変調制御を実行するための制
御パラメータにかかるＰＷＭ制御信号を生成するための
クロックを発生し、誤差検出増幅手段が、負荷出力側出
力直流電圧の目標電圧値からのずれ量を検出すると共
に、上昇電圧または低下電圧に応じた誤差検出増幅信号
を生成し、コントローラが、誤差検出増幅信号とＰＷＭ
制御周波数発生用オシレータに基づいて負荷出力側出力
直流電圧が低下したと判断した際にスイッチングトラン
ジスタのＯＮ時間を長くし、また誤差検出増幅信号とＰ
ＷＭ制御周波数発生用オシレータに基づいて負荷出力側
出力直流電圧が上昇したと判断した際にスイッチングト
ランジスタのＯＮ時間を短くするように、スイッチング
周波数を一定に保持した状態でスイッチングトランジス
タのＯＮ時間とＯＦＦ時間との割合であるデューティを
変更するパルス幅変調制御用の負荷制御信号を生成し、
単一のスイッチングトランジスタに負荷制御信号を供給
して負荷電流が小さくなった軽負荷時にスイッチングト
ランジスタのパルス幅変調制御における周波数を低くす
る制御を実行することにより、内部クロックを発生させ
る際に必要とされる消費電流の中で負荷出力側出力直流
電圧を発生するスイッチングトランジスタのゲート容量
をチャージあるいはディスチャージするために必要とさ
れる電流量を低減できるようになり、その結果、スイッ
チングトランジスタのゲート容量をチャージあるいはデ
ィスチャージする回数の低減化を図り、これによって軽
負荷時の電源効率の向上を図ることができるようにな
る。
御周波数発生用オシレータが、負荷軽重検出信号に基づ
いて負荷出力側出力直流電流が小さいと判断した際にス
イッチングトランジスタのＯＮする周波数が低いパルス
幅変調制御を実行するための制御パラメータにかかるＰ
ＷＭ制御信号を生成するためのクロックを発生し、また
負荷軽重検出信号に基づいて負荷出力側出力直流電流が
大きいと判断した際にスイッチングトランジスタのＯＮ
する周波数が高いパルス幅変調制御を実行するための制
御パラメータにかかるＰＷＭ制御信号を生成するための
クロックを発生し、誤差検出増幅手段が、負荷出力側出
力直流電圧の目標電圧値からのずれ量を検出すると共
に、上昇電圧または低下電圧に応じた誤差検出増幅信号
を生成し、コントローラが、誤差検出増幅信号とＰＷＭ
制御周波数発生用オシレータに基づいて負荷出力側出力
直流電圧が低下したと判断した際にスイッチングトラン
ジスタのＯＮ時間を長くし、また誤差検出増幅信号とＰ
ＷＭ制御周波数発生用オシレータに基づいて負荷出力側
出力直流電圧が上昇したと判断した際にスイッチングト
ランジスタのＯＮ時間を短くするように、スイッチング
周波数を一定に保持した状態でスイッチングトランジス
タのＯＮ時間とＯＦＦ時間との割合であるデューティを
変更するパルス幅変調制御用の負荷制御信号を生成し、
単一のスイッチングトランジスタに負荷制御信号を供給
して負荷電流が小さくなった軽負荷時にスイッチングト
ランジスタのパルス幅変調制御における周波数を低くす
る制御を実行することにより、内部クロックを発生させ
る際に必要とされる消費電流の中で負荷出力側出力直流
電圧を発生するスイッチングトランジスタのゲート容量
をチャージあるいはディスチャージするために必要とさ
れる電流量を低減できるようになり、その結果、スイッ
チングトランジスタのゲート容量をチャージあるいはデ
ィスチャージする回数の低減化を図り、これによって軽
負荷時の電源効率の向上を図ることができるようにな
る。
【００１２】また、請求項３に記載の発明（図１参照）
は、外部供給電源から与えられる外部供給電圧を所定の
定電圧に変換して出力するようにスイッチングトランジ
スタをスイッチング制御するスイッチング型定電圧電源
の一種であって、負荷出力側の出力直流電圧が低下した
際にスイッチングトランジスタのＯＮ時間を長くする一
方で、負荷出力側出力直流電圧が上昇した際にスイッチ
ングトランジスタのＯＮ時間を短くして負荷出力側出力
直流電圧を一定電圧に制御するパルス幅変調制御方式の
ＤＣ／ＤＣコンバータにおいて、前記負荷出力側出力直
流電圧の供給先の負荷で消費される負荷電流の軽重を検
出すると共に、当該負荷の軽重にかかる負荷軽重検出信
号を生成する負荷電流検出手段（１２）と、前記負荷軽
重検出信号に基づいて前記負荷出力側出力直流電流が小
さいと判断した際に前記スイッチングトランジスタのＯ
Ｎする周波数が低いパルス幅変調制御を実行するための
制御パラメータにかかるＰＷＭ制御信号を生成するため
のクロックを発生し、また前記負荷軽重検出信号に基づ
いて前記負荷出力側出力直流電流が大きいと判断した際
に前記スイッチングトランジスタのＯＮする周波数が高
いパルス幅変調制御を実行するための制御パラメータに
かかるＰＷＭ制御信号を生成するためのクロックを発生
するＰＷＭ制御周波数発生用オシレータ（１４）と、前
記負荷出力側出力直流電圧の目標電圧値からのずれ量を
検出すると共に、当該上昇電圧または当該低下電圧に応
じた誤差検出増幅信号を生成する誤差検出増幅手段（１
１）と、前記誤差検出増幅信号と前記ＰＷＭ制御周波数
発生用オシレータに基づいて前記負荷出力側出力直流電
圧が低下したと判断した際に前記スイッチングトランジ
スタのＯＮ時間を長くし、また前記誤差検出増幅信号と
前記ＰＷＭ制御周波数発生用オシレータに基づいて前記
負荷出力側出力直流電圧が上昇したと判断した際に前記
スイッチングトランジスタのＯＮ時間を短くするよう
に、前記スイッチング周波数を一定に保持した状態で当
該スイッチングトランジスタのデューティ率を変更する
パルス幅変調制御用の負荷制御信号を前記クロックに基
づいて生成するコントローラ（１８）と、負荷及び前記
負荷制御信号ならびに前記負荷軽重検出信号に対して各
々並列に接続され当該負荷制御信号に応じて当該負荷に
前記負荷出力側出力直流電圧を供給する複数の前記スイ
ッチングトランジスタ（Ｍ２，Ｍ３）と、当該複数のス
イッチングトランジスタの中から活性化すべきスイッチ
ングトランジスタを前記負荷軽重検出信号に応じて選択
して当該活性化したスイッチングトランジスタに当該負
荷制御信号を供給するドライバ選択部（１６２）とを備
えたゲートサイズ変更手段とを有するＤＣ／ＤＣコンバ
ータである。
は、外部供給電源から与えられる外部供給電圧を所定の
定電圧に変換して出力するようにスイッチングトランジ
スタをスイッチング制御するスイッチング型定電圧電源
の一種であって、負荷出力側の出力直流電圧が低下した
際にスイッチングトランジスタのＯＮ時間を長くする一
方で、負荷出力側出力直流電圧が上昇した際にスイッチ
ングトランジスタのＯＮ時間を短くして負荷出力側出力
直流電圧を一定電圧に制御するパルス幅変調制御方式の
ＤＣ／ＤＣコンバータにおいて、前記負荷出力側出力直
流電圧の供給先の負荷で消費される負荷電流の軽重を検
出すると共に、当該負荷の軽重にかかる負荷軽重検出信
号を生成する負荷電流検出手段（１２）と、前記負荷軽
重検出信号に基づいて前記負荷出力側出力直流電流が小
さいと判断した際に前記スイッチングトランジスタのＯ
Ｎする周波数が低いパルス幅変調制御を実行するための
制御パラメータにかかるＰＷＭ制御信号を生成するため
のクロックを発生し、また前記負荷軽重検出信号に基づ
いて前記負荷出力側出力直流電流が大きいと判断した際
に前記スイッチングトランジスタのＯＮする周波数が高
いパルス幅変調制御を実行するための制御パラメータに
かかるＰＷＭ制御信号を生成するためのクロックを発生
するＰＷＭ制御周波数発生用オシレータ（１４）と、前
記負荷出力側出力直流電圧の目標電圧値からのずれ量を
検出すると共に、当該上昇電圧または当該低下電圧に応
じた誤差検出増幅信号を生成する誤差検出増幅手段（１
１）と、前記誤差検出増幅信号と前記ＰＷＭ制御周波数
発生用オシレータに基づいて前記負荷出力側出力直流電
圧が低下したと判断した際に前記スイッチングトランジ
スタのＯＮ時間を長くし、また前記誤差検出増幅信号と
前記ＰＷＭ制御周波数発生用オシレータに基づいて前記
負荷出力側出力直流電圧が上昇したと判断した際に前記
スイッチングトランジスタのＯＮ時間を短くするよう
に、前記スイッチング周波数を一定に保持した状態で当
該スイッチングトランジスタのデューティ率を変更する
パルス幅変調制御用の負荷制御信号を前記クロックに基
づいて生成するコントローラ（１８）と、負荷及び前記
負荷制御信号ならびに前記負荷軽重検出信号に対して各
々並列に接続され当該負荷制御信号に応じて当該負荷に
前記負荷出力側出力直流電圧を供給する複数の前記スイ
ッチングトランジスタ（Ｍ２，Ｍ３）と、当該複数のス
イッチングトランジスタの中から活性化すべきスイッチ
ングトランジスタを前記負荷軽重検出信号に応じて選択
して当該活性化したスイッチングトランジスタに当該負
荷制御信号を供給するドライバ選択部（１６２）とを備
えたゲートサイズ変更手段とを有するＤＣ／ＤＣコンバ
ータである。
【００１３】請求項３に記載の発明によれば、ＰＷＭ制
御周波数発生用オシレータが、負荷軽重検出信号に基づ
いて負荷出力側出力直流電流が小さいと判断した際にス
イッチングトランジスタのＯＮする周波数が低いパルス
幅変調制御を実行するための制御パラメータにかかるＰ
ＷＭ制御信号を生成するためのクロックを発生し、また
前記負荷軽重検出信号に基づいて負荷出力側出力直流電
流が大きいと判断した際にスイッチングトランジスタの
ＯＮする周波数が高いパルス幅変調制御を実行するため
の制御パラメータにかかるＰＷＭ制御信号を生成するた
めのクロックを発生し、誤差検出増幅手段が、負荷出力
側出力直流電圧の目標電圧値からのずれ量を検出すると
共に、上昇電圧または低下電圧に応じた誤差検出増幅信
号を生成し、コントローラが、誤差検出増幅信号とＰＷ
Ｍ制御周波数発生用オシレータに基づいて負荷出力側出
力直流電圧が低下したと判断した際にスイッチングトラ
ンジスタのＯＮ時間を長くし、また誤差検出増幅信号と
ＰＷＭ制御周波数発生用オシレータに基づいて負荷出力
側出力直流電圧が上昇したと判断した際にスイッチング
トランジスタのＯＮ時間を短くするように、スイッチン
グ周波数を一定に保持した状態でスイッチングトランジ
スタのデューティ率を変更するパルス幅変調制御用の負
荷制御信号を生成し、ゲートサイズ変更手段が、複数の
スイッチングトランジスタの中から活性化すべきスイッ
チングトランジスタを負荷軽重検出信号に応じて選択し
て活性化したスイッチングトランジスタに負荷制御信号
を供給して負荷電流が小さくなった軽負荷時のスイッチ
ングトランジスタのゲートサイズを小さくする制御、及
びスイッチングトランジスタのパルス幅変調制御におけ
る周波数を低くする制御を実行することにより、内部ク
ロックを発生させる際に必要とされる消費電流の中で負
荷出力側出力直流電圧を発生するスイッチングトランジ
スタのゲート容量をチャージあるいはディスチャージす
るために必要とされる電流量を低減できるようになり、
その結果、スイッチングトランジスタにおける消費電流
の低減化を図り、これによって軽負荷時の電源効率の向
上を図ることができるようになる。
御周波数発生用オシレータが、負荷軽重検出信号に基づ
いて負荷出力側出力直流電流が小さいと判断した際にス
イッチングトランジスタのＯＮする周波数が低いパルス
幅変調制御を実行するための制御パラメータにかかるＰ
ＷＭ制御信号を生成するためのクロックを発生し、また
前記負荷軽重検出信号に基づいて負荷出力側出力直流電
流が大きいと判断した際にスイッチングトランジスタの
ＯＮする周波数が高いパルス幅変調制御を実行するため
の制御パラメータにかかるＰＷＭ制御信号を生成するた
めのクロックを発生し、誤差検出増幅手段が、負荷出力
側出力直流電圧の目標電圧値からのずれ量を検出すると
共に、上昇電圧または低下電圧に応じた誤差検出増幅信
号を生成し、コントローラが、誤差検出増幅信号とＰＷ
Ｍ制御周波数発生用オシレータに基づいて負荷出力側出
力直流電圧が低下したと判断した際にスイッチングトラ
ンジスタのＯＮ時間を長くし、また誤差検出増幅信号と
ＰＷＭ制御周波数発生用オシレータに基づいて負荷出力
側出力直流電圧が上昇したと判断した際にスイッチング
トランジスタのＯＮ時間を短くするように、スイッチン
グ周波数を一定に保持した状態でスイッチングトランジ
スタのデューティ率を変更するパルス幅変調制御用の負
荷制御信号を生成し、ゲートサイズ変更手段が、複数の
スイッチングトランジスタの中から活性化すべきスイッ
チングトランジスタを負荷軽重検出信号に応じて選択し
て活性化したスイッチングトランジスタに負荷制御信号
を供給して負荷電流が小さくなった軽負荷時のスイッチ
ングトランジスタのゲートサイズを小さくする制御、及
びスイッチングトランジスタのパルス幅変調制御におけ
る周波数を低くする制御を実行することにより、内部ク
ロックを発生させる際に必要とされる消費電流の中で負
荷出力側出力直流電圧を発生するスイッチングトランジ
スタのゲート容量をチャージあるいはディスチャージす
るために必要とされる電流量を低減できるようになり、
その結果、スイッチングトランジスタにおける消費電流
の低減化を図り、これによって軽負荷時の電源効率の向
上を図ることができるようになる。
【００１４】
【発明の実施の形態】図１は、本発明のＤＣ／ＤＣコン
バータ１０の一実施形態を説明するための機能ブロック
図である。
バータ１０の一実施形態を説明するための機能ブロック
図である。
【００１５】図１に示すＤＣ／ＤＣコンバータ１０は、
リチウムイオンバッテリー（電池）等の外部供給電源か
ら定電圧発生用インダクタＬ（定電圧発生手段）を介し
て電源接続端子Ｌxから与えられる外部供給電圧Ｖsply
を、定電圧発生用インダクタＬと定電圧発生コンデンサ
Ｃと整流ダイオードＤとで構成される定電圧発生手段を
用いて一定電圧の（ボルテージレギュレーションされ
た）出力直流電圧Ｖoutとして出力するようにスイッチ
ングトランジスタＭ2，Ｍ3をスイッチング制御するスイ
ッチング型定電圧電源（ボルテージレギュレータ）の一
種であり、負荷出力側の出力直流電圧Ｖoutが低下した
際にスイッチングトランジスタＭ2，Ｍ3のＯＮ時間を長
くする一方で、負荷出力側出力直流電圧Ｖoutが上昇し
た際にスイッチングトランジスタＭ2，Ｍ3のＯＮ時間を
短くするようにスイッチングＰＷＭ制御変調周波数ｆを
一定に保持した状態で、スイッチングトランジスタ
Ｍ2，Ｍ3のＯＮ時間（導通時間）とＯＦＦ時間（非導通
時間）の合計に対するＯＮ時間の割合であるデューティ
率Ｄｕｔｙ（図１参照）を変更して負荷出力側出力直流
電圧Ｖoutを一定電圧に制御するパルス幅変調制御（Ｐ
ＷＭ）を実行することができる。
リチウムイオンバッテリー（電池）等の外部供給電源か
ら定電圧発生用インダクタＬ（定電圧発生手段）を介し
て電源接続端子Ｌxから与えられる外部供給電圧Ｖsply
を、定電圧発生用インダクタＬと定電圧発生コンデンサ
Ｃと整流ダイオードＤとで構成される定電圧発生手段を
用いて一定電圧の（ボルテージレギュレーションされ
た）出力直流電圧Ｖoutとして出力するようにスイッチ
ングトランジスタＭ2，Ｍ3をスイッチング制御するスイ
ッチング型定電圧電源（ボルテージレギュレータ）の一
種であり、負荷出力側の出力直流電圧Ｖoutが低下した
際にスイッチングトランジスタＭ2，Ｍ3のＯＮ時間を長
くする一方で、負荷出力側出力直流電圧Ｖoutが上昇し
た際にスイッチングトランジスタＭ2，Ｍ3のＯＮ時間を
短くするようにスイッチングＰＷＭ制御変調周波数ｆを
一定に保持した状態で、スイッチングトランジスタ
Ｍ2，Ｍ3のＯＮ時間（導通時間）とＯＦＦ時間（非導通
時間）の合計に対するＯＮ時間の割合であるデューティ
率Ｄｕｔｙ（図１参照）を変更して負荷出力側出力直流
電圧Ｖoutを一定電圧に制御するパルス幅変調制御（Ｐ
ＷＭ）を実行することができる。
【００１６】更に加えて、図１のＤＣ／ＤＣコンバータ
１０は、負荷出力側の出力直流電流Ｉoutが所定値未満
に低下した際にスイッチングトランジスタＭ2，Ｍ3のＯ
ＮするＰＷＭ制御変調周波数ｆ（＝パルス幅変調制御の
周波数）を低くする一方で、負荷出力側出力直流電流Ｉ
outが所定値以上に保たれている間にスイッチングトラ
ンジスタＭ2，Ｍ3のＯＮするＰＷＭ制御変調周波数ｆを
低下させないようにパルス幅変調制御を保持した状態で
負荷出力側出力直流電圧Ｖoutを一定電圧に制御するパ
ルス幅変調制御（ＰＷＭ）を実行することもできる。
１０は、負荷出力側の出力直流電流Ｉoutが所定値未満
に低下した際にスイッチングトランジスタＭ2，Ｍ3のＯ
ＮするＰＷＭ制御変調周波数ｆ（＝パルス幅変調制御の
周波数）を低くする一方で、負荷出力側出力直流電流Ｉ
outが所定値以上に保たれている間にスイッチングトラ
ンジスタＭ2，Ｍ3のＯＮするＰＷＭ制御変調周波数ｆを
低下させないようにパルス幅変調制御を保持した状態で
負荷出力側出力直流電圧Ｖoutを一定電圧に制御するパ
ルス幅変調制御（ＰＷＭ）を実行することもできる。
【００１７】このようなＤＣ／ＤＣコンバータ１０は、
負荷電流検出手段１２、誤差検出増幅手段１１、コント
ローラ１８、ゲートサイズ変更手段１６、ＰＷＭ制御周
波数発生用オシレータ１４、信号バッファー１６８を中
心とするハードウェア構成となっている。
負荷電流検出手段１２、誤差検出増幅手段１１、コント
ローラ１８、ゲートサイズ変更手段１６、ＰＷＭ制御周
波数発生用オシレータ１４、信号バッファー１６８を中
心とするハードウェア構成となっている。
【００１８】図１に示す誤差検出増幅手段１１は、エラ
ーアンプ（ｅｒｒＡｍｐ）とも呼ばれ、負荷出力側出力
直流電圧Ｖoutの目標電圧値（＝ＤＣ／ＤＣコンバータ
１０の定電圧値）からのずれ量を検出すると同時に、上
昇電圧または低下電圧に比例した誤差検出増幅信号１１
ａを発生する機能を有し、具体的には、オペアンプを用
いて実現している。
ーアンプ（ｅｒｒＡｍｐ）とも呼ばれ、負荷出力側出力
直流電圧Ｖoutの目標電圧値（＝ＤＣ／ＤＣコンバータ
１０の定電圧値）からのずれ量を検出すると同時に、上
昇電圧または低下電圧に比例した誤差検出増幅信号１１
ａを発生する機能を有し、具体的には、オペアンプを用
いて実現している。
【００１９】具体的には、誤差検出増幅手段１１は、レ
ファレンス抵抗素子Ｒref1とレファレンス抵抗素子Ｒ
ref2とで負荷出力側出力直流電圧Ｖoutを所定比率（＝
Ｒref2／（Ｒref1＋Ｒref2））に分圧したフィードバッ
ク（ＦＢ）電圧（＝Ｖout・Ｒr ef2／（Ｒref1＋
Ｒref2））をオペアンプの非反転入力端子（＋）に入力
し、定電圧発生手段であるツェナーダイオードＤzのツ
ェナー電圧Ｖzを反転入力端子（−）に入力し、電圧Ｖ
out・Ｒref1／（Ｒref1＋Ｒref2）とツェナー電圧Ｖzと
の差を、前述の目標電圧値からのずれ量（＝誤差検出増
幅信号１１ａ（ｅｒｒＡｍｐ（エラーアンプ）出力））
として出力している。
ファレンス抵抗素子Ｒref1とレファレンス抵抗素子Ｒ
ref2とで負荷出力側出力直流電圧Ｖoutを所定比率（＝
Ｒref2／（Ｒref1＋Ｒref2））に分圧したフィードバッ
ク（ＦＢ）電圧（＝Ｖout・Ｒr ef2／（Ｒref1＋
Ｒref2））をオペアンプの非反転入力端子（＋）に入力
し、定電圧発生手段であるツェナーダイオードＤzのツ
ェナー電圧Ｖzを反転入力端子（−）に入力し、電圧Ｖ
out・Ｒref1／（Ｒref1＋Ｒref2）とツェナー電圧Ｖzと
の差を、前述の目標電圧値からのずれ量（＝誤差検出増
幅信号１１ａ（ｅｒｒＡｍｐ（エラーアンプ）出力））
として出力している。
【００２０】ＰＷＭ制御周波数発生用オシレータ１４
は、ＭＯＳＦＥＴＭ4（Ｍ5）、論理素子ＮＯＴ、電流
源、遅延コンデンサＣ1（Ｃ2）で構成される論理回路が
カスコード接続されて成るリングオシレータを基本回路
とし、負荷軽重検出信号１２ａ（図１中の検出器出力）
に基づいて負荷出力側出力直流電流Ｉoutが所定値未満
に低下したと判断した際にスイッチングトランジスタＭ
2，Ｍ3のＯＮ（活性化状態）するＰＷＭ制御変調周波数
ｆが低い（本実施例では、例えば３０ｋＨｚ）パルス幅
変調制御を実行するための制御パラメータ（具体的に
は、パルス幅やパルス周波数）を指定するＰＷＭ制御信
号を生成するためのクロック１４ａを発生し、また負荷
軽重検出信号１２ａに基づいて負荷出力側出力直流電流
Ｉoutが所定値以上に上昇したと判断した際にはスイッ
チングトランジスタＭ2，Ｍ3のＯＮするＰＷＭ制御変調
周波数ｆが高い（本実施例では、例えば１００ｋＨｚ）
パルス幅変調制御を実行するための制御パラメータを指
定するＰＷＭ制御信号を生成するためのクロック１４ａ
を発生する機能を有している。
は、ＭＯＳＦＥＴＭ4（Ｍ5）、論理素子ＮＯＴ、電流
源、遅延コンデンサＣ1（Ｃ2）で構成される論理回路が
カスコード接続されて成るリングオシレータを基本回路
とし、負荷軽重検出信号１２ａ（図１中の検出器出力）
に基づいて負荷出力側出力直流電流Ｉoutが所定値未満
に低下したと判断した際にスイッチングトランジスタＭ
2，Ｍ3のＯＮ（活性化状態）するＰＷＭ制御変調周波数
ｆが低い（本実施例では、例えば３０ｋＨｚ）パルス幅
変調制御を実行するための制御パラメータ（具体的に
は、パルス幅やパルス周波数）を指定するＰＷＭ制御信
号を生成するためのクロック１４ａを発生し、また負荷
軽重検出信号１２ａに基づいて負荷出力側出力直流電流
Ｉoutが所定値以上に上昇したと判断した際にはスイッ
チングトランジスタＭ2，Ｍ3のＯＮするＰＷＭ制御変調
周波数ｆが高い（本実施例では、例えば１００ｋＨｚ）
パルス幅変調制御を実行するための制御パラメータを指
定するＰＷＭ制御信号を生成するためのクロック１４ａ
を発生する機能を有している。
【００２１】図１に示す負荷電流検出手段１２（図中の
検出器）は、負荷出力側出力直流電圧Ｖoutの供給先の
負荷で消費される負荷電流の軽重を検出すると同時に、
軽負荷または重負荷を識別するための負荷軽重検出信号
１２ａを発生する機能を有している。
検出器）は、負荷出力側出力直流電圧Ｖoutの供給先の
負荷で消費される負荷電流の軽重を検出すると同時に、
軽負荷または重負荷を識別するための負荷軽重検出信号
１２ａを発生する機能を有している。
【００２２】図１に示す負荷電流検出手段１２がパルス
幅変調制御（ＰＷＭ）に関与する場合、具体的には、ｅ
ｒｒＡｍｐ出力１１ａの信号レベルは、出力電流（負荷
電流）Ｉoutが大きくなるとデューティＤｕｔｙを広げ
るために低い電位にシフトしていく。このとき、ドライ
バ選択部１６２はスイッチングトランジスタＭ2，Ｍ3の
ゲートサイズを小さくする動作を行わない。一方、ｅｒ
ｒＡｍｐ出力１１ａの信号レベルは、出力電流（負荷電
流）Ｉoutが小さくなるとデューティＤｕｔｙを狭くす
るために高い電位にシフトしていく。このとき、ｅｒｒ
Ａｍｐ出力１１ａのレベルが所定レベルよりも高くなる
と、スイッチングトランジスタＭ1による定電流インバ
ータが反転動作を行い、スイッチングトランジスタＭ3
のゲートが接地電位（ＧＮＤ）に固定される。これによ
り、スイッチングトランジスタＭ 2のみが実際に活性化
されることになり、その結果、スイッチングトランジス
タＭ2，Ｍ3のゲート容量Ｃgate1，Ｃgate2をチャージし
たりディスチャージするために必要とされる電流量を低
減できるようになり、その結果、スイッチングトランジ
スタＭ2，Ｍ3における消費電流の低減化を図り、これに
よって軽負荷時であっても高い電源効率を実現すること
ができるようになる。
幅変調制御（ＰＷＭ）に関与する場合、具体的には、ｅ
ｒｒＡｍｐ出力１１ａの信号レベルは、出力電流（負荷
電流）Ｉoutが大きくなるとデューティＤｕｔｙを広げ
るために低い電位にシフトしていく。このとき、ドライ
バ選択部１６２はスイッチングトランジスタＭ2，Ｍ3の
ゲートサイズを小さくする動作を行わない。一方、ｅｒ
ｒＡｍｐ出力１１ａの信号レベルは、出力電流（負荷電
流）Ｉoutが小さくなるとデューティＤｕｔｙを狭くす
るために高い電位にシフトしていく。このとき、ｅｒｒ
Ａｍｐ出力１１ａのレベルが所定レベルよりも高くなる
と、スイッチングトランジスタＭ1による定電流インバ
ータが反転動作を行い、スイッチングトランジスタＭ3
のゲートが接地電位（ＧＮＤ）に固定される。これによ
り、スイッチングトランジスタＭ 2のみが実際に活性化
されることになり、その結果、スイッチングトランジス
タＭ2，Ｍ3のゲート容量Ｃgate1，Ｃgate2をチャージし
たりディスチャージするために必要とされる電流量を低
減できるようになり、その結果、スイッチングトランジ
スタＭ2，Ｍ3における消費電流の低減化を図り、これに
よって軽負荷時であっても高い電源効率を実現すること
ができるようになる。
【００２３】ここで、電源効率は、［（出力直流電圧Ｖ
out）×（出力直流電流Ｉout）］／［（外部供給電源Ｖ
sply）×（入力電流）］×１００［％］で算出される。
out）×（出力直流電流Ｉout）］／［（外部供給電源Ｖ
sply）×（入力電流）］×１００［％］で算出される。
【００２４】また負荷電流検出手段１２がパルス幅変調
制御（ＰＷＭ）に関与する場合、具体的には、出力電流
（負荷電流）Ｉoutが大きいとき、ｅｒｒＡｍｐ出力１
１ａの信号レベルは低レベルにあるのでスイッチングト
ランジスタＭ1による定電流インバータは反転しないの
で、ＰＷＭ制御変調周波数ｆは切り替わらない。一方、
出力電流（負荷電流）Ｉoutが小さいとき、ｅｒｒＡｍ
ｐ出力１１ａの信号レベルが高い電位にシフトしてい
き、そのレベルが所定レベルよりも高くなると、スイッ
チングトランジスタＭ1による定電流インバータが反転
動作を行い、ＰＷＭ制御周波数発生用オシレータ１４の
スイッチングトランジスタＭ4，Ｍ5がＯＦＦとなる。こ
れにより、ＰＷＭ制御変調周波数ｆを決定している遅延
コンデンサＣ1，Ｃ2をディスチャージする定電流値が少
なくなり、その結果、ＰＷＭ制御周波数発生用オシレー
タ１４のＰＷＭ制御変調周波数ｆが低くなる。
制御（ＰＷＭ）に関与する場合、具体的には、出力電流
（負荷電流）Ｉoutが大きいとき、ｅｒｒＡｍｐ出力１
１ａの信号レベルは低レベルにあるのでスイッチングト
ランジスタＭ1による定電流インバータは反転しないの
で、ＰＷＭ制御変調周波数ｆは切り替わらない。一方、
出力電流（負荷電流）Ｉoutが小さいとき、ｅｒｒＡｍ
ｐ出力１１ａの信号レベルが高い電位にシフトしてい
き、そのレベルが所定レベルよりも高くなると、スイッ
チングトランジスタＭ1による定電流インバータが反転
動作を行い、ＰＷＭ制御周波数発生用オシレータ１４の
スイッチングトランジスタＭ4，Ｍ5がＯＦＦとなる。こ
れにより、ＰＷＭ制御変調周波数ｆを決定している遅延
コンデンサＣ1，Ｃ2をディスチャージする定電流値が少
なくなり、その結果、ＰＷＭ制御周波数発生用オシレー
タ１４のＰＷＭ制御変調周波数ｆが低くなる。
【００２５】これにより、内部クロックを発生させる際
に必要とされる消費電流の中で負荷出力側出力直流電圧
Ｖoutを発生するスイッチングトランジスタＭ2，Ｍ3の
ゲート容量Ｃgate1，Ｃgate2をチャージしたりディスチ
ャージするために必要とされる電流量を低減できるよう
になり、その結果、スイッチングトランジスタＭ2，Ｍ3
のゲート容量Ｃgate1，Ｃgate2をチャージしたりディス
チャージする回数を少なくし、これによって軽負荷時で
あっても高い電源効率を実現することができるようにな
る。
に必要とされる消費電流の中で負荷出力側出力直流電圧
Ｖoutを発生するスイッチングトランジスタＭ2，Ｍ3の
ゲート容量Ｃgate1，Ｃgate2をチャージしたりディスチ
ャージするために必要とされる電流量を低減できるよう
になり、その結果、スイッチングトランジスタＭ2，Ｍ3
のゲート容量Ｃgate1，Ｃgate2をチャージしたりディス
チャージする回数を少なくし、これによって軽負荷時で
あっても高い電源効率を実現することができるようにな
る。
【００２６】図２は、図１のＤＣ／ＤＣコンバータ１０
におけるヒステリシス特性を有する負荷電流検出手段１
２（検出器）の一実施形態を説明するための回路図であ
る。
におけるヒステリシス特性を有する負荷電流検出手段１
２（検出器）の一実施形態を説明するための回路図であ
る。
【００２７】図２に示す負荷電流検出手段１２は、負荷
出力側出力直流電圧ＶＣoutの供給先の軽負荷または重
負荷で消費される負荷電流の軽重を検出する際の識別レ
ベルにヒステリシス特性を持たせた負荷軽重検出信号１
２ａを発生する点に特徴を有している。
出力側出力直流電圧ＶＣoutの供給先の軽負荷または重
負荷で消費される負荷電流の軽重を検出する際の識別レ
ベルにヒステリシス特性を持たせた負荷軽重検出信号１
２ａを発生する点に特徴を有している。
【００２８】このようなヒステリシス特性は、ＭＯＳト
ランジスタＭ6，Ｍ7から構成されるカレントミラー回路
において、ＭＯＳトランジスタＭ7に流れる電流を決定
するためにレファレンス電圧ｉrefを用いてＭＯＳトラ
ンジスタＭ8，Ｍ10を駆動する際に、ＭＯＳトランジス
タＭ8，Ｍ10を同時にＯＮする制御、ＭＯＳトランジス
タＭ9をＯＦＦしてＭＯＳトランジスタＭ8のみＯＮする
制御を切り替えることによって、負荷検知電流Ｉをヒス
テリシス制御することにより実現している。
ランジスタＭ6，Ｍ7から構成されるカレントミラー回路
において、ＭＯＳトランジスタＭ7に流れる電流を決定
するためにレファレンス電圧ｉrefを用いてＭＯＳトラ
ンジスタＭ8，Ｍ10を駆動する際に、ＭＯＳトランジス
タＭ8，Ｍ10を同時にＯＮする制御、ＭＯＳトランジス
タＭ9をＯＦＦしてＭＯＳトランジスタＭ8のみＯＮする
制御を切り替えることによって、負荷検知電流Ｉをヒス
テリシス制御することにより実現している。
【００２９】図１に示すコントローラ１８は、ｅｒｒＡ
ｍｐ出力１１ａに基づいて負荷出力側出力直流電圧Ｖ
outが低下したと判断した際にスイッチングトランジス
タＭ2，Ｍ3のＯＮ時間を長くしまたｅｒｒＡｍｐ出力１
１ａに基づいて負荷出力側出力直流電圧Ｖoutが上昇し
たと判断した際にスイッチングトランジスタＭ2，Ｍ3の
ＯＮ時間を短くするように、スイッチングＰＷＭ制御変
調周波数ｆを一定に保持した状態で、スイッチングトラ
ンジスタＭ2，Ｍ3のデューティ率Ｄｕｔｙを変更するパ
ルス幅変調制御用の負荷制御信号１８ａを発生する機能
を有している。
ｍｐ出力１１ａに基づいて負荷出力側出力直流電圧Ｖ
outが低下したと判断した際にスイッチングトランジス
タＭ2，Ｍ3のＯＮ時間を長くしまたｅｒｒＡｍｐ出力１
１ａに基づいて負荷出力側出力直流電圧Ｖoutが上昇し
たと判断した際にスイッチングトランジスタＭ2，Ｍ3の
ＯＮ時間を短くするように、スイッチングＰＷＭ制御変
調周波数ｆを一定に保持した状態で、スイッチングトラ
ンジスタＭ2，Ｍ3のデューティ率Ｄｕｔｙを変更するパ
ルス幅変調制御用の負荷制御信号１８ａを発生する機能
を有している。
【００３０】図１に示す信号バッファー１６８は、コン
トローラ１８からの負荷制御信号１８ａをバッファリン
グしてバッファリング信号１６８ａとして第１ドライバ
１６１とドライバ選択部１６２とに供給する機能を有し
ている。
トローラ１８からの負荷制御信号１８ａをバッファリン
グしてバッファリング信号１６８ａとして第１ドライバ
１６１とドライバ選択部１６２とに供給する機能を有し
ている。
【００３１】図１に示すゲートサイズ変更手段１６は、
負荷電流が小さくなった軽負荷時のスイッチングトラン
ジスタＭ2，Ｍ3のゲートサイズを小さくする制御を実行
する機能を実現するために、第１ドライバ１６１、第２
ドライバ１６３、ドライバ選択部１６２を中心とするハ
ードウェア構成となっている。
負荷電流が小さくなった軽負荷時のスイッチングトラン
ジスタＭ2，Ｍ3のゲートサイズを小さくする制御を実行
する機能を実現するために、第１ドライバ１６１、第２
ドライバ１６３、ドライバ選択部１６２を中心とするハ
ードウェア構成となっている。
【００３２】図１に示す第１ドライバ１６１は、ドレイ
ンが共通に電源接続端子Ｌxに接続されたソース接地の
ｎチャネルＭＯＳＦＥＴをスイッチングトランジスタＭ
2として有し、バッファリング信号１６８ａをスイッチ
ングトランジスタＭ2のゲートに出力する論理素子ＮＯ
Ｔが直列に３段接続された論理回路で構成されている。
ンが共通に電源接続端子Ｌxに接続されたソース接地の
ｎチャネルＭＯＳＦＥＴをスイッチングトランジスタＭ
2として有し、バッファリング信号１６８ａをスイッチ
ングトランジスタＭ2のゲートに出力する論理素子ＮＯ
Ｔが直列に３段接続された論理回路で構成されている。
【００３３】このとき、スイッチングトランジスタＭ2
は、負荷制御信号１８ａに応じて負荷に負荷出力側出力
直流電圧Ｖoutを供給する機能を有している。
は、負荷制御信号１８ａに応じて負荷に負荷出力側出力
直流電圧Ｖoutを供給する機能を有している。
【００３４】図１に示すドライバ選択部１６２は、負荷
軽重検出信号１２ａが入力される論理素子ＮＯＴ、この
論理素子ＮＯＴの出力とバッファリング信号１６８ａと
の論理ＮＯＲ演算を行う論理素子ＮＯＲを備え、負荷軽
重検出信号１２ａに応じてスイッチングトランジスタＭ
3を選択して活性化するため負荷制御信号１８ａを第２
ドライバ１６３に供給する論理構成となっている。
軽重検出信号１２ａが入力される論理素子ＮＯＴ、この
論理素子ＮＯＴの出力とバッファリング信号１６８ａと
の論理ＮＯＲ演算を行う論理素子ＮＯＲを備え、負荷軽
重検出信号１２ａに応じてスイッチングトランジスタＭ
3を選択して活性化するため負荷制御信号１８ａを第２
ドライバ１６３に供給する論理構成となっている。
【００３５】図１に示す第２ドライバ１６３は、ドレイ
ンが共通に電源接続端子Ｌxに接続されたソース接地の
ｎチャネルＭＯＳＦＥＴをスイッチングトランジスタＭ
3として有し、ドライバ選択部１６２からの論理出力が
スイッチングトランジスタＭ 3のゲートに出力する論理
素子ＮＯＴが直列に２段接続された論理回路で構成され
ている。
ンが共通に電源接続端子Ｌxに接続されたソース接地の
ｎチャネルＭＯＳＦＥＴをスイッチングトランジスタＭ
3として有し、ドライバ選択部１６２からの論理出力が
スイッチングトランジスタＭ 3のゲートに出力する論理
素子ＮＯＴが直列に２段接続された論理回路で構成され
ている。
【００３６】このとき、スイッチングトランジスタＭ3
は、負荷制御信号１８ａに応じて負荷に負荷出力側出力
直流電圧Ｖoutを供給する機能を有している。
は、負荷制御信号１８ａに応じて負荷に負荷出力側出力
直流電圧Ｖoutを供給する機能を有している。
【００３７】図３は、図１のＤＣ／ＤＣコンバータ１０
の基本動作を説明するためのタイミングチャートであ
る。
の基本動作を説明するためのタイミングチャートであ
る。
【００３８】上述のＤＣ／ＤＣコンバータ１０におい
て、図３のＡ部に示すように、検出器１２は、負荷出力
側出力直流電圧Ｖoutの供給先の負荷で消費される負荷
電流Ｉ0を低負荷電流Ｉ2を下限値とし重負荷電流Ｉ1を
上限値として負荷電流Ｉ0の軽重を検出すると同時に、
軽負荷検出時にＬレベルの負荷軽重検出信号１２ａを出
力し、重負荷検出時にＨレベルの負荷軽重検出信号１２
ａを出力する。なお、図中横軸Ｔは時間軸を意味してい
る。
て、図３のＡ部に示すように、検出器１２は、負荷出力
側出力直流電圧Ｖoutの供給先の負荷で消費される負荷
電流Ｉ0を低負荷電流Ｉ2を下限値とし重負荷電流Ｉ1を
上限値として負荷電流Ｉ0の軽重を検出すると同時に、
軽負荷検出時にＬレベルの負荷軽重検出信号１２ａを出
力し、重負荷検出時にＨレベルの負荷軽重検出信号１２
ａを出力する。なお、図中横軸Ｔは時間軸を意味してい
る。
【００３９】パルス幅変調制御を行う場合、これに同期
してコントローラ１８が、ｅｒｒＡｍｐ出力１１ａの信
号レベルに基づいて負荷出力側出力直流電圧Ｖoutが低
下したと判断した際にスイッチングトランジスタＭ2，
Ｍ3のＯＮ時間を長くしまたｅｒｒＡｍｐ出力１１ａに
基づいて負荷出力側出力直流電圧Ｖoutが上昇したと判
断した際にスイッチングトランジスタＭ2，Ｍ3のＯＮ時
間を短くするように、スイッチングＰＷＭ制御変調周波
数ｆを一定に保持した状態で、スイッチングトランジス
タＭ2，Ｍ3のデューティ率Ｄｕｔｙを変更するパルス幅
変調制御用の負荷制御信号１８ａを発生する。
してコントローラ１８が、ｅｒｒＡｍｐ出力１１ａの信
号レベルに基づいて負荷出力側出力直流電圧Ｖoutが低
下したと判断した際にスイッチングトランジスタＭ2，
Ｍ3のＯＮ時間を長くしまたｅｒｒＡｍｐ出力１１ａに
基づいて負荷出力側出力直流電圧Ｖoutが上昇したと判
断した際にスイッチングトランジスタＭ2，Ｍ3のＯＮ時
間を短くするように、スイッチングＰＷＭ制御変調周波
数ｆを一定に保持した状態で、スイッチングトランジス
タＭ2，Ｍ3のデューティ率Ｄｕｔｙを変更するパルス幅
変調制御用の負荷制御信号１８ａを発生する。
【００４０】これに同期してゲートサイズ変更手段１６
が、複数のスイッチングトランジスタＭ2，Ｍ3の中から
活性化すべきスイッチングトランジスＭ2，Ｍ3を負荷軽
重検出信号１２ａに応じて選択して活性化したスイッチ
ングトランジスタＭ2，Ｍ3のゲート端子に負荷制御信号
１８ａを供給する（図３のＭ2ゲート電位、Ｍ3ゲート電
位参照）。
が、複数のスイッチングトランジスタＭ2，Ｍ3の中から
活性化すべきスイッチングトランジスＭ2，Ｍ3を負荷軽
重検出信号１２ａに応じて選択して活性化したスイッチ
ングトランジスタＭ2，Ｍ3のゲート端子に負荷制御信号
１８ａを供給する（図３のＭ2ゲート電位、Ｍ3ゲート電
位参照）。
【００４１】具体的には、パルス幅変調制御（ＰＷＭ）
を実行する場合、ｅｒｒＡｍｐ出力１１ａの信号レベル
は、出力電流（負荷電流）Ｉoutが大きくなるとデュー
ティＤｕｔｙを広げるために低い電位にシフトしてい
く。このとき、ドライバ選択部１６２はスイッチングト
ランジスタＭ2，Ｍ3のゲートサイズを小さくする動作を
行わない。一方、ｅｒｒＡｍｐ出力１１ａの信号レベル
は、出力電流（負荷電流）Ｉoutが小さくなるとデュー
ティＤｕｔｙを狭くするために高い電位にシフトしてい
く。このとき、ｅｒｒＡｍｐ出力１１ａのレベルが所定
レベルよりも高くなると、スイッチングトランジスタＭ
1による定電流インバータが反転動作を行い、スイッチ
ングトランジスタＭ3のゲート電位が接地電位（ＧＮ
Ｄ）に固定される。これにより、スイッチングトランジ
スタＭ2のみが実際に活性化されることになり、その結
果、スイッチングトランジスタＭ2，Ｍ3のゲート容量Ｃ
gate1，Ｃgate2をチャージしたりディスチャージするた
めに必要とされる電流量を低減できるようになり、その
結果、スイッチングトランジスタＭ2，Ｍ3における消費
電流の低減化を図り、これによって軽負荷時であっても
高い電源効率を実現することができるようになる。
を実行する場合、ｅｒｒＡｍｐ出力１１ａの信号レベル
は、出力電流（負荷電流）Ｉoutが大きくなるとデュー
ティＤｕｔｙを広げるために低い電位にシフトしてい
く。このとき、ドライバ選択部１６２はスイッチングト
ランジスタＭ2，Ｍ3のゲートサイズを小さくする動作を
行わない。一方、ｅｒｒＡｍｐ出力１１ａの信号レベル
は、出力電流（負荷電流）Ｉoutが小さくなるとデュー
ティＤｕｔｙを狭くするために高い電位にシフトしてい
く。このとき、ｅｒｒＡｍｐ出力１１ａのレベルが所定
レベルよりも高くなると、スイッチングトランジスタＭ
1による定電流インバータが反転動作を行い、スイッチ
ングトランジスタＭ3のゲート電位が接地電位（ＧＮ
Ｄ）に固定される。これにより、スイッチングトランジ
スタＭ2のみが実際に活性化されることになり、その結
果、スイッチングトランジスタＭ2，Ｍ3のゲート容量Ｃ
gate1，Ｃgate2をチャージしたりディスチャージするた
めに必要とされる電流量を低減できるようになり、その
結果、スイッチングトランジスタＭ2，Ｍ3における消費
電流の低減化を図り、これによって軽負荷時であっても
高い電源効率を実現することができるようになる。
【００４２】同様の主旨で、パルス幅変調制御を実行す
る場合、図３のＢ部に示すように、検出器１２の出力に
同期してＰＷＭ制御周波数発生用オシレータ１４が、負
荷軽重検出信号１２ａに基づいて負荷出力側出力直流電
流Ｉoutが低下したと判断した際にスイッチングトラン
ジスタＭ2，Ｍ3のＯＮするＰＷＭ制御変調周波数ｆを低
くした（具体的には、１００ｋＨｚ→３０ｋＨｚに周波
数を落とした）パルス幅変調制御を実行するための制御
パラメータを指定するＰＷＭ制御信号１４ａを発生し、
また負荷軽重検出信号１２ａに基づいて負荷出力側出力
直流電流Ｉoutが上昇したと判断した際にスイッチング
トランジスタＭ2，Ｍ3のＯＮするＰＷＭ制御変調周波数
ｆを特に変化させない（具体的には、ｆ＝１００ｋＨｚ
を保持する）パルス幅変調制御を実行するための制御パ
ラメータを指定するＰＷＭ制御信号を生成するためのク
ロック１４ａを発生する。
る場合、図３のＢ部に示すように、検出器１２の出力に
同期してＰＷＭ制御周波数発生用オシレータ１４が、負
荷軽重検出信号１２ａに基づいて負荷出力側出力直流電
流Ｉoutが低下したと判断した際にスイッチングトラン
ジスタＭ2，Ｍ3のＯＮするＰＷＭ制御変調周波数ｆを低
くした（具体的には、１００ｋＨｚ→３０ｋＨｚに周波
数を落とした）パルス幅変調制御を実行するための制御
パラメータを指定するＰＷＭ制御信号１４ａを発生し、
また負荷軽重検出信号１２ａに基づいて負荷出力側出力
直流電流Ｉoutが上昇したと判断した際にスイッチング
トランジスタＭ2，Ｍ3のＯＮするＰＷＭ制御変調周波数
ｆを特に変化させない（具体的には、ｆ＝１００ｋＨｚ
を保持する）パルス幅変調制御を実行するための制御パ
ラメータを指定するＰＷＭ制御信号を生成するためのク
ロック１４ａを発生する。
【００４３】これに同期して誤差検出増幅手段１１が、
負荷出力側出力直流電圧Ｖoutの目標電圧値（＝ＤＣ／
ＤＣコンバータ１０の定電圧値）からのずれ量を検出す
ると同時に、上昇電圧または低下電圧に比例したｅｒｒ
Ａｍｐ出力１１ａを発生する。
負荷出力側出力直流電圧Ｖoutの目標電圧値（＝ＤＣ／
ＤＣコンバータ１０の定電圧値）からのずれ量を検出す
ると同時に、上昇電圧または低下電圧に比例したｅｒｒ
Ａｍｐ出力１１ａを発生する。
【００４４】これに同期してコントローラ１８が、ｅｒ
ｒＡｍｐ出力１１ａに基づいて負荷出力側出力直流電圧
Ｖoutが低下したと判断した際にスイッチングトランジ
スタＭ2，Ｍ3のＯＮ時間を長くし、またｅｒｒＡｍｐ出
力１１ａに基づいて負荷出力側出力直流電圧Ｖoutが上
昇したと判断した際にスイッチングトランジスタＭ2，
Ｍ3のＯＮ時間を短くするように、スイッチングＰＷＭ
制御変調周波数ｆを一定に保持した状態で、スイッチン
グトランジスタＭ2，Ｍ3のデューティ率Ｄｕｔｙを変更
するパルス変調制御用の負荷制御信号１８ａを発生す
る。
ｒＡｍｐ出力１１ａに基づいて負荷出力側出力直流電圧
Ｖoutが低下したと判断した際にスイッチングトランジ
スタＭ2，Ｍ3のＯＮ時間を長くし、またｅｒｒＡｍｐ出
力１１ａに基づいて負荷出力側出力直流電圧Ｖoutが上
昇したと判断した際にスイッチングトランジスタＭ2，
Ｍ3のＯＮ時間を短くするように、スイッチングＰＷＭ
制御変調周波数ｆを一定に保持した状態で、スイッチン
グトランジスタＭ2，Ｍ3のデューティ率Ｄｕｔｙを変更
するパルス変調制御用の負荷制御信号１８ａを発生す
る。
【００４５】これにより、内部クロックを発生させる際
に必要とされる消費電流の中で負荷出力側出力直流電圧
Ｖoutを発生するスイッチングトランジスタＭ2，Ｍ3の
ゲート容量Ｃgate1，Ｃgate2をチャージしたりディスチ
ャージするために必要とされる電流量を低減できるよう
になり、その結果、スイッチングトランジスタＭ2，Ｍ3
のゲート容量Ｃgate1，Ｃgate2をチャージしたりディス
チャージする回数を少なくし、これによって軽負荷時で
あっても高い電源効率を実現することができるようにな
る。
に必要とされる消費電流の中で負荷出力側出力直流電圧
Ｖoutを発生するスイッチングトランジスタＭ2，Ｍ3の
ゲート容量Ｃgate1，Ｃgate2をチャージしたりディスチ
ャージするために必要とされる電流量を低減できるよう
になり、その結果、スイッチングトランジスタＭ2，Ｍ3
のゲート容量Ｃgate1，Ｃgate2をチャージしたりディス
チャージする回数を少なくし、これによって軽負荷時で
あっても高い電源効率を実現することができるようにな
る。
【００４６】
【発明の効果】請求項１に記載の発明（図４参照）によ
れば、負荷電流が小さくなった軽負荷時のスイッチング
トランジスタのゲートサイズを小さくする制御を実行す
ることにより、内部クロックを発生させる際に必要とさ
れる消費電流の中で負荷出力側出力直流電圧を発生する
スイッチングトランジスタのゲート容量をチャージある
いはディスチャージするために必要とされる電流量を低
減できるようになり、その結果、スイッチングトランジ
スタにおける消費電流の低減化を図り、これによって軽
負荷時の電源効率の向上を図ることができるようにな
る。
れば、負荷電流が小さくなった軽負荷時のスイッチング
トランジスタのゲートサイズを小さくする制御を実行す
ることにより、内部クロックを発生させる際に必要とさ
れる消費電流の中で負荷出力側出力直流電圧を発生する
スイッチングトランジスタのゲート容量をチャージある
いはディスチャージするために必要とされる電流量を低
減できるようになり、その結果、スイッチングトランジ
スタにおける消費電流の低減化を図り、これによって軽
負荷時の電源効率の向上を図ることができるようにな
る。
【００４７】また請求項２に記載の発明（図５参照）に
よれば、負荷電流が小さくなった軽負荷時にスイッチン
グトランジスタのパルス幅変調制御における周波数を低
くする制御を実行することにより、内部クロックを発生
させる際に必要とされる消費電流の中で負荷出力側出力
直流電圧を発生するスイッチングトランジスタのゲート
容量をチャージあるいはディスチャージするために必要
とされる電流量を低減できるようになり、その結果、ス
イッチングトランジスタのゲート容量をチャージあるい
はディスチャージする回数の低減化を図り、これによっ
て軽負荷時の電源効率の向上を図ることができるように
なる。
よれば、負荷電流が小さくなった軽負荷時にスイッチン
グトランジスタのパルス幅変調制御における周波数を低
くする制御を実行することにより、内部クロックを発生
させる際に必要とされる消費電流の中で負荷出力側出力
直流電圧を発生するスイッチングトランジスタのゲート
容量をチャージあるいはディスチャージするために必要
とされる電流量を低減できるようになり、その結果、ス
イッチングトランジスタのゲート容量をチャージあるい
はディスチャージする回数の低減化を図り、これによっ
て軽負荷時の電源効率の向上を図ることができるように
なる。
【００４８】また請求項３（図１参照）に記載の発明に
よれば、負荷電流が小さくなった軽負荷時のスイッチン
グトランジスタのゲートサイズを小さくする制御、及び
スイッチングトランジスタのパルス幅変調制御における
周波数を低くする制御を実行することにより、内部クロ
ックを発生させる際に必要とされる消費電流の中で負荷
出力側出力直流電圧を発生するスイッチングトランジス
タのゲート容量をチャージあるいはディスチャージする
ために必要とされる電流量を低減できるようになり、そ
の結果、スイッチングトランジスタにおける消費電流の
低減化を図り、これによって軽負荷時の電源効率の向上
を図ることができるようになる。
よれば、負荷電流が小さくなった軽負荷時のスイッチン
グトランジスタのゲートサイズを小さくする制御、及び
スイッチングトランジスタのパルス幅変調制御における
周波数を低くする制御を実行することにより、内部クロ
ックを発生させる際に必要とされる消費電流の中で負荷
出力側出力直流電圧を発生するスイッチングトランジス
タのゲート容量をチャージあるいはディスチャージする
ために必要とされる電流量を低減できるようになり、そ
の結果、スイッチングトランジスタにおける消費電流の
低減化を図り、これによって軽負荷時の電源効率の向上
を図ることができるようになる。
【図１】本発明のＤＣ／ＤＣコンバータの一実施形態を
説明するための機能ブロック図である（請求項３対応
図）。
説明するための機能ブロック図である（請求項３対応
図）。
【図２】図１のＤＣ／ＤＣコンバータにおけるヒステリ
シス特性を有する負荷電流検出手段（検出器）の一実施
形態を説明するための回路図である。
シス特性を有する負荷電流検出手段（検出器）の一実施
形態を説明するための回路図である。
【図３】図１のＤＣ／ＤＣコンバータの基本動作を説明
するためのタイミングチャートである。
するためのタイミングチャートである。
【図４】本発明のＤＣ／ＤＣコンバータの一実施形態を
示す機能ブロック図である（請求項１対応図）。
示す機能ブロック図である（請求項１対応図）。
【図５】本発明のＤＣ／ＤＣコンバータの一実施形態を
示す機能ブロック図である（請求項２対応図）。
示す機能ブロック図である（請求項２対応図）。
【図６】従来のＤＣ／ＤＣコンバータを説明するための
回路図である。
回路図である。
１０…ＤＣ／ＤＣコンバータ １１…誤差検出増幅手段（エラーアンプ） １１ａ…誤差検出増幅信号（エラーアンプ出力） １２…負荷電流検出手段（検出器） １２ａ…負荷軽重検出信号（検出器出力） １４…ＰＷＭ制御周波数発生用オシレータ １４ａ…ＰＷＭ制御信号 １６…ゲートサイズ変更手段手段 １６１…第１ドライバ １６２…ドライバ選択部 １６３…第２ドライバ １６８…信号バッファー １８…コントローラ １８ａ…負荷制御信号 Ｌ…定電圧発生用リアクタンス（定電圧発生手段） Ｌx…電源接続端子 Ｃ…定電圧発生コンデンサ（定電圧発生手段） Ｃ1，Ｃ2…遅延コンデンサ Ｄ…整流ダイオード（定電圧発生手段） Ｄz…定電圧発生手段（ツェナーダイオード） Ｉ…負荷検知電流（定電流） Ｉout…出力電流 Ｍ1〜Ｍ10…ＭＯＳＦＥＴ Ｒref1…レファレンス抵抗素子 Ｒref2…レファレンス抵抗素子 Ｖout…負荷出力側の出力直流電圧 Ｖsply…外部供給電源（電池） Ｖz…ツェナー電圧
Claims (3)
- 【請求項１】 外部供給電源から与えられる外部供給電
圧を所定の定電圧に変換して出力するようにスイッチン
グトランジスタをスイッチング制御するスイッチング型
定電圧電源の一種であって、負荷出力側の出力直流電圧
が低下した際にスイッチングトランジスタのＯＮ時間を
長くする一方で、負荷出力側出力直流電圧が上昇した際
にスイッチングトランジスタのＯＮ時間を短くするよう
にスイッチング周波数を一定に保持した状態でスイッチ
ングトランジスタのＯＮ時間とＯＦＦ時間の合計に対す
るＯＮ時間の割合であるデューティ率（デューティファ
クタ）を変更して負荷出力側出力直流電圧を一定電圧に
制御するパルス幅変調制御方式のＤＣ／ＤＣコンバータ
において、 前記負荷出力側出力直流電圧の供給先の負荷で消費され
る負荷電流の軽重を検出すると共に、当該負荷の軽重に
かかる負荷軽重検出信号を生成する負荷電流検出手段
と、 前記負荷出力側出力直流電圧の目標電圧値からのずれ量
を検出すると共に、当該上昇電圧または当該低下電圧に
応じた誤差検出増幅信号を生成する誤差検出増幅手段
と、 前記誤差検出増幅信号に基づいて前記負荷出力側出力直
流電圧が低下したと判断した際に前記スイッチングトラ
ンジスタのＯＮ時間を長くしまた前記誤差検出増幅信号
に基づいて前記負荷出力側出力直流電圧が上昇したと判
断した際に前記スイッチングトランジスタのＯＮ時間を
短くするように、前記スイッチング周波数を一定に保持
した状態で当該スイッチングトランジスタの前記デュー
ティ率を変更するパルス幅変調制御用の負荷制御信号を
生成するコントローラと、 負荷及び前記負荷制御信号ならびに前記負荷軽重検出信
号に対して各々並列に接続され当該負荷制御信号に応じ
て当該負荷に前記負荷出力側出力直流電圧を供給する複
数の前記スイッチングトランジスタと、当該複数のスイ
ッチングトランジスタの中から活性化すべきスイッチン
グトランジスタを前記負荷軽重検出信号に応じて選択し
て当該活性化したスイッチングトランジスタに当該負荷
制御信号を供給するドライバ選択部とを備えたゲートサ
イズ変更手段とを有することを特徴とするＤＣ／ＤＣコ
ンバータ。 - 【請求項２】 外部供給電源から与えられる外部供給電
圧を所定の定電圧に変換して出力するようにスイッチン
グトランジスタをスイッチング制御するスイッチング型
定電圧電源の一種であって、負荷出力側の出力直流電圧
が低下した際にスイッチングトランジスタのＯＮ時間を
長くする一方で、負荷出力側出力直流電圧が上昇した際
にスイッチングトランジスタのＯＮ時間を短くして負荷
出力側出力直流電圧を一定電圧に制御するパルス幅変調
制御方式のＤＣ／ＤＣコンバータにおいて、 前記負荷出力側出力直流電圧の供給先の負荷で消費され
る負荷電流の軽重を検出すると共に、当該負荷の軽重に
かかる負荷軽重検出信号を生成する負荷電流検出手段
と、 前記負荷軽重検出信号に基づいて前記負荷出力側出力直
流電流が小さいと判断した際に前記スイッチングトラン
ジスタのＯＮする周波数が低いパルス幅変調制御を実行
するための制御パラメータにかかるＰＷＭ制御信号を生
成するためのクロックを発生し、また前記負荷軽重検出
信号に基づいて前記負荷出力側出力直流電流が大きいと
判断した際に前記スイッチングトランジスタのＯＮする
周波数が高いパルス幅変調制御を実行するための制御パ
ラメータにかかるＰＷＭ制御信号を生成するためのクロ
ックを発生するＰＷＭ制御周波数発生用オシレータと、 前記負荷出力側出力直流電圧の目標電圧値からのずれ量
を検出すると共に、当該上昇電圧または当該低下電圧に
応じた誤差検出増幅信号を生成する誤差検出増幅手段
と、 前記誤差検出増幅信号に基づいて前記負荷出力側出力直
流電圧が低下したと判断した際に前記スイッチングトラ
ンジスタのＯＮ時間を長くし、また前記誤差検出増幅信
号に基づいて前記負荷出力側出力直流電圧が上昇したと
判断した際に前記スイッチングトランジスタのＯＮ時間
を短くするように、前記スイッチング周波数を一定に保
持した状態で当該スイッチングトランジスタのＯＮ時間
とＯＦＦ時間の合計に対するＯＮ時間の割合であるデュ
ーティ率（デューティファクタ）を変更するパルス幅変
調制御用の負荷制御信号を前記クロックに基づいて生成
するコントローラと、 前記負荷制御信号応じて当該負荷に前記負荷出力側出力
直流電圧を供給する単一のスイッチングトランジスタと
を有することを特徴とするＤＣ／ＤＣコンバータ。 - 【請求項３】 外部供給電源から与えられる外部供給電
圧を所定の定電圧に変換して出力するようにスイッチン
グトランジスタをスイッチング制御するスイッチング型
定電圧電源の一種であって、負荷出力側の出力直流電圧
が低下した際にスイッチングトランジスタのＯＮ時間を
長くする一方で、負荷出力側出力直流電圧が上昇した際
にスイッチングトランジスタのＯＮ時間を短くするよう
にスイッチング周波数を一定に保持した状態でスイッチ
ングトランジスタのＯＮ時間とＯＦＦ時間の合計に対す
るＯＮ時間の割合であるデューティ率（デューティファ
クタ）を変更して負荷出力側出力直流電圧を一定電圧に
制御するパルス幅変調制御方式のＤＣ／ＤＣコンバータ
において、 前記負荷出力側出力直流電圧の供給先の負荷で消費され
る負荷電流の軽重を検出すると共に、当該負荷の軽重に
かかる負荷軽重検出信号を生成する負荷電流検出手段
と、 前記負荷軽重検出信号に基づいて前記負荷出力側出力直
流電流が小さいと判断した際に前記スイッチングトラン
ジスタのＯＮする周波数を低くしたパルス幅変調制御を
実行するための制御パラメータにかかるＰＷＭ制御信号
を生成するためのクロックを発生し、また前記負荷軽重
検出信号に基づいて前記負荷出力側出力直流電流が大き
いと判断した際に前記スイッチングトランジスタのＯＮ
する周波数が高いパルス幅変調制御を実行するための制
御パラメータにかかるＰＷＭ制御信号を生成するための
クロックを発生するＰＷＭ制御周波数発生用オシレータ
と、 前記負荷出力側出力直流電圧の目標電圧値からのずれ量
を検出すると共に、当該上昇電圧または当該低下電圧に
応じた誤差検出増幅信号を生成する誤差検出増幅手段
と、 前記誤差検出増幅信号と前記ＰＷＭ制御周波数発生用オ
シレータに基づいて前記負荷出力側出力直流電圧が低下
したと判断した際に前記スイッチングトランジスタのＯ
Ｎ時間を長くし、また前記誤差検出増幅信号と前記ＰＷ
Ｍ制御周波数発生用オシレータに基づいて前記負荷出力
側出力直流電圧が上昇したと判断した際に前記スイッチ
ングトランジスタのＯＮ時間を短くするように、前記ス
イッチング周波数を一定に保持した状態で当該スイッチ
ングトランジスタのデューティ率を変更するパルス幅変
調制御用の負荷制御信号を前記クロックに基づいて生成
するコントローラと、 負荷及び前記負荷制御信号ならびに前記負荷軽重検出信
号に対して各々並列に接続され当該負荷制御信号に応じ
て当該負荷に前記負荷出力側出力直流電圧を供給する複
数の前記スイッチングトランジスタと、当該複数のスイ
ッチングトランジスタの中から活性化すべきスイッチン
グトランジスタを前記負荷軽重検出信号に応じて選択し
て当該活性化したスイッチングトランジスタに当該負荷
制御信号を供給するドライバ選択部とを備えたゲートサ
イズ変更手段とを有することを特徴とするＤＣ／ＤＣコ
ンバータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11199457A JP2000201473A (ja) | 1998-07-14 | 1999-07-13 | Ｄｃ／ｄｃコンバ―タ |
Applications Claiming Priority (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19868998 | 1998-07-14 | ||
| JP10-198689 | 1998-07-14 | ||
| JP31416098 | 1998-11-05 | ||
| JP10-314160 | 1998-11-05 | ||
| JP11199457A JP2000201473A (ja) | 1998-07-14 | 1999-07-13 | Ｄｃ／ｄｃコンバ―タ |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006006992A Division JP2006136198A (ja) | 1998-07-14 | 2006-01-16 | Ｄｃ／ｄｃコンバータ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000201473A true JP2000201473A (ja) | 2000-07-18 |
Family
ID=27327531
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11199457A Pending JP2000201473A (ja) | 1998-07-14 | 1999-07-13 | Ｄｃ／ｄｃコンバ―タ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000201473A (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6611132B2 (en) | 2001-03-07 | 2003-08-26 | Fujitsu Limited | DC-DC converter, power supply circuit, method for controlling DC-DC converter, and method for controlling power supply circuit |
| JP2007068349A (ja) * | 2005-08-31 | 2007-03-15 | Tdk Corp | スイッチング電源装置 |
| US7679348B2 (en) | 2006-03-23 | 2010-03-16 | Ricoh Company, Ltd, | Switching regulator |
| JP2012151953A (ja) * | 2011-01-18 | 2012-08-09 | Fujitsu General Ltd | 電源装置およびこれを備えた空気調和機 |
| JP2013042628A (ja) * | 2011-08-18 | 2013-02-28 | Rohm Co Ltd | スイッチング電源の制御回路、制御方法ならびにそれを用いたスイッチング電源および電子機器 |
| KR101363966B1 (ko) | 2012-03-23 | 2014-02-19 | 페어차일드 세미컨덕터 코포레이션 | 승압 컨버터를 위한 적응 기동 제어 |
| US8674653B2 (en) | 2010-09-10 | 2014-03-18 | Omron Automotive Electronics Co., Ltd. | DC-DC converter |
| US9156361B2 (en) | 2011-03-01 | 2015-10-13 | Omron Automotive Electronics Co., Ltd. | Power conversion apparatus and power control method |
-
1999
- 1999-07-13 JP JP11199457A patent/JP2000201473A/ja active Pending
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6611132B2 (en) | 2001-03-07 | 2003-08-26 | Fujitsu Limited | DC-DC converter, power supply circuit, method for controlling DC-DC converter, and method for controlling power supply circuit |
| JP2007068349A (ja) * | 2005-08-31 | 2007-03-15 | Tdk Corp | スイッチング電源装置 |
| US7679348B2 (en) | 2006-03-23 | 2010-03-16 | Ricoh Company, Ltd, | Switching regulator |
| US8674653B2 (en) | 2010-09-10 | 2014-03-18 | Omron Automotive Electronics Co., Ltd. | DC-DC converter |
| JP2012151953A (ja) * | 2011-01-18 | 2012-08-09 | Fujitsu General Ltd | 電源装置およびこれを備えた空気調和機 |
| US9156361B2 (en) | 2011-03-01 | 2015-10-13 | Omron Automotive Electronics Co., Ltd. | Power conversion apparatus and power control method |
| US9789773B2 (en) | 2011-03-01 | 2017-10-17 | Omron Automotive Electronics Co., Ltd. | Power conversion apparatus and power control method |
| JP2013042628A (ja) * | 2011-08-18 | 2013-02-28 | Rohm Co Ltd | スイッチング電源の制御回路、制御方法ならびにそれを用いたスイッチング電源および電子機器 |
| KR101363966B1 (ko) | 2012-03-23 | 2014-02-19 | 페어차일드 세미컨덕터 코포레이션 | 승압 컨버터를 위한 적응 기동 제어 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6154015A (en) | DC-DC converter | |
| US7609042B2 (en) | Controller for DC-DC converter and method for controlling DC-DC converter | |
| US7804285B2 (en) | Control of operation of switching regulator to select PWM control or PFM control based on phase comparison | |
| US7609039B2 (en) | Controller and control method for DC-DC converter | |
| KR100912865B1 (ko) | 스위칭 레귤레이터 및 그 스위칭 레귤레이터를 구비하는반도체 장치 | |
| JP5071138B2 (ja) | 電流負帰還回路およびそれを用いるｄｃ−ｄｃコンバータ | |
| US7538526B2 (en) | Switching regulator, and a circuit and method for controlling the switching regulator | |
| US7202655B2 (en) | Constant voltage circuit and constant current source, amplifier, and power supply circuit using the same | |
| US20090174384A1 (en) | Switching regulator and method of controlling the same | |
| JP4877472B2 (ja) | Ｄｃ／ｄｃコンバータ | |
| JP2010259257A (ja) | スイッチングレギュレータ及びその動作制御方法 | |
| TWI645393B (zh) | 偏壓產生電路及其同步雙模式升壓直流－直流轉換器 | |
| JP2010011617A (ja) | スイッチングレギュレータ及びそのスイッチングレギュレータを備えた半導体装置 | |
| JP2009123660A (ja) | 放電管点灯装置 | |
| JP2000123970A (ja) | 電界発光ランプ駆動装置の出力電圧を間接的に制御する回路及び方法 | |
| JP2009278713A (ja) | スイッチングレギュレータ | |
| JP4487649B2 (ja) | 昇降圧型ｄｃ−ｄｃコンバータの制御装置 | |
| JP5975648B2 (ja) | スイッチングレギュレータ及びその制御方法 | |
| JP5839863B2 (ja) | 降圧スイッチングレギュレータおよびその制御回路ならびにそれを用いた電子機器 | |
| JP2009225642A (ja) | 電源装置および半導体集積回路装置 | |
| JP2000201473A (ja) | Ｄｃ／ｄｃコンバ―タ | |
| US7646187B2 (en) | Method and apparatus for switching regulator capable of quick feedback from load | |
| JP2003125576A (ja) | Ｄｃ−ｄｃコンバータ | |
| JP6487719B2 (ja) | スイッチング制御回路およびスイッチング制御方法 | |
| JP2013247574A (ja) | Ｐｗｍ信号生成回路および半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040317 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050621 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050624 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050815 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20051118 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051219 |
|
| A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20051226 |
|
| A912 | Removal of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20060203 |