JP2006136183A - インタリーブコントロール式変流器 - Google Patents

Abstract

【課題】高いスイッチング頻度を維持し、かつ良好な出力波形が得られ、破壊の恐れのないインタリーブコントロール式変流器の提供。
【解決手段】本発明のインタリーブコントロール式変流器は、所定の波形を発生させる波形発生器と、所定の波形と相電圧を受信してこの相電圧の相に対応する第1制御信号と第2制御信号を発生させる複数個の第1信号発生器と、所定の波形を受信し、これに基づいて第1インタリーブ信号と第2インタリーブ信号を発生させる第2信号発生器と、第1インタリーブ信号を受信して第1制御信号を複数個の第1制御信号に変換処理する複数個の第1マルチプレクサと、第2インタリーブ信号を受信して第2制御信号を複数個の第2制御信号に変換処理する複数個の第2マルチプレクサと、および複数個の第1制御信号と複数個の第2制御信号に基づいてスイッチングを行う複数個のパワートランジスタから構成されている。
【選択図】 図１

Description

本発明は、変流器のなかでも、とくに交流式の変流器に関するものである。

従来の技術で公開されている変流器の構成は、図１３および図１４のとおりである。これらの図に示されている変流器は、３相変流器であり、直流電源Vdcを３相の交流電源に変換して負荷100を駆動するものである。ここで示されている３相交流変流器は、複数組の並列のトランジスタにより構成されており、このなかでトランジスタ111、112の並列接続、トランジスタ113、114の並列接続、トランジスタ115、116の並列接続、トランジスタ121、122の並列接続、トランジスタ123、124の並列接続、トランジスタ125、126の並列接続トランジスタには、通常、絶縁ゲートバイポーラトランジスタ（Insulated Gate Bipolar Transistor、IGBT）が使用されている。トランジスタ111〜116のゲートは、第１制御信号PWM_R1、PWM_S1およびPWM_T1により制御されており、すなわち上段の制御信号は、それぞれR、S、Tの３相に対応している。トランジスタ121〜126のゲートは、第2制御信号PWM_R2、PWM_S2およびPWM_T2により制御されており、すなわち下段の制御信号は、それぞれR、S、Tの３相に対応している。R相を例に取ると、図２に示されるように、トランジスタ111、112、121、122は、それぞれゲートドライバ131〜134により励振される。このうち、同時に2つの並列トランジスタを駆動するのに、必要なゲート（gate）は1組のみである。

図１３および図１４において現在使われている変流器に存在している例えば、分流、故障、効率および容量など技術的な問題を示しており、これについての詳しい説明は次の通りである。

IGBTの静態と動態の特性が完全に一致することは不可能であるため、直接的な並列制御の方法を採り、グイレクトの並列制御方法で、静態で通電、または動態でスイッチング（switching）した場合に、2つのIGBTを流れる電流には大きな差が生じ、IGBTの電流分配が不均一になる可能性がなり、極端な場合には、IGBTが過熱して焼けてしまうおそれもある。

トランジスタ111と112の制御信号には同一組の制御信号を使用しているため、ゲートドライバ131と132はさらにIGBTを励振させる（図１４のとおり）。このうち1つのIGBTがオープンか、またはドライバ回路に異常が生じた場合（信号遮断など）は、並列構成においては、このうちの1つのIGBTが正常に作動していれば（例えばトランジスタ111が正常である場合）、出力励振全体には何ら影響が生じず、実際の負荷電流波形も正常な信号と一致しているために、故障したIGBTを検出することはできない。このためIGBTの保護は容易でなく、故障から守ることも困難となる。さらに、このうちの1つのIGBTが故障すれば、もう一つのIGBTに過電流を生じ、故障を検知できない状況にあってはもう一つのIGBTも焼けてしまうことから信頼性は劣る。

一般的な変流器のパワーロス（Power Loss）は、おおむね静態通電損失とスイッチングロス（Turn-on LossesとTurn-off Lossを含む）に分けられるが、一般的に言えば、IGBTのスイッチングの頻度が高まるほど、出力される波形は良好になるが、パワーロスも大きくなり、相対的には全体の効率は低くなる。大容量の変流器についていえば、高いスイッチング頻度を維持することにより、良好な出力波形を得るのはいっそう難しくなる。

容量の問題では、IGBTの安全電流は、スイッチングの頻度が高まるにつれて減少する。また、IGBTの並列が分流不均一のため、安全電流全体が減少は避けられなくなる。
無

以上に述べた問題に対して、本発明が解決しようとする課題は、高いスイッチング頻度を維持し、かつ良好な出力波形が得られ、ＩＧＢＴの並列下で安全電流が均一に分配され、破壊の恐れのないインタリーブコントロール式変流器を提供することにある。

従って、（１）本発明で公開しているインタリーブコントロール式変流器は、所定の波形を発生させる波形発生器と、所定の波形と相電圧を受信してこの相電圧の相に対応する第1制御信号と第2制御信号を発生させる複数個の第1信号発生器と、所定の波形を受信し、これに基づいて第1インタリーブ信号と第2インタリーブ信号を発生させる第2信号発生器と、第1インタリーブ信号を受信して第1制御信号を複数個の第1制御信号に変換処理する複数個の第1マルチプレクサと、第2インタリーブ信号を受信して第2制御信号を複数個の第2制御信号に変換処理する複数個の第2マルチプレクサと、および複数個の第1制御信号と複数個の第2制御信号に基づいてスイッチングを行う複数個のパワートランジスタとを含んでいる。

また本発明のインタリーブコントロール式変流器は、以下の（２）乃至（１４）の発明を含む。
（２）前記波形発生器は、三角波形発生器であることを特徴とする前記第１項に記載のインタリーブコントロール式変流器。
（３）前記第1信号発生器は、比較機構であることを特徴とする前記第１項又は第２項に記載のインタリーブコントロール式変流器。
（４）前記第２信号発生器は、インタリーブ信号発生器であることを特徴とする前記第１項乃至第３項のいずれかに記載のインタリーブコントロール式変流器。
（５）前記インタリーブ信号発生器は、比較機構、電流感知器、およびソフトウェアプログラムのグループから1つを選定されるものであることを特徴とする前記第４項に記載のインタリーブコントロール式変流器。
（６）前記インタリーブ信号発生器は、前記波形発生器により生じた波形を利用して当該トランジスタの最適なインタリーブ時間ポイントを得ることにより、該第1インタリーブ信号と該第2インタリーブ信号を生じさせ、トランジスタにゼロ電流スイッチングを実行させるものであることを特徴とする前記第４項又は第５項に記載のインタリーブコントロール式変流器。
（７）前記マルチプレクサはN次のマルチプレクサであることを特徴とする前記第１項乃至第６項のいずれかに記載のインタリーブコントロール式変流器。
（８）前記第１マルチプレクサと第２マルチプレクサは、CPLD、TTLロジック、およびFPGAのグループから1つを選定することを特徴とする前記第１項乃至第７項のいずれかに記載のインタリーブコントロール式変流器。
（９）前記パワートランジスタは、IGBT、BJT、およびMOSFETのグループユニットから1つを選定することを特徴とする前記第１項乃至第８項のいずれかに記載のインタリーブコントロール式変流器。
（１０）前記相電圧は、3つの相のある相電圧を含むことを特徴とする前記第１項乃至第９項のいずれかに記載のインタリーブコントロール式変流器。
（１１）前記第1信号発生器は3つあり、それぞれ当該相電圧の相に応じて設置されることを特徴とする前記第１項に記載のインタリーブコントロール式変流器。
（１２）前記相電圧は、3つの相のある相電圧を含み、それぞれの相電圧は所定の相差のある2つの相電圧を含むことを特徴とする前記第１項乃至第１１項のいずれかに記載のインタリーブコントロール式変流器。
（１３）所定の相差は、180度であることを特徴とする前記第１２項に記載のインタリーブコントロール式変流器。
（１４）前記第1信号発生器は6つあり、それぞれ当該相電圧に応じて設置されることを特徴とする前記第１２項又は第１３項に記載のインタリーブコントロール式変流器。

さらに、（１５）本発明で公開しているインタリーブコントロール式変流器は、第1インタリーブ信号、第2インタリーブ信号、相電圧に対応する複数個の第1制御信号および相電圧に対応する複数個の第2制御信号を発生させるデジタル信号処理装置と、第1インタリーブ信号、第2インタリーブ信号、相電圧に対応する複数個の第1制御信号および相電圧に対応する複数個の第2制御信号を受信し、且つ第1制御信号と第2制御信号に分離するコンプレックスプログラマブルロジック装置と、複数個の第1制御信号と複数個の第2制御信号に基づいてスイッチングを行う複数個のパワートランジスタとを含んでいる。
また本発明のデジタル信号処理装置には、以下の（１６）乃至（２３）の発明を含む。
（１６）所定の波形を発生する波形発生器と、
該所定の波形と相電圧を受信して当該相電圧の相に対応する該第1制御信号と該第2制御信号を発生させる複数個の第1信号発生器と、
所定の波形を受信し、これに基づいて第1インタリーブ信号と第2インタリーブ信号を発生する第2信号発生器とを含むことを特徴とする前記第１５項に記載のインタリーブコントロール式変流器。
（１７）前記波形発生器は、三角波形発生器であることを特徴とする前記第１６項に記載のインタリーブコントロール式変流器。
（１８）前記第1信号発生器は3つあり、それぞれ当該相電圧の相に応じて設置されることを特徴とする前記第１６項又は第１７項に記載のインタリーブコントロール式変流器。
（１９）前記第2信号発生器は、インタリーブ信号発生器であることを特徴とする前記第１６項乃至第１８項のいずれかに記載のインタリーブコントロール式変流器。
（２０）前記インタリーブ信号発生器は、前記波形発生器により生じた波形を利用して当該トランジスタの最適なインタリーブ時間ポイントを得ることにより、第1インタリーブ信号と第2インタリーブ信号を生じさせ、トランジスタにゼロ電流スイッチングを実行させることを特徴とする前記第１９項に記載のインタリーブコントロール式変流器。
（２１）前記コンプレックスプログラマブルロジック装置には
第1インタリーブ信号を受信して該第1制御信号を複数個の第1制御信号に処理する複数個の第1マルチプレクサと、
第2インタリーブ信号を受信して該第2制御信号を複数個の第2制御信号に処理する複数個の第2マルチプレクサと
を含むことを特徴とする前記第１５項乃至第２０項のいずれかに記載のインタリーブコントロール式変流器。
（２２）前記マルチプレクサは、N次のマルチプレクサであることを特徴とする前記第２１項に記載のインタリーブコントロール式変流器。
（２３）前記パワートランジスタは、IGBT、BJT、およびMOSFETのグループから1つを選定することを特徴する前記第１５項乃至第２２項のいずれかに記載のインタリーブコントロール式変流器。

本発明により公開しているインタリーブコントロール式変流器は、IGBTの特性の違いにより発生する分流不均一現象の問題を解決することが可能である。さらに1組のパワートランジスタ、またはゲートドライバ信号に異常が生じたときも、容易に電流波形を検知することができる。

また、本発明により公開しているインタリーブコントロール式変流器は、大馬力モーターのインバーターに応用すれば、インバーター内におけるそれぞれのパワートランジスタのスイッチング頻度を減少させることができるだけでなく、良好な出力波形を保持することが得られる。且つパワートランジスタのスイッチングロスを引き下げ、全体的な効率を向上させ、変流器の故障率を減少させることにより、全体的な信頼度を高めることができる。

その他、並列容量を高め、部品コストを引き下げることができ、定周波数定電圧のDC/AC変流器または、電圧・周波数変換のインバーターまたはAC/DCの変流器に適用することができる。

以下の実施方法のなかで、本発明の詳細な特徴とメリットを詳しく説明する。その内容は、当業者に技術内容を理解させ、これに基づいて実施させるに足るものとなっており、かつ本明細書に公開されている内容、特許出願範囲および図表を以って、当業者であれば、本発明内容に関わる目的とメリットを容易に理解できるものとなっている。

本発明に関する以上の説明と、以下に述べる実施方法についての説明は、本発明の原理を例示して解釈するものであり、さらに本発明に関する特許出願の範囲についてより詳しく解釈するものである。

図１は、本発明で公開しているインタリーブコントロール式変流器の1番目の実施例であり、バイポーラボルテージスイッチング(Bipolar voltage switching)のインタリーブコントロール式並列構成の回路図である。また、図２は、制御信号を励振させるパワートランジスタのブロック図である。

図１に示すとおり、本発明の回路は波形発生器210と、複数個の第1信号発生器211〜213と、第2信号発生器220と、複数個の第1マルチプレクサ231〜233と、および複数個の第2マルチプレクサ241〜243とから構成されている。これらの詳しい作動関係についての説明は次のとおりである。

波形発生器210は、これにより所定の波形を発生させるもので、一例を挙げれば、三角波形を発生させる三角波形発生器である。

第1信号発生器211〜213は、波形発生器210から発生した所定の波形とこれに対応するR相電圧201、S相電圧202、およびT相電圧203を受信し、相電圧の相に対応する第1制御信号PWM_R1、PWM_S1、PWM_T1及び第2制御信号PWM_R2、PWM_S2、PWM_T2を発生させる。この領域についての一般的な知識があれば、第1制御信号PWM_R1、PWM_S1、PWM_T1を上段の制御信号に定義し、第2制御信号PWM_R2、PWM_S2、PWM_T2を下段の制御信号に定義することが可能であり、この逆もまた可能である。実施例では、例として、第1信号発生器211〜213を比較機構とすることができる。

第2信号発生器220は波形発生器210と接続することにより、所定の波形を受信し、これに基づいて第1インタリーブ信号と第2インタリーブ信号を発生させる。実施例では、第2信号発生器220をインタリーブ信号発生器として、これにより生じた三角波信号などの所定の波形を利用して、パワートランジスタの最良のインタリーブ時間点を求めることにより、第1インタリーブ信号と第2インタリーブ信号を発生させ、ゼロ電流の状態でのパワートランジスタのスイッチングを確保することができる。

第1マルチプレクサ231〜233は、第1インタリーブ信号を受信し、第1制御信号PWM_R1、PWM_S1、PWM_T1を複数個の第一制御信号PWM_R1_1〜PWM_R1_N、PWM_S1_1〜N、PWM_T1_1〜Nに変換処理する。第2マルチプレク241〜243は、第2インタリーブ信号を受信し、第2制御信号PWM_R2、PWM_S2、PWM_T2を複数個の第2制御信号PWM_R2_1〜PWM_R2_N、PWM_S2_1〜N、PWM_T2_1〜Nに変換処理する。実施例においては、第1マルチプレクサ231〜233をN次のマルチプレクサとし、第2マルチプレクサ241〜243をN次のマルチプレクサとすることができる。

図２では、発生した第1制御信号PWM_R1_1〜PWM_R1_Nが並列している複数個のパワートランジスタQ_R1_1〜Q_R1_Nを励振する。発生した第1制御信号PWM_S1_1〜PWM_S1_Nが並列している複数個のパワートランジスタQ_S1_1〜Q_S1_Nを励振する。発生した第1制御信号PWM_T1_1〜PWM_T1_Nが並列している複数個のパワートランジスタQ_T1_1〜Q_T1_Nを励振する。発生した第2制御信号PWM_R2_1〜PWM_R2_Nは並列している複数個のパワートランジスタQ_R2_1〜Q_R2_Nを励振する。発生した第2制御信号PWM_S2_1〜PWM_S2_Nが並列している複数個のパワートランジスタQ_S2_1〜Q_S2_Nを励振する。発生した第2制御信号PWM_T2_1〜PWM_T2_Nが並列している複数個のパワートランジスタQ_T2_1〜Q_T2_Nを励振する。これらにより、第1制御信号PWM_R1_1〜PWM_R1_N、PWM_S1_1〜PWM_S1_N、PWM_T1_1〜PWM_T1_Nと第2制御信号PWM_R2_1〜PWM_R2_N、PWM_S2_1〜PWM_S2_N、PWM_T2_1〜PWM_T2_Nがパワートランジスタのオン／オフを制御し、単相の直流電源Vdcを三相の交流電源に変換して負荷134を励振する。パワートランジスタは例を挙げると、IGBT、BJT、MOSFETとすることができる。

図３示しているのは、本発明で公開しているインタリーブコントロール式変流器の2番目の実施例であり、高次ユニポーラボルテージスイッチング(Unipolar voltage switching)のインタリーブコントロール式並列構成の回路図である。また、図４は、制御信号がパワートランジスタを励振させるブロック図である。

図３に示すとおり、本発明の回路は波形発生器310と、複数個の第1信号発生器311〜316と、第2信号発生器320と、複数個の第1マルチプレクサ331〜336と、および複数個の第2マルチプレクサ341〜346とから構成されている。これらの詳しい作動関係についての説明は次のとおりである。波形発生器310は、これにより所定の波形を発生させるもので、一例を挙げれば、三角波形を発生させる三角波形発生器である。

第1信号発生器311〜316は、波形発生器310から発生した所定の波形とこれに対応するR相電圧301〜302、S相電圧303〜304、およびT相電圧304〜305を受信し、相電圧の相に対応する第1制御信号PWM_R1、PWM_R3、PWM_S1、PWM_S3、PWM_T1、PWM_T3及び第2制御信号PWM_R2、PWM_R4、PWM_S2、PWM_S4、PWM_T2、PWM_T4を発生させる。R相電圧301とR相電圧302の所定の相差を例えば180度とし、S相電圧303とS相電圧304の所定の相差を例えば180とし、T相電圧305とT相電圧306の所定の相差を例えば180とする。この領域についての一般的な知識があれば、第1制御信号PWM_R1、PWM_R3、PWM_S1、PWM_S3、PWM_T1、PWM_T3を上段の制御信号に定義し、第2制御信号PWM_R2、PWM_R4、PWM_S2、PWM_S4、PWM_T2、PWM_T4を下段の制御信号に定義することが可能であり、この逆もまた可能である。実施例では、例として、第1信号発生器311〜316を比較機構とすることができる。

第2信号発生器320は波形発生器310と接続することにより、所定の波形を受信し、これに基づいて第1インタリーブ信号と第2インタリーブ信号を発生させる。実施例では、第2信号発生器320をインタリーブ信号発生器として、これにより生じた三角波信号などの所定の波形を利用して、パワートランジスタの最適のインタリーブ時間点を求めることにより、第1インタリーブ信号と第2インタリーブ信号を発生させ、ゼロ電流の状態でのパワートランジスタのスイッチングを確保することができる。

第1マルチプレクサ331〜336は、第1インタリーブ信号を受信し、第1制御信号PWM_R1、PWM_R3、PWM_S1、PWM_S3、PWM_T1、PWM_T3を複数個の第1制御信号PWM_R1_1〜PWM_R1_N、PWM_R3_1〜PWM_R3_N、PWM_S1_1〜PWM_S1_N、PWM_S3_1〜PWM_S3_N、PWM_T1_1〜PWM_T1_N、PWM_T3_1〜PWM_T3_Nに変換処理する。第2マルチプレクサ341〜346は、第2インタリーブ信号を受信し、第2制御信号PWM_R2、PWM_R4、PWM_S2、PWM_S4、PWM_T2、PWM_T4を複数個の第2制御信号PWM_R2_1〜PWM_R2_N、PWM_R4_1〜PWM_R4_N、PWM_S2_1〜PWM_S2_N、PWM_S4_1〜PWM_S4_N、PWM_T2_1〜PWM_T2_N、PWM_T4_1〜PWM_T4_Nに変換処理する。実施例においては、第1マルチプレクサ331〜336をN次のマルチプレクサとし、第2マルチプレクサ341〜346をN次のマルチプレクサとすることができる。

図４では、発生した第1制御信号PWM_R1_1〜PWM_R1_Nが並列している複数個のパワートランジスタQ_R1_1〜Q_R1_Nを励振し、発生した第1制御信号PWM_R3_1〜PWM_R3_Nが並列している複数個のパワートランジスタQ_R3_1〜Q_R3_Nを励振する。発生した第1制御信号PWM_S1_1〜PWM_S1_Nが並列している複数個のパワートランジスタQ_S1_1〜Q_S1_Nを励振し、発生した第1制御信号PWM_S3_1〜PWM_S3_Nが並列している複数個のパワートランジスタQ_S3_1〜Q_S3_Nを励振する。発生した第1制御信号PWM_T1_1〜PWM_T1_Nが並列している複数個のQ_T1_1〜Q_T1_Nを励振し、発生した第1制御信号PWM_T3_1〜PWM_T3_Nが並列している複数個のパワートランジスタQ_T3_1〜Q_T3_Nを励振する。また、発生した第2制御信号PWM_R2_1〜PWM_R2_Nが並列している複数個のパワートランジスタQ_R2_1〜Q_R2_Nを励振し、発生した第2制御信号PWM_R4_1〜PWM_R4_Nが並列している複数個のパワートランジスタQ_R4_1〜Q_R4_Nを励振する。発生した第2制御信号PWM_S2_1〜PWM_S2_Nが並列している複数個のパワートランジスタQ_S2_1〜Q_S2_Nを励振し、発生した第2制御信号PWM_S4_1〜PWM_S4_Nが並列している複数個のパワートランジスタQ_S4_1〜Q_S4_Nを励振する。発生した第2制御信号PWM_T2_1〜PWM_T2_Nが並列している複数個のパワートランジスタQ_T2_1〜Q_T2_Nを励振し、発生した第2制御信号PWM_T4_1〜PWM_T4_Nが並列している複数個のパワートランジスタQ_T4_1〜Q_T4_Nを励振する。これにより、第1制御信号PWM_R1_1〜PWM_R1_N、PWM_R3_1〜PWM_R3_N、PWM_S1_1〜PWM_S1_N、PWM_S3_1〜PWM_S3_N、PWM_T1_1〜PWM_T1_N、PWM_T3_1〜PWM_T3_Nと第2制御信号PWM_R2_1〜PWM_R2_N、PWM_R4_1〜PWM_R4_N、PWM_S2_1〜PWM_S2_N、PWM_S4_1〜PWM_S4_N、PWM_T2_1〜PWM_T2_N、PWM_T4_1〜PWM_T4_Nがパワートランジスタのオン／オフを制御し、単相の直流電源Vdcを三相の交流電源に変換して負荷100を駆動する。パワートランジスタは例を挙げると、IGBT、BJT、MOSFETとすることができる。

1番目の実施例と2番目の実施例では、第2信号発生器は、比較機構、電流感知器を使用して完成させることができ、またはソフトウェアの方法で完成させることができる。また第1マルチプレクサと第2マルチプレクサは、CPLD(conplex programmable logic device)、TTLロジック、またはFPGA(field programmable gate array）を使用して完成させることができる。

図５は、本発明で公開しているインタリーブコントロール式変流器の制御信号図である。パワートランジスタQ_R1_1、Q_R1_2を例にとると、この前にQ_R1_1とQ_R1_2の通電時間をPWM_R1：A、B、C、D、Eとして同時に通電する。もしQ_R1_1の通電時間をPWM_R1_1：A、C、Eに変え、Q_R1_2の通電時間をPWM_R1_2：B、Dに変えると、Q_R1_1とQ_R1_2のスイッチング周波数は半分に減少させることができる。

図６は、本発明で公開しているインタリーブコントロール式変流器の3番目の実施例であり、デジタル信号処理装置（DSP）とコンプレックスプログラマブルロジック装置（CPLD）によりインタリーブコントロール式の並列機能を達成するものである。デジタル信号処理装置400は、第1インタリーブ信号と、第2インタリーブと、相電圧に対応する複数個の第1制御信号および相電圧に対応する複数個の第2制御信号とを発生させる。コンプレックスプログラマブルロジック装置(CPLD)450は、この第1インタリーブ信号と、第2インタリーブ信号と、相電圧に対応する複数個の第1制御信号および相電圧に対応する複数個の第2制御信号とを受信し、且つこの第1制御信号と第2制御信号を分離する。コンプレックスプログラマブルロジック装置(CPLD)450は、複数個の第1マルチプレクサ451、452、453、および複数個の第2マルチプレクサ454、455、456を含んでいる。

第1マルチプレクサ451、452、453は、第1インタリーブ信号を受信し、且つこの第1制御信号を複数個の第1制御信号に変換処理する。第2マルチプレクサ454、455、456は、第2インタリーブ信号を受信し、この第2制御信号を複数個の第2制御信号に変換処理する。

三角波発生器410、R、S、T相電圧430と第1信号発生器420(またはデジタル比較機構) のともは、DSP制御器のソフトウェア／ハードウェアにより構成されることができる。一方、第1インタリーブ信号と第2インタリーブ信号も、DSPソフトウェアにより2組のインタリーブ制御信号を発生する。第1マルチプレクサ451、452、453と第2マルチプレクサ454、455、456はCPLDにより構成され、主に第1制御信号と第2制御信号の分離を処理することにより、高次の制御信号を発生させる。図で示しているのは、２次のバイポーラインタリーブ並列制御の方法の例である。

従来の技術では、2つの並列するパワートランジスタのシステムは、同一の制御信号で制御されていたが、本発明では、2組の異なる信号により2つの並列するパワートランジスタを制御している。3相インバーターはSPWM技術を利用して、直流電源を変換可能な周波数と電圧を持つ交流電源に転換するため、エネルギー転換の過程で、3相インバーターの効率に影響を与える最大の要因はスイッチングロスである。そのため、不正なインタリーブ制御信号がパワートランジスタのスイッチングロスを生じさせることになる。本発明では、デジタル化したPWMキャリア信号とソフトウェアのロジックプログラムにより生じる同期インタリーブ制御信号を利用しているため、並列するパワートランジスタをインタリーブ制御する際に、余分なスイッチングロスを生じないようにしている。

図７において、Ａ、Ｂ、Cは分離された制御信号を示すもので、制御信号をパルス幅変調信号Ａ、Ｂ、Cで示されるグラフで本発明の実施形態を説明する。並列制御は、すなわちそれぞれのパルス幅変調信号を分解することであり、次のように表示される。

図７において、Ａ、Ｂ、Cで示すとおり、分解されたパルス幅変調信号は、それぞれ並列のパワートランジスタを触発し、トータルパワーロスを並列の各パワートランジスタ上に配分することにより、変流器のパワーとスイッチングの頻度を高める。さらにモーターの調波電流(hamonic current)
を減少させて電磁波干渉の問題を改善し、同時にモーターの鉄損失、銅損失を減少させて、モーターの温度過熱の問題を回避することができる。

PWM_R1およびPWM_R2を例にとると、そのPWM_R1とPWM_R2のオリジナル信号とインタリーブ制御信号は、図８に示すとおりである。PWM1、PWM2はActive Low動作である。PWM_R1は、図９に示すように第1インタリーブ制御信号を経てPWM_R1_1とPWM_R1_2の2つの信号に分離される。PWM_R1_1とPWM_R1_2は、それぞれパワートランジスタQ_R1_1とQ_R1_2を励振する。一方、PWM_R2は、第2インタリーブ制御信号を経てPWM_R2_1とPWM_R2_2の2つの信号に分離され、且つ図１０に示すようにそれぞれパワートランジスタQ_R2_1とQ_R2_2を励振する。

本発明の変流器の制御方式は、インバーターで応用され、Q_R1_1、Q_R1_2およびQ_R2_1、Q_R2_2を例にとると、その正常な電流波形は図１１のとおりとなる。もしQ_R1_1、Q_R1_2およびQ_R2_1、Q_R2_2のうち、どちらかの1組の信号は異常な波形であれば、図１２に示すようになる。

本発明の変流器の制御は、三角波変調方式による多相インバーターまたは定周波数定電圧のDCをACに変換する変流器、またはACをDCに変換する変流器により構成されている。そのインタリーブ並列式の制御信号は、三角波を利用してパワートランジスタのゼロ電流のスイッチングポイントを求める。本発明の原理では、パワートランジスタの組数を下回るインタリーブ制御信号を得ることができる。上下段のパワートランジスタのゼロ電流スイッチングポイントは、最適な状態として、上下段1つずつの2つのインタリーブ信号とされる。また、マルチプレクサを運用することにより、上下段のインタリーブ信号をN個の信号に分離し、N次のパワートランジスタ並列構成を完成させる。

本発明の変流器の制御構成は、PWM三角形キャリア信号およびこれに応じたソフトウェアロジックプログラムにより同期インタリーブ信号を発生し、さらにこの同期インタリーブ信号を用いて、上段／下段の制御信号を複数個の上段／下段の制御信号に分離するものである。本発明の原理により、3相インバーターについては、2つの同期インタリーブ制御信号のみを利用して上段と下段を制御し、この方法は、ユニポーラとバイポーラの交流インバーター、変流器にも適用することができる。

本発明で公開している変流器の制御構成は、ハイパワーのモータードライバの容量についての問題を解決することができ、そのメリットとしては、このデジタルインタリーブ式のPWM制御信号を運用して、IGBT並列ハイパワーインバーター(または変流器)を制御し、従来の技術に存在していたIGBT並列のインバーターの欠陥を克服している。

本発明は以上に述べた実施例として公開されているが、これらは本発明の内容を限定するものではない。本発明の精神と範囲を逸脱しない変更または修飾は、すべて本発明における特許保護の範囲に含まれる。本発明において定めている保護範囲は、特許請求の範囲を参照されたい。

本発明におけるインタリーブコントロール式変流器の1番目の実施例である。 上記1番目の実施例における制御信号がパワートランジスタを励振させるブロック図である。 本発明におけるインタリーブコントロール式変流器の２番目の実施例である。 上記２番目の実施例における制御信号がパワートランジスタを励振させるブロック図である。 本発明におけるインタリーブコントロール式変流器の制御信号図である。 本発明におけるインタリーブコントロール式変流器の3番目の実施例である。 分離された制御信号を示すもので、制御信号をパルス幅変調信号とすることにより、本説明の原理を説明している。 第1制御信号、第2制御信号、第一インタリーブ信号、および第2インタリーブ信号による信号図である。 第1インタリーブ信号を経て分離された制御信号である。 第2インタリーブ信号を経て分離された制御信号である。 本発明における変流器の制御方式をインバーターに適用した場合の正常な波形である。 本発明における変流器の制御方式をインバーターに適用した場合の異常な波形である。 従来の技術で公開されている3相変流器である。 従来の技術で公開されている3相変流器のゲートドライバである。

符号の説明

１００、１３４ 負荷
１１１〜１１６ トランジスタ
１２１〜１２６ トランジスタ
１３１〜１３４ ゲートドライバ
２０１ Ｒ相電圧
２０２ Ｓ相電圧
２０３ Ｔ相電圧
２１０ 波形発生器
２２０ 第２信号発生器
２１１〜２１３ 第1信号発生器
２３１〜２３３ 第1マルチプレクサ
２４１〜２４３ 第２マルチプレクサ
３０１〜３０２ Ｒ相電圧
３０３〜３０４ Ｓ相電圧
３０５〜３０６ Ｔ相電圧
３１０ 波形発生器
３１１〜３１６ 第１信号発生器
３２０ 第２信号発生器
３３１〜３３６ 第1マルチプレクサ
３４１〜３４６ 第２マルチプレクサ
４００ デジタル信号処理装置
４１０ 波形発生器
４２０ 第1信号発生器
４３０ 相電圧
４４０ 第２信号発生器
４５０ コンプレックスプログラマブルロジック装置(CPLD)
４５１〜４５６ 第２マルチプレクサ
ＰＷＭ＿Ｒ１ 第1制御信号
ＰＷＭ＿Ｒ３ 第1制御信号
ＰＷＭ＿Ｓ１ 第1制御信号
ＰＷＭ＿Ｓ３ 第1制御信号
ＰＷＭ＿Ｔ１ 第1制御信号
ＰＷＭ＿Ｔ３ 第1制御信号
ＰＷＭ＿Ｒ２ 第２制御信号
ＰＷＭ＿Ｒ４ 第２制御信号
ＰＷＭ＿Ｓ２ 第２制御信号
ＰＷＭ＿Ｓ４ 第２制御信号
ＰＷＭ＿Ｔ２ 第２制御信号
ＰＷＭ＿Ｔ４ 第２制御信号
ＰＷＭ＿Ｒ１＿１〜ＰＷＭ＿Ｒ１＿Ｎ 第1制御信号
ＰＷＭ＿Ｒ３＿１〜ＰＷＭ＿Ｒ３＿Ｎ 第1制御信号
ＰＷＭ＿Ｓ１＿１〜ＰＷＭ＿Ｓ１＿Ｎ 第1制御信号
ＰＷＭ＿Ｓ３＿１〜ＰＷＭ＿Ｓ３＿Ｎ 第1制御信号
ＰＷＭ＿Ｔ１＿１〜ＰＷＭ＿Ｔ１＿Ｎ 第1制御信号
ＰＷＭ＿Ｔ３＿１〜ＰＷＭ＿Ｔ３＿Ｎ 第1制御信号
ＰＷＭ＿Ｒ２＿１〜ＰＷＭ＿Ｒ２＿Ｎ 第２制御信号
ＰＷＭ＿Ｒ４＿１〜ＰＷＭ＿Ｒ４＿Ｎ 第２制御信号
ＰＷＭ＿Ｓ２＿１〜ＰＷＭ＿Ｓ２＿Ｎ 第２制御信号
ＰＷＭ＿Ｓ４＿１〜ＰＷＭ＿Ｓ４＿Ｎ 第２制御信号
ＰＷＭ＿Ｔ２＿１〜ＰＷＭ＿Ｔ２＿Ｎ 第２制御信号
ＰＷＭ＿Ｔ４＿１〜ＰＷＭ＿Ｔ４＿Ｎ 第２制御信号
Ｑ＿Ｒ１＿１〜Ｑ＿Ｒ１＿Ｎ パワートランジスタ
Ｑ＿Ｒ３＿１〜Ｑ＿Ｒ３＿Ｎ パワートランジスタ
Ｑ＿Ｓ１＿１〜Ｑ＿Ｓ１＿Ｎ パワートランジスタ
Ｑ＿Ｓ３＿１〜Ｑ＿Ｓ３＿Ｎ パワートランジスタ
Ｑ＿Ｔ１＿１〜Ｑ＿Ｔ１＿Ｎ パワートランジスタ
Ｑ＿Ｔ３＿１〜Ｑ＿Ｔ３＿Ｎ パワートランジスタ
Ｑ＿Ｒ２＿１〜Ｑ＿Ｒ２＿Ｎ パワートランジスタ
Ｑ＿Ｒ４＿１〜Ｑ＿Ｒ４＿Ｎ パワートランジスタ
Ｑ＿Ｓ２＿１〜Ｑ＿Ｓ２＿Ｎ パワートランジスタ
Ｑ＿Ｓ４＿１〜Ｑ＿Ｓ４＿Ｎ パワートランジスタ
Ｑ＿Ｔ２＿１〜Ｑ＿Ｔ２＿Ｎ パワートランジスタ
Ｑ＿Ｔ４＿１〜Ｑ＿Ｔ４＿Ｎ パワートランジスタ

Claims (23)

1. 所定の波形を発生する波形発生器と、
   該所定の波形と相電圧を受信して、該相電圧の相に対応する第1制御信号と第2制御信号を発生する複数個の第1信号発生器と、
   該所定の波形を受信し、且つこれに基づいて第1インタリーブ信号と第2インタリーブ信号を発生する第2信号発生器と、
   該第1インタリーブ信号を受信して該第1制御信号を複数個の第1制御信号に変換処理する複数個の第1マルチプレクサと、
   該第2インタリーブ信号を受信して該第2制御信号を複数個の第2制御信号に変換処理する複数個の第2マルチプレクサと、
   複数個の第1制御信号と複数個の第2制御信号に基づいてスイッチングを行う複数個のパワートランジスタと、
   から構成されるインタリーブコントロール式変流器。
2. 前記波形発生器は、三角波形発生器であることを特徴とする請求項１に記載のインタリーブコントロール式変流器。
3. 前記第1信号発生器は、比較機構であることを特徴とする請求項１又は請求項２に記載のインタリーブコントロール式変流器。
4. 前記第２信号発生器は、インタリーブ信号発生器であることを特徴とする請求項１乃至請求項３のいずれかに記載のインタリーブコントロール式変流器。
5. 前記インタリーブ信号発生器は、比較機構、電流感知器、およびソフトウェアプログラムのグループから1つを選定されるものであることを特徴とする請求項４に記載のインタリーブコントロール式変流器。
6. 前記インタリーブ信号発生器は、前記波形発生器により生じた波形を利用して当該トランジスタの最適なインタリーブ時間ポイントを得ることにより、該第1インタリーブ信号と該第2インタリーブ信号を生じさせ、トランジスタにゼロ電流スイッチングを実行させるものであることを特徴とする請求項４又は請求項５に記載のインタリーブコントロール式変流器。
7. 前記マルチプレクサはN次のマルチプレクサであることを特徴とする請求項１乃至請求項６のいずれかに記載のインタリーブコントロール式変流器。
8. 前記第１マルチプレクサと第２マルチプレクサは、CPLD、TTLロジック、およびFPGAのグループから1つを選定することを特徴とする請求項１乃至請求項７のいずれかに記載のインタリーブコントロール式変流器。
9. 前記パワートランジスタは、IGBT、BJT、およびMOSFETのグループユニットから1つを選定することを特徴とする請求項１乃至請求項８のいずれかに記載のインタリーブコントロール式変流器。
10. 前記相電圧は、3つの相のある相電圧を含むことを特徴とする請求項１乃至請求項９のいずれかに記載のインタリーブコントロール式変流器。
11. 前記第1信号発生器は3つあり、それぞれ当該相電圧の相に応じて設置されることを特徴とする請求項１０に記載のインタリーブコントロール式変流器。
12. 前記相電圧は、3つの相のある相電圧を含み、それぞれの相電圧は所定の相差のある2つの相電圧を含むことを特徴とする請求項１乃至請求項１１のいずれかに記載のインタリーブコントロール式変流器。
13. 所定の相差は、180度であることを特徴とする請求項１２に記載のインタリーブコントロール式変流器。
14. 前記第1信号発生器は6つあり、それぞれ当該相電圧に応じて設置されることを特徴とする請求項１２又は請求項１３に記載のインタリーブコントロール式変流器。
15. 第1インタリーブ信号、第2インタリーブ信号、相電圧に対応する複数個の第1制御信号および相電圧に対応する複数個の第2制御信号を発生するデジタル信号処理装置と、
    該第1インタリーブ信号、該第2インタリーブ信号、相電圧に対応する複数個の第1制御信号および相電圧に対応する複数個の第2制御信号を受信し、且つ該第1制御信号と該第2制御信号に分離するコンプレックスプログラマブルロジック装置と、
    複数個の該第1制御信号と複数個の該第2制御信号に基づいてスイッチングを行う複数個のパワートランジスタと、
    から構成されているインタリーブコントロール式変流器。
16. 前記デジタル信号処理装置には、
    所定の波形を発生する波形発生器と、
    該所定の波形と相電圧を受信して当該相電圧の相に対応する該第1制御信号と該第2制御信号を発生させる複数個の第1信号発生器と、
    所定の波形を受信し、これに基づいて第1インタリーブ信号と第2インタリーブ信号を発生する第2信号発生器とを含むことを特徴とする請求項１５に記載のインタリーブコントロール式変流器。
17. 前記波形発生器は、三角波形発生器であることを特徴とする請求項１６に記載のインタリーブコントロール式変流器。
18. 前記第1信号発生器は3つあり、それぞれ当該相電圧の相に応じて設置されることを特徴とする請求項１６又は請求項１７に記載のインタリーブコントロール式変流器。
19. 前記第2信号発生器は、インタリーブ信号発生器であることを特徴とする請求項１６乃至請求項１８のいずれかに記載のインタリーブコントロール式変流器。
20. 前記インタリーブ信号発生器は、前記波形発生器により生じた波形を利用して当該トランジスタの最適なインタリーブ時間ポイントを得ることにより、第1インタリーブ信号と第2インタリーブ信号を生じさせ、トランジスタにゼロ電流スイッチングを実行させることを特徴とする請求項１９に記載のインタリーブコントロール式変流器。
21. 前記コンプレックスプログラマブルロジック装置には
    第1インタリーブ信号を受信して該第1制御信号を複数個の第1制御信号に処理する複数個の第1マルチプレクサと、
    第2インタリーブ信号を受信して該第2制御信号を複数個の第2制御信号に処理する複数個の第2マルチプレクサと
    を含むことを特徴とする請求項１５乃至請求項２０のいずれかに記載のインタリーブコントロール式変流器。
22. 前記マルチプレクサは、N次のマルチプレクサであることを特徴とする請求項２１に記載のインタリーブコントロール式変流器。
23. 前記パワートランジスタは、IGBT、BJT、およびMOSFETのグループから1つを選定することを特徴する請求項１５乃至請求項２２のいずれかに記載のインタリーブコントロール式変流器。