JP2006135156A - 回路基板上へのはんだバンプの形成方法 - Google Patents
回路基板上へのはんだバンプの形成方法 Download PDFInfo
- Publication number
- JP2006135156A JP2006135156A JP2004323672A JP2004323672A JP2006135156A JP 2006135156 A JP2006135156 A JP 2006135156A JP 2004323672 A JP2004323672 A JP 2004323672A JP 2004323672 A JP2004323672 A JP 2004323672A JP 2006135156 A JP2006135156 A JP 2006135156A
- Authority
- JP
- Japan
- Prior art keywords
- solder
- circuit board
- solder resist
- dry film
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Non-Metallic Protective Coatings For Printed Circuits (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Wire Bonding (AREA)
Abstract
本発明は、はんだバンプ(50)の回路基板(1)上への形成方法に関し、この回路基板(1)上にははんだレジスト(11)とパッド(10)とがともに形成され、このパッド(10)は前記はんだレジスト(11)から露出される。本方法のステップは主に、最初にはんだレジスト(11)を紫外線(2)で強化し、続いてはんだレジスト(11)をプラズマ処理(3)で粗削りする。次に、感光性ドライフィルム(4)をはんだレジスト(11)上に載置し、を露出及び現像処理で対応するパッド(10)が露出するように、開口(40)を感光性ドライフィルム(4)上に形成する。最後に、球状のはんだバンプ(50)を開口(40)内のパッド(10)上に形成し、感光性ドライフィルム(4)を取り除く。
【選択図】 図7
【選択図】 図7
Description
本発明は、回路基板上にはんだバンプを形成するための方法に関し、さらに詳しくは、回路基板パッド上に微細なピッチのはんだバンプを形成するための方法に関する。
表面実装技術において、はんだレジストから露出した回路基板パッドは、ボール・グリッド・アレイ(BAG)、クワッド・スラット・パッケージ(GFP)などのような表面マウントデバイスとともに、はんだ用に設けられている。一般的には、この回路基板パッドは、はんだ溶融と自己アライメント効果を改善するために、はんだであらかじめコートされる。ここで、BGAやフリップチップのバンプは回路基板パッドとともにはんだされる。これによって、あらかじめはんだでコートする方法は、表面実装技術として効果的な方法と考えられる。
はんだバンプをパッド上に形成するためのあらかじめはんだでコートする従来の方法は、ステンシルプリント方法である。この方法のステップは、最初に、開口状のパターンをステンレススチールステンシルに形成する。このパターンは、回路基板上に形成されたパッドに対応してデザインされる。次に、回路基板をステンレススチールステンレスで覆って、パッドをパターンから露出するために回路基板とステンレススチールステンシルとを合わせる。次に、パターンをはんだペーストで埋めるためにスクイージーを使用し、その後、ステンレススチールステンシルを取り除く。そして、はんだバンプを形成するために、回路基板にリフロー処理を行う。
しかしながら、表面実装技術において、表面実装デバイスのサイズを縮小し、また、超微細なピッチの要求を達成するために、従来のステンシルプリント方法ではそのような要求を達成することは難しい。なぜならば、超微細なピッチパターン(0.15mm以下のピッチなど)をステンレススチールステンシルに開口することは困難だからである。パターンがどうにかしてステンレススチールステンシルに形成されたとしも、一般的に、回路基板への塗布が不十分なレジストになり、パッドがパターンから不完全に露出されることになる。また、ステンレススチールステンシルを使用すると、パターンをはんだペーストで埋めるときによく失敗する。いいかえれば、はんだペーストの量をコントロールするときに失敗する。パターン形成が難しく、ステンレススチールステンシルと回路基板との間のレジストが不十分であるからである。
本発明は主にはんだバンプを回路基板上に形成するための方法を提供するものであり、表面実装において超微細なピッチの要求を達成するだけでなく、はんだペーストの量をはんだペーストを埋める手段においてコントロールすることを改善する。
さらに詳しくは、本発明の回路基板は、この基板上にはんだレジストとパッドとがともに形成され、このパッドははんだレジストから露出される。この方法は、最初にはんだレジストを紫外線で強化し、その後はんだレジストをプラズマ処理で粗削りする。次に、感光性ドライフィルムをはんだレジスト上に載置し、対応するパッドを露出するために露出及び現像処理で感光性ドライフィルム上に開口を形成する。最後に、充填及びリフロー処理で、球状のはんだバンプを開口内のパッド上に形成し、その後感光性ドライフィルムを取り除く。
はんだレジストを強化し、また、はんだレジストを粗削りするステップは、本発明において効果的である。なぜならば、強化したはんだレジストは露出及び現像処理で破壊されないようになり、粗削りしたはんだレジストは感光性ドライフィルムをはんだレジストに安定的に付着させる。さらに、感光性ドライフィルムへの露出及び現像処理は、超微細なピッチのパターンを容易に形成可能とする。その上、ステンレススチールステンシルの使用に代わり感光性ドライフィルムを塗布することで、不十分なレジスト及びペーストはんだを埋める場合の失敗を防止する。なぜならば、パッドに対応したパターンは、感光性ドライフィルムをはんだレジスト上に載置した後に形成されるからである。これは従来の必須条件をなくすものである。
本発明は、図面とあわせて以下の詳細な説明を参照してより明確にされる。
図1から7は、本発明の一実施の形態を示し、はんだバンプを回路基板上に形成するための方法の順序だてたステップを示す。図1において、本実施の形態の回路基板1は、導電パターンを有する多層回路基板であり、はんだレジスト11とパッドがその上に形成され、さらに、このパッド10ははんだレジスト11から露出している。この方法のステップは、最初にはんだレジスト11を強化することである。はんだレジスト11ははんだレジスト11を照射するように紫外線2によって強化され、この紫外線2の放射線は400−1500J/mm2の間に調整される。
次に、図2に示すように、はんだレジスト11上に粗い表面を形成するために、プラズマ処理3をはんだレジスト11に行って、はんだレジスト11を粗削りする。その後、図3に示すように、感光性ドライフィルム4をはんだレジスト11上に載置する。前もって行われた粗削りステップのために、感光性ドライフィルム4は、はんだレジスト11に安定的に付着される。
図4において、順序だてたステップでは、対応するパッド10を露出するために、露出及び現像処理によって、開口40を感光性ドライフィルム4上に形成する。その後、感光性ドライフィルム4のはんだレジスト11に対する強度及び安定性を強化するために、感光性ドライフィルム4を120℃の温度で熱する。
最後に、はんだバンプをパッド10上に形成するステップを図5から7に示す。図5において、開口40ははんだペーストのようなはんだ5で埋められる。次に、図6に示すように、球状のはんだバンプ50を開口40内のパッド10上に形成するために、リフロー処理をはんだ5に行う。その後、図7に示すように、感光性ドライフィルム4を取り除き、はんだバンプ50が表面実装デバイスのはんだ用に準備される。
本発明の実施の形態によれば、感光性ドライフィルム4は、従来のステンレススチールステンシルに代わるものである。これによって、はんだレジスト11を強化し粗削りすることで、超微細なピッチのパターン、すなわち、開口40、開口40内のパッド上のはんだバンプ50、を形成することができる。また、露出及び現像処理を感光性ドライフィルム4に行うことで、従来のステンレススチールステンシルよりも、感光性ドライフィルム4は超微細なピッチを形成しやすい。そのため、はんだレジストを強化し粗削りすること、また、感光性ドライフィルムを塗布することを特徴とすることで、本発明は、表面実装の要求のために、従来の不十分なレジスト、及びペーストはんだを埋めるときの失敗を防ぐ。
本発明の多くの特徴及び効果は、上述の説明において、本発明の構成及び機能の詳細とともに明らかにされ、その新規な特徴は添付の請求項において指摘されている。しかしながら、この開示は一例にすぎず、形状、サイズ、部分の配置、材料の配合、及びこれらの組み合わせに関して、本発明の本質の範囲内で、特に添付の請求項が表現している用語の広く一般的な意味によって示唆される十分な広さへ、詳細に変更することが可能である。
Claims (5)
- 回路基板上にはんだバンプを形成するための方法であって、
前記回路基板上にはんだレジスト(11)とパッド(10)とをともに形成し、前記パッド(10)は前記はんだレジスト(11)から露出され、前記方法は、
前記はんだレジスト(11)を強化し、
前記はんだレジスト(11)を粗削りし、
感光性ドライフィルム(4)を前記はんだレジスト(11)上に載置し、
前記パッド(10)を露出するために、開口(40)を前記感光性ドライフィルム(4)上に形成し、前記開口(40)は前記パッド(10)にそれぞれ対応するものであり、
はんだバンプ(50)を前記開口(40)内の前記パッド(10)上に形成し、
前記感光性ドライフィルム(4)を取り除くステップを有することを特徴とする回路基板上へのはんだバンプの形成方法。 - 前記はんだレジスト(11)を強化するステップには、前記はんだレジスト(11)を紫外線(2)で照射することが含まれることを特徴とする請求項1に記載された回路基板上へのはんだバンプの形成方法。
- 前記はんだレジスト(11)を粗削りするステップには、プラズマ処理(3)を前記はんだレジスト(11)上に行うことが含まれることを特徴とする請求項2に記載された回路基板上へのはんだバンプの形成方法。
- 前記感光性ドライフィルム(4)上に開口(40)を形成するステップには、前記感光性ドライフィルム(4)を露出し現像することが含まれることを特徴とする請求項3に記載された回路基板上へのはんだバンプの形成方法。
- はんだバンプ(50)を前記開口(40)内の前記パッド(10)上に形成するステップには、前記開口(40)を前記はんだ(5)で埋め、球状のはんだバンプ(50)を前記パッド(10)上に形成するためにリフロー処理を前記はんだ(5)に行うことが含まれることを特徴とする請求項4に記載された回路基板上へのはんだバンプの形成方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004323672A JP2006135156A (ja) | 2004-11-08 | 2004-11-08 | 回路基板上へのはんだバンプの形成方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004323672A JP2006135156A (ja) | 2004-11-08 | 2004-11-08 | 回路基板上へのはんだバンプの形成方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006135156A true JP2006135156A (ja) | 2006-05-25 |
Family
ID=36728416
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004323672A Pending JP2006135156A (ja) | 2004-11-08 | 2004-11-08 | 回路基板上へのはんだバンプの形成方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006135156A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100744606B1 (ko) * | 2006-06-21 | 2007-08-01 | 삼성전기주식회사 | 패키지 기판 제조방법 |
JP2012033785A (ja) * | 2010-07-31 | 2012-02-16 | Kyocer Slc Technologies Corp | 配線基板およびその製造方法 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07273439A (ja) * | 1994-03-31 | 1995-10-20 | Du Pont Kk | 半田バンプ形成方法 |
JP2003258435A (ja) * | 2002-03-07 | 2003-09-12 | Shinko Electric Ind Co Ltd | 配線基板用シート材料及び多層配線基板 |
-
2004
- 2004-11-08 JP JP2004323672A patent/JP2006135156A/ja active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07273439A (ja) * | 1994-03-31 | 1995-10-20 | Du Pont Kk | 半田バンプ形成方法 |
JP2003258435A (ja) * | 2002-03-07 | 2003-09-12 | Shinko Electric Ind Co Ltd | 配線基板用シート材料及び多層配線基板 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100744606B1 (ko) * | 2006-06-21 | 2007-08-01 | 삼성전기주식회사 | 패키지 기판 제조방법 |
JP2012033785A (ja) * | 2010-07-31 | 2012-02-16 | Kyocer Slc Technologies Corp | 配線基板およびその製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2009177118A (ja) | ポストバンプ及びその形成方法 | |
JP5444050B2 (ja) | ソルダーレジストパターンの形成方法 | |
US6199273B1 (en) | Method of forming connector structure for a ball-grid array | |
JP2002141367A (ja) | バンプ形成方法、電子部品、および半田ペースト | |
US9040838B2 (en) | Method for forming solder resist and substrate for package | |
US20140103098A1 (en) | Mask for bumping solder balls on circuit board and solder ball bumping method using the same | |
US20040165362A1 (en) | Chip scale package structures and method of forming conductive bumps thereon | |
TWI536889B (zh) | 電路板塞孔製作方法及電路板 | |
JPH11135929A (ja) | 半導体パッケージの印刷回路基板実装構造 | |
JP3856414B2 (ja) | プリント配線基板の製造方法及びプリント配線基板 | |
JP4560113B2 (ja) | プリント回路板及びプリント回路板を備えた電子機器 | |
JP2006135156A (ja) | 回路基板上へのはんだバンプの形成方法 | |
JPH10150076A (ja) | 微小はんだバンプ形成方法 | |
US20060094225A1 (en) | Methods for forming solder bumps on circuit boards | |
JP6274341B2 (ja) | はんだバンプ形成方法 | |
JP2006114588A (ja) | 可撓性回路基板の処理方法 | |
KR101228904B1 (ko) | 마이크로 볼을 이용한 범프 제조방법 | |
JPH043992A (ja) | 半田印刷方法 | |
JP7347440B2 (ja) | 半導体パッケージ用配線基板の製造方法 | |
CN1501433A (zh) | 功率器件的返修方法 | |
JPH10291293A (ja) | 凹版印刷方法及び装置、バンプまたは配線パターンの形成方法及び装置、バンプ電極、プリント配線基板、バンプ形成方法、並びに、成形転写方法 | |
JPH11191673A (ja) | はんだプリコート方法 | |
WO2004008818A1 (ja) | セラミックグリーンシートへのパターン形成方法およびその形成方法に用いる導電性ペースト | |
JP2005129756A (ja) | 半導体素子の接合方法 | |
KR20110029467A (ko) | 솔더 범프 형성 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070529 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20071106 |