JP2006134215A - クロックツリー生成装置、クロックツリー生成方法、クロックツリー生成プログラムおよび記録媒体 - Google Patents
クロックツリー生成装置、クロックツリー生成方法、クロックツリー生成プログラムおよび記録媒体 Download PDFInfo
- Publication number
- JP2006134215A JP2006134215A JP2004324891A JP2004324891A JP2006134215A JP 2006134215 A JP2006134215 A JP 2006134215A JP 2004324891 A JP2004324891 A JP 2004324891A JP 2004324891 A JP2004324891 A JP 2004324891A JP 2006134215 A JP2006134215 A JP 2006134215A
- Authority
- JP
- Japan
- Prior art keywords
- clock
- clock tree
- tree
- delay adjustment
- circuit element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
【解決手段】クロックツリー生成装置200は、取得部201により、クロックツリー300のネットリスト、同期グループ情報、およびFFなどの回路素子の配置情報を取得し、同期グループAまたはB内に、クロックパス途中に存在するピンがあるか否かを判定する。当該ピンが存在しない場合、従来と同様なクロック合成をおこなう。クロックゲート303の入力ピン304がクロックパス途中に存在するピンに該当するため、指定部202によりクロックゲート303の入力ピン304が指定されると、クロックツリー300を分割する。具体的には、この入力ピン304が指定されたクロックゲート303をサブルートとし、クロックゲート303に直結している回路素子群311を終端とする第1のサブツリー321を、クロックツリー300から分割する。
【選択図】 図3
Description
まず、この発明の実施の形態にかかるクロックツリー生成装置のハードウェア構成について説明する。図1は、この発明の実施の形態にかかるクロックツリー生成装置のハードウェア構成を示すブロック図である。
つぎに、この発明の実施の形態にかかるクロックツリー生成装置200の機能的構成について説明する。図2は、この発明の実施の形態にかかるクロックツリー生成装置200の機能的構成を示すブロック図である。クロックツリー生成装置200は、取得部201と、指定部202と、分割部203と、サブツリー遅延調整部204と、クロックツリー遅延調整部205と、から構成される。
つぎに、この発明の実施の形態にかかるクロックツリー生成処理手順について説明する。図6は、この発明の実施の形態にかかるクロックツリー生成処理手順を示すフローチャートである。まず、取得部201により、クロックツリーのネットリスト、同期グループ情報、およびFFなどの回路素子の配置情報を取得する(ステップS601)。
|(全ピンの時刻の最大値の中の最大値)−((pの時刻の最大値)+t)|
<|(全ピンの時刻の最大値の中の最大値)−(pの時刻の最大値)|・・・(1)
|(全ピンの時刻の最大値の中の最大値)−((pの時刻の最大値)+t)|
<|(全ピンの時刻の最大値の中の最大値)−(pの時刻の最大値)|・・・(2)
前記取得手段によって取得されたネットリストおよび同期グループに関する情報に基づいて、前記クロックツリーの途中のパスに存在する回路素子のピンの指定を受け付ける指定手段と、
前記指定手段によって指定された回路素子のピンに基づいて、前記クロックツリーを複数のサブツリーに分割する分割手段と、
前記分割手段によって分割された複数のサブツリーの遅延調整をおこなうサブツリー遅延調整手段と、
前記サブツリー遅延調整手段によっておこなわれた遅延調整の結果を用いて、前記クロックツリーの遅延調整をおこなうクロックツリー遅延調整手段と、
を備えることを特徴とするクロックツリー生成装置。
前記クロックツリーから、前記指定手段によってピンが指定された回路素子をサブルートとし、前記末端の回路素子群のうち一部の回路素子を終端とする第1のサブツリーを分割するとともに、前記クロックツリーのうち前記第1のサブツリーを除いた残余のツリーから、前記指定手段によってピンが指定された回路素子を終端とする第2のサブツリーと、前記末端の回路素子群のうち前記一部の回路素子以外の他の回路素子を終端とする第3のサブツリーと、を分割することを特徴とする付記1に記載のクロックツリー生成装置。
前記同期グループが、前記第1のサブツリーの終端の回路素子と、前記第3のサブツリーの終端の回路素子を含む場合、前記クロックツリーの遅延調整をおこなうことを特徴とする付記1または2に記載のクロックツリー生成装置。
前記取得工程によって取得されたネットリストおよび同期グループに関する情報に基づいて、前記クロックツリーの途中のパスに存在する回路素子のピンを指定する指定工程と、
前記指定工程によって指定された回路素子のピンに基づいて、前記クロックツリーを複数のサブツリーに分割する分割工程と、
前記分割工程によって分割された複数のサブツリーの遅延調整をおこなうサブツリー遅延調整工程と、
前記サブツリー遅延調整工程によっておこなわれた遅延調整の結果を用いて、前記クロックツリーの遅延調整をおこなうクロックツリー遅延調整工程と、
を含んだことを特徴とするクロックツリー生成方法。
前記クロックツリーから、前記指定工程によってピンが指定された回路素子をサブルートとし、前記末端の回路素子群のうち一部の回路素子を終端とする第1のサブツリーを分割するとともに、前記クロックツリーのうち前記第1のサブツリーを除いた残余のツリーから、前記指定工程によってピンが指定された回路素子を終端とする第2のサブツリーと、前記末端の回路素子群のうち前記一部の回路素子以外の他の回路素子を終端とする第3のサブツリーと、を分割することを特徴とする付記4に記載のクロックツリー生成方法。
前記同期グループが、前記第1のサブツリーの終端の回路素子と、前記第3のサブツリーの終端の回路素子を含む場合、前記クロックツリーの遅延調整をおこなうことを特徴とする付記4または5に記載のクロックツリー生成方法。
前記取得工程によって取得されたネットリストおよび同期グループに関する情報に基づいて、前記クロックツリーの途中のパスに存在する回路素子のピンを指定させる指定工程と、
前記指定工程によって指定された回路素子のピンに基づいて、前記クロックツリーを複数のサブツリーに分割させる分割工程と、
前記分割工程によって分割された複数のサブツリーの遅延調整をおこなわせるサブツリー遅延調整工程と、
前記サブツリー遅延調整工程によっておこなわれた遅延調整の結果を用いて、前記クロックツリーの遅延調整をおこなわせるクロックツリー遅延調整工程と、
をコンピュータに実行させることを特徴とするクロックツリー生成プログラム。
前記クロックツリーから、前記指定工程によってピンが指定された回路素子をサブルートとし、前記末端の回路素子群のうち一部の回路素子を終端とする第1のサブツリーを分割させるとともに、前記クロックツリーのうち前記第1のサブツリーを除いた残余のツリーから、前記指定工程によってピンが指定された回路素子を終端とする第2のサブツリーと、前記末端の回路素子群のうち前記一部の回路素子以外の他の回路素子を終端とする第3のサブツリーと、を分割させることを特徴とする付記7に記載のクロックツリー生成プログラム。
前記同期グループが、前記第1のサブツリーの終端の回路素子と、前記第3のサブツリーの終端の回路素子を含む場合、前記クロックツリーの遅延調整をおこなわせることを特徴とする付記7または8に記載のクロックツリー生成プログラム。
201 取得部
202 指定部
203 分割部
204 サブツリー遅延調整部
205 クロックツリー遅延調整部
300 クロックツリー
301 クロックソース
302 クロック制御回路
303 クロックゲート
304 入力ピン
305、306 バッファ
312 回路素子群
321 第1のサブツリー
322 第2のサブツリー
323 第3のサブツリー
Claims (5)
- クロックソースから末端の回路素子群までのクロックツリーに関するネットリストと、前記クロックツリーのクロックが同期する同期グループに関する情報とを取得する取得手段と、
前記取得手段によって取得されたネットリストおよび同期グループに関する情報に基づいて、前記クロックツリーの途中のパスに存在する回路素子のピンの指定を受け付ける指定手段と、
前記指定手段によって指定された回路素子のピンに基づいて、前記クロックツリーを複数のサブツリーに分割する分割手段と、
前記分割手段によって分割された複数のサブツリーの遅延調整をおこなうサブツリー遅延調整手段と、
前記サブツリー遅延調整手段によっておこなわれた遅延調整の結果を用いて、前記クロックツリーの遅延調整をおこなうクロックツリー遅延調整手段と、
を備えることを特徴とするクロックツリー生成装置。 - 前記分割手段は、
前記クロックツリーから、前記指定手段によってピンが指定された回路素子をサブルートとし、前記末端の回路素子群のうち一部の回路素子を終端とする第1のサブツリーを分割するとともに、前記クロックツリーのうち前記第1のサブツリーを除いた残余のツリーから、前記指定手段によってピンが指定された回路素子を終端とする第2のサブツリーと、前記末端の回路素子群のうち前記一部の回路素子以外の他の回路素子を終端とする第3のサブツリーと、を分割することを特徴とする請求項1に記載のクロックツリー生成装置。 - クロックソースから末端の回路素子群までのクロックツリーに関するネットリストと、前記クロックツリーのクロックが同期する同期グループに関する情報とを取得する取得工程と、
前記取得工程によって取得されたネットリストおよび同期グループに関する情報に基づいて、前記クロックツリーの途中のパスに存在する回路素子のピンを指定する指定工程と、
前記指定工程によって指定された回路素子のピンに基づいて、前記クロックツリーを複数のサブツリーに分割する分割工程と、
前記分割工程によって分割された複数のサブツリーの遅延調整をおこなうサブツリー遅延調整工程と、
前記サブツリー遅延調整工程によっておこなわれた遅延調整の結果を用いて、前記クロックツリーの遅延調整をおこなうクロックツリー遅延調整工程と、
を含んだことを特徴とするクロックツリー生成方法。 - クロックソースから末端の回路素子群までのクロックツリーに関するネットリストと、前記クロックツリーのクロックが同期する同期グループに関する情報とを取得させる取得工程と、
前記取得工程によって取得されたネットリストおよび同期グループに関する情報に基づいて、前記クロックツリーの途中のパスに存在する回路素子のピンを指定させる指定工程と、
前記指定工程によって指定された回路素子のピンに基づいて、前記クロックツリーを複数のサブツリーに分割させる分割工程と、
前記分割工程によって分割された複数のサブツリーの遅延調整をおこなわせるサブツリー遅延調整工程と、
前記サブツリー遅延調整工程によっておこなわれた遅延調整の結果を用いて、前記クロックツリーの遅延調整をおこなわせるクロックツリー遅延調整工程と、
をコンピュータに実行させることを特徴とするクロックツリー生成プログラム。 - 請求項4に記載のクロックツリー生成プログラムを記録したコンピュータ読み取り可能な記録媒体。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004324891A JP4231837B2 (ja) | 2004-11-09 | 2004-11-09 | クロックツリー生成装置、クロックツリー生成方法、クロックツリー生成プログラムおよび記録媒体 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004324891A JP4231837B2 (ja) | 2004-11-09 | 2004-11-09 | クロックツリー生成装置、クロックツリー生成方法、クロックツリー生成プログラムおよび記録媒体 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006134215A true JP2006134215A (ja) | 2006-05-25 |
JP4231837B2 JP4231837B2 (ja) | 2009-03-04 |
Family
ID=36727685
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004324891A Expired - Fee Related JP4231837B2 (ja) | 2004-11-09 | 2004-11-09 | クロックツリー生成装置、クロックツリー生成方法、クロックツリー生成プログラムおよび記録媒体 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4231837B2 (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007329586A (ja) * | 2006-06-06 | 2007-12-20 | Sanyo Electric Co Ltd | 半導体集積回路装置並びにその設計装置及び設計方法 |
JP2008028930A (ja) * | 2006-07-25 | 2008-02-07 | Toshiba Corp | 半導体集積回路及びその設計方法 |
US7791381B2 (en) | 2008-02-04 | 2010-09-07 | Panasonic Corporation | Semiconductor integrated circuit |
JP2012094065A (ja) * | 2010-10-28 | 2012-05-17 | Fujitsu Semiconductor Ltd | クロックツリー生成装置及びクロックツリー生成方法 |
US9348357B2 (en) | 2014-06-30 | 2016-05-24 | International Business Machines Corporation | Stitchable global clock for 3D chips |
CN116956804A (zh) * | 2023-06-20 | 2023-10-27 | 合芯科技有限公司 | 一种缓冲器的版图构造方法、时钟树生成方法及装置 |
-
2004
- 2004-11-09 JP JP2004324891A patent/JP4231837B2/ja not_active Expired - Fee Related
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007329586A (ja) * | 2006-06-06 | 2007-12-20 | Sanyo Electric Co Ltd | 半導体集積回路装置並びにその設計装置及び設計方法 |
JP2008028930A (ja) * | 2006-07-25 | 2008-02-07 | Toshiba Corp | 半導体集積回路及びその設計方法 |
US7791381B2 (en) | 2008-02-04 | 2010-09-07 | Panasonic Corporation | Semiconductor integrated circuit |
JP2012094065A (ja) * | 2010-10-28 | 2012-05-17 | Fujitsu Semiconductor Ltd | クロックツリー生成装置及びクロックツリー生成方法 |
US9348357B2 (en) | 2014-06-30 | 2016-05-24 | International Business Machines Corporation | Stitchable global clock for 3D chips |
US9800232B2 (en) | 2014-06-30 | 2017-10-24 | International Business Machines Corporation | Stitchable global clock for 3D chips |
CN116956804A (zh) * | 2023-06-20 | 2023-10-27 | 合芯科技有限公司 | 一种缓冲器的版图构造方法、时钟树生成方法及装置 |
CN116956804B (zh) * | 2023-06-20 | 2024-04-05 | 合芯科技有限公司 | 一种缓冲器的版图构造方法、时钟树生成方法及装置 |
Also Published As
Publication number | Publication date |
---|---|
JP4231837B2 (ja) | 2009-03-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4314233B2 (ja) | 設計支援装置、設計支援方法、設計支援プログラム、および記録媒体 | |
US7401308B2 (en) | Timing analysis apparatus, timing analysis method, and computer product | |
JP4231837B2 (ja) | クロックツリー生成装置、クロックツリー生成方法、クロックツリー生成プログラムおよび記録媒体 | |
KR101117397B1 (ko) | Lsi 시험 장치, lsi 시험 방법, 및 lsi 시험 프로그램을 기록한 기록 매체 | |
JP4747034B2 (ja) | 検証シナリオ作成プログラム、記録媒体、検証シナリオ作成装置および検証シナリオ作成方法 | |
US6487707B1 (en) | Layout design system of semiconductor ic device, layout design method of semiconductor ic device and computer-readable recording medium on which programs for allowing computer to execute respective means in the system or respective steps in the method are recorded | |
JP5167740B2 (ja) | 設計支援プログラム、設計支援装置、および設計支援方法 | |
US6704916B1 (en) | Method and apparatus for optimizing placement and routing and recording medium for recording program for optimizing placement and routing | |
US20080209368A1 (en) | Layout design method, layout design apparatus, and computer product | |
JP4388847B2 (ja) | レイアウト設計装置、レイアウト設計プログラム、および記録媒体 | |
JP2008004024A (ja) | レイアウト設計プログラム、該プログラムを記録した記録媒体、レイアウト設計装置、およびレイアウト設計方法 | |
JP5263393B2 (ja) | 設計支援方法、設計支援装置、および設計支援プログラム | |
JP5050865B2 (ja) | セルライブラリ検証プログラム、該プログラムを記録した記録媒体、セルライブラリ検証装置、およびセルライブラリ検証方法 | |
JP4825905B2 (ja) | レイアウト設計装置、レイアウト設計プログラム、および記録媒体 | |
US20080005714A1 (en) | Logic diagram display method, program, and apparatus | |
JP5533564B2 (ja) | クロックツリー生成装置及びクロックツリー生成方法 | |
JP4783712B2 (ja) | レイアウト設計方法、レイアウト設計プログラムおよびレイアウト設計装置 | |
JP2008071000A (ja) | 半導体集積回路の設計装置、設計方法、設計プログラムおよび該プログラムを記録した記録媒体 | |
JP2007257375A (ja) | 遅延解析プログラム、記録媒体、遅延解析方法、および遅延解析装置 | |
JP4968294B2 (ja) | レイアウト設計装置、レイアウト設計プログラム、および記録媒体 | |
US7080338B2 (en) | Method and apparatus for designing layout, and computer product | |
JP4275639B2 (ja) | レイアウト設計装置、およびレイアウト設計プログラム | |
JP2008117136A (ja) | 検証支援プログラム、記録媒体、検証支援装置および検証支援方法 | |
JP2010231631A (ja) | 設計支援プログラム、設計支援装置、および設計支援方法 | |
JP2006058932A (ja) | クロック変換方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060222 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080730 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080805 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081006 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20081202 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20081208 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111212 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111212 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121212 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121212 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131212 Year of fee payment: 5 |
|
LAPS | Cancellation because of no payment of annual fees |