JP2006058932A - クロック変換方法 - Google Patents
クロック変換方法 Download PDFInfo
- Publication number
- JP2006058932A JP2006058932A JP2004237062A JP2004237062A JP2006058932A JP 2006058932 A JP2006058932 A JP 2006058932A JP 2004237062 A JP2004237062 A JP 2004237062A JP 2004237062 A JP2004237062 A JP 2004237062A JP 2006058932 A JP2006058932 A JP 2006058932A
- Authority
- JP
- Japan
- Prior art keywords
- clock
- frequency
- lsi
- fpga
- flip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
- Logic Circuits (AREA)
Abstract
【解決手段】基本周波数のシステムクロックで動作するフリップフロップと、基本周波数を分周した分周クロックで動作するフリップフロップとが混在するLSI回路のRTLに対して、1603で分周クロックを、分周クロックで動作するフリップフロップをシステムクロックで動作させたときに分周クロックで動作するときと等価な動作をするようにシステムクロックを条件付ける分周イネーブル信号に変換し、1605で、分周クロックで動作するフリップフロップを分周イネーブル信号を条件としてシステムクロックで動作するフリップフロップに変換してFPGA用RTLとする。
【選択図】 図16
Description
図1は本発明の実施の形態1に係るクロック変換方法を採用したFPGAを用いて検証を行うLSI設計方法を示すフロー図である。LSI開発では、LSI用RTL101についてシミュレーション102を実施し、シミュレーションが完了した段階のRTLとしてSIM完了RTL103を作成する。
図16は本発明の実施の形態2に係るクロック変換方法を実行するクロック変換ツールの処理内容を示したフローチャートである。実施の形態1では、図9に示したように、変換対象のモジュールにシステムクロックをオープン処理接続しておく必要があったが、実施の形態2ではシステムクロックピンに関する処理も含めて自動化するものである。
図17は本発明の実施の形態3に係るクロック変換方法を採用したLSI設計方法を示すフロー図である。本実施形態は実施の形態1および実施の形態2と基本的に同じであるが、LSI用RTLからFPGA用RTLへのクロック変換に加え、さらにFPGA用RTLからLSI用RTLへのクロック変換を追加した点が異なる。
図19は、本発明のいずれかの実施形態によるクロック変換ツールを適用したエミュレータの概要を示した図である。図19において、1901は本発明のクロック変換ツールを適用したエミュレータ、1902はエミュレーション対象のLSI用RTL、1903は本発明のクロック変換ツール、1904はクロック変換ツール1903から出力されるエミュレータ用RTLを格納する手段、1905は格納された1904の内容をエミュレータ回路としてマッピング手段、1906は1905でマッピングされた回路のエミュレーションを実行する手段、1907はエミュレータ1901から出力されるエミュレーション結果である。
102 シミュレーション
103 SIM完了RTL
104 合成
105 テープアウト
106、1701 クロック変換ツール
107 FPGA用RTL
108 FPGAマッピング
109 FPGA評価
110 修正内容
111 LSI用RTLに対する修正内容の反映
112 クロックスキューによる誤動作
201 LSI
202 システムクロック信号
203 入力バッファ
204 クロック生成ブロック
205 LSI内部システムクロック
206 システムクロック系FFブロック
207 2分周クロック
208 2分周クロック系FFブロック
209 n分周クロック
210 n分周クロック系FFブロック
211 モジュールS−1
212 モジュールS−m
213 モジュール2−1
214 モジュール2−m
215 モジュールn−1
216 モジュールn−m
217 FF
218 クロック入力端子
219 論理回路
220 LSI内部システムクロックバッファ
221 2分周クロックバッファ
222 n分周クロックバッファ
223 LSI内部システムクロックを2分周する分周回路
224 LSI内部システムクロックをn分周する分周回路
401 立ち上がりエッジがそろったクロックグループ
402 立ち上がりエッジがそろっていないクロックグループ
701 LSI
704 クロック生成ブロック
707 2分周クロック
708 2分周クロック系FFブロック
709 n分周クロック
710 n分周クロック系FFブロック
723 分周回路
724 分周回路
713 モジュール2−1
714 モジュール2−m
715 モジュールn−1
716 モジュールn−m
725 モジュールの分周クロックピン
726 モジュールのシステムクロックピン
801 LSI内部システムクロック波形
802 LSI内部システムクロックで動作するFFの出力波形
803 2分周クロック波形
804 2分周クロックで動作するFFの出力波形
805 4分周クロック波形
806 4分周クロックで動作するFFの出力波形
807 n分周クロック波形
808 n分周クロックで動作するFFの出力波形
813 2分周イネーブル信号波形
815 4分周イネーブル信号波形
817 n分周イネーブル信号波形
901 セレクタ
902 モジュールの分周クロックピン
903 FF
904 論理回路
905 モジュールのLSI内部システムクロックピン
1001 クロック変換後のFPGA回路
1007 2分周イネーブル
1008 2分周イネーブル系FFブロック
1009 n分周イネーブル
1010 n分周イネーブル系FFブロック
1013 モジュール2−1
1014 モジュール2−m
1015 モジュールnー1
1016 モジュールn−m
1021、1022 遅延回路
1301〜1304、1401〜1404 RTL記述の参照箇所
1501〜1515、1601〜1607、1801〜1807 ステップ
1901 本発明のクロック変換ツールを適用したエミュレータ
1902 エミュレーション対象のLSI用RTL
1903 本発明のクロック変換ツール
1904 エミュレータ用RTLを格納する手段
1905 エミュレータ回路マッピング手段
1906 エミュレーション回路実行手段
1907 エミュレーション結果
Claims (10)
- 基本周波数のシステムクロックで動作するフリップフロップと、前記基本周波数を分周周波数に分周した分周クロックで動作するフリップフロップとが混在する回路におけるクロック変換方法であって、
前記分周クロックを、前記分周クロックで動作するフリップフロップを前記システムクロックで動作させたときに前記分周クロックで動作するときと等価な動作をするように前記システムクロックを条件付ける分周イネーブル信号に変換し、
前記分周クロックで動作するフリップフロップを前記分周イネーブル信号を条件として前記システムクロックで動作するフリップフロップに変換するクロック変換方法。 - 基本周波数のシステムクロックで動作するフリップフロップと、前記基本周波数の分周周波数でフリップフロップを動作させるように前記システムクロックを条件付ける分周イネーブル信号を条件として前記システムクロックで動作するフリップフロップとが混在する回路におけるクロック変換方法であって、
前記分周イネーブル信号を、前記基本周波数を前記分周周波数に分周した分周クロックに変換し、
前記分周イネーブル信号を条件として前記システムクロックで動作するフリップフロップを、前記分周クロックで動作させたときに前記システムクロックで動作するときと等価な動作をする、前記分周クロックで動作するフリップフロップに変換するクロック変換方法。 - 前記分周イネーブル信号は前記分周周波数を有し、前記システムクロックの1パルス分のクロック幅を有する信号である請求項1または2記載のクロック変換方法。
- 前記分周イネーブル信号を条件として前記システムクロックで動作するフリップフロップは、一方の入力が前記フリップフロップの出力に接続され、前記分周イネーブル信号により選択が切り替わる選択回路を前記フリップフロップのデータ入力に挿入した回路で実現されたものである請求項1または2記載のクロック変換方法。
- 前記分周クロックで動作するフリップフロップを有する回路はLSIの回路であり、前記分周イネーブル信号を条件として前記システムクロックで動作するフリップフロップを有する回路はFPGAの回路である請求項1または2記載のクロック変換方法。
- 請求項1から5のいずれか一項記載のクロック変換方法を実施するクロック変換ツール。
- 請求項1から5のいずれか一項記載のクロック変換方法または請求項6記載のクロック変換ツールを用いて設計されたFPGA。
- 請求項1から5のいずれか一項記載のクロック変換方法または請求項6記載のクロック変換ツールを用いて設計されたLSI。
- 請求項7記載のFPGAを用いたエミュレータ。
- 請求項7記載のFPGAまたは請求項8記載のLSIを用いて設計された機能システム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004237062A JP2006058932A (ja) | 2004-08-17 | 2004-08-17 | クロック変換方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004237062A JP2006058932A (ja) | 2004-08-17 | 2004-08-17 | クロック変換方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006058932A true JP2006058932A (ja) | 2006-03-02 |
Family
ID=36106380
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004237062A Withdrawn JP2006058932A (ja) | 2004-08-17 | 2004-08-17 | クロック変換方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006058932A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009048367A (ja) * | 2007-08-17 | 2009-03-05 | Oki Electric Ind Co Ltd | 回路設計方法、ならびにその方法により製造される集積回路 |
-
2004
- 2004-08-17 JP JP2004237062A patent/JP2006058932A/ja not_active Withdrawn
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009048367A (ja) * | 2007-08-17 | 2009-03-05 | Oki Electric Ind Co Ltd | 回路設計方法、ならびにその方法により製造される集積回路 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6536031B2 (en) | Method for generating behavior model description of circuit and apparatus for logic verification | |
KR20090009915A (ko) | 동기 회로 설계 표현과 비동기 회로 설계 표현간의 자동 변환을 수행하기 위한 시스템 및 방법 | |
JP2009517764A (ja) | 階層的soc設計でマージするタイミング規制 | |
US7617469B2 (en) | Assertion description conversion device, method and computer program product | |
JP2006048525A (ja) | シミュレーション方法 | |
US20090271747A1 (en) | Logic circuit designing device, logic circuit designing method and logic circuit designing program for asynchronous logic circuit | |
US6518788B2 (en) | Logic circuit design method and logic circuit | |
US8074192B2 (en) | Verification support apparatus, verification support method, and computer product | |
TWI279698B (en) | Preprocessor, IC design system and IC design method | |
CN116681011B (zh) | 时间违例修复方法、装置、计算机设备及存储介质 | |
JP2002366602A (ja) | ソフトウエア及びハードウエアのシミュレーション方法及びシステム並びにプログラム | |
US7084685B2 (en) | Method and related apparatus for outputting clock through a data path | |
JP2006058932A (ja) | クロック変換方法 | |
JP4231837B2 (ja) | クロックツリー生成装置、クロックツリー生成方法、クロックツリー生成プログラムおよび記録媒体 | |
JP5104356B2 (ja) | 検証支援プログラム、検証支援装置、および検証支援方法 | |
US7225419B2 (en) | Methods for modeling latch transparency | |
US20230205969A1 (en) | Techniques for modeling and verification of convergence for hierarchical domain crossings | |
JP2000057180A (ja) | 高位合成装置、高位合成方法および高位合成プログラムを記録した媒体 | |
JP5729546B2 (ja) | 半導体設計支援装置、タイミング制約生成方法、およびプログラム | |
US20230110701A1 (en) | Techniques for design verification of domain crossings | |
US7284217B2 (en) | Method of LSI designing and a computer program for designing LSIS | |
JP2002222228A (ja) | 高位合成システム及び高位合成方法 | |
Sinha et al. | AdvanceTechnique to Accompolish Power Aware CDC Verification | |
JP2009301192A (ja) | シミュレーション装置およびシミュレーション方法 | |
JP2006201825A (ja) | 集積回路の遅延解析方法及び遅延解析プログラム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20060327 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070131 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20071113 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20071120 |
|
A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20080704 |