JP2006129005A - 位相同期発振器 - Google Patents

Abstract

【課題】周波数比較機能を有さない位相比較器を用いた場合において、確実に周波数引き込みが可能であって、確実にロックはずれを検知できる位相同期発振器を提供する。
【解決手段】周波数比較機能を有さない位相比較器と電圧制御発振器とを有するメインＰＬＬ回路と、電圧制御発振器からの周波数を精度良くモニターするクオリファイＰＬＬ回路と、モニターした周波数が所定範囲からはずれると、固有周波数を有する振動子を用いた固定周波数の発振器に電圧制御発振器を同期させるスターターＰＬＬ回路とを備える。
【選択図】図２

Description

本発明は、位相同期発振器（ＰＬＬ回路）に関し、特に、無線伝送装置の局部発振器など、高周波動作のための周波数比較機能を有さない位相比較器を用いた構成でも、安定した引き込み（プルイン）特性を実現することができる位相同期発振器に関する。

位相同期発振器（ＰＬＬ回路）に用いられる位相比較器において、周波数比較機能を有さない位相比較器は、高速での位相比較が可能である。そして、直接位相比較を行うため、入出力の位相差を抑えることができ、マイクロ波、ミリ波帯のような１０ＧＨｚ超の高周波帯の無線伝送装置の局部発振器として用いる位相同期発振器で用いられる回路構成である。

図１は、周波数比較機能を有さない位相比較器を用いた位相同期発振器の従来の構成例を示す図である。周波数比較機能を有さない位相比較器１は、高速で動作することこから、直接位相比較で回路を構成することができ、さらに、分周などの位相遅延要因がないため、入出力位相差を抑えることができる。電圧制御発振器（ＶＣＯ）３の出力信号は、位相比較器１で基準信号と位相比較される。そこで発生した誤差電圧は、ループフィルタ回路（ＬＰＦ）２を経由して、電圧制御発振器３に帰還する。

図１の位相同期発振器では、位相比較器１が周波数比較機能を有さないので、周波数引き込みを実現するために、スイープ回路４を設け、ループフィルタ２のループ特性を広帯域化させている。また、電圧制御発振器３の制御電圧Ｖｆをウインドウコンパレータ５によりウインドウコンパレートし、制御電圧Ｖｆが所定電圧範囲内かどうか（ロックしているかどうか）を判定し（ロックディテクト）、ロック・アンロック状態に応じて、スイープ回路４を制御する。

また、下記特許文献１は、雑音帯域を小さくし、且つ高速引き込みを可能とするために、外部入力信号に対する周波数引き込み時にＰＬＬ本体回路を用いて第一ＰＬＬループを形成し、位相引き込みと定常時にＰＬＬ本体回路を用いて第二ＰＬＬループを形成し、さらに、周波数引き込みで得た局部発振器への制御信号を記憶保持し、第二ＰＬＬループ動作時の局部発振器の実効自走周波数を設定する状態制御回路を有するＰＬＬ回路について開示している。
特開平８−１３９５９８号公報

しかしながら、上記図１の構成の位相同期発振器は、次のような問題点がある。第一に、周波数引き込み（プルイン）レンジを確保するために、広帯域なループ特性化を実現する必要があるが、ループ特性の広帯域化も、数ＭＨｚ程度までが限度である。発振周波数が高周波（例えば１０ＧＨｚ以上）になると、電圧制御発振器（ＶＣＯ）の周波数可変幅をループ特性の広帯域化では対応できないという問題がある。

第二に、ロックディテクトとして、電圧制御発振器（ＶＣＯ）の制御電圧をウインドウコンパレートして、ある範囲に入っていれば、ロックしていると判定するが、例えばマイクロ波帯の電圧制御発振器のように、周波数安定度が低い場合などは、ウインドウ範囲を比較的広くとらざるを得ず、ウインドウ内をすべて引き込み範囲とできず、制御電圧がウインドウ内に入っていても、ロックがはずれてしまう現象が生じ得るデッドロックゾーンがウインドウ内に存在するという問題がある。

第三に、周波数引き込みのために、ループフィルタ（ＬＰＦ）にオフセット電圧をスイープさせてプルインを補助するが、ウインドウコンパレータによりスイープ回路を動作させるために、上述のように、デッドロックゾーンが存在するとロックしないという問題が生じる。

そこで、本発明の目的は、周波数比較機能を有さない位相比較器を用いた場合において、確実に周波数引き込みが可能であって、確実にロックはずれを検知できる位相同期発振器を提供することである。

上記目的を達成するための本発明の位相同期発振器は、外部からの入力信号と電圧制御発振器からの出力信号との位相差を検出する位相比較器と、当該位相差に基づいて発振周波数が制御される電圧制御発振器とを有する第一のＰＬＬ回路と、前記第一のＰＬＬ回路と切換可能に動作し、固有周波数を有する振動子を用いた固定周波数の発振器に前記電圧制御発振器を同期させる第二のＰＬＬ回路と、前記電圧制御発振器からの周波数を監視する第三のＰＬＬ回路と、前記第三のＰＬＬ回路により監視される周波数に応じて、前記第一のＰＬＬ回路と第二のＰＬＬ回路のいずれか一方を選択して動作させる制御回路とを備えることを特徴とする。

本発明の好ましい位相同期発振器は、入力される制御電圧に応じた周波数信号を出力する電圧制御発振器と、当該周波数信号と外部入力信号との位相差に応じた制御信号を出力する周波数比較機能を有さない第一の位相比較器と、当該制御信号に応じた制御電圧を出力する第一のフィルタとを備える第一のＰＬＬ回路と、所定の周波数を出力する振動子を用いた固定周波数の発振器と、前記電圧制御発振器からの前記周波数信号を分周した信号と前記固定周波数の発振器からの周波数信号との位相差に応じた制御信号を出力する第二の位相比較器と、当該制御信号に応じた制御電圧を出力する第二のフィルタとを備える第二のＰＬＬ回路と、固有周波数を有する振動子を用い且つ入力される制御電圧に応じた周波数信号を出力する電圧制御振動子発振器と、当該周波数信号と前記電圧制御発振器からの前記周波数信号を分周した信号との位相差に応じた制御信号を出力する第三の位相比較器と、当該制御信号に応じた制御電圧を出力する第三のフィルタとを備える第三のＰＬＬ回路と、前記第三のフィルタの制御電圧に応じて、前記第一のフィルタの制御電圧又は前記第二のフィルタの制御電圧のいずれかを切り換えて、前記電圧制御発振器に入力する制御回路とを備えて構成されることを特徴とする。

上記構成において、例えば、第二のＰＬＬ回路の前記固定周波数の発振器は、所定に基準電圧を発生する基準電圧発生器と前記第三のＰＬＬ回路の前記電圧制御振動子発振器により構成され、前記基準電圧が前記第三のＰＬＬ回路の電圧制御振動子発振器に供給されると、前記電圧制御振動子発振器からの周波数信号が、前記第二の位相比較器に入力され、前記制御回路は、前記第三の制御電圧に応じて、前記基準電圧又は前記第三のフィルタの制御電圧のいずれかを切り換えて、前記電圧制御振動子発振器に入力する。

また、上記構成において、例えば、前記第二のＰＬＬ回路の前記第二の位相比較器と前記第三のＰＬＬ回路の前記第三の位相比較器は、同一の共用位相比較器として構成され、制御回路は、前記第三のフィルタの制御電圧に応じて、前記共用位相比較器からの制御信号を前記第二のフィルタ又は前記第三のフィルタのいずれかに切り換えて入力する。

また、上記構成において、例えば、前記第二のＰＬＬ回路の前記第二の位相比較器と前記第三のＰＬＬ回路の前記第三の位相比較器は、同一の共用位相比較器として構成され、さらに、前記第二のＰＬＬ回路の前記第二のフィルタと前記第三のＰＬＬ回路の前記第三のフィルタは、同一の共用フィルタとして構成され、前記制御回路は、前記第三のフィルタの制御電圧に応じて、前記共用フィルタからの制御電圧を前記電圧制御振動子発振器又は前記電圧制御発振器のいずれかに切り換えて入力する。

また、上記構成において、前記第一のフィルタのループ定数が切り換え可能であって、前記制御回路は、前記第三のフィルタの制御電圧に応じて、前記ループ定数を切り換える構成であってもよい。

また、上記構成において、好ましくは、前記制御回路は、前記各切り換えを行うと、所定時間、前記制御回路への入力変化に応答しないようにされる。

また、上記構成において、前記制御回路は、前記第三のフィルタの制御電圧が所定範囲外であると判定すると、前記電圧制御発振器に入力する制御電圧を、前記第一のフィルタの制御電圧から前記第二のフィルタの制御電圧に切り換え、前記第二のＰＬＬ回路のロック状態を検知すると、前記電圧制御発振器に入力する制御電圧を、前記第二のフィルタの制御電圧から前記第一のフィルタの制御電圧に切り換える。

本発明の位相同期発振器によれば、入力信号が高周波信号（例えば１０ＧＨｚを超える周波数）であり、その高周波信号が入力される位相比較器が周波数比較機能を有さない場合において、確実な周波数引き込みが可能となる。また、アンロック状態（ロックはずれ）を確実に検知することができる。

以下、図面を参照して本発明の実施の形態について説明する。しかしながら、かかる実施の形態例が、本発明の技術的範囲を限定するものではない。

図２は、本発明の実施の形態における位相同期発振器の第一の構成例を示す図である。図２において、位相同期発振器は、メイン(Main)ＰＬＬ回路１０、スターター(Starter)ＰＬＬ回路２０、クオリファイ(Qualify)ＰＬＬ回路３０及び制御回路４０を備えて構成される。メインＰＬＬ回路１０は、外部からの入力信号が入力される位相比較器１１、ループフィルタ（ＬＰＦ）１２、電圧制御発振器（ＶＣＯ）１６を有し、スターターＰＬＬ回路２０と電圧制御発振器を共用するために、ループフィルタ１２と電圧制御発振器１６との間にスイッチ（ＳＷ）１４と切換緩衝回路１５が挿入されている。位相比較器１１は、周波数比較機能を有さない。なお、本明細書では、位相と周波数の両方を比較する機能を有するものも、単に位相比較器という場合がある。また、ループフィルタ（ＬＰＦ）１２は、ループ定数を制御するループ定数切換回路１３を備えている。

スターターＰＬＬ回路２０は、メインＰＬＬ回路１０がアンロック状態のときにロックさせるためのＰＬＬ回路であって、精度の高い固有周波数を有する水晶振動子を用いた固定周波数の発振器（ＸＯ）２１、周波数比較機能を有する周波数位相比較器２２、ループフィルタ（ＬＰＦ）２３、電圧制御発振器（ＶＣＯ）１６を有する。そして、上述したように、電圧制御発振器１６をメインＰＬＬ回路１０と共用するために、ループフィルタ２３と電圧制御発振器１６との間にスイッチ（ＳＷ）２４が設けられる。切換緩衝回路１５も共用される。水晶振動子に限らず、セラミック振動子など別の精度の高い固有周波数を有する振動子が用いられてもよい。

制御回路４０が、スイッチ１４とスイッチ２４を選択的に切り換えることで、メインＰＬＬ回路１０又はスターターＰＬＬ回路２０のいずれか一方が選択され、電圧制御発振器１６に供給される制御電圧が切り換えられる。

スターターＰＬＬ回路２０の動作時において、電圧制御発振器１６からの出力信号は、分周器２５で分周されて周波数位相比較器２２に入力される。周波数位相比較器２２には、水晶振動子を用いた固定周波数の発振器２１から精度の高い安定した周波数が供給されるので、水晶振動子を用いた固定周波数の発振器２１に、電圧制御発振器１６を同期させることができる。

クオリファイＰＬＬ回路３０は、メインＰＬＬ回路１０がロックしているかどうかを監視するためのＰＬＬ回路であって、周波数比較機能を有する周波数位相比較器３１、ループフィルタ３２、水晶振動子を用いた電圧制御水晶発振器（ＶＣＸＯ）３３、分周器３４、ウインドウコンパレータ３５を有する。水晶振動子を用いた電圧制御水晶発振器３３は、例えばマイクロ波帯のストリップライン共振器や誘電体共振器を用いた電圧制御発振器よりも、発振周波数が安定しており、制御電圧をウインドウコンパレートする場合に、ｐｐｍオーダーの高精度な周波数差を検出することができる。水晶振動子に限らず、セラミック振動子など別の精度の高い固有周波数を有する振動子を用いた電圧制御振動子発振器であってもよい。

クオリファイＰＬＬ回路３０の周波数位相比較器３１は、メインＰＬＬ回路１０の動作時における電圧制御発振器１６からの出力信号と、クオリファイＰＬＬ回路の電圧制御水晶発振器３３からの出力信号の周波数を比較し、その差に応じた制御電圧を出力する。クオリファイＰＬＬ回路３０の電圧制御水晶発振器３３は、上述のように安定した固有周波数で発振するため、それを基準周波数とすれば、制御電圧をウインドウコンパレートすることで、メインＰＬＬ回路１０の電圧制御発振器１６のロック・アンロック状態を監視することができる。すなわち、ウインドウコンパレータ（ＷＣ）３５により、制御電圧が所定範囲内にあると判定されれば、メインＰＬＬ回路１０の電圧制御発振器１６はロック状態にあり、所定範囲を超えている場合は、アンロック状態にあることがわかる。なお、ウインドウコンパレータ３５が監視する制御電圧の所定範囲は、周波数位相比較器３１の制御電圧可変範囲よりも狭い範囲に設定される。

ウインドウコンパレータ３５の出力信号は、制御回路４０に入力される。制御回路４０は、メインＰＬＬ回路１０がアンロック状態であると判断すると、スイッチ２４を接続して、スターターＰＬＬ回路２０を動作させる。スターターＰＬＬ回路２０は、上述したように、水晶振動子を用いた固定周波数の発振器２１を用いているので、電圧制御発振器１６を容易にロックさせることができ、アンロック状態をロック状態に戻すことができる。

制御回路４０は、電圧制御発振器１６がロックされると、（スイッチ２４を切断して）スイッチ１４を接続する。スイッチ１４が接続された時点で、電圧制御発振器１６は、入力信号の周波数と同じ周波数にロックされているので、メインＰＬＬ回路１０は入力信号を確実に周波数引き込みできる。そして、クオリファイＰＬＬ回路３０により、メインＰＬＬ回路のロック状態は常時監視しているので、アンロック状態となっても、上述したように、スターターＰＬＬ回路２０に切り換え、電圧制御発振器１６をロックさせることで、メインＰＬＬ回路を確実にロック状態に戻すことができる。

このように、本発明の実施の形態例の位相同期発振器は、外部からの入力信号と電圧制御発振器からの出力信号との位相差を検出する位相比較器１１と、当該位相差に基づいて発振周波数が制御される電圧制御発振器１６とを有するメインＰＬＬ回路１０に加えて、メインＰＬＬ回路と切換可能に動作し、固有周波数を有する振動子を用いた固定周波数の発振器に電圧制御発振器１６を同期させるスターターＰＬＬ回路２０と、電圧制御発振器１６からの周波数を精度良く監視するクオリファイＰＬＬ回路３０を備え、制御回路４０がクオリファイＰＬＬ回路３０により監視される周波数（ウインドウコンパレータ３５の出力）に応じて、メインＰＬＬ回路１０とスターターＰＬＬ回路２０のいずれか一方を選択して動作させる構成となっている。具体的には、クオリファイＰＬＬ回路３０により監視される周波数が所定範囲をはずれれば、アンロック状態と判定し、スターターＰＬＬ回路２０が動作し、所定範囲内に入っていれば、ロック状態であると判定して、メインＰＬＬ回路１０を動作させる。上記図２の位相同期発振器の動作について、さらに詳しく説明する。

図３は、図２の位相同期発振器のタイミングチャートである。メインＰＬＬ回路１０が、入力信号に対してロック状態であれば、ウインドウコンパレータ３５の出力はＨレベルを維持する（図３（１））。なんらかの原因により、アンロック状態になると、ウインドウコンパレータ３５が取得する制御電圧が所定範囲内からはずれ、ウインドウコンパレータ３５の出力はＬレベルに変化する（図３（２））。なお、クオリファイＰＬＬ回路３０の周波数比較器３１も、位相差が制御電圧の可変範囲にあるかどうかによりロック・アンロック状態を判定し、その判定結果に応じたロックディテクト信号（ＬＤ３１）を出力するが、上述したように、ウインドウコンパレータ（ＷＣ）３５が監視する制御電圧の所定範囲は、制御電圧の可変範囲よりも狭いため、位相同期はしているが周波数がドリフトした場合にはウインドウコンパレータ３５の方が早くアンロック状態を検出し、周波数位相比較器３１は、それに遅れてアンロック状態を検出する（図３（３））。制御回路４０は、ウインドウコンパレータ３５又は周波数位相比較器３１のいずれか一方がアンロック状態を検出した時点で、メインＰＬＬ回路１０がアンロック状態になったと判定する。

従って、制御回路４０は、ウインドウコンパレータ３５がアンロック状態を検出した時点（図３（２））で、その状態が変化し（図３（４））、スイッチ１４からスイッチ２４に切り換わる（図３（５））。すなわち、メインＰＬＬ回路１０のスイッチ１４を切断し、スターターＰＬＬ回路２０を起動する。

また、制御回路４０は、スターターＰＬＬ回路２０が起動すると同時に、マスクされる（図３（６））。スターターＰＬＬ回路２０の周波数位相比較器２２は、ロック引き込み過程中、出力する制御電圧が大きく変動するために、その間に出力するロックディテクト信号（位相差が制御電圧の可変範囲にあるかどうかによりロック・アンロック状態を判定する信号）（ＬＤ２２）も変動する（図３（７））。従って、制御回路４０が、ロック引き込み過程において、アンロック状態を検出しないように、スターターＰＬＬ回路２０がロックするのに必要な所定期間、周波数位相比較器２２、３１及びウインドウコンパレータ３５からの信号に応答しないようマスクされる。具体的には、制御回路４０は、タイマー回路を備え、スターターＰＬＬ回路２０が起動してから所定期間動作しないようにする。

マスクがはずれた後（所定期間経過後）、制御回路４０がスターターＰＬＬ回路２０のロック状態を検出すると（図３（８））、スイッチ２４からスイッチ１４に切り換えられ（図３（９））、メインＰＬＬ回路１０を動作させる。スターターＰＬＬ回路２０がロックしていなければ、スイッチは切り換えられず、制御回路４０は、再度マスクをかけられ、所定期間経過後、スターターＰＬＬ回路２０のロック状態を検出する。

メインＰＬＬ回路１０に切り換えられると、メインＰＬＬ回路１０は、ロック引き込みを開始する。この際、制御回路４０は再度マスクされる（図３（１０））。メインＰＬＬ回路１０のロック引き込み中、クオリファイＰＬＬ回路３０もロック引き込み動作を行い、この過程における制御電圧の変動に応答させないためである。

また、メインＰＬＬ回路１０におけるロック引き込み過程では、ロックしやすくするために、ループフィルタ１２のループ定数がループ定数切換回路１３により、切り換えられる（図３（１１））。具体的には、引き込み期間中だけ、ループフィルタ１２の帯域が広げられるように、ループ定数が切り換えられる。

マスクがはずれた後（所定期間経過後）（図３（１２））、制御回路４０が、クオリファイＰＬＬ回路３０のロック状態を検出する。すなわち、ウインドウコンパレータ３５の出力信号と周波数位相比較器３１のロックディテクト信号がともにロック状態を示せば、メインＰＬＬ回路１０も所定周波数でロックしたと判定され、位相同期が完了する（図３（１３））。仮に、どちらかの信号がアンロック状態であれば、最初に戻り、スイッチが切り換えられ、スターターＰＬＬ回路２０によるロック引き込み動作からやり直す。

上述のような動作を行うことにより、メインＰＬＬ回路１０の位相比較器１１が周波数比較機能を有さないものであっても、スターターＰＬＬ回路２０を設けることで、確実に周波数引き込みが可能となる。

すなわち、スターターＰＬＬ回路２０における精度の高い水晶振動子を用いた固定周波数の発振器を基準信号とすることにより、スターターＰＬＬ回路２０に切り換えたとき、メインＰＬＬ回路１０の電圧制御発振器１６を、あらかじめ水晶振動子を用いた固定周波数の発振器の中心周波数に同期させることができる。この後、メインＰＬＬ回路１０に動作を切り換えたとき、メインＰＬＬ回路１０のループフィルタ１２からは、入力信号の周波数偏差と水晶振動子を用いた固定周波数の発振器の周波数偏差で与えられるトータル偏差に応じたビート信号が出力される。従来、ループフィルタの帯域は、できるだけ広くなるよう設計されていたが、本実施の形態例では、ループフィルタの特性を上記トータル偏差の最大値をクリアするように設計すればよく、確実に周波数引き込みができる範囲でビート信号（制御電圧のうねり）を発生させることができる。

また、制御回路４０は、スターターＰＬＬ回路２０により、メインＰＬＬ回路１０の電圧制御発振器１６がロックすると、メインＰＬＬ回路１０に切り換える。このとき、スターターＰＬＬ回路２０のロックディテクト信号によりロック状態を判定することにより、スターターＰＬＬ回路２０からメインＰＬＬ回路１０への切り換えを確実に行うことができる。

さらに、スターターＰＬＬ回路２０からメインＰＬＬ回路１０に切り換えられ、メインＰＬＬ回路１０の引き込み過程において、メインＰＬＬ回路１０のループフィルタ１２のループ定数を変化させる。すなわち、帯域をロック状態より広げる。これは、ビート信号を発生するループフィルタ１２の条件（抵抗値の比、コンデンサの電位差）や制御電圧によらず、位相比較器１６の位相誤差電圧範囲内で引き込みを行うためである。引き込み時のループフィルタ１２の帯域を広げることで、確実な周波数引き込みが可能となる。

また、従来におけるデッドロックゾーンの存在の問題についても、クオリファイＰＬＬ回路３０を設けることで、確実な周波数検知が可能となる。

すなわち、クオリファイＰＬＬ回路３０において、数ＭＨｚ〜数十ＭＨｚの水晶振動子を用いた周波数安定性が高い電圧制御水晶発振器３３を用いることにより、制御電圧をｐｐｍオーダーでウインドウコンパレートすることができ、高精度に周波数検知が可能となる。そして、メインＰＬＬ回路の電圧制御発振器１６の周波数安定性が比較的低い場合であっても、クオリファイＰＬＬ回路３０において、制御電圧のウインドウ範囲を比較的狭く設定できるので、デッドロックゾーンはなくなり、確実にアンロック状態を検知することが可能となる。

また、メインＰＬＬ回路３０のロック・アンロックの判定に、クオリファイＰＬＬ回路３０のロックディテクト信号及びウインドウコンパレータ３５の出力信号を用いることで、ロック・アンロックを高精度に判定し、アンロック状態になった場合に、メインＰＬＬ回路１０からスターターＰＬＬ回路２０への確実な切り換えが可能となる。

図４は、本発明の実施の形態における位相同期発振器の第二の構成例を示す図である。図４の第二の構成例は、図２の第一の構成例と比較して、スターターＰＬＬ回路２０の水晶振動子を用いた固定周波数の発振器２１を、クオリファイＰＬＬ回路３０の電圧制御水晶発振器３３と共用する構成である。上述のように、クオリファイＰＬＬ回路３０の電圧制御水晶発振器３３は、水晶振動子を用いた精度の高い発振器であり、この電圧制御水晶発振器３３に基準電圧発生器２７より固定された基準電圧を供給することで、安定した周波数の信号を出力することが可能となり、水晶振動子を用いた固定周波数の発振器２１と同等の機能が実現される。クオリファイＰＬＬ回路３０とスターターＰＬＬ回路とで、電圧制御水晶発振器３３を共用するために、それぞれにスイッチ２６とスイッチ３６とが、電圧制御水晶発振器３３の前段に設けられ、制御回路４０の制御により切り換えられる。スイッチ切換は、上述した図３の動作に合わせて、スターターＰＬＬ回路２０が起動される場合に、スイッチ２６が接続され、スターターＰＬＬ回路２０の動作が終了すると、スイッチ３６が接続される。

図５は、本発明の実施の形態における位相同期発振器の第三の構成例を示す図である。図５の第三の構成例は、図４の第二の構成例と比較して、さらに、スターターＰＬＬ回路２０の周波数位相比較器２２を、クオリファイＰＬＬ回路３０の周波数位相比較器３１と共用する構成である。周波数位相比較器３１を共用するために、周波数位相比較器３１の出力は、２つに分岐され、スターターＰＬＬ回路２０のループフィルタ２３とクオリファイＰＬＬ回路のループフィルタ３２それぞれの前段にさらにスイッチ２７、３７が設けられる。スイッチ２７、３７も、制御回路４０の制御により切り換えられ、上記第二の構成例と同様に、スイッチ切換は、上述した図３の動作に合わせて、スターターＰＬＬ回路２０が起動される場合に、スイッチ２７が接続され、スターターＰＬＬ回路２０の動作が終了すると、スイッチ３７が接続される。

図６は、本発明の実施の形態における位相同期発振器の第四の構成例を示す図である。図６の第四の構成例は、図５の第三の構成例と比較して、さらに、さらに、スターターＰＬＬ回路２０のループフィルタ２３を、クオリファイＰＬＬ回路３０のループフィルタ３２と共用する構成である。ループフィルタ３２を共用するために、周波数位相比較器３１の出力は、２つに分岐され、スターターＰＬＬ回路２０のループフィルタ２３とクオリファイＰＬＬ回路３０のループフィルタ３２それぞれの前段にさらにスイッチ２８、３８が設けられる。スイッチ２８、３８も、制御回路４０の制御により切り換えられ、上記第二の構成例と同様に、スイッチ切換は、上述した図３の動作に合わせて、スターターＰＬＬ回路２０が起動される場合に、スイッチ２８が接続され、スターターＰＬＬ回路２０の動作が終了すると、スイッチ３８が接続される。

（付記１）
外部からの入力信号と電圧制御発振器からの出力信号との位相差を検出する位相比較器と、当該位相差に基づいて発振周波数が制御される電圧制御発振器とを有する第一のＰＬＬ回路と、
前記第一のＰＬＬ回路と切換可能に動作し、固有周波数を有する振動子を用いた固定周波数の発振器に前記電圧制御発振器を同期させる第二のＰＬＬ回路と、
前記電圧制御発振器からの周波数を監視する第三のＰＬＬ回路と、
前記第三のＰＬＬ回路により監視される周波数に応じて、前記第一のＰＬＬ回路と第二のＰＬＬ回路のいずれか一方を選択して動作させる制御回路とを備えることを特徴とする位相同期発振器。

（付記２）
入力される制御電圧に応じた周波数信号を出力する電圧制御発振器と、当該周波数信号と外部入力信号との位相差に応じた制御信号を出力する周波数比較機能を有さない第一の位相比較器と、当該制御信号に応じた制御電圧を出力する第一のフィルタとを備える第一のＰＬＬ回路と、
所定の周波数を出力する振動子を用いた固定周波数の発振器と、前記電圧制御発振器からの前記周波数信号を分周した信号と前記固定周波数の発振器からの周波数信号との位相差に応じた制御信号を出力する第二の位相比較器と、当該制御信号に応じた制御電圧を出力する第二のフィルタとを備える第二のＰＬＬ回路と、
固有周波数を有する振動子を用い且つ入力される制御電圧に応じた周波数信号を出力する電圧制御振動子発振器と、当該周波数信号と前記電圧制御発振器からの前記周波数信号を分周した信号との位相差に応じた制御信号を出力する第三の位相比較器と、当該制御信号に応じた制御電圧を出力する第三のフィルタとを備える第三のＰＬＬ回路と、
前記第三のフィルタの制御電圧に応じて、前記第一のフィルタの制御電圧又は前記第二のフィルタの制御電圧のいずれかを切り換えて、前記電圧制御発振器に入力する制御回路とを備えることを特徴とする位相同期発振器。

（付記３）
付記２において、
前記第二のＰＬＬ回路の前記振動子を用いた固定周波数の発振器は、所定に基準電圧を発生する基準電圧発生器と前記第三のＰＬＬ回路の前記電圧制御振動子発振器により構成され、前記基準電圧が前記第三のＰＬＬ回路の電圧制御振動子発振器に供給されると、前記電圧制御振動子発振器からの周波数信号が、前記第二の位相比較器に入力され、
前記制御回路は、前記第三の制御電圧に応じて、前記基準電圧又は前記第三のフィルタの制御電圧のいずれかを切り換えて、前記電圧制御振動子発振器に入力することを特徴とする位相同期発振器。

（付記４）
付記２又は３において、
前記第二のＰＬＬ回路の前記第二の位相比較器と前記第三のＰＬＬ回路の前記第三の位相比較器は、同一の共用位相比較器として構成され、
前記制御回路は、前記第三のフィルタの制御電圧に応じて、前記共用位相比較器からの制御信号を前記第二のフィルタ又は前記第三のフィルタのいずれかに切り換えて入力することを特徴とする位相同期発振器。

（付記５）
付記２又は３において、
前記第二のＰＬＬ回路の前記第二の位相比較器と前記第三のＰＬＬ回路の前記第三の位相比較器は、同一の共用位相比較器として構成され、
さらに、前記第二のＰＬＬ回路の前記第二のフィルタと前記第三のＰＬＬ回路の前記第三のフィルタは、同一の共用フィルタとして構成され、
前記制御回路は、前記第三のフィルタの制御電圧に応じて、前記共用フィルタからの制御電圧を前記電圧制御振動子発振器又は前記電圧制御発振器のいずれかに切り換えて入力することを特徴とする位相同期発振器。

（付記６）
付記２乃至５のいずれかにおいて、
前記第一のフィルタのループ定数が切り換え可能であって、
前記制御回路は、前記第三のフィルタの制御電圧に応じて、前記ループ定数を切り換えることを特徴とする位相同期発振器。

（付記７）
付記２乃至６のいずれかにおいて、
前記制御回路は、前記各切り換えを行うと、所定時間、前記制御回路への入力変化に応答しないようにされることを特徴とする位相同期発振器。

（付記８）
請求項２において、
前記制御回路は、前記第三のフィルタの制御電圧が所定範囲外であると判定すると、前記電圧制御発振器に入力する制御電圧を、前記第一のフィルタの制御電圧から前記第二のフィルタの制御電圧に切り換え、
前記第二のＰＬＬ回路のロック状態を検知すると、前記電圧制御発振器に入力する制御電圧を、前記第二のフィルタの制御電圧から前記第一のフィルタの制御電圧に切り換えることを特徴とする位相同期発振器。

周波数比較機能を有さない位相比較器を用いた位相同期発振器の従来の構成例を示す図である。 本発明の実施の形態における位相同期発振器の第一の構成例を示す図である。 図２の位相同期発振器のタイミングチャートである。 本発明の実施の形態における位相同期発振器の第二の構成例を示す図である。 本発明の実施の形態における位相同期発振器の第三の構成例を示す図である。 本発明の実施の形態における位相同期発振器の第四の構成例を示す図である。

符号の説明

１０：メインＰＬＬ回路、１１：位相比較器、１２：ループフィルタ、１３：ループ定数切換回路、１４：スイッチ、１５：切換緩衝回路、１６：電圧制御発振器、２０：スターターＰＬＬ回路、２１：水晶振動子を用いた固定周波数の発振器、２２：周波数位相比較器、２３：ループフィルタ、２４：スイッチ、２５：分周器、２６：スイッチ、２７：基準電圧発生器、２８：スイッチ、３０：クオリファイＰＬＬ回路、３１：周波数位相比較器、３２：ループフィルタ、３３：電圧制御水晶発振器、３４：分周器、３５：ウインドウコンパレータ、３６：スイッチ、３７：スイッチ、３８：スイッチ、４０：制御回路

Claims (5)

1. 外部からの入力信号と電圧制御発振器からの出力信号との位相差を検出する位相比較器と、当該位相差に基づいて発振周波数が制御される電圧制御発振器とを有する第一のＰＬＬ回路と、
   前記第一のＰＬＬ回路と切換可能に動作し、固有周波数を有する振動子を用いた固定周波数の発振器に前記電圧制御発振器を同期させる第二のＰＬＬ回路と、
   前記電圧制御発振器からの周波数を監視する第三のＰＬＬ回路と、
   前記第三のＰＬＬ回路により監視される周波数に応じて、前記第一のＰＬＬ回路と第二のＰＬＬ回路のいずれか一方を選択して動作させる制御回路とを備えることを特徴とする位相同期発振器。
2. 入力される制御電圧に応じた周波数信号を出力する電圧制御発振器と、当該周波数信号と外部入力信号との位相差に応じた制御信号を出力する周波数比較機能を有さない第一の位相比較器と、当該制御信号に応じた制御電圧を出力する第一のフィルタとを備える第一のＰＬＬ回路と、
   所定の周波数を出力する振動子を用いた固定周波数の発振器と、前記電圧制御発振器からの前記周波数信号を分周した信号と前記固定周波数の発振器からの周波数信号との位相差に応じた制御信号を出力する第二の位相比較器と、当該制御信号に応じた制御電圧を出力する第二のフィルタとを備える第二のＰＬＬ回路と、
   固有周波数を有する振動子を用い且つ入力される制御電圧に応じた周波数信号を出力する電圧制御振動子発振器と、当該周波数信号と前記電圧制御発振器からの前記周波数信号を分周した信号との位相差に応じた制御信号を出力する第三の位相比較器と、当該制御信号に応じた制御電圧を出力する第三のフィルタとを備える第三のＰＬＬ回路と、
   前記第三のフィルタの制御電圧に応じて、前記第一のフィルタの制御電圧又は前記第二のフィルタの制御電圧のいずれかを切り換えて、前記電圧制御発振器に入力する制御回路とを備えることを特徴とする位相同期発振器。
3. 請求項２において、
   前記第一のフィルタのループ定数が切り換え可能であって、
   前記制御回路は、前記第三のフィルタの制御電圧に応じて、前記ループ定数を切り換えることを特徴とする位相同期発振器。
4. 請求項２において、
   前記制御回路は、前記各切り換えを行うと、所定時間、前記制御回路への入力変化に応答しないようにされることを特徴とする位相同期発振器。
5. 請求項２において、
   前記制御回路は、前記第三のフィルタの制御電圧が所定範囲外であると判定すると、前記電圧制御発振器に入力する制御電圧を、前記第一のフィルタの制御電圧から前記第二のフィルタの制御電圧に切り換え、
   前記第二のＰＬＬ回路のロック状態を検知すると、前記電圧制御発振器に入力する制御電圧を、前記第二のフィルタの制御電圧から前記第一のフィルタの制御電圧に切り換えることを特徴とする位相同期発振器。

Images