JP2006120204A - 復号装置、復号方法及びディスク再生装置 - Google Patents
復号装置、復号方法及びディスク再生装置 Download PDFInfo
- Publication number
- JP2006120204A JP2006120204A JP2004305015A JP2004305015A JP2006120204A JP 2006120204 A JP2006120204 A JP 2006120204A JP 2004305015 A JP2004305015 A JP 2004305015A JP 2004305015 A JP2004305015 A JP 2004305015A JP 2006120204 A JP2006120204 A JP 2006120204A
- Authority
- JP
- Japan
- Prior art keywords
- decoding
- fdts
- path
- metric
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/63—Joint error correction and other techniques
- H03M13/6343—Error control coding in combination with techniques for partial response channels, e.g. recording
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
- H03M13/39—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
- H03M13/39—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes
- H03M13/3961—Arrangements of methods for branch or transition metric calculation
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
- H03M13/39—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes
- H03M13/41—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/65—Purpose and implementation aspects
- H03M13/6508—Flexibility, adaptability, parametrability and configurability of the implementation
- H03M13/6511—Support of multiple decoding rules, e.g. combined MAP and Viterbi decoding
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/65—Purpose and implementation aspects
- H03M13/6577—Representation or format of variables, register sizes or word-lengths and quantization
- H03M13/6583—Normalization other than scaling, e.g. by subtraction
- H03M13/6586—Modulo/modular normalization, e.g. 2's complement modulo implementations
Landscapes
- Physics & Mathematics (AREA)
- Probability & Statistics with Applications (AREA)
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
- Error Detection And Correction (AREA)
Abstract
【課題】回路規模を大きくすることなくビタビ復号を行うと共にFDTS復号を行わせることにより、検出性能が高く且つ復号遅延が少ない復号を行なえるようにすること。
【解決手段】復号装置にデータをビタビ復号するビタビ復号部801と同データをFDTS復号するFDTS復号部85を備えているが、ビタビ復号とFDTS復号に必要なメトリック演算回路であるブランチメトリック計算部81と、ACS82と、パスメモリ83と、パスメトリック更新部84を両復号装置で共通に使用することにより、回路規模を大きくすることなく検出性能が高く且つ復号遅延が少ない復号を行うことができる。
【選択図】図5
Description
JEAKYUN MOON, "Performance Comparison of Detection Methods in Magnetic Recording" IEEE Transaction on magnetics, vol.26 No.6 Roy D. Cideciyan, "A PRML System for Digital Magnetic Recording",IEEE JOURNAL ON SELECTED AREAS IN COMMUNICATIONS, VOL.10, NO.1, JANUARY 1992
前記ビタビ復号した復号信号を復調して再生データとすることにより視聴に耐える高品質の再生データを得ることができる。また、前記FDTSの復号結果からPR(Partial Response)基準レベルを求め、その値を用いて再生系のAGCやPLLのレベル誤差及びタイミング誤差を検出することにより制御ループの位相及びゲイン余裕の確保することができ、高密度記録や通信などのノイズや歪みの大きな系に対して、性能のよい仮判定をビタビ復号と回路を共有しながら行うことができると共に、FDTSの復号結果を用いれば、AGCやPLLの誤差検出に用いる仮判定性能を向上させることができ、その結果として誤差検出情報の信頼性を向上することができる。
k’={0x01,0x06,0x0e,0x19,0x1e,0x21,0x26,0x31,0x39,0x3e}の集合の中の一つの値をとる。
C.Bernard Shung , "VLSI Architectures for Metric Normalization in the Viterbi Algorithm", 文献名、発行年度不明(20年ほど前のものと思われる,IEEE のインターネット出版物の検索サービスより探し出しました。)
sm_k_j0[bit_width_len−1:0],sm_k_j1[bit_width_len−1:0]
で表されるとすると、
if(sm_k_j0[bit_width_len-2:0]<sm_k_j1[bit_width_len-2:0])
sel_k=sm_k_j0[bit_width_len-1] ^ sm_k_j1[bit_width_len-1]
else
sel_k=~(sm_k_j0[bit_width_len-1] ^ sm_k_j1[bit_width_len-1])
の比較を行えばよい。但し、「^」は排他的論理和を示し、 ̄はビット反転を示す。ビタビ復号における比較演算はACSの内部で行われる。
sel_msb=0の場合、sel_pm={sel_msb,sel_lsb1}
sel_msb=1の場合、sel_pm={sel_msb,sel_lsb2}
sel_msb=2の場合、sel_pm={sel_msb,sel_lsb3}
sel_msb=3の場合、sel_pm={sel_msb,sel_lsb4}
としてデコードされ、この値がシフトレジスタに入力される。そして1時刻あとのデコードデータとして、最小デコーダのminSとして最小状態が選択される。この場合も同様に、回路の動作が充分速い場合にはシフトレジスタは必要ではないが、ここでは、回路の動作速度が間に合わない例としてシフトレジスタを用意している。
k={0x00,0x03,0x07,0x0c,0x0f,0x18,0x1c,0x1f}
の場合は0 を、
k={0x20,0x23,0x27,0x30,0x33,0x38,0x3c,0x3f}
の場合は1 を入力する。
pmem_k ’[0] には、
k’={0x01,0x06,0x0e,0x19,0x1e}
の場合は0 を、
k’={0x21,0x26,0x31,0x39,0x3e}
の場合は1 を入力する。
for(i=0; i<pmem_len-1; i++) pmem_k[i+1] = pmem_j0[i] sel_m(n-PMcmp_dly)=1 の場合、 for(i=0; i<pmem_len-1; i++) pmem_k[i+1] = pmem_j1[i]
a(n-(fix_dly+2)),a(n-(fix_dly+1))=(-1,+1):a(n-fix_dly)=+1
a(n-(fix_dly+2)),a(n-(fix_dly+1))=(+1,-1):a(n-fix_dly)=-1
a(n-(fix_dly+2)),a(n-(fix_dly+1))=(-1,-1): a(n-fix_dly)=sd(n-fix_dly)
つまりfix_dly+dmin+1の過去をみて、d制限が満たされるように判定すればよく、これにより破綻なく復号を行うことができる。これは本実施形態の特徴である。
Claims (12)
- データをビタビ復号するビタビ復号手段と同データをFDTS復号するFDTS復号手段を備えた復号装置であって、
前記ビタビ復号手段と前記FDTS復号手段により共通に使用されるメトリック演算回路を具備する、
ことを特徴とする復号装置。 - 前記メトリック演算回路は、ブランチメトリック計算部、ACS(Add Compare Select)、パスメモリ及びパスメトリック更新部を有することを特徴とする請求項1記載の復号装置。
- 前記FDTS復号手段は、前記メトリック演算回路により演算されたパスメトリックの最小の状態を検出する最小パスメトリック選択演算においてパスメトリックを比較する際に、前記パスメトリックを複数のグループに分けて、それぞれのグループでの最小パスメトリックを検出し、その後各グループの最小パスメトリックを比較して、最終的なパスメトリックの最小状態を検出することを特徴とする請求項1記載の復号装置。
- 前記パスメトリックを比較する際に分けられたあるグループにおいて、そのグループへの入力パスメトリック数がnであるときnC2個の総当たり比較を行うことによって、前記パスメトリックの最小状態を検出することを特徴とする請求項3記載の復号装置。
- 前記パスメトリック比較を行う際にModulo Normalizationによる比較演算を行うことを特徴とする請求項3記載の復号装置。
- 前記全状態のパスメトリックの最大値と最小値の差のヒストグラムを求めて、ビタビ復号のModulo Normalizationのために求めたパスメトリック差の最大値のヒストグラムと比較して、それらのうち大きいほうの値を表現できるビット幅をmとした場合、Modulo Normalizationを行うためのビット幅としてm+1ビットをパスメトリックのビット幅とすることを特徴とする請求項3記載の復号装置。
- 前記メトリック演算回路を構成する前記パスメモリのレジスタ交換の際に使用される選択情報を、前記最小パスメトリック選択演算における遅延量と同じだけ遅延させることを特徴とする請求項3記載の復号装置。
- 前記FDTS復号手段は、FDTS復号を行う際に前記メトリック演算回路を構成するパスメモリから固定遅延長分だけ後の時刻のデータを取得する時に、前記固定遅延長を変化させることを特徴とする請求項1記載の復号装置。
- 前記FDTS復号手段は、dmin(最小走行長制限)を守るために、FDTS復号の際にパスメモリから取得したデータのdmin+1時刻過去までのデータを用いて復号することを特徴とする請求項1記載の復号装置。
- 前記復号するデータは光ディスクまたは磁気ディスクから読み出したデータであることを特徴とする請求項1記載の復号装置。
- データを復号する復号方法であって、
前記データをビタビ復号する際に生じるパスメトリックを最小とする状態をFDTSにより検出することを特徴とする復号方法。 - 光ディスクまたは磁気ディスクを再生するディスク再生装置であって、
回路の一部を共通化したビタビ復号回路とFDTS回路を備えることにより前記光ディスクまたは磁気ディスクから読み出した信号をビタビ復号すると共にFDTS復号する復号手段と、
前記ビタビ復号した復号信号を復調して再生データとする復調手段とを具備し、
且つ、前記FDTS回路の復号結果からPR(Partial Response)基準レベルを求め、その値を用いてレベル誤差及びタイミング誤差を検出する誤差検出手段を前記復調手段の前段の再生系に具備することを特徴とするディスク再生装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004305015A JP2006120204A (ja) | 2004-10-20 | 2004-10-20 | 復号装置、復号方法及びディスク再生装置 |
US11/250,431 US7529324B2 (en) | 2004-10-20 | 2005-10-17 | Decoder, decoding method, and disk playback device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004305015A JP2006120204A (ja) | 2004-10-20 | 2004-10-20 | 復号装置、復号方法及びディスク再生装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006120204A true JP2006120204A (ja) | 2006-05-11 |
Family
ID=36180753
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004305015A Pending JP2006120204A (ja) | 2004-10-20 | 2004-10-20 | 復号装置、復号方法及びディスク再生装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7529324B2 (ja) |
JP (1) | JP2006120204A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2020522924A (ja) * | 2017-06-08 | 2020-07-30 | インターナショナル・ビジネス・マシーンズ・コーポレーションInternational Business Machines Corporation | アナログ信号から生成されるシーケンスに対応するシンボル値を検出する方法、及びシーケンス検出器 |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008112543A (ja) * | 2006-10-31 | 2008-05-15 | Toshiba Corp | デジタルデータ復号装置およびデジタルデータ復号方法 |
WO2008081820A1 (ja) * | 2006-12-28 | 2008-07-10 | Panasonic Corporation | 情報記録媒体評価方法、情報記録媒体、情報記録媒体の製造方法、信号処理方法、アクセス制御装置 |
US8350734B1 (en) * | 2008-12-10 | 2013-01-08 | Ess Technology, Inc. | Method and apparatus for digital to analog conversion of data stream with random and low-frequency periodic jitter |
US8737542B1 (en) * | 2010-01-12 | 2014-05-27 | Marvell International Ltd. | Method and apparatus for data reception in high-speed applications |
US8397149B2 (en) * | 2010-06-11 | 2013-03-12 | Cisco Technology, Inc. | Methods for obtaining a set of path metrics and equalizer for a receiver for digital data |
TWI599182B (zh) * | 2016-04-06 | 2017-09-11 | 元智大學 | 解碼裝置及方法 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5136593A (en) * | 1989-10-30 | 1992-08-04 | Carnegie-Mellon University | Apparatus and method for fixed delay tree search |
JPH10117217A (ja) | 1996-10-08 | 1998-05-06 | Sony Corp | データ判定装置およびデータ判定方法 |
JP2877109B2 (ja) | 1996-12-12 | 1999-03-31 | 日本電気株式会社 | 情報検出装置および情報検出方法 |
JP3471245B2 (ja) | 1999-03-19 | 2003-12-02 | Tdk株式会社 | フィードバックフィルタを用いた情報再生装置 |
US6791776B2 (en) * | 2000-04-26 | 2004-09-14 | Hitachi, Ltd. | Apparatus for information recording and reproducing |
JP2002025201A (ja) | 2000-07-06 | 2002-01-25 | Hitachi Ltd | 記録再生装置 |
US6581182B1 (en) * | 2000-05-15 | 2003-06-17 | Agere Systems Inc. | Iterative decoding with post-processing of detected encoded data |
JP2002268201A (ja) | 2002-03-11 | 2002-09-18 | Dainippon Printing Co Ltd | 位相シフトフォトマスク及び位相シフトフォトマスク用ブランクスの製造方法 |
-
2004
- 2004-10-20 JP JP2004305015A patent/JP2006120204A/ja active Pending
-
2005
- 2005-10-17 US US11/250,431 patent/US7529324B2/en not_active Expired - Fee Related
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2020522924A (ja) * | 2017-06-08 | 2020-07-30 | インターナショナル・ビジネス・マシーンズ・コーポレーションInternational Business Machines Corporation | アナログ信号から生成されるシーケンスに対応するシンボル値を検出する方法、及びシーケンス検出器 |
JP7055154B2 (ja) | 2017-06-08 | 2022-04-15 | インターナショナル・ビジネス・マシーンズ・コーポレーション | アナログ信号から生成されるシーケンスに対応するシンボル値を検出する方法、及びシーケンス検出器 |
Also Published As
Publication number | Publication date |
---|---|
US20060083337A1 (en) | 2006-04-20 |
US7529324B2 (en) | 2009-05-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100453778B1 (ko) | 디지털 재생 신호 처리 장치 | |
JP2768296B2 (ja) | 信号処理装置 | |
JP3533315B2 (ja) | 信号処理回路 | |
US5563864A (en) | Information recording and reproducing apparatus | |
US6097769A (en) | Viterbi detector using path memory controlled by best state information | |
JPH11177441A (ja) | 状態数を低減したビタビ検出方法及びデータ伝送システム | |
US7529324B2 (en) | Decoder, decoding method, and disk playback device | |
JP4010086B2 (ja) | ビタビ復号器 | |
KR20010075493A (ko) | 검출장치 | |
US8271863B2 (en) | Forward decision aided nonlinear Viterbi detector | |
JP3861409B2 (ja) | ディジタル信号再生装置 | |
US7426681B2 (en) | Viterbi detector | |
EP1081867A2 (en) | Survival selection rule | |
JPH09205373A (ja) | ビタビ復号方法及びビタビ復号器 | |
JP3521584B2 (ja) | 最尤復号化器および情報再生装置 | |
JP3653391B2 (ja) | ビタビ検出器及びこれを用いたディジタル磁気記録再生装置 | |
JP3646684B2 (ja) | パーシャルレスポンス復調方法を用いたデータ記録再生装置 | |
JPH09330564A (ja) | ディジタル情報再生装置 | |
KR100238322B1 (ko) | 비터비 검출방법 및 장치 | |
JP4009965B2 (ja) | ビタビ復号方法 | |
JP4009963B2 (ja) | ビタビ復号方法 | |
JP4009966B2 (ja) | ビタビ復号器 | |
JP4009964B2 (ja) | ビタビ復号器 | |
JP2007273016A (ja) | 再生信号処理装置 | |
US20060188040A1 (en) | Data channel with sampling rate less than the channel bit rate |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071001 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081014 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081127 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081224 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090212 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090709 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20090824 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20090824 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090827 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090929 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20091013 |