JP2006119340A - 電気光学装置の製造方法 - Google Patents
電気光学装置の製造方法 Download PDFInfo
- Publication number
- JP2006119340A JP2006119340A JP2004306600A JP2004306600A JP2006119340A JP 2006119340 A JP2006119340 A JP 2006119340A JP 2004306600 A JP2004306600 A JP 2004306600A JP 2004306600 A JP2004306600 A JP 2004306600A JP 2006119340 A JP2006119340 A JP 2006119340A
- Authority
- JP
- Japan
- Prior art keywords
- external connection
- insulating film
- electro
- substrate
- tfd element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
【課題】外部接続用配線の要素であるクロム層とITO層との間のコンタクト抵抗を低く維持し、駆動用ICが誤動作するのを防止する。
【解決手段】TFD素子の第1金属膜及び外部接続用配線の第1導電層を夫々クロムにて形成し、次にその上に酸化タンタルを形成する。次に、アニール処理Aを約300℃(保持時間60分)で実行する。次に、第2金属膜を形成し、その直後に、データ線及びTFD素子の上にオーバーレイヤーを形成する。これにより、TFD素子の第2金属膜の表面及び外部接続用配線の第1導電層の表面に酸化膜が形成されるのを防止できる。
【選択図】図10
【解決手段】TFD素子の第1金属膜及び外部接続用配線の第1導電層を夫々クロムにて形成し、次にその上に酸化タンタルを形成する。次に、アニール処理Aを約300℃(保持時間60分)で実行する。次に、第2金属膜を形成し、その直後に、データ線及びTFD素子の上にオーバーレイヤーを形成する。これにより、TFD素子の第2金属膜の表面及び外部接続用配線の第1導電層の表面に酸化膜が形成されるのを防止できる。
【選択図】図10
Description
本発明は、各種情報の表示に用いて好適な電気光学装置の製造方法に関する。
従来から、液晶表示装置、有機エレクトロルミネッセンス表示装置、プラズマディスプレイ装置、及びフィールドエミッション表示装置などの各種の電気光学装置が知られている。電気光学装置の一例としての二端子素子型アクティブマトリクス、あるいはTFD(Thin Film Diode)と呼ばれる液晶パネルにおいては、相互に対向する2枚の基板のうち一方の基板に走査線が、他方の基板に信号線(データ線)及び画素電極が形成され、両基板間に液晶が封入されている。そして、他方の基板には、TFD(薄膜ダイオード)などの電流−電圧特性が非線形な素子が設けられ、その素子は画素電極及び信号線に夫々接続されている。
また、そのような液晶パネルでは、いわゆる張り出し領域と称される他方の基板上に信号線や走査線を夫々駆動するための駆動用IC(ドライバIC)がCOG(Chip On Glass)技術などの方法によって実装されている。この駆動用ICは、例えばクロム層と、ITO(Indium-Tin Oxide)層とがこの順に積層されてなる外部接続用配線等を介して、FPC(Flexible Printed Circuit)などの接続端子に電気的に接続されている。これにより、例えば、携帯電話や情報端末などの電子機器からFPC及び駆動用IC等を介して、データ線及び走査線側に信号や電力が供給されるようになっている。
上記の液晶パネルの駆動用IC付近における製造過程では、通常、外部接続用配線の要素となるクロム層が形成された直後に、非線形素子の素子特性を調整するための熱処理等が実行される。そして、その後の工程において、そのクロム膜上にITO層が積層されることにより外部接続用配線が形成され、さらにその外部接続用配線とFPC及び駆動用ICとが各々ACF(Anisotropic Conductive Film)等を介して電気的に接続される。この製造方法によると、クロム層が形成された直後に、上記した熱処理等が行われるので、その熱によって当該クロム層の表面に酸化膜が形成されてしまう。このため、クロム層とITO層との間のコンタクト抵抗が高くなり、外部接続用配線の抵抗が高くなる。これにより、駆動用ICに接続された外部接続用配線の一端側からFPCに接続された外部接続用配線の他端側までの間におけるコンタクト抵抗が高くなり、液晶パネルの駆動時に駆動用ICが誤動作してしまうという問題が生じていた。
なお、この種の非線形素子等の製造方法として、例えば、第1の導電膜を形成した素子基板をアニール炉内においてプレアニールし、そして第1の導電膜上に絶縁膜を形成した後に、その素子基板をその炉内で上下反転して300℃以上、10〜120分程度の条件下でアニールAを行うことにより、素子基板に形成される複数の非線形素子の特性を基板全面に亘って均一化させる非線形素子の製造方法が知られている(例えば、特許文献1を参照)。また、この特許文献1によれば、上記の工程に続いて第2の導電膜を形成し、その後画素電極を形成した素子基板を200℃以上でアニールBを行うことにより、非線形素子の電圧−電流特性の変動を抑えるようにしている。また、その他にも、例えば、第1の導電膜等の表面に絶縁膜を形成した後等に、所定の条件下で熱処理を実施することにより、非線形素子の特性を向上するようにした非線形素子の製造方法が知られている(例えば、特許文献2乃至4を参照)。
本発明は、以上の点に鑑みてなされたものであり、外部接続用配線の要素であるクロム層とITO層との間のコンタクト抵抗を改善し、駆動用ICに接続された外部接続用配線の一端側からFPCに接続された外部接続用配線の他端側までの間における抵抗値が高くなるのを防止して、駆動時に駆動用ICが誤動作するのを防止することが可能な電気光学装置の製造方法を提供することを課題とする。
本発明の1つの観点では、TFD素子を有し、電気光学層を保持する基板を備えた電気光学装置の製造方法は、前記基板上に第1の金属膜を形成する第1金属膜形成工程と、前記第1の金属膜上に第1の絶縁膜を形成する第1絶縁膜形成工程と、前記第1の金属膜及び前記第1の絶縁膜に対して所定条件下で熱処理をする熱処理工程と、前記第1の絶縁膜上に第2の金属膜を積層し前記TFD素子を形成すると共に、前記基板上の張り出し領域に複数の配線及び外部回路に接続するための外部接続用端子の要素となる第1導電層を各々形成する第1導電層形成工程と、前記第1導電層形成工程の直後に、次工程として前記TFD素子を含む基板上に第2の絶縁膜を形成する第2絶縁膜形成工程と、前記複数の配線及び前記外部接続用端子の要素となる前記第1導電層の各々の上に第2導電層を積層して、前記複数の配線の端子部及び前記外部接続用端子を各々形成する外部接続用端子形成工程と、を備える。
上記の電気光学装置の製造方法では、第1金属膜形成工程によりタンタルタングステンなどからなる第1の金属膜が形成され、第1絶縁膜形成工程により第1の金属膜上に酸化タンタル(TaOx)などからなる第1の絶縁膜が形成される。なお、第1の絶縁膜の誘電率は22〜28に設定するのが好ましい。また、熱処理工程により第1の金属膜及び第1の絶縁膜に対して熱処理(後述の実施形態中ではアニール処理Aに相当)が所定条件下で熱処理が実行される。第1導電層形成工程により、その第1の絶縁膜上に第2の金属膜が積層されて、TFD素子が形成される。また、この工程により、基板上の張り出し領域に複数の配線及び外部回路に接続するための外部接続用端子の要素となる第1導電層が各々形成される。好適な例では、前記第2の金属膜及び第1導電層は各々クロムとすることができる。また、このとき、前記TFD素子の縦及び横方向の長さは各々約3μmに設定することができる。その第1導電層形成工程の直後に、次工程としての第2絶縁膜形成工程により、TFD素子を含む基板上に第2の絶縁膜(後述の実施形態ではオーバーレイヤーに相当)が形成される。ここで、「第1導電層形成工程の直後に、次工程としての第2絶縁膜形成工程」とは、第1導電層形成工程と第2絶縁膜形成工程との間に一切の工程が含まれないことを意味している。
また、外部接続用端子形成工程により、複数の配線及び外部接続用端子の要素となる第1導電層の各々の上に、例えばITOなどからなる第2導電層が積層されて、複数の配線の端子部及び前記外部接続用端子が各々形成される。なお、複数の配線は、基板上の張り出し領域や額縁領域に形成される複数のデータ線及び走査線に対応している。これらの一連の工程により電気光学装置が製造される。
特に、この電気光学装置の製造方法では、熱処理工程による熱処理を所定条件下、熱処理装置内において水蒸気を含む空気ガス雰囲気中で、約280〜310℃、好ましくは約300℃の加熱温度で且つ当該加熱温度の保持時間が60分〜120分の条件下で実行される。このように、比較的低い温度で第1の金属膜及び第1の絶縁膜に対して熱処理を行うことにより、後工程において再びそれらの要素に熱処理を施すことなく、TFD素子を所望の素子特性にすることができる。また、熱処理工程は、前記加熱温度、即ち約280〜310℃、好ましくは約300℃に保持された前記熱処理装置内を約2.5〜5℃/分(最適条件は、約2.75℃/分)の降温速度で冷却する工程を有している。これにより、TFD素子の要素である第1の絶縁膜等が取り込む水分量を低減することができ、TFD素子の抵抗値を下げることができる。
また、この電気光学装置の製造方法では、第1導電層形成工程の直後に、次工程としての第2絶縁膜形成工程が実行される、即ち第1導電層形成工程と第2絶縁膜形成工程との間に、例えば熱処理工程などの一切の工程が含まれない。このため、TFD素子の要素である第2の金属膜の表面に酸化膜が必要以上に形成されるのを防止できる。また、複数の配線及び外部接続用端子の各第1導電層の表面に酸化膜が必要以上に形成されるのを防止できる。なお、第2絶縁膜形成工程において、第2の絶縁膜を形成する際に、例えば220℃(30分)程度の焼成は実行されるので、その分第2の金属膜及び上記各第1導電層の表面に酸化膜は形成されるが軽度である。これにより、第1導電層と第2導電層との間のコンタクト抵抗を下げることができ、外部接続用配線自体の抵抗値を下げることができる。好適な例では、前記外部回路と電気的に接続された前記外部接続用端子の他端側から前記複数の配線の端子部に電気的に接続された前記外部接続用端子の一端側までの抵抗値は約100Ω以下に設定することができる。また、基板上に駆動用IC(ドライバIC)が実装され、外部接続用端子はその駆動用ICの入力側の端子と連続して形成することができる。なお、基板側の外部接続端子と駆動用ICの入力側端子とは連続形成されていなくとも良い。よって、駆動用ICが誤動作するのを防止することができる。
上記の電気光学装置の製造方法の一つの態様では、前記第2絶縁膜形成工程は前記第2の絶縁膜にコンタクトホールを形成する工程を有し、前記第2の絶縁膜上に画素電極を形成して当該画素電極と前記第2の金属膜とを前記コンタクトホールを介して電気的に接続する工程を有する。
この態様によれば、第2絶縁膜形成工程により、例えばサブ画素領域内に対応する第2の絶縁膜にコンタクトホールが形成される。また、この態様によれば、サブ画素領域内に対応する第2の絶縁膜上に画素電極が形成され、当該画素電極と第2の金属膜とがコンタクトホールを介して電気的に接続される。即ち、画素電極とTFD素子とが電気的に接続される。好適な例では、前記画素電極の縦及び横方向の長さは各々約各々約120〜180μm(最適条件は、160μm)及び約40〜60μm(最適条件は、約50μm)に設定することができる。また、前記画素電極の数量は約140〜200個/インチ(最適条件は、約160個/インチ)に設定することができる。また、前記電気光学層の厚さは約2.4μm程度に、且つ、前記画素電極の容量と前記スイッチング素子の容量との比は約4程度に設定することができる。また、電気光学層の平均誘電率は5〜7に設定するのが好ましい。
また、第1導電層形成工程の直後に次工程としての第2絶縁膜形成工程が実行され第2の金属膜の表面には必要以上の酸化膜が形成されないので、画素電極とスイッチング素子の間のコンタクト抵抗を小さくすることができる。
以下、図面を参照して本発明を実施するための最良の形態について説明する。尚、以下の実施形態は、本発明を電気光学装置の製造方法の一例としての液晶表示装置の製造方法に適用したものである。本実施形態の製造方法では、アニール処理Aを低温下で実行し、且つ、TFD素子の要素である第2金属膜の形成工程の直後に、その次工程としてオーバーレイヤーの形成工程を実行、具体的には第2金属膜の形成工程とオーバーレイヤーの形成工程との間において通常行われるアニール処理Bの工程を省く。これらの工程を実行することにより、外部接続用配線の要素である第1導電層(クロム層)と第2導電層(ITO層)との間のコンタクト抵抗を低く維持し、X及びYドライバICの各々に接続された外部接続用配線の一端側からFPCに接続された外部接続用配線の他端側までの間における抵抗値が高くなるのを防止して、駆動時にX及びYドライバICが誤動作するのを防止する。また、TFD素子の抵抗値を小さくすると共に、画素電極とTFD素子との間のコンタクト抵抗を小さくする。
[液晶表示装置の構成]
まず、本発明の実施形態に係る液晶表示装置の構成について説明する。図1は、本発明の液晶表示装置100の概略構成を模式的に示す平面図である。図1では、主として、液晶表示装置100の電極及び配線の構成を平面図として示している。ここに、本発明の液晶表示装置100は、TFD素子を用いたアクティブマトリクス駆動方式であって、半透過反射型の液晶表示装置である。図2は、図1の液晶表示装置100における切断線A−A’に沿った概略断面図を示す。
[液晶表示装置の構成]
まず、本発明の実施形態に係る液晶表示装置の構成について説明する。図1は、本発明の液晶表示装置100の概略構成を模式的に示す平面図である。図1では、主として、液晶表示装置100の電極及び配線の構成を平面図として示している。ここに、本発明の液晶表示装置100は、TFD素子を用いたアクティブマトリクス駆動方式であって、半透過反射型の液晶表示装置である。図2は、図1の液晶表示装置100における切断線A−A’に沿った概略断面図を示す。
まず、図2を参照して、切断線A−A’に沿った液晶表示装置100の断面構成について説明し、その後、液晶表示装置100の電極及び配線の構成について説明する。
図2において、液晶表示装置100は、素子基板91と、その素子基板91に対向して配置されるカラーフィルタ基板92とが枠状のシール部材3を介して貼り合わされ、内部に液晶が封入されて液晶層4が形成されてなる。なお、本発明では、好適な例として液晶層4の誘電率εLCを約6(ε⊥:約4、ε//:約10)程度に、液晶層4の厚さ、即ちセルギャップD10を約2.4μm程度に夫々設定している。そして、この枠状のシール部材3には、複数の金属粒子などの導通部材7が混入されている。
下側基板2の内面上には、表面上に細かい凹凸が形成された散乱層9が形成されている。散乱層9の内面上は、サブ画素領域SG毎に、所定の厚みを有する反射層5が形成されている。各反射層5には、矩形状の開口20(以下、「透過開口領域」とも呼ぶ。)が形成されている。各反射層5は、アルミニウム、アルミニウム合金、銀合金等の薄膜により形成することができる。開口20は、カラーフィルタ基板92の内面上に縦横にマトリクス状に配列されたサブ画素領域SG毎に、当該サブ画素領域SGの全面積を基準として所定割合の面積を有するように形成されている。
反射層5上であって且つ各サブ画素領域SGの間には、隣接するサブ画素領域SG間を隔て、一方のサブ画素から他方のサブ画素への光の混入を防止するため、黒色遮光層BMが形成されている。この黒色遮光層BMは、黒色の樹脂材料、例えば黒色の顔料を樹脂中に分散させたもの等を用いることが可能である。なお、本発明では、これに代えて、R、G、Bの着色層が相互に重ね合わされて形成された重ね遮光層(図示略)を用いてもよい。
また、反射層5上及び開口20上には、サブ画素領域SG毎にR、G、Bの三色のいずれかからなる着色層6R、6G、及び6Bが形成されている。着色層6R、6G及び6Bによりカラーフィルタが構成される。画素Gは、R、G、Bのサブ画素から構成されるカラー1画素分の領域を示している。なお、以下の説明において、色を問わずに着色層を指す場合は単に「着色層6」と記し、色を区別して着色層を指す場合は「着色層6R」などと記す。また、図2に示すように、開口20上に形成された着色層6の厚さは、反射層5上に形成された着色層6の厚さよりも厚く形成されている。これにより、着色層6は、反射型表示モードと透過型表示モードとにおいて夫々所望の色相及び明るさを呈するように設計されている。
着色層6及び黒色遮光層BMの上には、透明樹脂等からなる保護層18が形成されている。この保護層18は、カラーフィルタ基板92の製造工程中に使用される薬剤等による腐食や汚染から、着色層6を保護する機能を有する。保護層18の表面上には、ストライプ状のITO(Indium-Tin Oxide)などの透明電極(走査電極)8が形成されている。この透明電極8の一端はシール部材3内に延在しており、そのシール部材3内の導通部材7と電気的に接続されている。
一方、上側基板1の内面上には、下地層となるTa2O5膜70が形成されている。Ta2O5膜70の内面上には、データ線32及びTFD素子21が形成されている。Ta2O5膜70、データ線32及びTFD素子21の内面上には、絶縁性を有するオーバーレイヤー25が形成されている。オーバーレイヤー25の内面上には、サブ画素領域SG毎に画素電極10が形成されている。上側基板1の内面上の左右周縁部には、走査線31が形成されており、走査線31の終端部はシール部材3内に延在しており、その走査線31は、シール部材3内の導通部材7と電気的に接続されている。
下側基板2の透明電極8の内面上、及び上側基板1の画素電極10の内面上には、それぞれ図示しない配向膜が形成されている。それらの配向膜の間には、液晶層4の厚さを均一に保持するために粒子状のスペーサ(図示略)がランダムに配置されている。スペーサの材料としては、シリカや樹脂などを主成分とするものが好ましい。
下側基板2の外面上には、位相差板(1/4波長板)11及び偏光板12が配置されており、上側基板1の外面上には、位相差板(1/4波長板)13及び偏光板14が配置されている。また、偏光板12の下側には、バックライト15が配置されている。バックライト15は、例えば、LED(Light Emitting Diode)等といった点状光源や、冷陰極蛍光管等といった線状光源と導光板を組み合わせたものなどが好適である。
下側基板2の透明電極8、即ち下側基板2の走査線と、上側基板1の走査線31とは、シール部材3内に混入された導通部材7を介して上下導通している。
さて、本実施形態の液晶表示装置100において反射型表示がなされる場合、液晶表示装置100に入射した外光は、図2に示す経路Rに沿って進行する。つまり、液晶表示装置100に入射した外光は、反射層5によって反射され観察者に至る。この場合、その外光は、着色層6が形成されている領域を通過して、その着色層6の下側にある反射層5により反射され、再度着色層6を通過することによって所定の色相及び明るさを呈する。こうして、所望のカラー表示画像が観察者により視認される。
一方、透過型表示がなされる場合、バックライト15から出射した照明光は、図2に示す経路Tに沿って進行し、透過開口領域、即ち、開口20上の着色層6を通過して観察者に至る。この場合、その照明光は、着色層6を透過することにより所定の色相及び明るさを呈する。こうして、所望のカラー表示画像が観察者により視認される。
次に、図1、図3及び図4を参照して、本発明の素子基板91及びカラーフィルタ基板92の電極及び配線の構成について説明する。図3は、素子基板91を正面方向(即ち、図2における下方)から観察したときの素子基板91の電極及び配線などの構成を平面図として示す。図4は、カラーフィルタ基板92を正面方向(即ち、図2における上方)から観察したときのカラーフィルタ基板92の電極の構成を平面図として示す。図3及び図4において、電極や配線以外のその他の要素は説明の便宜上図示を省略している。
図1において、素子基板91の画素電極10と、カラーフィルタ基板92の透明電極8との交差する領域が表示の最小単位であるサブ画素を構成する。そして、このサブ画素が紙面縦方向及び紙面横方向に複数個、マトリクス状に並べられた領域が有効表示領域V(2点鎖線により囲まれる領域)である。この有効表示領域Vに、文字、数字、図形等の画像が表示される。なお、図1及び図3において、液晶表示装置100の外周と、有効表示領域Vとによって区画された領域は、画像表示に寄与しない額縁領域38である。
(電極及び配線構成)
先ず、図3を参照して、素子基板91の電極及び配線の構成などについて説明する。なお、図3において、素子基板91の張り出し領域36側の辺91aから反対側の辺91cへ向かう方向をY方向とし、辺91dから辺91bへ向かう方向をX方向とする。
先ず、図3を参照して、素子基板91の電極及び配線の構成などについて説明する。なお、図3において、素子基板91の張り出し領域36側の辺91aから反対側の辺91cへ向かう方向をY方向とし、辺91dから辺91bへ向かう方向をX方向とする。
素子基板91は、複数のデータ線32、TFD素子21、画素電極10、複数の走査線31、YドライバIC33、XドライバIC34、複数の外部接続用配線35、及びFPC90を備えている。
複数のデータ線32は、Y方向に延在する直線状の配線であり、張り出し領域36から有効表示領域Vにかけて形成されている。各データ線32は一定の間隔を隔てて形成されている。また、各データ線32は、適宜の間隔をおいて各TFD素子21に接続されており、各TFD素子21は対応する各画素電極10に接続されている。これにより、各データ線32は、各TFD素子21を介して各画素電極10に電気的に接続されている。
複数の走査線31は、本線部分31aと、その本線部分31aに対して略直角に折れ曲がる折れ曲がり部分31bとにより構成されている。各本線部分31aは、額縁領域38内を張り出し領域36からY方向に形成されている。また、各本線部分31aは、各データ線32に対して略平行で、且つ、一定の間隔を隔てて形成されている。各折れ曲がり部分31bは、額縁領域38内において、左右に位置するシール部材3内までX方向に延在している。そして、その折れ曲がり部分31bの終端部は、シール部材3内において導通部材7に電気的に接続されている。なお、データ線32や走査線31のうち、張り出し領域36や額縁領域38に形成された部分は引き回し配線又は単に配線とも呼ばれる。
素子基板91の張り出し領域36上には、YドライバIC33及びXドライバIC34が実装されている。また、張り出し領域36上には、複数の外部接続用配線35が形成されている。
YドライバIC33は、その入力側に導電性を有する複数のバンプ33bを、その出力側に導電性を有する複数のバンプ33aを夫々備えている。YドライバIC33の入力側は、複数のバンプ33b及び図示しないACF(図示略)を介して、外部接続用配線35の一端側に電気的に接続されている。一方、YドライバIC33の出力側は、複数のバンプ33a及びACF(図示略)を介して、複数の走査線31の一端側に電気的に接続されている。これにより、YドライバIC33は、複数の走査線31に走査信号を出力することが可能となっている。
XドライバIC34は、その入力側に導電性を有する複数のバンプ34bを、その出力側に導電性を有する複数のバンプ34aを夫々備えている。XドライバIC34の入力側は、複数のバンプ34b及びACF(図示略)を介して、外部接続用配線35の一端側に電気的に接続されている。一方、XドライバIC34の出力側は、複数のバンプ34a及びACF(図示略)を介して、複数のデータ線32の一端側に電気的に接続されている。これにより、XドライバIC34は複数のデータ線32にデータ信号を出力することが可能となっている。
FPC90は複数の配線90aを有しており、各配線90aの一端側は、複数の外部接続用配線35の他端側にACF(図示略)を介して電気的に接続されている。
以上の電極及び配線構造を有する素子基板91では、例えば携帯電話や情報端末などの電子機器からFPC90、各YドライバIC33及びXドライバIC34等を介して、データ線32にデータ信号を、走査線31に走査信号を夫々出力する。
次に、カラーフィルタ基板92の電極の構成について説明する。図4に示すように、カラーフィルタ基板92は、X方向にストライプ状の透明電極(走査電極)8が形成されている。各透明電極8の左端部或いは右端部は、図1及び図4に示すように、シール部材3内まで延在しており、且つ、シール部材3内の導通部材7に電気的に接続されている。
以上に述べた、カラーフィルタ基板92と素子基板91とをシール部材3を介して貼り合わせた状態が図1に示されている。図示のように、カラーフィルタ基板91の各透明電極8は、素子基板92の各データ線32に対して直交しており、且つ、横列をなす複数の画素電極10と平面的に重なり合っている。このように、透明電極8と画素電極10とが重なり合う領域がサブ画素領域SGを構成する。
また、カラーフィルタ基板92の透明電極8(即ち、カラーフィルタ基板92側の走査線)と、素子基板91の走査線31とは、図示のように左辺側と右辺側との間で交互に重なり合っており、その透明電極8と走査線31とは、シール部材3内の導通部材7を介して上下導通している。つまり、透明電極8たるカラーフィルタ基板92の各走査線と、素子基板91の各走査線31との導通は、図示のように左辺側と右辺側との間で交互に実現されている。これにより、カラーフィルタ基板92の透明電極8は、素子基板91の走査線31を介して、紙面左右に夫々位置する各YドライバIC33に電気的に接続されている。
(オーバーレイヤー構造)
次に、図5乃至図7を参照して、液晶表示装置100における素子基板91の構造、いわゆるオーバーレイヤー構造について説明する。図5は、素子基板91における複数の画素電極10等のレイアウトを示す平面図である。図6は、図5における切断線B−B’に沿った部分断面図である。なお、図5は、背面側から観察側を見た場合の構成を示しているので、図5では手前側が、図6では上側が、それぞれ背面側となる。
次に、図5乃至図7を参照して、液晶表示装置100における素子基板91の構造、いわゆるオーバーレイヤー構造について説明する。図5は、素子基板91における複数の画素電極10等のレイアウトを示す平面図である。図6は、図5における切断線B−B’に沿った部分断面図である。なお、図5は、背面側から観察側を見た場合の構成を示しているので、図5では手前側が、図6では上側が、それぞれ背面側となる。
上側基板1の外面上には、位相差板13及び偏光板14が配置されている。一方、上側基板1の内面上には、Ta2O5膜70が形成されている。Ta2O5膜70の内面上には、TFD素子21及びデータ線32が形成されている。
TFD素子21は、第1のTFD素子21a及び第2のTFD素子21bから構成される。第1のTFD素子21a及び第2のTFD素子21bは、タンタルを主成分とするTaW(タンタルタングステン)などからなる島状の第1金属膜322と、この第1金属膜322の表面を陽極酸化することによって形成され、Ta2O5などからなる絶縁膜323と、この表面に形成されて相互に離間する第2金属膜316、336とを有する。
このうち、第2金属膜316、336は、クロムやモリブデン等の同一導電膜をパターニングしたものであり、前者の第2金属膜316は、データ線32からT字状に分岐したものが用いられる一方、後者の第2金属膜336は、後述するITO等の画素電極10の接続部10zに接続するために用いられる。
このうち、第2金属膜316、336は、クロムやモリブデン等の同一導電膜をパターニングしたものであり、前者の第2金属膜316は、データ線32からT字状に分岐したものが用いられる一方、後者の第2金属膜336は、後述するITO等の画素電極10の接続部10zに接続するために用いられる。
ここで、TFD素子21のうち、第1のTFD素子21aは、データ線32の側からみると順番に、第2金属膜316/絶縁膜323/第1金属膜322となって、金属/絶縁体/金属の構造を採るため、その電流−電圧特性は正負双方向にわたって非線形となる。一方、第2のTFD素子21bは、データ線32の側からみると順番に、第1金属膜322/絶縁膜323/第2金属膜336となって、第1のTFD素子21aとは逆向きの構造を採る。このため、第2のTFD素子21bの電流−電圧特性は、第1のTFD素子21aの電流−電圧特性を、原点を中心に点対称化したものとなる。その結果、TFD素子21は、2つのTFDを互いに逆向きに直列接続した形となるため、1つの素子を用いる場合と比べると、電流−電圧の非線形特性が正負双方向にわたって対称化されることになる。
なお、本発明では、図5に示すように、好適な例として絶縁膜323が形成された第1金属膜322のX方向(横方向)の長さD5は約3μm程度に設定されていると共に、第2金属膜316及び336のY方向(縦方向)の長さD6は夫々約3μm程度に設定されている。このため、第1金属膜322と第2金属膜316との交差する領域E50に形成される第1のTFD素子21a、及び、第1金属膜322と第2金属膜336との交差する領域E51に形成される第2のTFD素子21bは、それぞれ平面視した状態で正方形の形状をなしており、それらの各面積Sは約9μm2程度となっている。また、第1のTFD素子21a及び第2のTFD素子21bの要素である絶縁膜323の厚さdは約200Å程度に設定されていると共に、その誘電率εは約25程度に設定されている。よって、上記の各パラメータ等を一般的な静電容量の式に代入することにより、1つのTFD素子の容量CTFD(即ち、第1のTFD素子21aの容量又は第2のTFD素子21bの容量)を算出することができる。
Ta2O5膜70の内面上には、オーバーレイヤー25が形成されてなり、TFD素子21及びデータ線32はオーバーレイヤー25にて覆われている。オーバーレイヤー25は、サブ画素領域SG毎に断面視した状態で略台形を逆にした形状をなす開口、即ちコンタクトホール25aを有している。好適な例では、図6において、このコンタクトホール25aの径D70は約7μm程度とすることができる。サブ画素領域SGに対応するオーバーレイヤー25の内面上には、画素電極10が形成されている。
図5に示すように、画素電極10は、オーバーレイヤー25の内面上にマトリクス状に配列されている。好適な例では、画素電極10の数量は160PPI(Pixel Per Inch)に設定することができる。画素電極10a、10b、10cは、B(青)、R(赤)、G(緑)の各色に対応する着色層6と夫々対向している。各画素電極10は、コンタクトホール25a内に延びてTFD素子21と電気的に接続される接続部10zを有している。各画素電極10の接続部10zは、コンタクトホール25aを介して、対応するTFD素子21の第2金属膜336と接続されている。そして、同一列に属する画素電極10は、それぞれTFD素子21を介して、1本のデータ線32に共通接続されている。また、同一行に属する画素電極10は、夫々1本の透明電極8(走査線)と対向している。
なお、本発明では、図5に示すように、好適な例として画素電極10のX方向の長さD7は約50μm程度に設定されていると共に、そのY方向の長さD8は約150μm程度に設定されている。このため、画素電極10の面積Sは約7500μm2程度となっている。よって、上記した液晶層4の誘電率εLC、セルギャップD10、及び画素電極10の各パラメータを一般的な静電容量の式に代入することにより、1つの画素電極10の容量CLCを算出することができる。
以上の構成を有する素子基板91では、特に、画素電極10の接続部10zと第2金属膜336とのコンタクト抵抗が1MΩ以下となるように設定されている。また、本発明では、好適な例として、1つの画素電極10の容量CLCと、1つのTFD素子容量CTFD(即ち、第1のTFD素子21aの容量又は第2のTFD素子21bの容量)との比は、約4程度に設定されている。
(外部接続用配線等の構成)
次に、図7及び図8を参照して、外部接続用配線35などの構成について説明する。図7は、図3における破線領域E2付近を拡大した部分拡大平面図を示す。図8は、図7における切断線C−C’に沿った部分断面図を示す。
次に、図7及び図8を参照して、外部接続用配線35などの構成について説明する。図7は、図3における破線領域E2付近を拡大した部分拡大平面図を示す。図8は、図7における切断線C−C’に沿った部分断面図を示す。
下側基板1上にはTa2O5膜70が形成されている。Ta2O5膜70上には、複数のデータ線32及び外部接続用配線35が形成されている。
各データ線32は、クロムなどの材料にて形成され単層構造をなす本線32y(領域E21に相当)と、その本線32yの一端側に多層構造をなす端子部32x(領域E20に相当)とを有している。本線32yは、図示しない有効表示領域V側からXドライバIC34近傍まで延在してなる。端子部32xは、図8に示すように、クロムなどの導電材料よりなる第1導電層32aと、ITOなどの導電材料よりなる第2導電層32bとを、この順に積層した構造を有している。なお、第1導電層32a、及び第2導電層32bは、夫々同一の長さ及び配線幅に形成されている。好適な例では、第1導電層32aの厚さは約3000Åに、第2導電層32bの厚さは約500Åに夫々形成することができる。端子部32xの要素である第2導電層32bは、XドライバIC34の出力側の各バンプ34aにACF80を介して電気的に接続されている。ACF80は、接着用樹脂材料80aと、その中に分散配置された導電性粒子80bとにより構成されている。
外部接続用配線35は、端子部32xと同一の積層構造を有している。即ち、外部接続用配線35は、クロムなどの導電材料よりなる第1導電層35aと、ITOなどの導電材料よりなる第2導電層35bとを、この順に積層した構造を有している。なお、第1導電層35a、及び第2導電層35bは、夫々同一の長さ及び配線幅に形成されている。好適な例では、第1導電層35aの厚さは約3000Åに、第2導電層35bの厚さは約500Åに夫々形成することができる。
外部接続用配線35の一端側、具体的には第2導電層35bの一端側は、対応するXドライバIC34の入力側の各バンプ34bと、ACF80を介して電気的に接続されている。一方、外部接続用配線35の他端側、具体的には第2導電層35bの他端側は、対応するFPC90の複数の配線90aにACF80を介して電気的に接続されている。そして、FPC90と電気的に接続された外部接続用配線35の他端側からXドライバIC34と電気的に接続された外部接続用配線35の一端側までの平均的な抵抗値は約100Ω以下に設定されている。かかる配線構成により、FPC90側からの信号及び電力は外部接続用配線35を通じてXドライバIC34へ出力される。また、XドライバIC34は、その出力された信号等に基づいて、データ線32へデータ信号を出力する。
なお、上記では、XドライバIC34及びFPC90の各々に接続される外部接続用配線35の構成及びその作用等について説明した。かかる構成及び作用等は、各YドライバIC33及びFPC90の各々に接続される外部接続用配線35についても同様に適用される。
また、上記した外部接続用配線35では、第1導電層35a、及び第2導電層35bを夫々同一の長さ及び配線幅となるように形成した。しかし、これに限らず、それらの長さ及び配線幅は、夫々異なるように形成しても構わない。
[液晶表示装置の製造方法]
次に、図9乃至図18等を参照して、上記した液晶表示装置100の製造方法について説明する。図9は、液晶表示装置100の製造方法を示すフローチャートである。図10は、図9における工程S1に対応するフローチャートであり、具体的には素子基板91の製造方法を示すフローチャートである。特に、本発明は、図10のフローチャートにおける工程P5と、図10のフローチャートにおいて工程P8’を省いた点とに特徴を有している。図11乃至図17は、図10のフローチャートの各工程に対応している。また、図11乃至図17において、紙面上側には、図6に示される部分の製造工程に対応する平面図及びそれに対応する断面図を示すと共に、紙面下側には、図8に示される部分の製造工程に対応する断面図を示す。なお、以下では、必要に応じて、図6、又は図8を適宜参照されたい。また、YドライバIC33付近の製造工程はXドライバIC34付近の製造工程と略同様であるため、図11乃至図17では、その構成及び説明は省略する。また、図11乃至図17の平面図において、矩形状の破線領域は1つのサブ画素領域SGを示している。
次に、図9乃至図18等を参照して、上記した液晶表示装置100の製造方法について説明する。図9は、液晶表示装置100の製造方法を示すフローチャートである。図10は、図9における工程S1に対応するフローチャートであり、具体的には素子基板91の製造方法を示すフローチャートである。特に、本発明は、図10のフローチャートにおける工程P5と、図10のフローチャートにおいて工程P8’を省いた点とに特徴を有している。図11乃至図17は、図10のフローチャートの各工程に対応している。また、図11乃至図17において、紙面上側には、図6に示される部分の製造工程に対応する平面図及びそれに対応する断面図を示すと共に、紙面下側には、図8に示される部分の製造工程に対応する断面図を示す。なお、以下では、必要に応じて、図6、又は図8を適宜参照されたい。また、YドライバIC33付近の製造工程はXドライバIC34付近の製造工程と略同様であるため、図11乃至図17では、その構成及び説明は省略する。また、図11乃至図17の平面図において、矩形状の破線領域は1つのサブ画素領域SGを示している。
先ず、素子基板91を作製する(工程S1)。ここで、図11乃至図17等を参照して、素子基板91の製造方法について詳述する。まず、図11(a)及び(b)に示すように、上側基板1上に、下地層となるTa2O5膜70を約0.1μmの厚さにて形成し(工程P1)、続いて、そのTa2O5膜70上に、W(タングステン)を約0.2重量%含むTaW膜350を約0.1μmの厚さに且つその配線幅を約3μm程度に形成する(工程P2)。
次に、図12(a)及び(b)に示すように、TaW膜350をドライエッチングによりパターニングする(工程P3)。これにより、図12(a)においては、TFD素子21の構成要素である第1金属膜322が形成される。一方、図12(b)に対応する基板側では、Ta2O5膜70上に形成されたTaW膜350は除去される。
次に、図13(a)に示すように、陽極酸化法にて、第1金属膜322上に、Ta2O5膜よりなる絶縁膜323を約0.02μmの厚さにて形成する(工程P4)。なお、この工程において、図13(b)に示される基板側には絶縁膜323は形成されない。
続いて、第1金属膜322を被覆している絶縁膜323等に対して、本発明の特徴をなす熱処理A、即ちアニ−ル処理Aを実行する(工程P5)。特に、本発明では、アニール処理装置内においてアニール処理Aを所定の条件下で実行することにより、TFD素子21の抵抗値を下げることを目的としている。このアニール処理Aは通常、約320℃程度の温度で実行されるが、本発明では、水蒸気を含む空気雰囲気中で且つそれより低い温度となる約300℃の条件下で実行する。
この点について、図18のグラフを参照して説明する。図18は、本発明のアニール処理Aの工程における温度と時間との関係を示すグラフである。図18のグラフにおいて、縦軸には温度(℃)を、横軸には時間(分)を夫々示す。図18のグラフに示されるように、予め約80℃程度に保持された装置内を、所定の昇温速度で約300℃まで昇温する。このときの昇温速度は、約220℃/40分(t1〜t2の区間に相当)、即ち、約5.5℃/分である。続いて、約300℃まで加熱された装置内を好ましくは約60分〜120分、本例では約60分程度(t2〜t3の区間に相当)保持する。続いて、約300℃程度に保持された装置内を所定の降温速度で当初の約80℃程度まで冷却する。このときの降温速度は、約220℃/80分(t3〜t4の区間に相当)、即ち、約2.75℃/分である。
このように、本発明のアニ−ル処理Aは、特に、アニ−ル処理装置内における水蒸気を含む空気雰囲気中で、通常行われる約320℃から20℃下げた約300℃、保持時間60分の条件下にて実行し、その保持時間に対応する温度から上記した降温速度で一定の温度まで冷却する。これにより、TFD素子21の要素である絶縁膜323たるTa2O5膜等が取り込む水分量を低減することができ、TFD素子21の抵抗値を下げることができる。降温速度は、上記を最適条件とし、約2.5〜5℃/分の範囲では、TFD素子21の低抵抗化が可能であった。
次に、Ta2O5膜70、及び絶縁膜323の上に、クロム膜を約3000Åの厚さにて形成し(工程P6、図示略)、続いて、図14(a)に示すように、そのクロム膜をパターニングして、第2金属膜336、316を夫々形成する(工程P7)。このとき、第2金属膜336、316の配線幅は、それぞれ約3μm程度に設定することができる。これにより、データ線32が形成される。また、図14(b)に示すように、Ta2O5膜70上には、データ線32、及び外部接続用配線35の要素である第1導電層35aが夫々形成される。なお、データ線32の端子部32x(図示略)が形成される予定の領域、即ち領域E20に対応するTa2O5膜70上には、その端子部32xの要素となる第1導電層32aが形成される。
次に、図15(a)に示すように、上記の工程において陽極酸化するために使用していた余分なTaW膜、厳密にいえば表面上に絶縁膜323が形成された余分な第1金属膜322をTa2O5膜70上から分離する(工程P8)。これにより、第1のTFD素子21a及び第2のTFD素子21bを含むTFD素子21が形成される。なお、第1のTFD素子21a及び第2のTFD素子21bの縦及び横方向の長さは、各々約3μm程度に形成される。
次に、上記工程P8の次工程としてオーバーレイヤーのパターニングを実行する(工程P9)。つまり、本発明では、工程P8と工程P9との間に余計な工程を介在させず、工程P8の直後に工程P9を実行する。具体的には、図16(a)に示すように、Ta2O5膜70、TFD素子21及びデータ線32の上に、絶縁膜たるオーバーレイヤー25を約2.0μmの厚さに形成する。このとき、オーバーレイヤー25は、例えば、約220℃(30分)の条件下で焼成・成膜される。なお、オーバーレイヤーの材料としては、感光性及び透明性を有するアクリル樹脂などが好適である。また、このとき同時に、ステッパー又は一括露光機によって第2金属膜336上の一部に、断面視した状態で略台形を逆にした形状を有するコンタクトホール25aの径D70が、好適な例として約7μm程度の大きさとなるように形成する。なお、この工程では、図16(b)に示される基板側にオーバーレイヤー25は形成されない。
次に、スパッタリング装置などによりITOを約500Å程度の厚さに成膜し(工程P10、図示略)、続いて、図17(a)及び(b)に示すように、そのITOをパターニングする(工程P11)。これにより、図17(a)に示すように、オーバーレイヤー25上、及びコンタクトホール25a内の第2金属膜336上に、平面視略矩形状をなす画素電極10が形成される。画素電極10の縦方向の長さは約150μm程度に、その横方向の長さは約50μm程度に形成される。また、このとき、画素電極10の数量は160PPI(Pixel Per Inch)に設定することができる。また、これにより、コンタクトホール25a内において画素電極10と第2金属膜336とが電気的に接続される。なお、本発明では、1つの画素電極10の容量CLCと、1つのTFD素子容量CTFD(即ち、第1のTFD素子21aの容量又は第2のTFD素子21bの容量)との比は、約4程度に設定される。
また、この工程により、図17(b)に示すように、端子部32xの要素である第1導電層32a、及び、外部接続用配線35の要素である第1導電層35aの上に、夫々ITOからなる第2導電層32b及び第2導電層35bが形成される。こうして、データ線32の端子部32x及び外部接続用配線35が夫々形成される。これにより、例えば、携帯電話や情報端末などの電子機器からFPC90、YドライバIC33及びXドライバIC34等を介して、データ線32及び走査線31側に信号や電力を出力することが可能となる。
次に、その他の構成要素を取り付ける(工程P12)。具体的には、図17(a)及び(b)に示すように、上側基板1の下側に位相差板(1/4波長板)13及び偏光板14を取り付ける。また、図17(b)に示すように、データ線32にデータ信号を出力する機能を有するXドライバIC34、及び、外部回路たるFPC90を夫々取り付ける。具体的には、端子部32xの要素である第2導電層32bと、XドライバIC34の出力側の各バンプ34aとをACF80を介して電気的に接続すると共に、外部接続用配線35の一端側と、XドライバIC34の入力側の各バンプ34bとをACF80を介して電気的に接続する。なお、特に図示しないが、同様の方法により、走査線の一端側と、YドライバIC33の入力側の各バンプとをACF80を介して電気的に接続すると共に、外部接続用配線35の一端側と、YドライバIC33の出力側の各バンプとをACF80を介して電気的に接続する。また、この工程では、FPC90の各配線90aと、外部接続用配線35の他端側とをACF80を介して電気的に接続する。こうして、本発明の実施形態に係る素子基板91が製造される。
図9に戻り、次に、図2に示されるカラーフィルタ基板を既知の方法により作製し(工程S2)、素子基板91とカラーフィルタ基板92とをシール部材3を介して貼り合せる(工程S3)。このとき、セルギャップは約2.4μm程度に設定される。次に、素子基板91とカラーフィルタ基板92との間に形成された開口(図示略)より、約6(ε⊥:約4、ε//:約10)程度の誘電率εLCを有する液晶をその内部に注入して当該開口の封止処理をする(工程S4)。次に、その他の構成要素を実装することにより、図2に示される本発明の液晶表示装置100が製造される。
次に、素子基板の製造過程で図10における工程P8と工程P9との間にアニール処理Bの工程P8’を有する比較例と比較した、本発明の特有の作用効果について説明する。
一般的に、オーバーレイヤー構造を有する液晶表示装置では、画素電極10とTFD素子21との間の抵抗(以下、単に「コンタクト抵抗」と称する。具体的には、オーバーレイヤーのコンタクトホール径7μmφの場合の抵抗値である。)が大きいと、それに起因して表示不良を引き起こすことがある。そこで、比較例では、そのような不具合が生じるのを回避すべく、図10のフローチャートにおいて、工程P8と工程P9との間においてアニール処理Bの工程P8’を実行する。即ち、比較例では、図10におけるアニール処理Aの工程P5に加えて、当該アニール処理Bの工程P8’を実行する。これにより、TFD素子21の抵抗値を下げることができる。なお、比較例では、通常、アニ−ル処理Bは、一定の条件下、例えば250℃(保持時間5分)の条件下で実行される。
しかしながら、このアニール処理Bを実行すると、TFD素子21の抵抗値は良くなるものの、TFD素子21の要素である第2金属膜336等の表面、及び外部接続用配線35の要素である第1導電層35a、即ちクロム層の表面に夫々酸化膜が形成されて、コンタクト抵抗及び端子抵抗が高くなり、特に、その端子抵抗が一定の基準を超えるとYドライバIC33及びXドライバIC34が誤動作することがある。例えば、端子抵抗が約100Ω以上になるとそのような現象が生じるのを実験的に確認している。ここに、「端子抵抗」とは、YドライバIC33及びXドライバIC34の各々に接続された外部接続用配線35の一端側からFPC90に接続された外部接続用配線35の他端側までの間における抵抗値を意味している。
そこで、本発明では、そのような不具合が生じるのを回避するために、上記したように素子基板91の製造工程において、アニール処理Aを低温下で実行し、且つ、アニール処理Bを工程P8と工程P9との間から省いている。
この点について、図19乃至図23を参照して詳述する。図19は、アニール処理Aとアニール処理Bとを各々所定の条件下で実行したときの、上記したTFD素子21の特性やコンタクト抵抗などの実験データを示す図表である。図19の表中において、「書き込みR10」とは、TFD素子21に10Vの電圧を印加して測定したときの抵抗値(Ω)(対数表示で桁数を表記)であり、そのTFD素子21のON時の抵抗値である。「保持R4」とは、TFD素子21に4Vの電圧を印加して測定したときの抵抗値(Ω)(対数表示で桁数を表記)であり、そのTFD素子21のOFF時の抵抗値である。「傾きβ」とは、TFD素子21の非線形パラメータであり、例えば図23において横軸に印加電圧Vの平方根√V、縦軸に電流Iと印加電圧Vの商の対数Log(I/V)=Log(1/R)をとってプロットしたときの傾きである。図20は、図19における表中の「コンタクト抵抗」(対数表示で桁数を表記)の各データをプロットしたグラフである。図21は、図19における表中の「書き込みR10」の各データをプロットしたグラフである。図22は、コンタクト抵抗(対数表示で桁数を表記)と端子抵抗との関係を示すグラフである。図22において、コンタクト抵抗が約2.5桁Ωで、端子抵抗が35Ωに位置する点は、アニール処理B及びオーバーレイヤー25の焼成が共に行われない点を示している。図23は、図19の水準1に対応する書き込みR10及び保持R4に対応する抵抗等を示すグラフであり、最も理想的なTFD素子21の特性を示している。理想的なTFD素子21の特性とは、画素電極10側への書き込み特性が良好で、かつ、保持特性が良好である素子特性をいう。なお、図23において、横軸に示される3.2及び2は、それぞれ画素電極10側への書き込み時の電圧10V及び4Vに対応している。
まず、比較例のように、アニール処理Aを320℃(保持時間60分:水蒸気を含む空気雰囲気中)の条件下で、かつ、アニール処理Bを250℃(保持時間5分:水蒸気を含む空気雰囲気中)の条件下で実行した場合(図19の水準1に相当)、書き込みR10、保持R4及び傾きβは、図19及び図21に示すように、それぞれ約9.089桁、約11.385桁、及び約4.47になっている。このため、比較例では、上記したようにTFD素子21が理想的な特性になっている。しかしながら、かかる条件の下では、コンタクト抵抗(LogR)は、図19及び図20に示すように、約5.27桁となっている。このため、このコンタクト抵抗に対応する端子抵抗は、図22を参照して理解されるように、約200Ωになる。したがって、この場合、YドライバIC33やXドライバIC34が誤動作する可能性が高い。
これに対して、本発明のように、アニール処理Aを比較例に比べて20℃程度温度を下げた300℃(保持時間60分:水蒸気を含む空気雰囲気中)の条件下で、かつ、アニール処理Bを無し(但し、オーバーレイヤー25を形成するときに焼成は行われる)の条件下で実行した場合(図19の水準6に相当)、書き込みR10、保持R4及び傾きβは、図19及び図21に示すように、それぞれ約9.020桁、約11.343桁、及び約4.49になっている。つまり、この場合、それらの各値は比較例(水準1)に近く、比較例と略同様にTFD素子21が理想的な特性になっている。なお、他の水準については説明を省略するが、図19を参照して理解されるように、それらの水準の殆どは本発明と比べるとTFD素子21の特性は劣っている。
また、かかる条件の下では、コンタクト抵抗(LogR)は、図19及び図20に示すように、約4.05桁となっている。つまり、本発明のコンタクト抵抗は、上記の比較例と比べると格段に小さくなっている。そして、このコンタクト抵抗に対応する端子抵抗は、図22を参照して理解されるように、約60Ω程度になる。よって、この場合、YドライバIC33やXドライバIC34が誤動作するのを防止でき、高品位な表示が得られる。
[変形例]
上記の実施形態では、半透過反射型の液晶表示装置100に本発明を適用したが、これに限らず、反射型又は透過型の液晶表示装置にも本発明を適用できる。また、上記の実施形態では、液晶表示装置100にTN型の液晶を適用することとしたが、これに限らず、液晶表示装置100に負の誘電率異方性を有する液晶を適用することとしてもよい。さらに、上記の実施形態では、TFD素子21を有する素子基板91に本発明を適用したが、これに限らず、TFT(Thin Film Transistor)などのスイッチング素子を有する素子基板に本発明を適用しても構わない。
上記の実施形態では、半透過反射型の液晶表示装置100に本発明を適用したが、これに限らず、反射型又は透過型の液晶表示装置にも本発明を適用できる。また、上記の実施形態では、液晶表示装置100にTN型の液晶を適用することとしたが、これに限らず、液晶表示装置100に負の誘電率異方性を有する液晶を適用することとしてもよい。さらに、上記の実施形態では、TFD素子21を有する素子基板91に本発明を適用したが、これに限らず、TFT(Thin Film Transistor)などのスイッチング素子を有する素子基板に本発明を適用しても構わない。
なお、本発明では、導通部材7と接触する、複数の走査線31の折れ曲がり部分31b(上下導通部)、YドライバIC33の複数のバンプ並びにXドライバIC34の複数のバンプ34a及び34bに夫々接続される接続部は、それぞれ外部接続用配線35と同様の構成にしても構わない。
[電子機器]
次に、本発明による液晶表示装置100を電子機器の表示装置として用いる場合の実施形態について説明する。
次に、本発明による液晶表示装置100を電子機器の表示装置として用いる場合の実施形態について説明する。
図24は、本実施形態の全体構成を示す概略構成図である。ここに示す電子機器は、上記の液晶表示装置100と、これを制御する制御手段410とを有する。ここでは、液晶表示装置100を、パネル構造体403と、半導体ICなどで構成される駆動回路402とに概念的に分けて描いてある。また、制御手段410は、表示情報出力源411と、表示情報処理回路412と、電源回路413と、タイミングジェネレータ414と、を有する。
表示情報出力源411は、ROM(Read Only Memory)やRAM(Random Access Memory)などからなるメモリと、磁気記録ディスクや光記録ディスクなどからなるストレージユニットと、デジタル画像信号を同調出力する同調回路とを備え、タイミングジェネレータ414によって生成された各種のクロック信号に基づいて、所定フォーマットの画像信号などの形で表示情報を表示情報処理回路412に供給するように構成されている。
表示情報処理回路412は、シリアル−パラレル変換回路、増幅・反転回路、ローテーション回路、ガンマ補正回路、クランプ回路などの周知の各種回路を備え、入力した表示情報の処理を実行して、その画像情報をクロック信号CLKとともに駆動回路402へ供給する。駆動回路402は、走査線駆動回路、データ線駆動回路及び検査回路を含む。また、電源回路413は、上述の各構成要素にそれぞれ所定の電圧を供給する。
次に、本発明に係る液晶表示装置100を適用可能な電子機器の具体例について図23を参照して説明する。
まず、本発明に係る液晶表示装置100を、可搬型のパーソナルコンピュータ(いわゆるノート型パソコン)の表示部に適用した例について説明する。図25(a)は、このパーソナルコンピュータの構成を示す斜視図である。同図に示すように、パーソナルコンピュータ710は、キーボード711を備えた本体部712と、本発明に係る液晶表示パネルを適用した表示部713とを備えている。
続いて、本発明に係る液晶表示装置100を、携帯電話機の表示部に適用した例について説明する。図25(b)は、この携帯電話機の構成を示す斜視図である。同図に示すように、携帯電話機720は、複数の操作ボタン721のほか、受話口722、送話口723とともに、本発明に係る液晶表示装置100を適用した表示部724を備える。
なお、本発明に係る液晶表示装置100を適用可能な電子機器としては、図25(a)に示したパーソナルコンピュータや図25(b)に示した携帯電話機の他にも、液晶テレビ、ビューファインダ型・モニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、POS端末、ディジタルスチルカメラなどが挙げられる。
また、本発明は、液晶表示装置のみでなく、エレクトロルミネッセンス装置、有機エレクトロルミネッセンス装置、プラズマディスプレイ装置、電気泳動ディスプレイ装置、電子放出素子を用いた装置(Field Emission Display 及び Surface-Conduction Electron-Emitter Display 等)などの各種の電気光学装置においても本発明を同様に適用することが可能である。
1 上側基板、 2 下側基板、 3 シール部材、 6 着色層、 7 導通部材、 8 走査電極、 10 画素電極、 25 オーバーレイヤー、 25a コンタクトホール、 31 走査線、 32 データ線、 32x 端子部、 33a、33b、34a、34b バンプ、 35 外部接続用配線、 33 YドライバIC、 34 XドライバIC、 21 TFD素子、 92 カラーフィルタ基板、 91 素子基板、 100 液晶表示装置
Claims (8)
- TFD素子を有し、電気光学層を保持する基板を備えた電気光学装置の製造方法であって、
前記基板上に第1の金属膜を形成する第1金属膜形成工程と、
前記第1の金属膜上に第1の絶縁膜を形成する第1絶縁膜形成工程と、
前記第1の金属膜及び前記第1の絶縁膜に対して所定条件下で熱処理をする熱処理工程と、
前記第1の絶縁膜上に第2の金属膜を積層し前記TFD素子を形成すると共に、前記基板上の張り出し領域に複数の配線及び外部回路に接続するための外部接続用端子の要素となる第1導電層を各々形成する第1導電層形成工程と、
前記第1導電層形成工程の直後に、次工程として前記TFD素子を含む基板上に第2の絶縁膜を形成する第2絶縁膜形成工程と、
前記複数の配線及び前記外部接続用端子の要素となる前記第1導電層の各々の上に第2導電層を積層して、前記複数の配線の端子部及び前記外部接続用端子を各々形成する外部接続用端子形成工程と、を備えることを特徴とする電気光学装置の製造方法。 - 前記第2絶縁膜形成工程は前記第2の絶縁膜にコンタクトホールを形成する工程を有し、
前記第2の絶縁膜上に画素電極を形成して当該画素電極と前記第2の金属膜とを前記コンタクトホールを介して電気的に接続する工程を有することを特徴とする請求項1に記載の電気光学装置の製造方法。 - 前記基板上に駆動用ICを実装し、前記外部接続用端子は前記駆動用ICの入力側の端子と連続して形成されることを特徴とする請求項1又は2に記載の電気光学装置の製造方法。
- 前記第2の金属膜及び前記第1導電層は各々クロムからなることを特徴とする請求項1乃至3のいずれか一項に記載の電気光学装置の製造方法。
- 前記熱処理工程は、熱処理装置内において水蒸気を含む空気雰囲気中で、約280〜310℃の加熱温度で且つ当該加熱温度の保持時間が60分〜120分の条件下で実行することを特徴とする請求項1乃至4のいずれか一項に記載の電気光学装置の製造方法。
- 前記熱処理工程は、前記加熱温度に保持された前記熱処理装置内を約2.5〜5℃/分の降温速度で冷却する工程を有することを特徴とする請求項5に記載の電気光学装置の製造方法。
- 前記TFD素子の縦及び横方向の長さは各々約3μmに設定され、
前記画素電極の縦及び横方向の長さは各々約120〜180μm及び約40〜60μmに設定されると共に、前記画素電極は約140〜200個/インチに設定され、
前記電気光学層の厚さは約2.4μm程度に、且つ、前記画素電極の容量と前記TFD素子の容量との比は約4程度に設定されることを特徴とする請求項1乃至6のいずれか一項に記載の電気光学装置の製造方法。 - 前記外部回路と電気的に接続された前記外部接続用端子の他端側から前記複数の配線の端子部に電気的に接続された前記外部接続用端子の一端側までの抵抗値は約100Ω以下に設定されることを特徴とする請求項1乃至7のいずれか一項に記載の電気光学装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004306600A JP2006119340A (ja) | 2004-10-21 | 2004-10-21 | 電気光学装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004306600A JP2006119340A (ja) | 2004-10-21 | 2004-10-21 | 電気光学装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006119340A true JP2006119340A (ja) | 2006-05-11 |
Family
ID=36537290
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004306600A Withdrawn JP2006119340A (ja) | 2004-10-21 | 2004-10-21 | 電気光学装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006119340A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008046595A (ja) * | 2006-08-21 | 2008-02-28 | Genta Kagi Kogyo Kofun Yugenkoshi | 電子インク表示パネル |
-
2004
- 2004-10-21 JP JP2004306600A patent/JP2006119340A/ja not_active Withdrawn
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008046595A (ja) * | 2006-08-21 | 2008-02-28 | Genta Kagi Kogyo Kofun Yugenkoshi | 電子インク表示パネル |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3617458B2 (ja) | 表示装置用基板、液晶装置及び電子機器 | |
US6888606B2 (en) | Electrooptic device and electronic apparatus | |
US20060066766A1 (en) | Liquid crystal device and electronic apparatus | |
JP3925486B2 (ja) | 電気光学装置用基板、電気光学装置及び電子機器 | |
JP2004317726A (ja) | 電気光学装置、およびそれを用いた電子機器 | |
JP4453434B2 (ja) | 液晶装置及び電子機器 | |
JP2006259501A (ja) | 液晶装置及び電子機器 | |
US9864237B2 (en) | Display device | |
JP2006091486A (ja) | 電気光学装置及び電子機器 | |
JP2004258365A (ja) | 電気光学装置、およびそれを用いた電子機器 | |
JP4052293B2 (ja) | 液晶装置及び電子機器 | |
JP2006017897A (ja) | 電気光学装置及び電子機器 | |
JP2006119340A (ja) | 電気光学装置の製造方法 | |
JP2005283691A (ja) | 液晶表示装置 | |
JP2008172117A (ja) | 電気光学装置、電気光学装置用基板、半導体素子、及び電子機器 | |
JP2006106516A (ja) | 電気光学装置用基板、電気光学装置及びその製造方法、並びに電子機器 | |
JP2005284056A (ja) | 液晶表示装置及び電子機器 | |
JP2006091504A (ja) | 電気光学装置及び電子機器 | |
JP2006053373A (ja) | 電気光学装置及びその製造方法、並びに電子機器 | |
JP2007065602A (ja) | 液晶装置及び電子機器 | |
JP4622427B2 (ja) | 液晶装置及び電子機器 | |
JP2006234871A (ja) | 液晶装置、及び電子機器 | |
JP2001305996A (ja) | 表示装置用基板及びその製造方法、並びに液晶装置及び電子機器 | |
JP2007025318A (ja) | 液晶装置及び電子機器 | |
JP3750378B2 (ja) | 液晶装置及び電子機器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20080108 |