JP2006113301A - 液晶テレビジョン受像機 - Google Patents
液晶テレビジョン受像機 Download PDFInfo
- Publication number
- JP2006113301A JP2006113301A JP2004300613A JP2004300613A JP2006113301A JP 2006113301 A JP2006113301 A JP 2006113301A JP 2004300613 A JP2004300613 A JP 2004300613A JP 2004300613 A JP2004300613 A JP 2004300613A JP 2006113301 A JP2006113301 A JP 2006113301A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- circuit
- outputs
- liquid crystal
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
【課題】 液晶テレビジョン受像機において、ソースドライバ及びゲートドライバに供給
する複数の直流電圧の立ち上がりシーケンスを簡易な制御で行えるようにすることにある
。
また、シーケンスを実行する回路のコストダウンを図るとともに、液晶テレビジョン受像
機のコストダウンを図ることにある。
【解決手段】液晶ディスプレイパネル２と、液晶ディスプレイパネルの走査線に接続され
たゲートドライバ４と、液晶ディスプレイパネルのデータ線に接続されたソースドライバ
３と、ゲートドライバ４及びソースドライバ３に接続され、タイミングコントローラ６を
含むデジタル基板５と、デジタル回路基板５に接続されたアナログ基板８とを備え、アナ
ログ基板８には、ゲートドライバ４及びソースドライバ３に複数の直流電圧（ＶＤＤＤ、
ＶＥＥＧ、ＶＤＤＧ、ＶＤＤＡ）を予め設定された順番で出力する電源シーケンス回路９
が設けられていることを特徴とする液晶テレビジョン受像機。
【選択図】図２
する複数の直流電圧の立ち上がりシーケンスを簡易な制御で行えるようにすることにある
。
また、シーケンスを実行する回路のコストダウンを図るとともに、液晶テレビジョン受像
機のコストダウンを図ることにある。
【解決手段】液晶ディスプレイパネル２と、液晶ディスプレイパネルの走査線に接続され
たゲートドライバ４と、液晶ディスプレイパネルのデータ線に接続されたソースドライバ
３と、ゲートドライバ４及びソースドライバ３に接続され、タイミングコントローラ６を
含むデジタル基板５と、デジタル回路基板５に接続されたアナログ基板８とを備え、アナ
ログ基板８には、ゲートドライバ４及びソースドライバ３に複数の直流電圧（ＶＤＤＤ、
ＶＥＥＧ、ＶＤＤＧ、ＶＤＤＡ）を予め設定された順番で出力する電源シーケンス回路９
が設けられていることを特徴とする液晶テレビジョン受像機。
【選択図】図２
Description
本発明は、液晶テレビジョン受像機、特に、ゲートドライバ及びソースドライバに接続
されタイミングコントローラを含むデジタル基板と、デジタル回路基板に接続されたアナ
ログ基板とを備える液晶テレビジョン受像機に関する。
されタイミングコントローラを含むデジタル基板と、デジタル回路基板に接続されたアナ
ログ基板とを備える液晶テレビジョン受像機に関する。
特許文献１には、ＬＣＤパネルに水平同期信号及び垂直同期信号を供給するタイミング
ジェネレータと、透明電極からなるデータラインに画像信号を供給するとともに透明電極
からなるコモン電圧線にコモン電圧を供給するシグナルジェネレータと、画像信号がコモ
ン電圧よりも遅れて供給されるように制御する制御信号をタイミングジェネレータ及びシ
グナルジェネレータに供給するＭＰＵとを備える液晶表示装置が記載されている。この液
晶表示装置では、コモン電圧よりも大きな電圧に立ち上がる画像信号を、コモン電圧の立
ち上がりよりも遅れて立ち上げることにより、電源投入時に走査線とコモン電圧線との間
に生じる電位差を抑制し、液晶の配向異常状態であるストライプドメインを回避している
。
ジェネレータと、透明電極からなるデータラインに画像信号を供給するとともに透明電極
からなるコモン電圧線にコモン電圧を供給するシグナルジェネレータと、画像信号がコモ
ン電圧よりも遅れて供給されるように制御する制御信号をタイミングジェネレータ及びシ
グナルジェネレータに供給するＭＰＵとを備える液晶表示装置が記載されている。この液
晶表示装置では、コモン電圧よりも大きな電圧に立ち上がる画像信号を、コモン電圧の立
ち上がりよりも遅れて立ち上げることにより、電源投入時に走査線とコモン電圧線との間
に生じる電位差を抑制し、液晶の配向異常状態であるストライプドメインを回避している
。
特許文献２には、ＬＣＤパネルにＲＧＢの信号電圧を供給するデータ／ドライバと、電
源投入時にコモン電圧をＬＣＤパネル及びディテクタコントローラに供給する２低電圧回
路と、２定電圧回路からのコモン電圧を検出し、データ／ドライバに電源電圧を供給して
ＲＧＢの信号電圧を出力させるディテクタ／コントローラとを備える液晶表示装置が記載
されている。この液晶表示装置でも、コモン電圧をＬＣＤパネルに印加後に、コモン電圧
よりも高い電圧に立ち上がるＲＧＢの信号電圧を印加するように制御することにより、デ
ータラインとコモン電圧線との間の電位差を抑制し、電源投入時に生じるおそれがある液
晶配向異常を抑制している。
源投入時にコモン電圧をＬＣＤパネル及びディテクタコントローラに供給する２低電圧回
路と、２定電圧回路からのコモン電圧を検出し、データ／ドライバに電源電圧を供給して
ＲＧＢの信号電圧を出力させるディテクタ／コントローラとを備える液晶表示装置が記載
されている。この液晶表示装置でも、コモン電圧をＬＣＤパネルに印加後に、コモン電圧
よりも高い電圧に立ち上がるＲＧＢの信号電圧を印加するように制御することにより、デ
ータラインとコモン電圧線との間の電位差を抑制し、電源投入時に生じるおそれがある液
晶配向異常を抑制している。
図１は、従来の液晶テレビジョン受像機の一般的な概略構成図である。
同図に示すように、液晶テレビジョン受像機１は、ＬＣＤパネル２と、ＬＣＤパネル２
のデータラインに画像信号を供給するソースドライバ３と、ＬＣＤパネル２の走査ライン
に走査信号を供給するとともにコモンラインにコモン電圧を供給するゲートドライバ４と
、ソースドライバ３及びゲートドライバ４に同期信号を供給するタイミングコントローラ
６と、コモン電圧、走査信号及び画像信号の生成のための複数の直流電圧をソースドライ
バ３及びゲートドライバ４に供給するためのＤＣ−ＤＣコンバータＩＣ７とを含むデジタ
ル基板５と、デジタル基板５に接続されチューナ回路で受信したテレビジョン信号を処理
してデジタル基板５に出力するアナログ基板８とを備えている。このような一般的な液晶
テレビジョン受像機１では、コモン電圧、走査信号及び画像信号を生成するための複数の
直流電圧をＤＣ−ＤＣコンバータＩＣ７や、ＤＣ−ＤＣコンバータＩＣ７の出力側に接続
される昇圧回路及び極性反転回路等を用いて、複数の直流電圧が予め定められた順序で立
ち上がるように、電源の立ち上がりシーケンスを実行している。
特開２００３−２８０６１２号公報（第３−４頁、第１−２図）
特開平７−２６１７１６号公報（第３−４頁、第１図）
のデータラインに画像信号を供給するソースドライバ３と、ＬＣＤパネル２の走査ライン
に走査信号を供給するとともにコモンラインにコモン電圧を供給するゲートドライバ４と
、ソースドライバ３及びゲートドライバ４に同期信号を供給するタイミングコントローラ
６と、コモン電圧、走査信号及び画像信号の生成のための複数の直流電圧をソースドライ
バ３及びゲートドライバ４に供給するためのＤＣ−ＤＣコンバータＩＣ７とを含むデジタ
ル基板５と、デジタル基板５に接続されチューナ回路で受信したテレビジョン信号を処理
してデジタル基板５に出力するアナログ基板８とを備えている。このような一般的な液晶
テレビジョン受像機１では、コモン電圧、走査信号及び画像信号を生成するための複数の
直流電圧をＤＣ−ＤＣコンバータＩＣ７や、ＤＣ−ＤＣコンバータＩＣ７の出力側に接続
される昇圧回路及び極性反転回路等を用いて、複数の直流電圧が予め定められた順序で立
ち上がるように、電源の立ち上がりシーケンスを実行している。
しかしながら、ＤＣ−ＤＣコンバータＩＣ７を用いて電源の立ち上がり電源シーケンス
回路を構成する場合、ＤＣ−ＤＣコンバータＩＣや、昇圧回路及び極性反転回路等の周辺
回路の構成が複雑になり、シーケンスの制御が難しい。また、一般にＤＣ−ＤＣコンバー
タＩＣ７は高価であり、搭載されるデジタル基板５も４層基板等の高価な多層基板が使用
されるため、コストダウンが必要である。特許文献１及び２には、コモン電圧、走査信号
及び画像信号生成用の直流電圧の供給手段、即ち電源シーケンス回路については記載され
ていない。
回路を構成する場合、ＤＣ−ＤＣコンバータＩＣや、昇圧回路及び極性反転回路等の周辺
回路の構成が複雑になり、シーケンスの制御が難しい。また、一般にＤＣ−ＤＣコンバー
タＩＣ７は高価であり、搭載されるデジタル基板５も４層基板等の高価な多層基板が使用
されるため、コストダウンが必要である。特許文献１及び２には、コモン電圧、走査信号
及び画像信号生成用の直流電圧の供給手段、即ち電源シーケンス回路については記載され
ていない。
本発明は、液晶テレビジョン受像機において、ソースドライバ及びゲートドライバに供
給する複数の直流電圧の立ち上がりシーケンスを簡易な制御で行えるようにすることにあ
る。
給する複数の直流電圧の立ち上がりシーケンスを簡易な制御で行えるようにすることにあ
る。
また、本発明は、シーケンスを実行する回路のコストダウンを図るとともに、液晶テレ
ビジョン受像機のコストダウンを図ることにある。
ビジョン受像機のコストダウンを図ることにある。
第１発明に係る液晶テレビジョン受像機は、液晶ディスプレイパネルと、前記液晶ディ
スプレイパネルのデータ線に接続されたソースドライバと、前記液晶ディスプレイパネル
の走査線に接続されたゲートドライバと、前記ソースドライバ及び前記ゲートドライバに
接続され、タイミングコントローラを含む多層基板であるデジタル基板と、前記デジタル
回路基板に接続され単層基板であるアナログ基板とを備えている。
スプレイパネルのデータ線に接続されたソースドライバと、前記液晶ディスプレイパネル
の走査線に接続されたゲートドライバと、前記ソースドライバ及び前記ゲートドライバに
接続され、タイミングコントローラを含む多層基板であるデジタル基板と、前記デジタル
回路基板に接続され単層基板であるアナログ基板とを備えている。
前記アナログ基板には、前記ゲートドライバ及び前記ソースドライバに複数の直流電圧
を予め設定された順番で出力する電源シーケンス回路が設けられており、前記デジタル基
板及び前記電源シーケンス回路は前記複数の直流電圧を生成するためのＤＣ−ＤＣコンバ
ータを含まない。
を予め設定された順番で出力する電源シーケンス回路が設けられており、前記デジタル基
板及び前記電源シーケンス回路は前記複数の直流電圧を生成するためのＤＣ−ＤＣコンバ
ータを含まない。
前記電源シーケンス回路は、第５乃至第８電圧の入力を受け付けて第１乃至第４電圧を
出力し、前記第１電圧は共通電圧として前記ゲートドライバに共通に供給され、前記第２
電圧は前記ソースドライバに供給され、前記第３電圧及び前記第４電圧はゲートドライバ
に供給される。
出力し、前記第１電圧は共通電圧として前記ゲートドライバに共通に供給され、前記第２
電圧は前記ソースドライバに供給され、前記第３電圧及び前記第４電圧はゲートドライバ
に供給される。
前記電源シーケンス回路は、前記第５電圧の入力を前記第１電圧として出力する第１回
路と、前記第６電圧から前記第２電圧を生成して出力する回路であって、前記第１電圧の
入力を受けて前記第１電圧の出力から第１所定時間遅れて前記第２電圧を出力する第２回
路と、前記第７電圧から前記第３電圧を生成して出力する回路であって、前記第２電圧の
入力を受けて前記第２電圧の出力から第２所定時間遅れて前記第３電圧を出力する第３回
路と、前記第８電圧から前記第４電圧を生成して出力する回路であって、前記第３電圧の
入力を受けて前記第３電圧の出力から第３所定時間遅れて前記第４電圧を出力する第４回
路と、を含む。
路と、前記第６電圧から前記第２電圧を生成して出力する回路であって、前記第１電圧の
入力を受けて前記第１電圧の出力から第１所定時間遅れて前記第２電圧を出力する第２回
路と、前記第７電圧から前記第３電圧を生成して出力する回路であって、前記第２電圧の
入力を受けて前記第２電圧の出力から第２所定時間遅れて前記第３電圧を出力する第３回
路と、前記第８電圧から前記第４電圧を生成して出力する回路であって、前記第３電圧の
入力を受けて前記第３電圧の出力から第３所定時間遅れて前記第４電圧を出力する第４回
路と、を含む。
前記第２回路は、前記第１電圧の入力を受け付けて前記第６電圧を出力側に導通させる
第１トランジスタと、前記第１トランジスタからの前記第６電圧を前記第２電圧に調整す
る第１ツェナーダイオードとを含む。前記第３回路は、前記第２電圧の入力により前記７
電圧を出力側に導通させる第２トランジスタと、前記第２トランジスタにより導通された
前記第７電圧を降圧した電圧が入力され一定電圧を出力する第１シャントレギュレータと
、前記一定電圧から前記第３電圧を生成する第１及び第２抵抗とを含む。前記第４回路は
、前記第３電圧の入力により前記第８電圧を出力側に導通する第３トランジスタと、前記
第３トランジスタにより導通された前記第８電圧を所定の電圧に降圧する第２ツェナーダ
イオードと、前記第２ツェナーダイオードによる所定電圧により駆動され前記第８電圧を
前記第４電圧に降圧する第４トランジスタとを含む。
第１トランジスタと、前記第１トランジスタからの前記第６電圧を前記第２電圧に調整す
る第１ツェナーダイオードとを含む。前記第３回路は、前記第２電圧の入力により前記７
電圧を出力側に導通させる第２トランジスタと、前記第２トランジスタにより導通された
前記第７電圧を降圧した電圧が入力され一定電圧を出力する第１シャントレギュレータと
、前記一定電圧から前記第３電圧を生成する第１及び第２抵抗とを含む。前記第４回路は
、前記第３電圧の入力により前記第８電圧を出力側に導通する第３トランジスタと、前記
第３トランジスタにより導通された前記第８電圧を所定の電圧に降圧する第２ツェナーダ
イオードと、前記第２ツェナーダイオードによる所定電圧により駆動され前記第８電圧を
前記第４電圧に降圧する第４トランジスタとを含む。
この液晶テレビジョン受像機では、ゲートドライバ及びソースドライバに供給する複数
の直流電圧を予め定められた順序で出力する電源シーケンス回路をアナログ回路にディス
クリート部品で構成して設けたので、簡易な回路構成で電源シーケンス回路を構成するこ
とができ、シーケンスの制御が容易になる。
の直流電圧を予め定められた順序で出力する電源シーケンス回路をアナログ回路にディス
クリート部品で構成して設けたので、簡易な回路構成で電源シーケンス回路を構成するこ
とができ、シーケンスの制御が容易になる。
また、ディスクリート部品で構成したので、ＤＣ―ＤＣコンバータを省略することがで
き、コストダウンを図ることができる。また、複数の直流電圧（第１電圧から第４電圧）
を立ち上げる電源シーケンス回路を、一般的に単層基板で形成されるアナログ回路に設け
ることにより、高価な多層基板で形成されるデジタル回路の実装面積を低減でき、コスト
ダウンを図ることもできる。これらにより、液晶テレビジョン受信機のコストダウンを図
ることができる。
き、コストダウンを図ることができる。また、複数の直流電圧（第１電圧から第４電圧）
を立ち上げる電源シーケンス回路を、一般的に単層基板で形成されるアナログ回路に設け
ることにより、高価な多層基板で形成されるデジタル回路の実装面積を低減でき、コスト
ダウンを図ることもできる。これらにより、液晶テレビジョン受信機のコストダウンを図
ることができる。
また、第１乃至第４回路により、予め定められた順番で複数の電圧、第１乃至第４電圧
をソースドライバ及びゲートドライバに出力することにより、例えば、コモン電圧と画像
信号との電位差による液晶配向異常等を防止して、液晶ディスプレイパネルを適切に制御
することができる。
をソースドライバ及びゲートドライバに出力することにより、例えば、コモン電圧と画像
信号との電位差による液晶配向異常等を防止して、液晶ディスプレイパネルを適切に制御
することができる。
また、第１回路から第４回路をディスクリート部品、例えばトランジスタ、コンデンサ
、ツェナーダイオード、シャントレギュレータ等を用いて簡易かつ安価に構成することが
できる。また、これらの回路を比較的広い面積のアナログ基板に実装することは容易であ
る。
、ツェナーダイオード、シャントレギュレータ等を用いて簡易かつ安価に構成することが
できる。また、これらの回路を比較的広い面積のアナログ基板に実装することは容易であ
る。
第２発明に係る液晶テレビジョン受像機は、液晶ディスプレイパネルと、前記液晶ディ
スプレイパネルのデータ線に接続されたソースドライバと、前記液晶ディスプレイパネル
の走査線に接続されたゲートドライバと、前記ゲートドライバ及び前記ソースドライバに
接続され、タイミングコントローラを含むデジタル基板と、前記デジタル回路基板に接続
されたアナログ基板とを備え、前記アナログ基板には、前記ゲートドライバ及び前記ソー
スドライバに複数の直流電圧を予め設定された順番で出力する電源シーケンス回路が設け
られていることを特徴とする。
スプレイパネルのデータ線に接続されたソースドライバと、前記液晶ディスプレイパネル
の走査線に接続されたゲートドライバと、前記ゲートドライバ及び前記ソースドライバに
接続され、タイミングコントローラを含むデジタル基板と、前記デジタル回路基板に接続
されたアナログ基板とを備え、前記アナログ基板には、前記ゲートドライバ及び前記ソー
スドライバに複数の直流電圧を予め設定された順番で出力する電源シーケンス回路が設け
られていることを特徴とする。
この液晶テレビジョン受像機では、ゲートドライバ及びソースドライバに供給する複数
の直流電圧を予め定められた順序で出力する電源シーケンス回路をアナログ回路にディス
クリート部品で構成して設けたので、簡易な回路構成で電源シーケンス回路を構成するこ
とができ、シーケンスの制御が容易になる。
の直流電圧を予め定められた順序で出力する電源シーケンス回路をアナログ回路にディス
クリート部品で構成して設けたので、簡易な回路構成で電源シーケンス回路を構成するこ
とができ、シーケンスの制御が容易になる。
また、ディスクリート部品で構成したので、ＤＣ―ＤＣコンバータを省略することがで
き、コストダウンを図ることができる。また、一般的に単層基板で形成されるアナログ回
路に電源シーケンス回路を設けることにより、高価な多層基板で形成されるデジタル回路
の実装面積を低減でき、コストダウンを図ることもできる。これらにより、液晶テレビジ
ョン受信機のコストダウンを図ることができる。
き、コストダウンを図ることができる。また、一般的に単層基板で形成されるアナログ回
路に電源シーケンス回路を設けることにより、高価な多層基板で形成されるデジタル回路
の実装面積を低減でき、コストダウンを図ることもできる。これらにより、液晶テレビジ
ョン受信機のコストダウンを図ることができる。
第３発明に係る液晶テレビジョン受像機は、第２発明に係る液晶テレビジョン受像機に
おいて、前記デジタル基板及び前記電源シーケンス回路は、ＤＣ−ＤＣコンバータを含ま
ないことを特徴とする。
おいて、前記デジタル基板及び前記電源シーケンス回路は、ＤＣ−ＤＣコンバータを含ま
ないことを特徴とする。
第４発明に係る液晶テレビジョン受像機は、第３発明に係る液晶テレビジョン受像機に
おいて、前記デジタル基板は多層基板であり、前記アナログ基板は単層基板であることを
特徴とする。
おいて、前記デジタル基板は多層基板であり、前記アナログ基板は単層基板であることを
特徴とする。
複数の直流電圧の立ち上げ電源シーケンス回路を多層基板からなるデジタル基板に実装
する代わりに、アナログ基板に実装することにより、高価な多層基板の面積を低減でき、
コストダウンを図ることができる。
する代わりに、アナログ基板に実装することにより、高価な多層基板の面積を低減でき、
コストダウンを図ることができる。
第５発明に係る液晶テレビジョン受像機は、第２乃至４の何れかの発明に係る液晶テレ
ビジョン受像機において、前記電源シーケンス回路は、第１乃至第４電圧を出力し、前記
第１電圧は共通電圧として前記ゲートドライバに共通に供給され、前記第２電圧は前記ソ
ースドライバに供給され、前記第３電圧及び前記第４電圧はゲートドライバに供給される
ことを特徴とする。
ビジョン受像機において、前記電源シーケンス回路は、第１乃至第４電圧を出力し、前記
第１電圧は共通電圧として前記ゲートドライバに共通に供給され、前記第２電圧は前記ソ
ースドライバに供給され、前記第３電圧及び前記第４電圧はゲートドライバに供給される
ことを特徴とする。
このように予め定められた順番で複数の電圧、第１乃至第４電圧をソースドライバ及び
ゲートドライバに出力することにより、例えば、コモン電圧と画像信号との電位差による
液晶配向異常等を防止して、液晶ディスプレイパネルを適切に制御することができる。
ゲートドライバに出力することにより、例えば、コモン電圧と画像信号との電位差による
液晶配向異常等を防止して、液晶ディスプレイパネルを適切に制御することができる。
第６発明に係る液晶テレビジョン受像機は、第２乃至５の何れかの発明に係る液晶テレ
ビジョン受像機において、前記電源シーケンス回路は、第５乃至第８電圧の入力を受け付
け、前記第５電圧の入力を前記第１電圧として出力する第１回路と、前記第６電圧から前
記第２電圧を生成して出力する回路であって、前記第１電圧の入力を受けて前記第１電圧
の出力から第１所定時間遅れて前記第２電圧を出力する第２回路と、前記第７電圧から前
記第３電圧を生成して出力する回路であって、前記第２電圧の入力を受けて前記第２電圧
の出力から第２所定時間遅れて前記第３電圧を出力する第３回路と、前記第８電圧から前
記第４電圧を生成して出力する回路であって、前記第３電圧の入力を受けて前記第３電圧
の出力から第３所定時間遅れて前記第４電圧を出力する第４回路と、を含むことを特徴と
する。
ビジョン受像機において、前記電源シーケンス回路は、第５乃至第８電圧の入力を受け付
け、前記第５電圧の入力を前記第１電圧として出力する第１回路と、前記第６電圧から前
記第２電圧を生成して出力する回路であって、前記第１電圧の入力を受けて前記第１電圧
の出力から第１所定時間遅れて前記第２電圧を出力する第２回路と、前記第７電圧から前
記第３電圧を生成して出力する回路であって、前記第２電圧の入力を受けて前記第２電圧
の出力から第２所定時間遅れて前記第３電圧を出力する第３回路と、前記第８電圧から前
記第４電圧を生成して出力する回路であって、前記第３電圧の入力を受けて前記第３電圧
の出力から第３所定時間遅れて前記第４電圧を出力する第４回路と、を含むことを特徴と
する。
この場合、上記第１回路から第４回路をディスクリート部品、例えばトランジスタ、コ
ンデンサ、ツェナーダイオード、シャントレギュレータ等を用いて簡易かつ安価に構成す
ることができる。また、これらの回路を比較的広い面積のアナログ基板に実装することは
容易である。
ンデンサ、ツェナーダイオード、シャントレギュレータ等を用いて簡易かつ安価に構成す
ることができる。また、これらの回路を比較的広い面積のアナログ基板に実装することは
容易である。
第７発明に係る液晶テレビジョン受像機は、第６発明に係る液晶テレビジョン受像機に
おいて、前記第２回路は、前記第１電圧の入力を受け付けて前記第６電圧を出力側に導通
させる第１トランジスタと、前記第１トランジスタからの前記第６電圧を前記第２電圧に
調整する第１ツェナーダイオードとを含み、前記第３回路は、前記第２電圧の入力により
前記７電圧を出力側に導通させる第２トランジスタと、前記第２トランジスタにより導通
された前記第７電圧を降圧した電圧が入力され一定電圧を出力する第１シャントレギュレ
ータと、前記一定電圧から前記第３電圧を生成する第１及び第２抵抗とを含み、前記第４
回路は、前記第３電圧の入力により前記第８電圧を出力側に導通する第３トランジスタと
、前記第３トランジスタにより導通された前記第８電圧を所定の電圧に降圧する第２ツェ
ナーダイオードと、前記第２ツェナーダイオードによる所定電圧により駆動され前記第８
電圧を前記第４電圧に降圧する第３抵抗及び第４トランジスタとを含むことを特徴とする
。
おいて、前記第２回路は、前記第１電圧の入力を受け付けて前記第６電圧を出力側に導通
させる第１トランジスタと、前記第１トランジスタからの前記第６電圧を前記第２電圧に
調整する第１ツェナーダイオードとを含み、前記第３回路は、前記第２電圧の入力により
前記７電圧を出力側に導通させる第２トランジスタと、前記第２トランジスタにより導通
された前記第７電圧を降圧した電圧が入力され一定電圧を出力する第１シャントレギュレ
ータと、前記一定電圧から前記第３電圧を生成する第１及び第２抵抗とを含み、前記第４
回路は、前記第３電圧の入力により前記第８電圧を出力側に導通する第３トランジスタと
、前記第３トランジスタにより導通された前記第８電圧を所定の電圧に降圧する第２ツェ
ナーダイオードと、前記第２ツェナーダイオードによる所定電圧により駆動され前記第８
電圧を前記第４電圧に降圧する第３抵抗及び第４トランジスタとを含むことを特徴とする
。
第１回路から第４回路を上記のように構成すれば、電源シーケンス回路を簡易かつ安価
に構成することができる。また、これらの回路を比較的広い面積のアナログ基板に実装す
ることは容易である。
に構成することができる。また、これらの回路を比較的広い面積のアナログ基板に実装す
ることは容易である。
（１）全体構成
図２は、本発明の一実施形態に係る液晶テレビジョン受像機の概略構成図である。
図２は、本発明の一実施形態に係る液晶テレビジョン受像機の概略構成図である。
液晶テレビジョン受像機１は、ＬＣＤパネル２と、ＬＣＤパネル２のデータラインに画
像信号を供給するソースドライバ３と、ＬＣＤパネル２の走査ラインに走査信号を供給す
るとともにコモンラインにコモン電圧を供給するゲートドライバ４と、ソースドライバ３
及びゲートドライバ４に同期信号を供給するタイミングコントローラ６を有するデジタル
基板５と、テレビジョン放送信号を受信するチューナ回路、電源シーケンス回路９を含む
アナログ基板８とを備えている。
像信号を供給するソースドライバ３と、ＬＣＤパネル２の走査ラインに走査信号を供給す
るとともにコモンラインにコモン電圧を供給するゲートドライバ４と、ソースドライバ３
及びゲートドライバ４に同期信号を供給するタイミングコントローラ６を有するデジタル
基板５と、テレビジョン放送信号を受信するチューナ回路、電源シーケンス回路９を含む
アナログ基板８とを備えている。
アナログ基板８では、チューナ回路で受信したテレビジョン放送信号を処理して画像信
号としてタイミングコントローラ６に出力する。電源シーケンス回路９は、コモン電圧、
走査信号及び画像信号の生成のための複数の直流電圧をデジタル基板５を介してソースド
ライバ３及びゲートドライバ４に供給する。
号としてタイミングコントローラ６に出力する。電源シーケンス回路９は、コモン電圧、
走査信号及び画像信号の生成のための複数の直流電圧をデジタル基板５を介してソースド
ライバ３及びゲートドライバ４に供給する。
ここで、複数の直流電圧は、コモン電圧用のＶＤＤＤと、ＬＣＤパネル２のＴＦＴ（Th
in Film Transistor）をオフするためにＴＦＴのゲートにゲートラインを介して印加され
るゲート電圧用のＶＥＥＧと、ＬＣＤパネル２のＴＦＴをオンするためにＴＦＴのゲート
にゲートラインを介して印加されるゲート電圧用のＶＤＤＧと、ＬＣＤパネル２のＴＦＴ
のソースにデータラインを介して印加するデータ信号用のＶＤＤＡとを含む。これらのＶ
ＤＤＤ、ＶＥＥＧ、ＶＤＤＧ及びＶＤＤＡは、図４に示すように、ＶＤＤＤ、ＶＥＥＧ、
ＶＤＤＧ、ＶＤＤＡの順に立ち上がるシーケンスで立ち上げられ、データ基板５を介して
ソースドライバ３及びゲートドライバ４に出力される。
in Film Transistor）をオフするためにＴＦＴのゲートにゲートラインを介して印加され
るゲート電圧用のＶＥＥＧと、ＬＣＤパネル２のＴＦＴをオンするためにＴＦＴのゲート
にゲートラインを介して印加されるゲート電圧用のＶＤＤＧと、ＬＣＤパネル２のＴＦＴ
のソースにデータラインを介して印加するデータ信号用のＶＤＤＡとを含む。これらのＶ
ＤＤＤ、ＶＥＥＧ、ＶＤＤＧ及びＶＤＤＡは、図４に示すように、ＶＤＤＤ、ＶＥＥＧ、
ＶＤＤＧ、ＶＤＤＡの順に立ち上がるシーケンスで立ち上げられ、データ基板５を介して
ソースドライバ３及びゲートドライバ４に出力される。
なお、ＶＥＥＧとＶＤＤＧとの順番は入れ替わっても良い。即ち、複数の電圧が立ち上
がる順番は、ＶＤＤＤ、ＶＥＥＧ、ＶＤＤＧ、ＶＤＤＡの順又はＶＤＤＤ、ＶＤＤＧ、Ｖ
ＥＥＧ、ＶＤＤＡの順の何れかを満たす必要がある。
がる順番は、ＶＤＤＤ、ＶＥＥＧ、ＶＤＤＧ、ＶＤＤＡの順又はＶＤＤＤ、ＶＤＤＧ、Ｖ
ＥＥＧ、ＶＤＤＡの順の何れかを満たす必要がある。
以下の説明では、複数の電圧が立ち上がる順番が、ＶＤＤＤ、ＶＥＥＧ、ＶＤＤＧ、Ｖ
ＤＤＡの順であるとして説明する。
ＤＤＡの順であるとして説明する。
（２）電源シーケンス回路構成
図３は、電源シーケンス回路９の電気回路図である。
図３は、電源シーケンス回路９の電気回路図である。
電源シーケンス回路９は、第１回路１１と、第２回路１２と、第３回路１３と、第４回
路１４とを備えている。以下の説明では、入力端子及び入力電圧を共にＶｉｎ１〜Ｖｉｎ
４と称し、出力端子及び出力電圧を共にＶＤＤＤ、ＶＥＥＧ、ＶＤＤＡ、ＶＤＤＧと称す
。
路１４とを備えている。以下の説明では、入力端子及び入力電圧を共にＶｉｎ１〜Ｖｉｎ
４と称し、出力端子及び出力電圧を共にＶＤＤＤ、ＶＥＥＧ、ＶＤＤＡ、ＶＤＤＧと称す
。
第１回路１１は、入力端子Ｖｉｎ１と、出力端子ＶＤＤＤと、入力端子Ｖｉｎ１と出力
端子ＶＤＤＤとを接続するラインとグランドＧＮＤとの間に接続されたキャパシタＣ１と
を備えている。第１回路１１は、入力端子Ｖｉｎに３．３Ｖの直流電圧が入力された場合
に、出力端子ＶＤＤＤにＶＤＤＤ＝３．３Ｖをそのまま出力する。
端子ＶＤＤＤとを接続するラインとグランドＧＮＤとの間に接続されたキャパシタＣ１と
を備えている。第１回路１１は、入力端子Ｖｉｎに３．３Ｖの直流電圧が入力された場合
に、出力端子ＶＤＤＤにＶＤＤＤ＝３．３Ｖをそのまま出力する。
第２回路１２は、入力端子Ｖｉｎ２と、出力端子ＶＥＥＧと、キャパシタＣ２〜Ｃ５と
、抵抗Ｒ１〜Ｒ５と、ツェナーダイオードＤ１とを備えている。第２回路１２では、ＶＤ
ＤＤ＝３．３Ｖが出力されると、トランジスタＱ１が導通し、トランジスタＱ１の導通に
よりトランジスタＱ２のベース電流が流れてトランジスタＱ２が導通し、入力電圧Ｖｉｎ
２＝−８Ｖが出力側に伝達される。入力電圧Ｖｉｎ２＝−８ＶがツェナーダイオードＤ１
で−６Ｖに降圧されて出力端子ＶＥＥＧにＶＥＥＧ＝−６Ｖとして出力される。ＶＥＥＧ
＝−６Ｖは、抵抗Ｒ１，Ｒ２及びキャパシタＣ２と、抵抗Ｒ３，Ｒ４及びキャパシタＣ３
とで決まる時定数（第１所定時間）だけ、ＶＤＤＤ＝３．３Ｖよりも遅れて立ち上がり始
める。
、抵抗Ｒ１〜Ｒ５と、ツェナーダイオードＤ１とを備えている。第２回路１２では、ＶＤ
ＤＤ＝３．３Ｖが出力されると、トランジスタＱ１が導通し、トランジスタＱ１の導通に
よりトランジスタＱ２のベース電流が流れてトランジスタＱ２が導通し、入力電圧Ｖｉｎ
２＝−８Ｖが出力側に伝達される。入力電圧Ｖｉｎ２＝−８ＶがツェナーダイオードＤ１
で−６Ｖに降圧されて出力端子ＶＥＥＧにＶＥＥＧ＝−６Ｖとして出力される。ＶＥＥＧ
＝−６Ｖは、抵抗Ｒ１，Ｒ２及びキャパシタＣ２と、抵抗Ｒ３，Ｒ４及びキャパシタＣ３
とで決まる時定数（第１所定時間）だけ、ＶＤＤＤ＝３．３Ｖよりも遅れて立ち上がり始
める。
第３回路１３は、入力端子Ｖｉｎ３と、出力端子ＶＤＤＡと、キャパシタＣ６〜Ｃ９と
、抵抗Ｒ６〜Ｒ１２と、トランジスタＱ３，Ｑ４と、シャントレギュレータＵ１とを備え
ている。第３回路１３では、ＶＥＥＧ＝−６．０Ｖが出力されると、トランジスタＱ３が
導通し、Ｖｉｎ３＝１２Ｖが抵抗Ｒ８を介してトランジスタＱ４のベース及びシャントレ
ギュレタＵ１の端子３に入力され、シャントレギュレータの端子４から定電圧が出力され
る。また、トランジスタＱ４が導通して抵抗Ｒ１０、トランジスタＱ４を介してＶｉｎ３
＝１２Ｖが伝達されるが、抵抗Ｒ１１の高電位側の電位は、シャントレギュレータＵ１の
端子４から出力される定電圧を抵抗Ｒ１１と抵抗Ｒ１２の比で決まる電位１０．８Ｖに固
定されて、出力端子ＶＤＤＡにＶＤＤＡ＝１０．８Ｖとして出力される。ＶＤＤＡ＝１０
．８Ｖは、抵抗Ｒ６，Ｒ７及びキャパシタＣ６と、抵抗Ｒ８，Ｒ９及びキャパシタＣ８と
で決まる時定数（第２所定時間）だけＶＥＥＧ＝−６．０Ｖよりも遅れて立ち上がり始め
る。
、抵抗Ｒ６〜Ｒ１２と、トランジスタＱ３，Ｑ４と、シャントレギュレータＵ１とを備え
ている。第３回路１３では、ＶＥＥＧ＝−６．０Ｖが出力されると、トランジスタＱ３が
導通し、Ｖｉｎ３＝１２Ｖが抵抗Ｒ８を介してトランジスタＱ４のベース及びシャントレ
ギュレタＵ１の端子３に入力され、シャントレギュレータの端子４から定電圧が出力され
る。また、トランジスタＱ４が導通して抵抗Ｒ１０、トランジスタＱ４を介してＶｉｎ３
＝１２Ｖが伝達されるが、抵抗Ｒ１１の高電位側の電位は、シャントレギュレータＵ１の
端子４から出力される定電圧を抵抗Ｒ１１と抵抗Ｒ１２の比で決まる電位１０．８Ｖに固
定されて、出力端子ＶＤＤＡにＶＤＤＡ＝１０．８Ｖとして出力される。ＶＤＤＡ＝１０
．８Ｖは、抵抗Ｒ６，Ｒ７及びキャパシタＣ６と、抵抗Ｒ８，Ｒ９及びキャパシタＣ８と
で決まる時定数（第２所定時間）だけＶＥＥＧ＝−６．０Ｖよりも遅れて立ち上がり始め
る。
第４回路１４は、入力端子Ｖｉｎ４と、出力端子ＶＤＤＧと、キャパシタＣ１０〜Ｃ１
３と、抵抗Ｒ１４〜Ｒ１７と、トランジスタＱ５〜Ｑ７と、ツェナーダイオードＤ２とを
備えている。第４回路１４では、ＶＤＤＡ＝１０．８Ｖが出力されると、トランジスタＱ
５が導通し、トランジスタＱ６にベース電流が流れ導通し、Ｖｉｎ４＝４０Ｖがトランジ
スタＱ６及び抵抗Ｒ１６で降圧されてツェナーダイオードＤ２に印加される。ツェナーダ
イオードＤ２のカソード電圧は所定の値に固定されてトランジスタＱ７のベースに所定の
電流が流れ、Ｖｉｎ４＝４０Ｖが抵抗Ｒ１７及びトランジスタＱ７で降圧されて、出力端
子ＶＤＤＧにＶＤＤＧ＝２５．０Ｖとして出力される。ＶＤＤＧ＝２５．０Ｖは、抵抗Ｒ
１３，Ｒ１４及びキャパシタＣ１０と、抵抗Ｒ１５及びキャパシタＣ１１とで決まる時定
数（第３所定時間）だけＶＤＤＡ＝１０．８Ｖよりも遅れて立ち上がり始める。
３と、抵抗Ｒ１４〜Ｒ１７と、トランジスタＱ５〜Ｑ７と、ツェナーダイオードＤ２とを
備えている。第４回路１４では、ＶＤＤＡ＝１０．８Ｖが出力されると、トランジスタＱ
５が導通し、トランジスタＱ６にベース電流が流れ導通し、Ｖｉｎ４＝４０Ｖがトランジ
スタＱ６及び抵抗Ｒ１６で降圧されてツェナーダイオードＤ２に印加される。ツェナーダ
イオードＤ２のカソード電圧は所定の値に固定されてトランジスタＱ７のベースに所定の
電流が流れ、Ｖｉｎ４＝４０Ｖが抵抗Ｒ１７及びトランジスタＱ７で降圧されて、出力端
子ＶＤＤＧにＶＤＤＧ＝２５．０Ｖとして出力される。ＶＤＤＧ＝２５．０Ｖは、抵抗Ｒ
１３，Ｒ１４及びキャパシタＣ１０と、抵抗Ｒ１５及びキャパシタＣ１１とで決まる時定
数（第３所定時間）だけＶＤＤＡ＝１０．８Ｖよりも遅れて立ち上がり始める。
（３）作用効果
この電源シーケンス回路９によれば、アナログ基板８の電源部（図示せず）から順不同
に入力されるＶｉｎ１〜Ｖｉｎ４を用いて、第１回路１１からＶＤＤＤ＝３．３Ｖを出力
した後、第１所定時間だけ遅れて第２回路１２からＶＥＥＧ＝−６．０Ｖを出力し始め、
第２所定時間だけ遅れて第３回路１３からＶＤＤＡ＝１０．８Ｖを出力し始め、第３所定
時間だけ遅れて第４回路１４からＶＤＤＧ＝２５．０Ｖを出力し始めるので、所定の順序
で複数の直流電圧（ＶＤＤＤ、ＶＥＥＧ、ＶＤＤＡ、ＶＤＤＧ）をデジタル基板５を介し
て、ソースドライバ３及びゲートドライバ４に出力することができる。
この電源シーケンス回路９によれば、アナログ基板８の電源部（図示せず）から順不同
に入力されるＶｉｎ１〜Ｖｉｎ４を用いて、第１回路１１からＶＤＤＤ＝３．３Ｖを出力
した後、第１所定時間だけ遅れて第２回路１２からＶＥＥＧ＝−６．０Ｖを出力し始め、
第２所定時間だけ遅れて第３回路１３からＶＤＤＡ＝１０．８Ｖを出力し始め、第３所定
時間だけ遅れて第４回路１４からＶＤＤＧ＝２５．０Ｖを出力し始めるので、所定の順序
で複数の直流電圧（ＶＤＤＤ、ＶＥＥＧ、ＶＤＤＡ、ＶＤＤＧ）をデジタル基板５を介し
て、ソースドライバ３及びゲートドライバ４に出力することができる。
また、ＤＣ−ＤＣコンバータＩＣを用いた場合、ＤＣ−ＤＣコンバータＩＣ自体や、昇
圧回路及び極性反転回路等の周辺回路の構成が複雑になり、シーケンスの制御が難しいが
、本実施形態の電源シーケンス回路９のようにディスクリート部品を用いた電源シーケン
ス回路では入力電圧Ｖｉｎ１〜Ｖｉｎ４の入力順序が順不同であっても、確実にＶＤＤＤ
、ＶＥＥＧ、ＶＤＤＡ、ＶＤＤＧを所定の順序で出力できる。また、ＤＣ−ＤＣコンバー
タＩＣを用いた場合に必要になる昇圧回路及び極性反転回路が発生するノイズの影響によ
る画質の低下を防止できる。
圧回路及び極性反転回路等の周辺回路の構成が複雑になり、シーケンスの制御が難しいが
、本実施形態の電源シーケンス回路９のようにディスクリート部品を用いた電源シーケン
ス回路では入力電圧Ｖｉｎ１〜Ｖｉｎ４の入力順序が順不同であっても、確実にＶＤＤＤ
、ＶＥＥＧ、ＶＤＤＡ、ＶＤＤＧを所定の順序で出力できる。また、ＤＣ−ＤＣコンバー
タＩＣを用いた場合に必要になる昇圧回路及び極性反転回路が発生するノイズの影響によ
る画質の低下を防止できる。
また、ＤＣ―ＤＣコンバータＩＣを用いないので大幅なコストダウンが可能である。さ
らに、ＤＣ−ＤＣコンバータＩＣをデジタル基板５に搭載する従来の構成では、４層基板
等の高価な多層基板のデジタル基板５の実装面積がＤＣ−ＤＣコンバータＩＣ及び周辺回
路の実装面積によって低減できないという問題があったが、本実施形態のように安価な単
層基板のアナログ基板８にディスクリート部品によって簡易な電源シーケンス回路９を搭
載すれば、高価な多層基板の面積を低減でき、基板のコストを低減できる。これらにより
、液晶テレビジョン受信機１のコストダウンを図ることができる。
らに、ＤＣ−ＤＣコンバータＩＣをデジタル基板５に搭載する従来の構成では、４層基板
等の高価な多層基板のデジタル基板５の実装面積がＤＣ−ＤＣコンバータＩＣ及び周辺回
路の実装面積によって低減できないという問題があったが、本実施形態のように安価な単
層基板のアナログ基板８にディスクリート部品によって簡易な電源シーケンス回路９を搭
載すれば、高価な多層基板の面積を低減でき、基板のコストを低減できる。これらにより
、液晶テレビジョン受信機１のコストダウンを図ることができる。
１ ゲートドライバ
２ ＬＣＤパネル
３ ソースドライバ
４ ゲートドライバ
５ アナログ基板
６ タイミングコントローラ
７ ＤＣ−ＤＣコンバータ
８ アナログ基板
９ 電源シーケンス回路
２ ＬＣＤパネル
３ ソースドライバ
４ ゲートドライバ
５ アナログ基板
６ タイミングコントローラ
７ ＤＣ−ＤＣコンバータ
８ アナログ基板
９ 電源シーケンス回路
Claims (7)
- 液晶ディスプレイパネルと、前記液晶ディスプレイパネルのデータ線に接続されたソー
スドライバと、前記液晶ディスプレイパネルの走査線に接続されたゲートドライバと、前
記ソースドライバ及び前記ゲートドライバに接続され、タイミングコントローラを含む多
層基板であるデジタル基板と、前記デジタル回路基板に接続され単層基板であるアナログ
基板とを備え、
前記アナログ基板には、前記ゲートドライバ及び前記ソースドライバに複数の直流電圧
を予め設定された順番で出力する電源シーケンス回路が設けられており、前記デジタル基
板及び前記電源シーケンス回路は前記複数の直流電圧を生成するためのＤＣ−ＤＣコンバ
ータを含まず、
前記電源シーケンス回路は、第５乃至第８電圧の入力を受け付けて第１乃至第４電圧を
出力し、前記第１電圧は共通電圧として前記ゲートドライバに共通に供給され、前記第２
電圧は前記ソースドライバに供給され、前記第３電圧及び前記第４電圧はゲートドライバ
に供給され、
前記第５電圧の入力を前記第１電圧として出力する第１回路と、
前記第６電圧から前記第２電圧を生成して出力する回路であって、前記第１電圧の入力
を受けて前記第１電圧の出力から第１所定時間遅れて前記第２電圧を出力する第２回路と
、
前記第７電圧から前記第３電圧を生成して出力する回路であって、前記第２電圧の入力
を受けて前記第２電圧の出力から第２所定時間遅れて前記第３電圧を出力する第３回路と
、
前記第８電圧から前記第４電圧を生成して出力する回路であって、前記第３電圧の入力
を受けて前記第３電圧の出力から第３所定時間遅れて前記第４電圧を出力する第４回路と
、
を含み、
前記第２回路は、前記第１電圧の入力を受け付けて前記第６電圧を出力側に導通させる
第１トランジスタと、前記第１トランジスタからの前記第６電圧を前記第２電圧に調整す
る第１ツェナーダイオードとを含み、
前記第３回路は、前記第２電圧の入力により前記７電圧を出力側に導通させる第２トラ
ンジスタと、前記第２トランジスタにより導通された前記第７電圧を降圧した電圧が入力
され一定電圧を出力する第１シャントレギュレータと、前記一定電圧から前記第３電圧を
生成する第１及び第２抵抗とを含み、
前記第４回路は、前記第３電圧の入力により前記第８電圧を出力側に導通する第３トラ
ンジスタと、前記第３トランジスタにより導通された前記第８電圧を所定の電圧に降圧す
る第２ツェナーダイオードと、前記第２ツェナーダイオードによる所定電圧により駆動さ
れ前記第８電圧を前記第４電圧に降圧する第４トランジスタとを含む、
ことを特徴とする液晶テレビジョン受像機。 - 液晶ディスプレイパネルと、
前記液晶ディスプレイパネルのデータ線に接続されたソースドライバと、
前記液晶ディスプレイパネルの走査線に接続されたゲートドライバと、
前記ゲートドライバ及び前記ソースドライバに接続され、タイミングコントローラを含
むデジタル基板と、
前記デジタル回路基板に接続されたアナログ基板とを備え、
前記アナログ基板には、前記ゲートドライバ及び前記ソースドライバに複数の直流電圧
を予め設定された順番で出力する電源シーケンス回路が設けられていることを特徴とする
、
液晶テレビジョン受像機。 - 前記デジタル基板及び前記電源シーケンス回路は、ＤＣ−ＤＣコンバータを含まないこ
とを特徴とする、請求項２に記載の液晶テレビジョン受像機。 - 前記デジタル基板は多層基板であり、前記アナログ基板は単層基板であることを特徴と
する、請求項３に記載の液晶テレビジョン受像機。 - 前記電源シーケンス回路は、第１乃至第４電圧を出力し、
前記第１電圧は共通電圧として前記ゲートドライバに共通に供給され、
前記第２電圧は前記ソースドライバに供給され、
前記第３電圧及び前記第４電圧はゲートドライバに供給されることを特徴とする、
請求項２乃至４の何れかに記載の液晶テレビジョン受像機。 - 前記電源シーケンス回路は、
第５乃至第８電圧の入力を受け付け、
前記第５電圧の入力を前記第１電圧として出力する第１回路と、
前記第６電圧から前記第２電圧を生成して出力する回路であって、前記第１電圧の入力
を受けて前記第１電圧の出力から第１所定時間遅れて前記第２電圧を出力する第２回路と
、
前記第７電圧から前記第３電圧を生成して出力する回路であって、前記第２電圧の入力
を受けて前記第２電圧の出力から第２所定時間遅れて前記第３電圧を出力する第３回路と
、
前記第８電圧から前記第４電圧を生成して出力する回路であって、前記第３電圧の入力
を受けて前記第３電圧の出力から第３所定時間遅れて前記第４電圧を出力する第４回路と
、
を含むことを特徴とする請求項２乃至５の何れかに記載の液晶テレビジョン受像機。 - 前記第２回路は、前記第１電圧の入力を受け付けて前記第６電圧を出力側に導通させる
第１トランジスタと、前記第１トランジスタからの前記第６電圧を前記第２電圧に調整す
る第１ツェナーダイオードとを含み、
前記第３回路は、前記第２電圧の入力により前記７電圧を出力側に導通させる第２トラ
ンジスタと、前記第２トランジスタにより導通された前記第７電圧を降圧した電圧が入力
され一定電圧を出力する第１シャントレギュレータと、前記一定電圧から前記第３電圧を
生成する第１及び第２抵抗とを含み、
前記第４回路は、前記第３電圧の入力により前記第８電圧を出力側に導通する第３トラ
ンジスタと、前記第３トランジスタにより導通された前記第８電圧を所定の電圧に降圧す
る第２ツェナーダイオードと、前記第２ツェナーダイオードによる所定電圧により駆動さ
れ前記第８電圧を前記第４電圧に降圧する第３抵抗及び第４トランジスタとを含むことを
特徴とする請求項６に記載の液晶テレビジョン受像機。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004300613A JP3922381B2 (ja) | 2004-10-14 | 2004-10-14 | 液晶テレビジョン受像機 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004300613A JP3922381B2 (ja) | 2004-10-14 | 2004-10-14 | 液晶テレビジョン受像機 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2006113301A true JP2006113301A (ja) | 2006-04-27 |
| JP3922381B2 JP3922381B2 (ja) | 2007-05-30 |
Family
ID=36381868
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004300613A Expired - Fee Related JP3922381B2 (ja) | 2004-10-14 | 2004-10-14 | 液晶テレビジョン受像機 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3922381B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP2246837A1 (en) | 2009-04-30 | 2010-11-03 | Funai Electric Co., Ltd. | Display device |
| JP2017021142A (ja) * | 2015-07-09 | 2017-01-26 | 株式会社ジャパンディスプレイ | 表示装置およびシステム |
| JP2022507305A (ja) * | 2018-11-14 | 2022-01-18 | 維沃移動通信有限公司 | 制御回路、液晶ディスプレイドライバモジュール及び液晶ディスプレイ装置 |
-
2004
- 2004-10-14 JP JP2004300613A patent/JP3922381B2/ja not_active Expired - Fee Related
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP2246837A1 (en) | 2009-04-30 | 2010-11-03 | Funai Electric Co., Ltd. | Display device |
| US8493377B2 (en) | 2009-04-30 | 2013-07-23 | Funai Electric Co., Ltd. | Display device |
| JP2017021142A (ja) * | 2015-07-09 | 2017-01-26 | 株式会社ジャパンディスプレイ | 表示装置およびシステム |
| JP2022507305A (ja) * | 2018-11-14 | 2022-01-18 | 維沃移動通信有限公司 | 制御回路、液晶ディスプレイドライバモジュール及び液晶ディスプレイ装置 |
| JP7315671B2 (ja) | 2018-11-14 | 2023-07-26 | 維沃移動通信有限公司 | 制御回路、液晶ディスプレイドライバモジュール及び液晶ディスプレイ装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3922381B2 (ja) | 2007-05-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5169134B2 (ja) | バックライト用ｌｅｄ駆動回路 | |
| JP4994253B2 (ja) | 液晶表示装置 | |
| US8363004B2 (en) | Method of driving a light source, light source device for performing the same, and display device having the light source device | |
| KR101356292B1 (ko) | Ｄｃ―ｄｃ 컨버터 및 그 제어방법과 이를 이용한 표시장치 | |
| JP4662592B2 (ja) | 液晶表示装置の電源供給装置及び電圧シーケンス制御方法 | |
| US20060139299A1 (en) | Surface light source control device | |
| TWI358878B (en) | Apparatus for supplying power source, dual panel a | |
| KR101649358B1 (ko) | 표시 장치의 전원 회로 및 이를 갖는 표시 장치 | |
| US20080100646A1 (en) | Display device and display panel driver using grayscale voltages which correspond to grayscales | |
| EP2590478A1 (en) | LED driving apparatus and method and display apparatus using the LED driving apparatus and method | |
| US8593449B2 (en) | Reference voltage generation circuit, power source device, liquid crystal display device | |
| JP2008309834A (ja) | 半導体集積回路、電源システムインタフェース及び電子機器 | |
| US20140063411A1 (en) | Liquid crystal display device | |
| JP2007286103A (ja) | 液晶表示装置およびコモン電圧発生回路 | |
| JP2006314168A (ja) | 液晶表示装置の電源回路 | |
| JP3922381B2 (ja) | 液晶テレビジョン受像機 | |
| EP2717253A1 (en) | Drive device for liquid crystal display device, and liquid crystal display device | |
| KR20140034373A (ko) | 유기발광다이오드 표시장치와 그 구동방법 | |
| KR20080062913A (ko) | 액정표시장치 | |
| JP2012070599A (ja) | スイッチングレギュレータ及びこれを用いた表示装置 | |
| KR100810159B1 (ko) | 액정표시장치의 구동전압 발생회로 | |
| CN115424571B (zh) | 电源电路、显示面板和显示装置 | |
| JP2006284837A (ja) | 液晶表示装置 | |
| JP2006133406A (ja) | 液晶表示装置 | |
| US7916132B2 (en) | Systems for displaying images and related methods |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060925 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060928 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061124 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070131 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070213 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110302 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120302 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120302 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130302 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130302 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140302 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |