JP2006284837A - 液晶表示装置 - Google Patents

Abstract

【課題】 液晶パネルのガラス基板上にＣＯＧ工法で実装された回路チップに流れる電流が変化しても、回路チップに入力される電圧が変化することがないようにし、静止画を表示させたときの画面チラツキを防止する。
【解決手段】 ＣＯＧ工法により実装したドライバーＩＣチップ３の電源入力端子２１に入力される電圧をフィードバックさせるための透明導電膜パターン４３を設ける。基準電圧生成回路５２からの基準電圧を演算増幅器５２に供給し、透明導電膜パターン４１を介してドライバーＩＣチップ３の電源入力端子２１に送り、ドライバーＩＣチップ３に入力される電圧を、透明導電膜パターン４３を介して、演算増幅器５２の反転入力端子にフィードバックする。これにより、透明導電膜パターン４１の抵抗Ｒ１による電圧の変化にかかわらず、回路チップの入力電圧を一定の基準電圧とすることができる。
【選択図】 図２

Description

本発明は、液晶パネルのガラス基板上に透明導電膜パターンによりチップオングラス（ＣＯＧ）工法で回路チップを配置した液晶表示装置に関するもので、特に、回路チップに入力される電圧を一定に保ち、静止画表示を行う際の画面のチラツキを改善することに関する。

液晶パネルのガラス基板上に透明導電膜パターンによりチップオングラス（ＣＯＧ：Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）工法で回路チップを配置した液晶表示モジュールが知られている。ＣＯＧ工法は、透明導電膜パターンを使って液晶パネルのガラス基板上に回路チップを直接実装する技術で、これについては、例えば、特許文献１に記載されている。

図３は、従来のＣＯＧ工法の液晶表示装置の概要を示すものである。図３において、液晶表示モジュール１０１には液晶パネル１０２が配設される。また、液晶表示モジュール１０１のガラス基板上には、液晶パネル１０２を駆動するためのドライバーＩＣ（Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）チップ１０３がＣＯＧ工法により実装されている。ドライバーＩＣチップ１０３は、液晶の駆動電圧を生成する昇圧回路１１１と、映像信号を記憶するＲＡＭ（Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）や映像信号の処理を行うための回路からなるメモリ・ディジタル回路１１２が含まれる。ドライバーＩＣチップ１０３には、電源入力端子１２１と接地端子１２２が設けられる。

液晶表示モジュール１０１には、外部接続用の電源入力端子１３１及び接地端子１３２が設けられる。液晶表示モジュール１０１の電源入力端子１３１と、ドライバーＩＣチップ１０３の電源入力端子１２１との間は、透明導電膜パターン１４１により接続される。液晶表示モジュール１０１の接地端子１３２と、ドライバーＩＣチップ１０３の接地端子１２２との間は、透明導電膜パターン１４２により接続される。透明導電膜パターン１４１、１４２としては、例えば、ＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ：酸化インジウム錫）が用いられる。

回路基板１０４には、基準電圧生成回路１５１と、演算増幅器１５２とが含まれる。回路基板１０４には、外部接続用の電源出力端子１６１及び接地端子１６２が設けられる。

基準電圧生成回路１５１からは、例えば５Vの基準電圧が出力される。この基準電圧は、演算増幅器１５２の非反転入力端子に供給される。演算増幅器１５２の出力端子は、電源出力端子１６１に接続される。また、演算増幅器１５２の出力端子は、演算増幅器１５２の反転入力端子に接続される。接地端子１６２は、回路基板１０４内で接地される。

回路基板１０４の電源出力端子１６１と、液晶表示モジュール１０１の電源入力端子１３１とは、配線１７１により接続される。回路基板１０４の接地端子１６２と、液晶表示モジュール１０１の接地端子１３２とは、配線１７２により接続される。配線１７１、１７２はフレキシブル基板の配線である。

基準電圧生成回路１５１で生成された基準電圧は、演算増幅器１５２を介して電源出力端子１６１から出力される。演算増幅器１５２の出力端子は演算増幅器１５２に反転入力端子に接続されており、演算増幅器１５２によりボルテージフォロワが構成される。基準電圧生成回路１５１からの基準電圧は、演算増幅器１５２からなるボルテージフォロワを介された後、電源出力端子１６１から、配線１７１、電源入力端子１３１、透明導電膜パターン１４１を介して、ドライバーＩＣチップ１０３の電源入力端子１２１に送られる。

ドライバーＩＣチップ１０３に入力された電圧は、ドライバーＩＣチップ１０３内の電源配線１１３を介して、昇圧回路１１１及びメモリ・ディジタル回路１１２に送られる。昇圧回路１１１は、入力された電圧を昇圧して、液晶駆動電圧として液晶パネル１０２に供給する。例えば、基準電圧が５Ｖの場合、昇圧回路１１１で、その３倍の（３×５＝１５Ｖ）の液晶駆動電圧が形成され、この１５Ｖの液晶駆動電圧が液晶パネル１０２に供給される。

メモリ・ディジタル回路１１２は、映像信号を記憶するＲＡＭや映像信号の処理を行うための回路を含み、液晶パネル１０２に表示する映像信号を蓄積し、液晶パネル１０２に供給する。静止画を表示させる場合、メモリ・ディジタル回路１１２のＲＡＭは、所定期間毎（例えば、１００ｍ秒毎）にリフレッシュされる。
特開平５−１５０２５２号公報

しかしながら、上述の従来の液晶表示装置では、静止画を表示させると、メモリ・ディジタル回路１１２のＲＡＭのリフレッシュのタイミングで、液晶パネルの駆動電圧が低下し、液晶パネル１０２の輝度が低下し、画面のチラツキが生じるという問題がある。

つまり、静止画を液晶パネル１０２に表示させる場合、メモリ・ディジタル回路１１２のＲＡＭに静止画が一時的に蓄積され、このＲＡＭの静止画が表示される。ところが、このＲＡＭのビットがノイズ等により反転してしまうと、画像が乱れたままになってしまう。そこで、画面の乱れが残らないように、所定期間毎に、ＲＡＭをリフレッシュして、画面の書き換え行っている。

図４は、メモリの書き換えタイミングと、液晶の駆動電圧の変化との関係を示すものである。図４において、所定期間（例えば１００ｍ秒）毎に、リフレッシュ期間Ｔ０が設けられる。このリフレッシュ期間Ｔ０で、図４（Ｂ）に示すように、ＲＡＭのリフレッシュが行われる。

図４（Ａ）は、液晶パネルの駆動電圧の測定値を示すものである。図４（Ａ）に示すように、液晶パネルの駆動電圧は、リフレッシュ期間Ｔ０になるタイミングで低下している。液晶パネルの駆動電圧が低下すると、それに伴って、液晶画面の輝度が低下する。このため、静止画を液晶表示装置に表示させると、画面にチラツキが生じる。

このことについて、図５を参照して、更に説明する。前述したように、ドライバーＩＣチップ１０３はＣＯＧ工法により液晶表示モジュール１０１のガラス基板上に実装されており、電源入力端子１３１と電源入力端子１２１との間は透明導電膜パターン１４１で接続され、接地端子１３２と接地端子１２２との間は透明導電膜パターン１４２で接続されている。透明導電膜パターン１４１、１４２は、図５において、抵抗Ｒ１０１、Ｒ１０２で示すように、抵抗成分を有している。

メモリ・ディジタル回路１１２には、通常、殆ど電流は流れないが、ＲＡＭがリフレッシュされる際には、メモリ・ディジタル回路１１２に流れる電流Ｉ１０１が大きくなる。ＲＡＭがリフレッシュされる際に、メモリ・ディジタル回路１１２に流れる電流Ｉ１０１が大きくなると、これに伴って、透明導電膜パターン１４１を流れる電流Ｉｄ１０１が大きくなる。

透明導電膜パターン１４１には抵抗Ｒ１０１があるため、透明導電膜パターン１４１に電流Ｉｄ１０１が流れると、抵抗Ｒ１０１の両端に電圧ΔＶ１０１が生じる。この電流Ｉｄ１０１が流れることにより抵抗Ｒ１０１の両端に生じる電圧ΔＶ１０１は、
ΔＶ１０１＝Ｉｄ１０１×Ｒ１０１ … （１０１）
となる。

演算増幅器１５２はボルテージフォロワとなっているため、基準電圧をＶｄｄ１０１とすると、演算増幅器１５２の出力電圧Ｖｄｄ１０２は、基準電圧Ｖｄｄ１０１と等しくなるように制御される。
Ｖｄｄ１０２＝Ｖｄｄ１０１ … （１０２）

演算増幅器１５２からの電圧はドライバーＩＣチップ１０３の電源入力端子１２１に送られるが、透明導電膜パターン１４１の抵抗Ｒ１０１があるため、抵抗Ｒ１０１による電圧ΔＶ１０１による電圧降下が生じ、ドライバーＩＣチップ１０３の電源入力端子１２１に送られる入力電圧Ｖｄｄ１０３は、
Ｖｄｄ１０３＝Ｖｄｄ１０２−ΔＶ１０１ … （１０３）
となる。

そして、（１０１）式、（１０２）式より、ドライバーＩＣチップ１０３の入力電圧Ｖｄｄ１０３は、
Ｖｄｄ１０３＝Ｖｄｄ１０１−Ｉｄ１０１×Ｒ１０１ … （１０４）
となる。

上式より、メモリ・ディジタル回路１１２のＲＡＭのリフレッシュ期間になり、透明導電膜パターン１４１を流れる電流Ｉｄ１０１が大きくなると、それに伴い、抵抗Ｒ１０１による電圧ΔＶ１０１が大きくなり、ドライバーＩＣチップ１０３の入力電圧Ｖｄｄ１０３が低下する。液晶パネル１０２の駆動電圧はドライバーＩＣチップ１０３の入力電圧Ｖｄｄ１０３を昇圧して形成している。このため、通常時とＲＡＭがリフレッシュされるときとで、液晶パネル１０２の輝度が変化し、画面にチラツキが現れる。

近年、液晶パネルの大型化に伴い、透明導電膜パターンが長くなる傾向にある。それに伴って、透明導電膜パターン１４１による抵抗Ｒ１０１が大きくなっている。抵抗Ｒ１０１が大きいと、抵抗Ｒ１０１による電圧降下ΔＶ１０１が大きくなり、静止画を表示させたときの画面のチラツキが大きくなる傾向にある。

また、液晶パネルの大型化に伴い、液晶パネルの駆動電圧が高くなる傾向にある。それに伴って、液晶パネルの駆動電圧の変化が大きくなり、静止画を表示させたときの画面のチラツキが大きくなる傾向にある。

つまり、例えば、基準電圧Ｖｄｄ１０１が５Ｖであり、昇圧回路１１１が３倍昇圧を行っているとすると、抵抗Ｒ１０１による電圧降下ΔＶ１０１がなければ、液晶パネル１０２の駆動電圧は（５Ｖ×３＝１５Ｖ）となる。

これに対して、透明導電膜パターン１４１の抵抗Ｒ１０１により１Ｖの電圧降下（ΔＶ＝１Ｖ）が生じたとすると、ドライバーＩＣチップ１０３の入力電圧Ｖｄｄ１０３は（５Ｖ−１Ｖ＝４Ｖ）となり、液晶パネルの駆動電圧は（４Ｖ×３＝１２Ｖ）となる。

このように、透明導電膜パターン１４１の抵抗Ｒ１０１により電圧の変化が１Ｖであっても、昇圧回路１１１が３倍昇圧を行っているなら、液晶パネルの駆動電圧の変化は３Ｖとなり、昇圧回路１１１の昇圧比をＮとすると、液晶パネルの駆動電圧の変化は、透明導電膜パターン１４１の抵抗Ｒ１０１による電圧降下ΔＶ１０１の変化のＮ倍となる。液晶パネルが大型化し、液晶パネルの駆動電圧の高くなると、昇圧回路１１１の昇圧比Ｎが大きくなり、液晶パネルの駆動電圧の変化が大きくなり、静止画を表示させたときの画面のチラツキが大きくなる。

本発明は、上述の課題を鑑み、液晶パネルのガラス基板上にＣＯＧ工法で実装された回路チップに流れる電流が変化しても、回路チップに入力される電圧が変化することがないようにし、静止画を表示させたときの画面チラツキを防止するようにした液晶表示装置を提供することを目的とする。

上述の課題を解決するために、請求項１の発明に係わる液晶表示装置は、液晶パネルのガラス基板上に回路チップを透明導電膜パターンにより実装した液晶表示モジュールと、前記液晶表示モジュールの回路チップに電源を供給する回路基板とからなる液晶表示装置であって、前記液晶表示モジュールは、前記回路チップの電源入力端子と外部接続用の電源端子との間を接続する第１の透明導電膜パターンと、前記回路チップの接地端子と外部接続用の接地端子との間を接続する第２の透明導電膜パターンと、前記回路チップの電源入力端子または前記回路チップの電源入力端子近傍の前記第１の透明導電膜パターンと外部接続用のフィードバック電源出力端子との間を接続する第３の透明導電膜パターンとを備えており、前記回路基板は、基準電圧を発生する基準電圧生成回路と、前記基準電圧生成回路からの基準電圧が供給される演算増幅器とを備えており、前記演算増幅器の出力電圧を前記第１の透明導電膜パターンを介して前記回路チップの電源入力端子に供給し、前記回路チップの電源入力端子の近傍の電圧を前記第３の透明導電膜パターンを介して前記演算増幅器にフィードバックするようにしたことを特徴とする。

請求項２の発明に係わる液晶表示装置では、回路チップは液晶パネルを駆動するためのドライバー回路であり、液晶パネルの駆動電圧を形成する昇圧回路と、映像信号を一時蓄積するメモリとを含むようにしたことを特徴とする。

請求項３の発明に係わる液晶表示装置では、映像信号は静止画の映像信号であり、メモリを所定期間毎にリフレッシュするようにしたことを特徴とする。

本発明によれば、ガラス基板上に透明導電膜パターンにより実装した回路チップの電源入力端子の近傍に入力される電圧をフィードバックさせるための透明導電膜パターンが設けられる。このため、回路チップの電源入力端子の近傍に入力される電圧を、透明導電膜パターンを介して、演算増幅器の反転入力端子にフィードバックすることができる。これにより、透明導電膜パターンの抵抗による電圧の変化にかかわらず、回路チップの入力電圧を一定の基準電圧とすることができる。

また、本発明によれば、静止画を表示させるときに、ＲＡＭをリフレッシュさせても、回路チップの電源入力端子に送られる電圧は変化することがない。よって、静止画を表示させる場合でも、画面のチラツキが生じることがない。

以下、本発明の実施の形態について図面を参照しながら説明する。図１は、本発明が適用された液晶表示装置の回路構成を示すものである。図１において、液晶モジュール１には液晶パネル２が配設される。また、液晶モジュール１のガラス基板上には、液晶パネル２を駆動するためのドライバーＩＣチップ３がＣＯＧ工法により実装されている。ドライバーＩＣチップ３は、液晶の駆動電圧を生成する昇圧回路１１と、映像信号を記憶するＲＡＭや映像信号の処理を行うための回路からなるメモリ・ディジタル回路１２が含まれる。ドライバーＩＣチップ３には、電源入力端子２１と接地端子２２が設けられる。

液晶モジュール１には、外部接続用の電源入力端子３１及び接地端子３２が設けられる。更に、本発明の一実施形態では、液晶モジュール１に、外部接続用のフィードバック電源出力端子３３が設けられる。

液晶モジュール１の電源入力端子３１と、ドライバーＩＣチップ３の電源入力端子２１との間は、透明導電膜パターン４１により接続される。液晶モジュール１の接地端子３２と、ドライバーＩＣチップ３の接地端子２２との間は、透明導電膜パターン４２により接続される。液晶モジュール１のフィードバック電源出力端子３３と、ドライバーＩＣチップ３の電源入力端子２１との間は、透明導電膜パターン４３により接続される。透明導電膜パターン４１、４２、４３としては、例えば、ＩＴＯ（酸化インジウム錫）が用いられる。

回路基板４には、基準電圧生成回路５１と、ボルテージフォロワ回路を構成する演算増幅器５２とが含まれる。回路基板４には、外部接続用の電源出力端子６１及び接地端子６２が設けられる。更に、本発明の一実施形態では、回路基板４に、外部接続用のフィードバック電源入力端子６３が設けられる。

基準電圧生成回路５１からは、例えば５Vの基準電圧が出力される。この基準電圧は、演算増幅器５２の非反転入力端子に供給される。演算増幅器５２の出力端子は、電源出力端子６１に接続される。また、演算増幅器５２の反転入力端子は、フィードバック電源入力端子６３に接続される。接地端子６２は、回路基板４内で接地される。

回路基板４の電源出力端子６１と、液晶モジュール１の電源入力端子３１とは、配線７１により接続される。回路基板４の接地端子６２と、液晶モジュール１の接地端子３２とは、配線７２により接続される。回路基板４のフィードバック電源入力端子６３と、液晶モジュール１のフィードバック電源出力端子３３とは、配線７３により接続される。配線７１、７２、７３は、フレキシブル基板の配線である。

基準電圧生成回路５１で生成された基準電圧は、演算増幅器５２を介して電源出力端子６１から出力され、電源出力端子６１から、配線７１、電源入力端子３１、透明導電膜パターン４１を介して、ドライバーＩＣチップ３の電源入力端子２１に送られる。そして、ドライバーＩＣチップ３の電源入力端子２１からの電圧は、透明導電膜パターン４３、フィードバック電源出力端子３３、配線７３、フィードバック電源入力端子６３を介して、演算増幅器５２の反転入力端子にフィードバックされる。したがって、演算増幅器５２によりボルテージフォロワ回路が構成される。

ドライバーＩＣチップ３に入力された電圧は、ドライバーＩＣチップ３内の電源配線１３を介して、昇圧回路１１及びメモリ・ディジタル回路１２に送られる。昇圧回路１１は、入力された電圧を昇圧して、液晶駆動電圧として液晶パネル２に供給する。例えば、基準電圧が５Ｖの場合、昇圧回路１１で、その３倍の（３×５＝１５Ｖ）の液晶駆動電圧が形成され、この１５Ｖの液晶駆動電圧が液晶パネル２に供給される。

メモリ・ディジタル回路１２は、映像信号を記憶するＲＡＭや映像信号の処理を行うための回路を含み、液晶パネル２に表示する映像信号を蓄積し、液晶パネル２に供給する。静止画を表示させる場合、メモリ・ディジタル回路１２のＲＡＭは、所定期間毎（例えば、１００ｍ秒毎）にリフレッシュされる。

図２は、本発明の動作原理を説明するものである。前述したように、本発明の一実施形態では、電源入力端子３１と電源入力端子２１との間は透明導電膜パターン４１で接続され、接地端子３２と接地端子２２との間は透明導電膜パターン４２で接続され、フィードバック電源出力端子３３と電源入力端子２１との間は透明導電膜パターン４３で接続されている。透明導電膜パターン４１、４２、４３は、抵抗成分を有している。図２において、抵抗Ｒ１、Ｒ２、Ｒ３は、透明導電膜パターン４１、４２、４３による抵抗成分を示している。

メモリ・ディジタル回路１２には、通常、電流は殆ど流れていないが、ＲＡＭがリフレッシュされる際には、メモリ・ディジタル回路１２に流れる電流Ｉ１が大きくなる。メモリ・ディジタル回路１２に流れる電流Ｉ１が大きくなると、透明導電膜パターン４１を流れる電流Ｉｄ１が大きくなる。

透明導電膜パターン４１には抵抗Ｒ１があるため、透明導電膜パターン４１に電流Ｉｄ１が流れると、抵抗Ｒ１による電圧ΔＶ１が生じる。この抵抗Ｒ１による電圧ΔＶ１は、
ΔＶ１＝Ｉｄ１×Ｒ１ … （１）
となる。

通常時とＲＡＭがリフレッシュされるときとでは、透明導電膜パターン４１に流れる電流Ｉｄ１が変化するので、通常時とＲＡＭがリフレッシュされるときとでは、抵抗Ｒ１による電圧ΔＶ１が変化する。

このように、通常時とＲＡＭがリフレッシュされるときとでは、抵抗Ｒ１による電圧ΔＶ１は変化するが、本発明の一実施形態では、ドライバーＩＣチップ３の電源入力端子２１と液晶モジュール１のフィードバック電源出力端子３３との間に透明導電膜パターン４３が設けられ、ドライバーＩＣチップ３の電源入力端子２１からの電圧は、透明導電膜パターン４３、フィードバック電源出力端子３３、配線７３、フィードバック電源入力端子６３を介して、演算増幅器５２の反転入力端子にフィードバックされる。このため、抵抗Ｒ１による電圧ΔＶ１の変化にかかわらず、ドライバーＩＣチップ３の電源入力端子２１に、一定の基準電圧を送ることができる。

つまり、演算増幅器５２はフィードバックループを有しているので、基準電圧生成回路５１からの基準電圧をＶｄｄ１とすると、演算増幅器５２の反転入力端子の電圧Ｖｄｄ４は、基準電圧Ｖｄｄ１と等しくなるように制御される。
Ｖｄｄ４＝Ｖｄｄ１ … （２）

演算増幅器５２の入力インピーダンスは無限大であるから、ドライバーＩＣチップ３の電源入力端子２１から、透明導電膜パターン４３、フィードバック電源出力端子３１、配線７３、フィードバック電源入力端子６３を介して、演算増幅器５２の反転入力端子には電流は流れない。よって、透明導電膜パターン４３の抵抗Ｒ３にかかわらず、ドライバーＩＣチップ３の電源入力端子２１の電圧Ｖｄｄ３と、演算増幅器５２の反転入力端子の電圧Ｖｄｄ４とは等しくなる。
Ｖｄｄ４＝Ｖｄｄ３ … （３）

（２）式、（３）式より、
Ｖｄｄ３＝Ｖｄｄ１ … （４）
となり、ドライバーＩＣチップ３の電源入力端子２１の電圧Ｖｄｄ３は、抵抗Ｒ１におよる電圧ΔＶ１にかかわらず、基準電圧生成回路５１からの基準電圧Ｖｄｄ１と等しくなる。

以上のように、本発明の一実施形態では、ドライバーＩＣチップ３の電源入力端子２１からの電圧を、透明導電膜パターン４３、フィードバック電源出力端子３３、配線７３、フィードバック電源入力端子６３を介して、演算増幅器５２の反転入力端子にフィードバックすることで、抵抗Ｒ１による電圧ΔＶ１の変化にかかわらず、ドライバーＩＣチップ３の電源入力端子２１に、一定の基準電圧を送ることができる。これにより、通常時とＲＡＭがリフレッシュされるときに、メモリ・ディジタル回路１２に流れる電流が変化しても、ドライバーＩＣチップ３の電源入力端子２１に送られる電圧は変化することがない。よって、昇圧回路１１で生成される液晶駆動電圧は常に一定になり、静止画を表示させる場合でも、画面のチラツキが生じることがない。

なお、上述の例では、ドライバーＩＣチップ３の電源入力端子２１とフィードバック電源出力端子３１との間に透明導電膜パターン４３を設けるようにしているが、透明導電膜パターン４３は、必ずしも、ドライバーＩＣチップ３の電源入力端子２１から直接導出する必要はなく、ドライバーＩＣチップ３の電源入力端子２１の近傍の透明導電膜パターンから導出しても良い。

本発明は、上述した実施形態に限定されるものではなく、本発明の要旨を逸脱しない範囲内で様々な変形や応用が可能である。

本発明は、ＣＯＧ工法によりドライバーＩＣチップを液晶モジュールに実装した液晶表示装置に用いることができ、特に、このような液晶表示装置に静止画を表示する際に用いて好適である。

本発明の一実施形態を示すブロック図である。 本発明の一実施形態の説明の用いる示すブロック図である。 従来の液晶表示装置のブロック図である。 ＲＡＭのリフレッシュと液晶駆動電圧の低下との関係を説明するための波形図である。 本発明の一実施形態の説明の用いる示すブロック図である。

符号の説明

１ 液晶モジュール
２ 液晶パネル
３ ドライバーＩＣチップ
４ 回路基板
１１ 昇圧回路
１２ メモリ・ディジタル回路
１３ 電源配線
２１ 電源入力端子
２２ 接地端子
３１ 電源入力端子
３２ 接地端子
３３ フィードバック電源出力端子
４１〜４３ 透明導電膜パターン
５１ 基準電圧生成回路
５２ 演算増幅器
６１ 電源出力端子
６２ 接地端子
６３ フィードバック電源入力端子
７１〜７３ 配線

Claims (3)

1. 液晶パネルのガラス基板上に回路チップを透明導電膜パターンにより実装した液晶表示モジュールと、前記液晶表示モジュールの回路チップに電源を供給する回路基板とからなる液晶表示装置であって、
   前記液晶表示モジュールは、前記回路チップの電源入力端子と外部接続用の電源端子との間を接続する第１の透明導電膜パターンと、前記回路チップの接地端子と外部接続用の接地端子との間を接続する第２の透明導電膜パターンと、前記回路チップの電源入力端子または前記回路チップの電源入力端子近傍の前記第１の透明導電膜パターンと外部接続用のフィードバック電源出力端子との間を接続する第３の透明導電膜パターンとを備えており、
   前記回路基板は、基準電圧を発生する基準電圧生成回路と、前記基準電圧生成回路からの基準電圧が供給される演算増幅器とを備えており、
   前記演算増幅器の出力電圧を前記第１の透明導電膜パターンを介して前記回路チップの電源入力端子に供給し、前記回路チップの電源入力端子の近傍の電圧を前記第３の透明導電膜パターンを介して前記演算増幅器にフィードバックする
   ようにしたことを特徴とする液晶表示装置。
2. 前記回路チップは前記液晶パネルを駆動するためのドライバー回路であり、前記液晶パネルの駆動電圧を形成する昇圧回路と、映像信号を一時蓄積するメモリとを含むようにしたことを特徴とする請求項１に記載の液晶表示装置。
3. 前記映像信号は静止画の映像信号であり、前記メモリを所定期間毎にリフレッシュするようにしたことを特徴とする請求項２に記載の液晶表示装置。
   
   

Images