JP2006109276A - 半導体装置 - Google Patents

Abstract

【課題】 本発明は、搬送波からパルス幅が一定なクロック信号を生成する半導体装置を提供することを課題とする。また、パルス幅が一定なクロック信号を用いて、搬送波からデータを正確に取得することができる半導体装置を提供することを課題とする。さらに、ＰＬＬ回路と比較して、回路構成が簡単であり、その規模が小さく、さらに消費電力が小さい半導体装置を提供することを課題とする。
【解決手段】 本発明は、１００％変調を含む搬送波を分周した信号をそのままクロック信号として用いず、１００％変調を含む搬送波を分周した信号と復調信号とを用いてクロック信号を生成する補正回路を有する。上記の補正回路を有する本発明は、パルス幅が一定なクロック信号を生成することができる。
【選択図】 図１

Description

本発明は、搬送波からクロック信号を生成する半導体装置に関する。また、搬送波から生成されたクロック信号を用いて動作し、無線通信によりデータを交信する半導体装置に関する。また、無線ＩＣカード近傍型の規格ＩＳＯ／ＩＥＣ１５６９３（ＪＩＳ６３２３）で規格している通信方式を使用する際に、搬送波からクロック信号を生成する半導体装置に関する。

無線通信によりデータを交信する半導体装置は、リーダライタから発生した高周波の電磁波を、アンテナで受けて、回路の動作に必要な電源を作成する。また、信号によって電磁波になんらかの影響を与え、その振幅、周波数、位相（位置ともいう）等を変化させてデータを伝送する。このように、電磁波の振幅等を変化させることを変調と呼ぶ。また、信号を伝送する電磁波を搬送波と呼ぶ。無線通信によりデータを交信する半導体装置は、無線ＩＣカード、ＲＦＩＤタグ、無線チップ、トランスポンダ、無線メモリ、ＩＤタグ、ＩＣチップ、ＩＤカードと呼ばれる。

変調された搬送波の振幅の変化の割合は、変調度とよばれる。例えば、変調度が１００％の搬送波は振幅がない状態を含み（図７（Ａ）参照）、変調度が１０％の搬送波は振幅が１０％変化した状態を含む（図７（Ｂ）参照）。なお、以下には変調された搬送波のことを、単に搬送波又は変調を含む搬送波と表記することがある。また、変調度が１００％の搬送波のことを、１００％変調を含む搬送波と表記することがある。

無線ＩＣカード近傍型の規格であるＩＳＯ／ＩＥＣ１５６９３で規格している通信方式では、１３．５６ＭＨｚの搬送波に１００％または１０％の変調をかけて、パルス位置の変調位置を変えることでデータを判別するパルス位置変調方式を用いてデータの符号化を行う。

そこで、上記の規格で規定されているパルス位置変調方式のうち、４中１と呼ばれるパルス位置変調方式について、図８（Ａ）を用いて説明する。図８（Ａ）には、“００”、“０１”、“１０”、“１１”の２ビットのデータの搬送波の波形と、“ＳＯＦ”、“ＥＯＦ”のフレームコードの搬送波の波形を示す。図８（Ａ）において、長方形の黒抜き部分の間の線は、搬送波のパルス位置の変調位置を示しており、“００”、“０１"、“１０”、“１１”、“ＳＯＦ”、“ＥＯＦ”を示す各搬送波のパルス位置の変調位置は、それぞれ異なっている。

“００”、“０１”、“１０”、“１１”、“ＳＯＦ”を示す各搬送波の時間軸は７５．５２ｕｓであり、“ＥＯＦ”を示す搬送波の時間幅は３７．７６ｕｓであり、各搬送波の変調部分の時間軸は９．４４ｕｓである。また、フレームコードである“ＳＯＦ”（“ｓｔａｒｔ ｏｆ ｆｒａｍｅ”）は、フレーム開始を示す信号であり、“ＥＯＦ”（“ｅｎｄ ｏｆ ｆｒａｍｅ”）は、フレーム終了を示す信号である。また、“ＳＯＦ”は、“００”、“０１”、“１０”、“１１”の各データを示す搬送波の前に送信される信号であり、“ＥＯＦ”は各データを示す搬送波の後に送信される信号である。

上記のようなパルス位置変調方式により、フラグ信号やコマンド等のデータは符号化され、符号化された搬送波は、リーダライタから、半導体装置に送信される。半導体装置は、リーダライタから受信した搬送波中の変調を復調し、パルス位置を読み取ることにより、データを取得する。

そこで、半導体装置の一般的なデータの取得方法について、図８（Ｂ）を用いて説明する。ここで、半導体装置が取得するデータは、搬送波に１００％の変調をかけたものであり、“ＳＯＦ”を開始信号とし、“００”、“０１”、“１０”、“１１”のデータとする。

なお、半導体装置は、データ取得の際に、クロック信号を用いる。ここでは、クロック信号は、搬送波の１００％変調と同期した信号であり、クロック信号の半周期は、搬送波の１００％変調のパルス幅とおなじ周期とする。
また、半導体装置は、クロック信号を用いてカウント１とカウント２の２ビットをカウントするカウンタを有する。カウンタは、“ＳＯＦ”の最初の１００％変調があるときを“００”として、“００”から“１１”までを繰り返しカウントする。各搬送波の１００％変調のタイミングは、カウンタの値と一致している。従って、半導体装置は、搬送波の１００％変調のタイミングにカウンタの値を用いることにより、搬送波中の変調を復調し、パルス位置を読み取ってデータを取得する。

“００”のデータを示す搬送波は、カウンタが“００”をカウントしたときに１００％変調がかけられており、“０１”のデータを示す搬送波は、カウンタが“０１”をカウントしたときに１００％変調がかけられている（図８（Ｂ）参照）。また、“１０”のデータを示す搬送波は、カウンタが“１０”をカウントしたときに１００％変調がかけられており、“１１”のデータを示す搬送波は、カウンタが“１１”をカウントしたときに１００％変調がかけられている。
そして、半導体装置は、各搬送波の１００％変調のタイミングにカウンタの値を用いることにより、“００”、“０１”、“１０”、“１１”のデータを取得することができる。

上記のように、半導体装置は、クロック信号とカウンタを用いて、搬送波中の変調を復調し、パルス位置を読み取ってデータを取得する。しかし、半導体装置がアンテナから受信できる信号は、搬送波と、搬送波を復調して得られる復調信号のみである。従って、パルス位置を検出するためのクロック信号は、半導体装置の内部で生成する必要がある。

そこで、半導体装置の内部でクロック信号を生成するために、半導体装置の内部にＰＬＬ回路（Ｐｈａｓｅ Ｌｏｃｋｅｄ Ｌｏｏｐ）を設ける手法がある。ＰＬＬ回路とは、入力信号と出力信号との位相差を検出し、出力信号の元となる電圧制御発振器（ＶＣＯ）を制御することにより、入力信号と正確に同期した周波数の出力信号を得ることができる回路である。半導体装置の内部にＰＬＬ回路を設けることにより、搬送波もしくは復調信号に同期した波形を得ることで内部の動作に利用できるクロック信号を生成することができる。

半導体装置は、クロック信号とカウンタを用いて、搬送波からデータを取得するが、１００％変調を含む搬送波からクロック信号を生成すると、そのパルス幅が一定ではなく、一部の箇所でパルス幅が間延びしたものとなることがある。
パルス幅が一定ではないクロック信号が生成される様子をシミュレーションした結果について、図９、１０を用いて説明する。図９は、搬送波から１／２分周を繰り返し、クロック信号を生成する様子を示す。図９、１０中、「波形整形」は搬送波を波形整形した信号の波形を示し、「分周１」〜「分周７」は、搬送波に１／２分周を繰り返した信号の波形を示す。図１０は、図９の破線部分４００の拡大図である。

搬送波が１００％変調された期間（例えば期間４０１）では、搬送波の振幅がなくなるため、１／２分周した各信号も振幅の変化がない（図９、１０参照）。同様に、クロック信号も、搬送波が１００％変調された期間（例えば期間４０２）での振幅の変化がない。従って、クロック信号のパルス幅は一定ではなく、一部の箇所でそのパルス幅が間延びした波形となっている。このように、パルス幅が一定ではないクロック信号を用いると、搬送波の１００％変調の位置を正確に読み出すことができず、搬送波からデータを正確に取得することができなくなってしまう。

上記の実情を鑑み、本発明は、搬送波からパルス幅が一定なクロック信号を生成する半導体装置を提供することを課題とする。また、パルス幅が一定なクロック信号を用いて、搬送波からデータを正確に取得することができる半導体装置を提供することを課題とする。

また、ＰＬＬ回路は、一般に回路が複雑で規模が大きく、消費電力が大きくなるため、電力供給に限りのある半導体装置内に内蔵するのには不向きである。
上記の実情を鑑み、本発明は、ＰＬＬ回路と比較して、回路構成が簡単であり、その規模が小さく、さらに消費電力が小さい半導体装置を提供することを課題とする。

本発明は、１００％変調を含む搬送波を分周した信号をそのままクロック信号として用いず、１００％変調を含む搬送波を分周した信号と復調信号とを用いてクロック信号を生成する補正回路を有する。上記の補正回路を有する本発明は、パルス幅が一定なクロック信号を生成することができる。

本発明の半導体装置は、１００％変調を含む搬送波を分周する分周回路と、搬送波から復調した復調信号を用いて複数の復調信号を生成する復調信号分離回路と、分周回路の出力信号と復調信号分離回路から供給される複数の復調信号を用いてクロック信号を生成する補正回路とを有することを特徴とする。

本発明の半導体装置は、１００％変調を含む搬送波を分周する分周回路と、搬送波を用いて復調信号を生成する復調回路と、復調信号を用いて複数の復調信号を生成する復調信号分離回路と、分周回路の出力信号と復調信号分離回路から供給される複数の復調信号を用いてクロック信号を生成する補正回路を有することを特徴とする。

本発明の半導体装置は、１００％変調を含む搬送波を分周する分周回路と、搬送波を用いて第１の復調信号を生成する復調回路と、第１の復調信号を用いて、第１の復調信号を増幅した第２の復調信号と、第１の復調信号の最初のパルスのみに分離した第３の復調信号と、第１の復調信号の最初のパルス以外に分離した第４の復調信号を生成する復調信号分離回路と、分周回路の出力信号と第３の復調信号と第４の復調信号とを用いてクロック信号を生成する補正回路を有することを特徴とする。

本発明の半導体装置は、１００％変調を含む搬送波を分周する分周回路と、搬送波を用いて第１の復調信号を生成する復調回路と、第１の復調信号を用いて、第１の復調信号を増幅した第２の復調信号と、第１の復調信号の最初のパルスのみに分離した第３の復調信号と、第１の復調信号の最初のパルス以外に分離した第４の復調信号を生成する復調信号分離回路と、第３の復調信号と第４の復調信号を用いて、第４の復調信号を遅延させた第５の復調信号を生成する復調信号生成回路と、分周回路の出力信号と第５の復調信号を用いてクロック信号を生成する補正回路を有することを特徴とする。

上記構成を有する本発明の半導体装置において、復調信号生成回路にＤ型フリップフロップを用いることを特徴とする。また、分周回路に複数のＤ型フリップフロップを用いることを特徴とする。また、分周回路に複数のＤ型フリップフロップを用いており、最終段のＤ型フリップフロップは、非同期ネガティブリセット付きＤ型フリップフロップであることを特徴とする。また、補正回路にＥＸＮＯＲ回路を用いることを特徴とする。また、搬送波を受信するアンテナ及び共振用容量素子とを有することを特徴とする。

なお、１００％変調とは、変調度が１００％の状態を表す。変調度は変調が無いときと有るときの振幅の平均値に対する、振幅の変化の割合を表す。変調度が１００％の時、変調度は変調が無いときと有るときの振幅の平均値と振幅の変化の値が同じになる。つまり、変調が有る時、振幅をゼロとした状態が変調度１００％にあたる。

本発明の半導体装置は、１００％変調を含む搬送波から復調信号１を生成する復調回路１０４と、復調信号１を分離して復調信号２と復調信号３と復調信号４を生成する復調信号分離回路１０５と、１００％変調を含む搬送波を分周する分周回路１０６と、分周回路１０６の出力信号と復調信号分離回路１０５の出力信号を用いてクロック信号を生成する補正回路２３０と、アンテナ１００と、共振用容量素子１０１とを有する（図１参照）。

本発明の半導体装置は、分周回路により搬送波を分周した信号と、復調信号分離回路により出力される復調信号とを用いてクロック信号を生成するため、パルス幅が一定のクロック信号を生成することができる。また、パルス幅が一定のクロック信号を用いることで、搬送波からデータを正確に取得することができる。
さらに、本発明の半導体装置は、ＰＬＬ回路を用いた場合と比較すると、回路構成が簡単で回路規模が小さいため、消費電力を小さくすることができる。

本発明の実施の形態について、図面を用いて詳細に説明する。但し、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する本発明の構成において、同じものを指す符号は異なる図面間で共通して用いる。

（実施の形態１）
半導体装置の構成とその動作について図２、３を参照して説明する。半導体装置は、アンテナ１００と、共振用容量素子１０１と、容量素子１０２、１０３と、復調回路１０４と、復調信号分離回路１０５と、分周回路１０６と、復調信号生成回路２２９と、補正回路２３０と、バッファ回路２２０と、インバータ２３１とを有する（図２参照）。

アンテナ１００と共振用容量素子１０１は、リーダライタから送信される搬送波を受信する。受信した搬送波は、容量素子１０２、１０３、バッファ回路２２０を介して、復調回路１０４と分周回路１０６に入力される。搬送波はパルス幅が狭い波形を示す（図３（Ａ）（Ｂ）の「搬送波」の波形参照）。図３（Ｂ）は図３（Ａ）の破線部分４０５の拡大図である。

復調回路１０４は、１００％変調を含む搬送波から復調信号１を生成する。復調回路１０４は、容量素子２４０と、抵抗素子２４１と、抵抗素子２４２と、容量素子２４３とを有する。復調信号１は、複数のパルスを含み、ここでは、復調信号１は、４つのパルスを含む（図３（Ａ）の「復調信号１」の波形参照）。

復調信号分離回路１０５は、復調信号１から、復調信号２と復調信号３と復調信号４を生成する。バッファ回路２０１と、リセット回路２０２と、Ｄ型フリップフロップ２０４、２０６と、ＡＮＤ回路２０５と、インバータ２０７と、ＮＡＮＤ回路２０８、２０９と、バッファ回路２１０〜２１２とを有する。バッファ回路２０１、２１０〜２１２は、信号を増幅するために設けられており、ここでは、インバータを２段構成したものを用いる。リセット回路２０２は、抵抗素子２４５と、容量素子２４６を有する。
Ｄ型フリップフロップ２０４、２０６は、非同期ネガティブセット付きＤ型フリップフロップであり、２段構成からなる２ビットのカウンタを構成する。１段目のＤ型フリップフロップ２０４の出力端子ＱＢは、２段目のＤ型フリップフロップ２０６のＣＬＫ端子に接続されている。２段目のＤ型フリップフロップ２０６の出力端子ＱＢは、２段目のＤ型フリップフロップ２０６の入力端子Ｄに接続されている。１段目のＤ型フリップフロップ２０４の出力端子ＱＢと、２段目のＤ型フリップフロップ２０６の出力端子Ｑは、ＡＮＤ回路２０５の入力端子に接続されている。ＡＮＤ回路２０５の出力端子は、１段目のＤ型フリップフロップ２０４の入力端子Ｄに接続されている。

バッファ回路２０１は、復調回路１０４から出力された復調信号１を整形し、整形した復調信号１を、１段目のＤ型フリップフロップ２０４のＣＬＫ端子と、インバータ２０７と、バッファ回路２１０に出力する。バッファ回路２０１の出力信号は、バッファ回路２１０により増幅され、復調信号２として分周回路１０６に出力される。復調信号２は、復調信号１を増幅したものであり、ここでは、復調信号２は４つのパルスを含む（図３（Ａ）の「復調信号２」の波形参照）。

ＮＡＮＤ回路２０８の２つの入力端子のうち、一方の入力端子は１段目のＤ型フリップフロップ２０４の出力端子Ｑに接続されており、他方の入力端子はインバータ２０７に接続されている。ＮＡＮＤ回路２０８の出力信号は、バッファ回路２１２により増幅され、復調信号３として分周回路１０６に出力される。復調信号３は、復調信号１の最初のパルスのみに分離した信号であり、１つのパルスを含む（図３（Ａ）の「復調信号３」の波形参照）。

ＮＡＮＤ回路２０９の２つの入力端子のうち、一方の入力端子は１段目のＤ型フリップフロップ２０４の出力端子ＱＢに接続され、他方の入力端子はインバータ２０７に接続される。ＮＡＮＤ回路２０９の出力信号は、バッファ回路２１１により増幅され、復調信号４として分周回路１０６に出力される。復調信号４は、復調信号１の最初のパルス以外を分離した信号であり、３つのパルスを含む（図３（Ａ）の「復調信号４」の波形参照）。

バッファ回路２２０は、容量素子１０３を介して入力される搬送波を波形整形するために設けられており、ここでは、インバータを２段構成したものを用いている。

分周回路１０６は、１００％変調を含む搬送波を分周する。分周回路１０６の分周倍率は、クロック信号の半周期と、搬送波の１００％変調のパルス幅とが同じになるような分周倍率に設定される。そのため、分周回路１０６は、クロック信号の半周期と、搬送波の１００％変調のパルス幅とが同じになるようなｎ段のフリップフロップ（分周器とも呼ぶ）を有する。ｎ段のフリップフロップの各々は、入力端子に入力される信号の周波数に対して１／２倍の周波数に分周して出力する。
通信方式のＩＳＯ／ＩＥＣ１５６９３では、搬送波１３．５６ＭＨｚでパルス位置変調に用いる変調幅は約９．４４ｕｓと規定されている。１３．５６ＭＨｚの半周期は、およそ７３．７４ｎｓである。パルス位置変調に用いる変調幅は、１３．５６ＭＨｚの半周期の２５６倍にあたる。従って、フリップフロップを８段縦続接続することでパルス位置変調に用いる変調幅と同じ幅の半パルスを得ることができる。そこで、以下には、分周回路１０６は、８段構成のフリップフロップ２２１〜２２８を有する場合について説明する。

８段構成のフリップフロップ２２１〜２２８のうち、１段目のフリップフロップ２２１から７段目のフリップフロップ２２７には非同期ネガティブセット付きＤ型フリップフロップを用いており、最終段の８段目のフリップフロップ２２８には非同期ネガティブリセット付きＤ型フリップフロップを用いている。１００％変調を含む搬送波は、上記の８段のフリップフロップ２２１〜２２８により分周され、その出力信号は補正回路２３０に供給される。

１段目から７段目までのフリップフロップ２２１〜２２７に用いる非同期ネガティブセット付きＤ型フリップフロップは、ＣＬＫ端子と、入力端子Ｄと、入力端子Ｓと、出力端子Ｑと、出力端子ＱＢとを有する。出力端子ＱＢは、出力端子Ｑを反転論理した信号を出力する。
非同期ネガティブセット付きＤ型フリップフロップは、ＣＬＫ端子に入力する信号の立ち上がり（または立ち下がり）ごとに、入力端子Ｄの信号の状態を出力状態に移す機能を有する。また、入力端子Ｓに入力されるセット信号がＬｏｗの時に、ＣＬＫ端子に入力する信号の立ち上がり（または立ち下がり）に関係なく、出力端子Ｑから出力する信号をＨｉｇｈ（セット）にする機能を有する。
フリップフロップ２２１〜２２７は、セット機能の信号に復調信号２を用いている。そのため、フリップフロップ２２１〜２２７の各々の入力端子Ｓには、復調信号２が入力される。フリップフロップ２２１〜２２７は、復調信号２のＬｏｗの時にセットし、復調信号２がＨｉｇｈのときにセットが解除される。セットが解除されると、分周が始まり、１００％変調のタイミングに同期した信号を得ることができる。

最終段の８段目のフリップフロップ２２８に用いる非同期ネガティブリセット付きＤ型フリップフロップは、ＣＬＫ端子と、入力端子Ｄと、入力端子Ｒと、出力端子Ｑと、出力端子ＱＢとを有する。
非同期ネガティブリセット付きＤ型フリップフロップは、ＣＬＫ端子に入力する信号の立ち上がり（または立ち下がり）に同期しない非同期のリセット機能を有する。非同期ネガティブリセット付きＤ型フリップフロップは、入力端子Ｒに入力されるリセット信号がＬｏｗの時に、ＣＬＫ端子に入力する信号の立ち上がり（または立ち下がり）に関係なく、出力端子Ｑから出力する信号をＬｏｗ（リセット）にする機能を有する。
フリップフロップ２２８は、リセット機能の信号に復調信号４を用いている。そのため、フリップフロップ２２８の入力端子Ｒには復調信号４が入力される。フリップフロップ２２８は、復調信号４のＬｏｗのときにリセットし、復調信号４がＨｉｇｈになってリセットが解除される。リセットが解除されると、分周が始まり、１００％変調の最初のパルスのタイミングに同期した信号を得ることができる。

１段目のフリップフロップ２２１から７段目のフリップフロップ２２７の各々は、前段のフリップフロップの出力端子ＱＢが、次段のフリップフロップのＣＬＫ端子に接続されており、ＣＬＫ端子に入力されるＣＬＫ信号の立ち上がりのタイミングと同時に、出力端子Ｑ及び出力端子ＱＢから出力する信号が反転する。
８段目のフリップフロップ２２８のＣＬＫ端子は、７段目のフリップフロップ２２７の出力端子ＱＢに接続されている。また、８段目のフリップフロップ２２８の出力端子ＱＢと入力端子Ｄの間には、補正回路２３０が設けられている。

復調信号生成回路２２９は、Ｄ型フリップフロップ２３３を有する。Ｄ型フリップフロップ２３３は、ここでは非同期ネガティブセットリセット付きＤ型フリップフロップであり、ＣＬＫ端子と、入力端子Ｄと、入力端子Ｓと、出力端子Ｑと、出力端子ＱＢとを有する。
Ｄ型フリップフロップ２３３のＣＬＫ端子は、フリップフロップ２２１の出力端子Ｑに接続されている。Ｄ型フリップフロップ２３３の入力端子Ｄには配線１１３を介して復調信号３が入力され、入力端子Ｓには配線１１２を介して復調信号２が入力される。Ｄ型フリップフロップ２３３の出力端子Ｑから出力される信号は、復調信号５として、補正回路２３０に出力される。
Ｄ型フリップフロップ２３３は、復調信号４を遅延させた復調信号５を生成するために設けられており、１段目のフリップフロップ２２１の周期分だけ遅延させた復調信号５を出力する（図３（Ａ）の「復調信号５」の波形参照）。これは半導体装置を正常に動作させるためであり、復調信号４を搬送波の周期の倍の時間分遅延させた復調信号５を活用することで、８段目のフリップフロップ２２８の出力端子ＱＢの出力信号が反転してから、復調信号４が立ち上がるようにして、回路動作を安定させる。なお、この復調信号生成回路２２９は、必要がなければ、設けなくてもよい。

補正回路２３０は、入力端子ｉｎと、入力端子ｃｏｎｔと、出力端子ｏｕｔを有する。補正回路２３０は、ＥＸＮＯＲ回路と同じ論理で動作し、２つの入力端子に入力される信号が異なるとＨｉｇｈの信号を出力し、２つの入力端子に入力される信号が同じだとＬｏｗの信号を出力する。
補正回路２３０の入力端子ｉｎは、８段目のフリップフロップ２２８の出力端子ＱＢに接続されている。補正回路２３０の入力端子ｃｏｎｔは、配線２３２に接続されており、復調信号５が入力される。補正回路２３０の出力端子ｏｕｔは、８段目のフリップフロップ２２８の入力端子Ｄに接続されている。

補正回路２３０は、Ｄ型フリップフロップ２３３から供給される復調信号５と、フリップフロップ２２８の出力端子ＱＢから出力される出力信号とを用いて、クロック信号を生成する。搬送波の１００％変調時には、最終段のフリップフロップ２２８の出力端子ＱＢからの出力信号は変化せず、パルス幅が間延びした波形となってしまうが（図３（Ａ）の「８段目ＱＢ」の波形参照）、補正回路２３０は、復調信号４がＬｏｗのときにフリップフロップ２２８の出力信号を反転して出力する。そして、補正回路２３０の出力端子ｏｕｔから出力する信号を、インバータ２３１により反転させて、その反転させた信号をクロック信号とする。上記構成により、パルス幅が一定のクロック信号を得ることができる（図３（Ａ）の「クロック信号」の波形参照）。

上記の通り、本発明の半導体装置は、分周回路により搬送波を分周した信号と、復調信号分離回路により出力される復調信号とを用いてクロック信号を生成するため、パルス幅が一定のクロック信号を生成することができる。また、パルス幅が一定のクロック信号を用いることで、搬送波からデータを正確に取得することができる。さらに、本発明の半導体装置は、ＰＬＬ回路を用いた場合と比較すると、回路構成が簡単で回路規模が小さいため、消費電力を小さくすることができる。
（実施の形態２）
本実施の形態では、分周回路１０６が含む補正回路２３０の具体的な構成例について図４を参照して説明する。

補正回路２３０は、入力端子ｉｎと、入力端子ｃｏｎｔと、出力端子ｏｕｔとを有する（図４（Ａ）参照）。また、補正回路２３０は、インバータ３００、３０１とＮＡＮＤ回路３０２〜３０４とを有する。ＮＡＮＤ回路３０２は、入力端子ｉｎから入力される信号と、入力端子ｃｏｎｔから入力される信号のＮＡＮＤ論理を出力する。ＮＡＮＤ回路３０３は、入力端子ｉｎから入力される信号をインバータ３００で論理を反転した信号と、入力端子ｃｏｎｔから入力する信号をインバータ３０１で論理を反転した信号のＮＡＮＤ論理を出力する。ＮＡＮＤ回路３０４は、ＮＡＮＤ回路３０２の出力とＮＡＮＤ回路３０３の出力のＮＡＮＤ論理を出力する。出力端子ｏｕｔからはＮＡＮＤ回路３０４の出力信号を出力する。

補正回路２３０は、制御信号（図面ではｏｕｔと表記）がＨｉｇｈレベルの時は、入力信号（図面ではｉｎと表記）と同じ信号を出力端子から出力し、制御信号ｃｏｎｔがＬｏｗレベルの時は、入力信号ｉｎを反転した信号を出力端子から出力する（図４（Ｂ）参照）。

従って、補正回路２３０の論理はＥＸＮＯＲ回路の論理と同じである。つまり、ＥＸＮＯＲ回路の片方の入力端子を入力信号が入力される端子とし、もう一方の入力端子を制御信号が入力される端子とすれば、同じ論理による出力が得られる。
従って、補正回路２３０として、ＥＸＮＯＲ回路を用いればよい。なお、補正回路２３０として用いるＥＸＮＯＲ回路は、上記のようなインバータ３００、３０１とＮＡＮＤ回路３０２〜３０４からなる構成に制約されない。補正回路２３０には、ＥＸＮＯＲ回路と同じ論理で動作する様々な構成が適用される。

本発明の半導体装置によるクロック信号の生成をシミュレーションした結果について図５、６を参照して説明する。図５、６は各信号の波形を示したものである。図６は図５の破線部分１５０を拡大図である。

図５において、「搬送波」はリーダライタから送信された搬送波の波形であり、「復調信号１」は搬送波を復調した信号の波形である。「８段目ＣＬＫ」は、搬送波をフリップフロップ２２１〜２２７により分周した信号であり、８段目のフリップフロップ２２８のＣＬＫ端子に入力される信号の波形である。「８段目ＱＢ」は、８段目のフリップフロップ２２８の出力端子ＱＢから出力される信号の波形である。「復調信号４」は復調信号１の最初のパルス以外に分離した信号である。「クロック信号」は、分周回路から出力されるクロック信号の波形である。

搬送波の１００％変調時（例えば期間１５１）には、８段目のフリップフロップ２２８の出力端子ＱＢから出力する信号（図中「８段目ＱＢ」で示す）は、論理が変化せずパルス幅が間延びした波形（例えば期間１５２における波形）となっている。
しかし、本発明では、クロック信号の生成に復調信号４を用いることを特徴とし、復調信号４がＬｏｗの時に、８段目のフリップフロップ２２８の出力端子ＱＢから出力する信号を反転させる。そして、復調信号４がＬｏｗの時に反転した８段目のフリップフロップ２２８の出力端子ＱＢから出力する信号の全体を反転させたものをクロック信号とする。
このように、８段目のフリップフロップ２２８の出力端子ＱＢから出力する信号（図中「８段目ＱＢ」で示す）を、復調信号４のタイミングで補正することで、搬送波に１００％変調があるときでも、１００％変調の無い時と同じようなパルス幅のクロック信号を得ることができる。

本発明の半導体装置の構成について説明する。本発明の半導体装置１１９は、アンテナ１００と、共振用容量素子１０１と、復調回路１０４と、復調信号分離回路１０５と、分周回路１０６と、補正回路２３０と、制御回路１１６と、変調回路１１７と、記憶回路１１８とを有する。制御回路１１６は、他の回路を制御する機能を有し、中央処理ユニット（ＣＰＵ、Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）に相当する。変調回路１１７は、データを変調する機能を有する。記憶回路１１８は、データを記憶する機能を有する。アンテナ１００と、共振用容量素子１０１と、復調回路１０４と、復調信号分離回路１０５と、分周回路１０６とを含む回路１２０は、パルス幅が一定なクロック信号を生成するクロック信号生成回路である。半導体装置１１９は、アンテナ１００を介して、リーダライタと無線交信する。

半導体装置１１９は、その構成に依存するが、非接触で無線通信を行う点、データの書き込みが可能である点、様々な形状に加工可能である点、選択する周波数によっては、指向性が広く、認識範囲が広い点等の様々な利点を有する。
半導体装置１１９は、人や物の個々の情報を識別可能なＩＣタグ、目標物への貼り付けを可能としたラベル、イベントやアミューズメント向けのリストバンド等に適用することができる。また、半導体装置１１９は、樹脂材料により成型加工してもよいし、物品に直接固定してもよい。さらに、半導体装置１１９は、入退室管理システムや精算システムといった、システムの運用に活用することができる。

次に、半導体装置１１９を実際に使用するときの一形態について説明する。表示部３２１を含む携帯端末の側面には、リーダライタ３２０が設けられ、物品３２２の側面には半導体装置１１９が設けられる（図１２（Ａ）参照）。物品３２２が含む半導体装置１１９にリーダライタ３２０をかざすと、表示部３２１に物品３２２の原材料や原産地、生産工程ごとの検査結果や流通過程の履歴、商品の説明等の商品に関する情報が表示される。また、物品３２６をベルトコンベアにより搬送する際に、リーダライタ３２４と半導体装置１１９とを用いて、物品３２６の検品を行うことができる（図１１（Ｂ）参照）。このように、システムに本発明の半導体装置１１９を活用することで、情報の取得を簡単に行うことができ、高機能化と高付加価値化を実現したシステムを提供することができる。本実施例は、上記の実施の形態と自由に組み合わせて行うことができる。

本発明の半導体装置１１９の用途について、以下に簡単に説明する。半導体装置１１９は、例えば、紙幣、硬貨、有価証券、無記名債券類、証書類（運転免許証や住民票等、図１３（Ａ）参照）、包装用容器類（包装紙やボトル等、図１３（Ｂ）参照）、ＤＶＤソフトやＣＤやビデオテープ等の記録媒体（図１１３（Ｃ）参照）、車やバイクや自転車等の乗物類（図１３（Ｄ）参照）、鞄や眼鏡等の身の回り品（図１３（Ｅ）参照）、食品類、衣類、生活用品類、電子機器等に設けて使用することができる。電子機器とは、液晶表示装置、ＥＬ表示装置、テレビジョン装置（単にテレビまたはテレビ受像器とも呼ぶ）および携帯電話機等を指す。

半導体装置１１９は、物品の表面に貼り付けたり、物品に埋め込んだりして物品に固定することができる。例えば、本なら紙に埋め込んだり、有機樹脂からなるパッケージなら当該有機樹脂に埋め込んだりするとよい。紙幣、硬貨、有価証券類、無記名債券類、証書類等に半導体装置１１９を設けることにより、偽造を防止することができる。また、包装用容器類、記録媒体、身の回り品、食品類、衣類、生活用品類、電子機器等に半導体装置１１９を設けることにより、検品システムやレンタル店のシステムなどの効率化を図ることができる。また乗物類に半導体装置１１９を設けることにより、偽造や盗難を防止することができる。また、動物等の生き物に埋め込むことによって、個々の生き物の識別を容易に行うことができる。例えば、家畜等の生き物に無線タグを埋め込むことによって、生まれた年や性別または種類等を容易に識別することが可能となる。

以上のように、本発明の半導体装置１１９は物品（生き物を含む）であればどのようなものにでも設けて使用することができる。本実施例は、上記実施の形態と自由に組み合わせて行うことができる。

本発明の半導体装置を示す図。 本発明の半導体装置を示す図。 タイミングチャートを示す図。 補正回路を示す図。 シミュレーション結果を示す図。 シミュレーション結果を示す図。 １００％変調を含む搬送波の波形と１０％変調を含む搬送波の波形を示す図。 パルス位置変調方式データの取得方法について説明する図 シミュレーション結果を示す図。 シミュレーション結果を示す図。 半導体装置の通信手順について説明する図。 半導体装置の用途について説明する図。 半導体装置の用途について説明する図。

符号の説明

１００ アンテナ
１０１ 共振用容量素子
１０２、１０３ 容量素子
１０４ 復調回路
１０５ 復調信号分離回路
１０６ 分周回路
１１０〜１１４ 配線
１１６ 制御回路
１１７ 変調回路
１１８ 記憶回路
１１９ 半導体装置
１２０ 回路
１２１ リーダライタ
１５０ 破線部分
１５１、１５２ 期間
２０１ バッファ回路
２０２ リセット回路
２０４ Ｄ型フリップフロップ
２０５ ＡＮＤ回路
２０６ Ｄ型フリップフロップ
２０７ インバータ
２０８、２０９ ＮＡＮＤ回路
２１０〜２１２、２２０ バッファ回路
２２１〜２２８ フリップフロップ
２２９ 復調信号生成回路
２３０ 補正回路
２３１ インバータ
２３２ 配線
２３３ Ｄ型フリップフロップ
２４０、２４３、２４６ 容量素子
２４１、２４２、２４５ 抵抗素子
３００、３０１ インバータ
３０２〜３０４ ＮＡＮＤ回路
４００、４０５ 破線部分
４０１、４０２ 期間

Claims (9)

1. １００％変調を含む搬送波を分周する分周回路と、
   前記搬送波から復調した復調信号を用いて複数の復調信号を生成する復調信号分離回路と、
   前記分周回路の出力信号と前記復調信号分離回路から供給される複数の復調信号を用いてクロック信号を生成する補正回路とを有することを特徴とする半導体装置。
2. １００％変調を含む搬送波を分周する分周回路と、
   前記搬送波を用いて復調信号を生成する復調回路と、
   前記復調信号を用いて複数の復調信号を生成する復調信号分離回路と、
   前記分周回路の出力信号と前記復調信号分離回路から供給される複数の復調信号を用いてクロック信号を生成する補正回路を有することを特徴とする半導体装置。
3. １００％変調を含む搬送波を分周する分周回路と、
   前記搬送波を用いて第１の復調信号を生成する復調回路と、
   前記第１の復調信号を用いて、前記第１の復調信号を増幅した第２の復調信号と、前記第１の復調信号の最初のパルスのみに分離した第３の復調信号と、前記第１の復調信号の最初のパルス以外に分離した第４の復調信号を生成する復調信号分離回路と、
   前記分周回路の出力信号と前記第３の復調信号と前記第４の復調信号とを用いてクロック信号を生成する補正回路を有することを特徴とする半導体装置。
4. １００％変調を含む搬送波を分周する分周回路と、
   前記搬送波を用いて第１の復調信号を生成する復調回路と、
   前記第１の復調信号を用いて、前記第１の復調信号を増幅した第２の復調信号と、前記第１の復調信号の最初のパルスのみに分離した第３の復調信号と、前記第１の復調信号の最初のパルス以外に分離した第４の復調信号を生成する復調信号分離回路と、
   前記第３の復調信号と前記第４の復調信号を用いて、前記第４の復調信号を遅延させた第５の復調信号を生成する復調信号生成回路と、
   前記分周回路の出力信号と前記第５の復調信号を用いてクロック信号を生成する補正回路を有することを特徴とする半導体装置。
5. 請求項４において、
   前記復調信号生成回路にＤ型フリップフロップを用いることを特徴とする半導体装置。
6. 請求項１乃至請求項４のいずれか一項において、
   前記分周回路に複数のＤ型フリップフロップを用いることを特徴とする半導体装置。
7. 請求項１乃至請求項４のいずれか一項において、
   前記分周回路に複数のＤ型フリップフロップを用いており、
   最終段のＤ型フリップフロップは、非同期ネガティブリセット付きＤ型フリップフロップであることを特徴とする半導体装置。
8. 請求項１乃至請求項４のいずれか一項において、
   前記補正回路にＥＸＮＯＲ回路を用いることを特徴とする半導体装置。
9. 請求項１乃至請求項４のいずれか一項において、
   前記搬送波を受信するアンテナ及び共振用容量素子とを有することを特徴とする半導体装置。

Images