JP2006108712A - 基板処理方法及び基板処理装置。 - Google Patents

基板処理方法及び基板処理装置。 Download PDF

Info

Publication number
JP2006108712A
JP2006108712A JP2005351318A JP2005351318A JP2006108712A JP 2006108712 A JP2006108712 A JP 2006108712A JP 2005351318 A JP2005351318 A JP 2005351318A JP 2005351318 A JP2005351318 A JP 2005351318A JP 2006108712 A JP2006108712 A JP 2006108712A
Authority
JP
Japan
Prior art keywords
wafer
film
substrate
reaction tube
same
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005351318A
Other languages
English (en)
Inventor
Satoshi Takano
高野  智
Masanori Sakai
正憲 境
Satoru Tagami
悟 田上
Tomoji Watanabe
智司 渡辺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Kokusai Electric Inc
Original Assignee
Hitachi Kokusai Electric Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Kokusai Electric Inc filed Critical Hitachi Kokusai Electric Inc
Priority to JP2005351318A priority Critical patent/JP2006108712A/ja
Publication of JP2006108712A publication Critical patent/JP2006108712A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Chemical Vapour Deposition (AREA)

Abstract

【課題】本発明は、複数のウエハをほぼ水平かつ平行に保持して成膜処理する際に、壁の材質とその表面粗さによって成膜速度が変化する場合でもウエハ間、製造過程で生ずる素子不良の抑制を可能にすることにある。
【解決手段】複数の基板をほぼ水平かつ平行に保持すると共に、各々の基板の上部に互いに同一の材質からなり、ほぼ同一な表面粗さを有する平らな壁面を基板と平行で下向きに配置して成膜することにより、均一性を向上させる。

Description

本発明は半導体製造方法に関わり、特に半導体基板表面に各種の膜を形成する気相成長,Epi成長,不純物ドーピングなどの処理方法に関わる。
以下、従来技術を図を用いて説明する。図6は本発明者らが開発したCVD装置の反応室を上方から見た平面断面図、図7は同じ反応室を側方から見た断面図、図8は図7の中央部を拡大した図である。
この反応室は、軸線をほぼ水平にして配置され両端が開放された扁平な反応管2と、該反応管2の内の中央部にほぼ水平に上下二段に配置された矩形の支持板8a,8bと、該反応管2の上下に反応管2を挟んで対向して配置された平板状のヒータ1と、前記反応管2の両端に結合されたフランジ9a,9bと、該フランジ9a,9bの肉厚内に前記反応管2の軸線と垂直方向にかつ中心から上方に向かって形成されたガス供給口4a,4bと、同じくフランジ9a,9bの中心から下方に向かって形成された排気口5a,5bと、前記ヒータ1の外側に設けられた断熱材7と、前記フランジ9a,9bの外側に結合され該フランジ9a,9bの中心開口に当面するゲートバルブ10a,10bとを含んで構成されている。
反応管2内に設けた支持板台21には支持板保持ピン22が支持板8a,8bの四隅の位置に設けられており、支持板8a,8bはこの支持板保持ピン22によって所定の間隔を保つように保持されている。支持板8a,8bの中心にはウエハ3とほぼ同形状,同寸法の開口84を設けてあり、この開口84に沿って設けた支持ピン82a,82bの上に(ウエハ3の表面と支持板8の表面が同一平面に位置するように)ウエハ3を保持する。このように支持板8a,8bに各々一枚のウエハ3を載置し、二枚のウエハ3を同時に処理する。
ウエハ3は以下のような手順で処理する。最初に、ウエハ3を反応管2内部の所定の位置に搬送する。具体的には、ウエハ3を一方のゲートバルブ10aを開けてフォーク11に載せて反応管2の内部に挿入し、フォーク11から支持板8a,8bにウエハ3を移し換え(このため、支持板8a,8bはフォーク11の動作範囲を切り欠いてある。)、フォーク11を反応室2の外に取り出し、ゲートバルブ10aを閉じるという手順で行われる。
次に、所定時間ウエハ3を加熱し温度を安定させた後(ヒータ1は常に通電され高温状態を保っており、ウエハ3は搬送中もヒータ1で加熱される。)、ガス供給口4a,4bのいずれかからガスを供給しながら、且つ排気口5a,5bのいずれか(ガスが供給される側とウエハ3を挟んで反対側)から排気して、ウエハ3の表面に膜を堆積させたり、不純物をドーピングさせたりといった処理を行う。この際、ガスはウエハ3の表面にほぼ平行に流れるが、ウエハ3への成膜中にガスの流れを切替えることにより、常に片側からガスを流すよりも、さらに均一な処理が可能になる。図中の黒ならびに白い矢印は、このようなガスの切替えを模式的に示したものである。
本発明者らは、上記CVD装置を用いて種々の膜の成膜を試みた。その結果、上段,下段ウエハの成膜速度に違いが生ずる原因は大きく分けて二つあることを見出した。
第一の原因は、図8に示すように上下の支持板8a,8bならびにウエハ3a,3bの上面から対面する壁までの距離(以下、空間距離と言う。)が異なることである。一般にCVDでは、原料ガスが気相で反応し、生成された中間体が成膜に大きな寄与をするため、気相反応が起こる空間体積が大きければ成膜速度は速く、逆に空間体積が小さければ成膜速度は遅い。このため、図8に示した下段ウエハ3bの成膜速度は、中心で速く周辺で遅い凸状分布となる。本発明者らは、この原因に関する詳細な説明と、その解決手段として上段と下段の空間距離を同一にする方法を特開平9−162130 号公報で開示した。
これに続いてさらに検討を進めた結果、上記の改善を行っても十分な効果が得られない場合があることがわかった。図9に、このような場合の典型的な成膜速度分布を示す。横軸にウエハ中心からの距離を、縦軸に成膜速度(平均成膜速度で無次元化)をとり、各々ウエハ中心を通りガスの流れに平行な方向B−Fおよび直角な方向L−Rの分布をプロットしたグラフである。成膜の途中でガスの流れる方向を切替えており、L−R方向だけでなくB−F方向にも成膜速度はほぼ対称になっている。特開平9−162130 号公報に示した改良を加え、空間距離の違いは全ての位置で少なくとも1〜2%以下に抑えてある。そのような改善にも関わらず、上段に比べて下段ウエハ3bの成膜速度が早く、下段ウエハ3bも凸状の成膜速度分布になっている。
この結果から、上段と下段のウエハ3a,3bに対面する壁(上段ウエハ3a:反応管2上側内壁、下段ウエハ3b:上段ウエハ3a裏面)が異なっている点に着目してさらに検討を加えたところ、ウエハ3に対面する壁の材質とその表面粗さによってウエハ3への成膜速度が変化することが確認された。
すなわち、壁の材質とその表面粗さによってガス消費量が異なるため、その結果として気相中のガス濃度ひいてはウエハへの成膜速度が変化するというメカニズムである。特に壁の材質によって成膜速度が変化する膜では、この第二の原因による上段と下段のウエハ3a,3bの膜厚バラツキやウエハ3a,3b面内の膜厚バラツキが顕著に現れ、ウエハ3に対面する壁との間隔を上下で同一にするだけではバラツキを抑えることは困難であった。
本発明の目的は、このように壁の材質とその表面粗さによって成膜速度が変化する膜においても(材質によって成膜速度が変化する膜は通常選択成長性を有するなどと呼ばれる。)、上下段のウエハ間ならびにウエハ面内の成膜速度のバラツキを低減し、製造過程で生ずる素子不良の抑制が可能な処理方法を提供することにある。
上記の課題を解決するには、各々のウエハの上部に互いに同一の材質からなり、ほぼ同一な表面粗さを有する平らな壁面をウエハと平行で下向きに配置し、ウエハと前記壁面の間にガスを流しながらウエハを処理すれば良い。ウエハの上部に平らな壁面をウエハと平行で下向きに配置するという点では、本発明者らが特開平10−173023号公報に開示した仕切り板で反応管を上下に二分割する構造がある。ただし、これはウエハ搬送の際に発生した塵挨が下段のウエハに付着するのを防止するためのもので、各壁面を同一材質で構成する点、表面粗さをほぼ同一にする点について考慮していなかった。なお、ここで言う材質とは必ずしも壁そのものの材質を意味するものではない。壁面になんらかの膜をコーティングすることによって、実質的に同一材質、ほぼ同一の表面粗さと見なせるならば膜厚バラツキの低減に関して同様の効果が得られることは言うまでもない。また、壁面は同一の材質にすることが望ましいが、実質的に膜の堆積速度がほぼ同一であれば同様の効果が得られる。
本発明に示した処理方法を用いれば、壁の材質とその表面粗さによって成膜速度が変化する場合でもウエハ間ならびに各ウエハ面内の成膜速度のバラツキを低減し、製造過程で生ずる素子不良の抑制が可能になる。
以下、本発明の実施例を図を用いて説明する。図1は第一の実施例のCVD装置の反応室を側方から見た断面図である。また、図2は図1の中央部の拡大図である。なお、図6,図7で説明した従来技術と同一構造,同一作用を持つ部材についての説明は割愛する。
図1に示すように、反応管2は仕切り板61によって上下の空間62ならびに63の高さがほぼ同一になるように垂直方向に二分割されている。反応管2の上側内壁が上段ウエハ3aの上面に向かい合った位置に、仕切り板61の下面が下段ウエハ3bの上面と平行に向かい合った位置に配置されている。仕切り板61は各辺が少なくともウエハ3の直径より大きい矩形が望ましく、反応管2の内面側壁への溶接、あるいは支持板8a,8bと同様の方法で保持される。ただし、本発明の主旨は仕切り板61の形状,保持方法を特定することにあるのでないことは言うまでもない。
図2に示すように、上段支持板8aは仕切り板61の上に、下段の支持板8bは反応管2の下側内壁に、上段支持板8aと下段支持板8b上部の空間距離ha,hbがほぼ等しくなるように設置する。ウエハ3a,3bは支持板8a,8bの上にウエハ3a,3bの上面と支持板8a,8bの上面がほぼ同一平面内に位置するように保持する。仕切り板61の上下の空間62ならびに63の高さがほぼ同一であるので、供給したガスは両空間62,63にほぼ等分に分配される。
そして、上段ウエハ3aと反応管2の上側内壁の間、下段ウエハ3bと仕切り板61の下面の間を流れる間に反応して膜を堆積させた後、排気口5aあるいは5bから排気される。仕切り板61の材質は必ずしも反応管2と同一である必要はないが、同じ材質(例えば石英など)とすれば製作や取り扱いが容易であるし、さらに以下の(手順1)に説明するような利点がある。
それでは、成膜手順を説明する。ウエハ3a,3bを反応管2内に搬入,搬出する手順は従来技術のところで述べたとおりである。
(手順1)反応管2内に原料ガスを流し、反応管2の内壁,仕切り板61,支持板8の表面に所定の厚さの膜を堆積(コーティング)する。コーティング膜の厚さは通常10nm程度から数μm程度が良い。コーティングすることによって、反応管2の内壁,仕切り板61,支持板8の表面の材質ならびに粗さをほぼ同一にすることができる。
述のように反応管2と仕切り板61を同じ材質とした場合にはコーティングを行わなくても上段ウエハ3aと下段ウエハ3bに対面する壁の材質は同じであり、また、表面粗さも同一であるから、上段ウエハ3aと下段ウエハ3bの成膜速度を容易に同一とすることができる。
かし、反応管2,仕切り板61,支持板8への膜の堆積に伴って成膜速度が徐々に変化するという問題は残る。反応管2,仕切り板61,支持板8を石英製とした場合に、この傾向が比較的顕著に見られた膜種があるが、コーティングを施すことにより成膜速度の経時変化を抑え、安定した成膜が可能になる。また、コーティングの際には支持板8a,8bの上にダミーウエハ3′を載せて処理することが望ましい。
それによって、反応管2の中央部へのコーティング膜が部分的に厚くなることを防止できる。ダミーウエハ3′は、ウエハ3とほぼ同じ円板状で、シリコン,石英,SiCなどの耐熱性を有し、反応管2内を汚染しない材質を選べば良い。ただし、反応管2,仕切り板61,支持板8,ダミーウエハ3′を全て同一の材質にすれば、より均一な厚さのコーティングが可能になる。
(手順2)処理対象のウエハ3を反応管2の中に導入し、所定の条件で膜を堆積させる。通常この成膜工程は一回〜数十回あるいは数百回繰り返す。
(手順3)反応管2,仕切り板61,支持板8に堆積した膜が所定の厚さに達した時点で、堆積膜を除去する。膜の除去を行う累積膜厚は膜の剥がれが発生する臨界膜厚から決定するが、通常、数百nm〜数十μm程度である。膜の除去には、反応性ガスを用いる方法や酸溶液中で洗浄する方法を用いる。しかる後に、(手順1)に戻り、これを順次繰り返してウエハ3に成膜を行う。
以上明した装置構造と処理手順を用いれば、上段ウエハ3aと下段ウエハ3bの成膜速度を概略一致させることができるが、ウエハ3a,3b面内の成膜速度分布にはさらに改善の余地がある。上記(手順1)により支持板8a,8bには成膜前に膜が堆積しているのに対し、当然のことながらウエハ3a,3bには成膜前には膜は堆積してない。したがって、ウエハ3a,3bの周辺部と中央部で支持板8a,8bへの堆積によるガス消費量が異なり成膜速度が変化する。
図3本発明の第二の実施例を示すCVD装置の反応室を側方から見た断面中央部の拡大図であるが(第一の実施例の図2に対応)、上記の問題を解決する方法をこの図を用いて説明する。第一の実施例との相違点は、ウエハ3a,3bの上面が支持板8a,8bの上面より少し上に位置するようにウエハ3a,3bを支持板8a,8b上に保持する点である。
このうにすれば、ウエハ3a,3b周辺部での成膜速度低下を補うことができ、結果的に均一な成膜速度分布が得られる。また、図4,図5に示すように支持板8a,8bの上面を開口84の少し外側から開口84に向けて徐々に持ち上がるようなテーパ面83が形成さた支持板8a,8bを用いても良い。
以上ウエハ3a,3bに膜を堆積させる場合について説明したが、ウエハ表面に不純物を拡散する工程、あるいは、SiH4 やSiH2Cl2などの成膜ガスとPH3やB2H6などのドーピングガスを用いて成膜と同時に不純物ドーピングを行うCVD,Epiなどの工程においても、同様の処理方法を用いることにより均一な処理が可能になる。
本発明の第一の実施例を示す枚葉CVD装置の反応室を側方から見た断面図。 図1の中央部の拡大図。 本発明の第二の実施例のCVD装置の反応室を側方から見た断面中央部の拡大図。 本発明の第三の実施例のCVD装置の反応室を側方から見た断面中央部の拡大図。 本発明の第三の実施例のCVD装置の支持板を上方から見た図。 本発明者らが開発した従来のCVD装置の反応室を上方から見た平面断面図。 本発明者らが開発した従来のCVD装置の反応室を側方から見た平面断面図。 図7の中央部を拡大した図。 従来方法で成膜した場合の典型的な成膜速度分布を示す特性図。
符号の説明
1…ヒータ、2…反応管、3,3a,3b…ウエハ、4a,4b…ガス供給口、5a,5b…排気口、7…断熱材、8a,8b…支持板、9a,9b…フランジ、10a,10b…ゲートバルブ、11…フォーク、21…支持板台、22…支持板保持ピン、61…仕切り板、62…上空間、63…下空間、82a,82b…支持ピン、83…テーパ面、84…開口。

Claims (2)

  1. 高温炉内部で大気雰囲気から隔離された反応室内に複数の基板をほぼ水平且つ平行に保持すると共に、コーティングにより各々の基板の上部に互いにほぼ同一の表面粗さを有する平らな壁面を基板と平行で下向きに配置し、基板と前記壁面の間にガスを流しながら基板の処理を行う基板処理方法。
  2. 高温炉内部で大気雰囲気から隔離された反応室と、該反応室内に複数の基板をほぼ水平且つ平行に保持する支持板と、コーティングにより各々の基板の上部に互いにほぼ同一の表面粗さを有する平らな壁面と、を備えた基板処理装置であって、
    前記壁面を基板と平行で下向きに配置し、基板と前記壁面の間にガスを流しながら基板の処理を行う基板処理装置。
JP2005351318A 2005-12-05 2005-12-05 基板処理方法及び基板処理装置。 Pending JP2006108712A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005351318A JP2006108712A (ja) 2005-12-05 2005-12-05 基板処理方法及び基板処理装置。

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005351318A JP2006108712A (ja) 2005-12-05 2005-12-05 基板処理方法及び基板処理装置。

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP10366323A Division JP2000195799A (ja) 1998-12-24 1998-12-24 半導体処理方法

Publications (1)

Publication Number Publication Date
JP2006108712A true JP2006108712A (ja) 2006-04-20

Family

ID=36377972

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005351318A Pending JP2006108712A (ja) 2005-12-05 2005-12-05 基板処理方法及び基板処理装置。

Country Status (1)

Country Link
JP (1) JP2006108712A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2022064606A1 (ja) * 2020-09-24 2022-03-31

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2022064606A1 (ja) * 2020-09-24 2022-03-31
WO2022064606A1 (ja) * 2020-09-24 2022-03-31 株式会社Kokusai Electric 半導体装置の製造方法及び基板処理装置並びにプログラム
JP7361223B2 (ja) 2020-09-24 2023-10-13 株式会社Kokusai Electric 基板処理方法、半導体装置の製造方法、基板処理装置、およびプログラム

Similar Documents

Publication Publication Date Title
US10131984B2 (en) Substrate processing apparatus
US6204194B1 (en) Method and apparatus for producing a semiconductor device
CN109417048A (zh) 用于间隙填充应用的可流动非晶硅膜
CN106997859A (zh) 衬底处理装置及半导体器件的制造方法
KR100975717B1 (ko) 기상성장장치와 기상성장방법
JP3338884B2 (ja) 半導体処理装置
JP2009239289A (ja) 基板支持体、基板処理装置および半導体装置の製造方法
WO2012099064A1 (ja) 基板処理装置、基板支持具及び半導体装置の製造方法
US11990321B2 (en) Fast response pedestal assembly for selective preclean
JPWO2007018139A1 (ja) 半導体装置の製造方法および基板処理装置
JP2010219494A (ja) 縦型熱処理装置及び熱処理方法
WO2016125626A1 (ja) 基板処理装置および反応管
JP2013243193A (ja) 半導体装置の製造方法
US20080308036A1 (en) Vapor-phase growth apparatus and vapor-phase growth method
US11198949B2 (en) Method of producing epitaxial silicon wafer
JP5278376B2 (ja) 熱処理装置及び熱処理方法
JP4645616B2 (ja) 成膜装置
TWI588297B (zh) Attachment removal method and dry etching method
JP2006108712A (ja) 基板処理方法及び基板処理装置。
JP4976002B2 (ja) 基板処理装置,基板処理方法及び記録媒体
CN110629199A (zh) 外延硅晶圆的制造方法
US20150064908A1 (en) Substrate processing apparatus, method for processing substrate and method for manufacturing semiconductor device
JP4553263B2 (ja) 熱処理装置及び熱処理方法
JP2005039153A (ja) 基板処理装置および半導体デバイスの製造方法
JP2000195799A (ja) 半導体処理方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080606

A131 Notification of reasons for refusal

Effective date: 20080610

Free format text: JAPANESE INTERMEDIATE CODE: A131

A02 Decision of refusal

Effective date: 20081014

Free format text: JAPANESE INTERMEDIATE CODE: A02