JP2000195799A - 半導体処理方法 - Google Patents

半導体処理方法

Info

Publication number
JP2000195799A
JP2000195799A JP10366323A JP36632398A JP2000195799A JP 2000195799 A JP2000195799 A JP 2000195799A JP 10366323 A JP10366323 A JP 10366323A JP 36632398 A JP36632398 A JP 36632398A JP 2000195799 A JP2000195799 A JP 2000195799A
Authority
JP
Japan
Prior art keywords
wafer
wafers
film
wall
reaction tube
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10366323A
Other languages
English (en)
Inventor
Tomoji Watanabe
智司 渡辺
Satoshi Takano
高野  智
Masanori Sakai
正憲 境
Satoru Tagami
悟 田上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Kokusai Electric Corp
Original Assignee
Hitachi Ltd
Kokusai Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd, Kokusai Electric Corp filed Critical Hitachi Ltd
Priority to JP10366323A priority Critical patent/JP2000195799A/ja
Publication of JP2000195799A publication Critical patent/JP2000195799A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)

Abstract

(57)【要約】 【課題】本発明は、複数のウエハをほぼ水平かつ平行に
保持して成膜処理する際に、壁の材質とその表面粗さに
よって成膜速度が変化する場合でもウエハ間、製造過程
で生ずる素子不良の抑制を可能にすることにある。 【解決手段】複数の基板をほぼ水平かつ平行に保持する
と共に、各々の基板の上部に互いに同一の材質からな
り、ほぼ同一な表面粗さを有する平らな壁面を基板と平
行で下向きに配置して成膜することにより、均一性を向
上させる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は半導体製造方法に関
わり、特に半導体基板表面に各種の膜を形成する気相成
長,Epi成長,不純物ドーピングなどの処理方法に関
わる。
【0002】
【従来の技術】以下、従来技術を図を用いて説明する。
図6は本発明者らが開発したCVD装置の反応室を上方
から見た平面断面図、図7は同じ反応室を側方から見た
断面図、図8は図7の中央部を拡大した図である。
【0003】この反応室は、軸線をほぼ水平にして配置
され両端が開放された扁平な反応管2と、該反応管2の
内の中央部にほぼ水平に上下二段に配置された矩形の支
持板8a,8bと、該反応管2の上下に反応管2を挟ん
で対向して配置された平板状のヒータ1と、前記反応管
2の両端に結合されたフランジ9a,9bと、該フラン
ジ9a,9bの肉厚内に前記反応管2の軸線と垂直方向
にかつ中心から上方に向かって形成されたガス供給口4
a,4bと、同じくフランジ9a,9bの中心から下方
に向かって形成された排気口5a,5bと、前記ヒータ
1の外側に設けられた断熱材7と、前記フランジ9a,
9bの外側に結合され該フランジ9a,9bの中心開口
に当面するゲートバルブ10a,10bとを含んで構成
されている。
【0004】反応管2内に設けた支持板台21には支持
板保持ピン22が支持板8a,8bの四隅の位置に設け
られており、支持板8a,8bはこの支持板保持ピン2
2によって所定の間隔を保つように保持されている。支
持板8a,8bの中心にはウエハ3とほぼ同形状,同寸
法の開口84を設けてあり、この開口84に沿って設け
た支持ピン82a,82bの上に(ウエハ3の表面と支
持板8の表面が同一平面に位置するように)ウエハ3を
保持する。このように支持板8a,8bに各々一枚のウ
エハ3を載置し、二枚のウエハ3を同時に処理する。
【0005】ウエハ3は以下のような手順で処理する。
最初に、ウエハ3を反応管2内部の所定の位置に搬送す
る。具体的には、ウエハ3を一方のゲートバルブ10a
を開けてフォーク11に載せて反応管2の内部に挿入
し、フォーク11から支持板8a,8bにウエハ3を移
し換え(このため、支持板8a,8bはフォーク11の
動作範囲を切り欠いてある。)、フォーク11を反応室
2の外に取り出し、ゲートバルブ10aを閉じるという
手順で行われる。
【0006】次に、所定時間ウエハ3を加熱し温度を安
定させた後(ヒータ1は常に通電され高温状態を保って
おり、ウエハ3は搬送中もヒータ1で加熱される。)、
ガス供給口4a,4bのいずれかからガスを供給しなが
ら、且つ排気口5a,5bのいずれか(ガスが供給され
る側とウエハ3を挟んで反対側)から排気して、ウエハ
3の表面に膜を堆積させたり、不純物をドーピングさせ
たりといった処理を行う。この際、ガスはウエハ3の表
面にほぼ平行に流れるが、ウエハ3への成膜中にガスの
流れを切替えることにより、常に片側からガスを流すよ
りも、さらに均一な処理が可能になる。図中の黒ならび
に白い矢印は、このようなガスの切替えを模式的に示し
たものである。
【0007】
【発明が解決しようとする課題】本発明者らは、上記C
VD装置を用いて種々の膜の成膜を試みた。その結果、
上段,下段ウエハの成膜速度に違いが生ずる原因は大き
く分けて二つあることを見出した。
【0008】第一の原因は、図8に示すように上下の支
持板8a,8bならびにウエハ3a,3bの上面から対
面する壁までの距離(以下、空間距離と言う。)が異な
ることである。一般にCVDでは、原料ガスが気相で反
応し、生成された中間体が成膜に大きな寄与をするた
め、気相反応が起こる空間体積が大きければ成膜速度は
速く、逆に空間体積が小さければ成膜速度は遅い。この
ため、図8に示した下段ウエハ3bの成膜速度は、中心
で速く周辺で遅い凸状分布となる。本発明者らは、この
原因に関する詳細な説明と、その解決手段として上段と
下段の空間距離を同一にする方法を特開平9−162130 号
公報で開示した。
【0009】これに続いてさらに検討を進めた結果、上
記の改善を行っても十分な効果が得られない場合がある
ことがわかった。図9に、このような場合の典型的な成
膜速度分布を示す。横軸にウエハ中心からの距離を、縦
軸に成膜速度(平均成膜速度で無次元化)をとり、各々
ウエハ中心を通りガスの流れに平行な方向B−Fおよび
直角な方向L−Rの分布をプロットしたグラフである。
成膜の途中でガスの流れる方向を切替えており、L−R
方向だけでなくB−F方向にも成膜速度はほぼ対称にな
っている。特開平9−162130 号公報に示した改良を加
え、空間距離の違いは全ての位置で少なくとも1〜2%
以下に抑えてある。そのような改善にも関わらず、上段
に比べて下段ウエハ3bの成膜速度が早く、下段ウエハ
3bも凸状の成膜速度分布になっている。
【0010】この結果から、上段と下段のウエハ3a,
3bに対面する壁(上段ウエハ3a:反応管2上側内
壁、下段ウエハ3b:上段ウエハ3a裏面)が異なって
いる点に着目してさらに検討を加えたところ、ウエハ3
に対面する壁の材質とその表面粗さによってウエハ3へ
の成膜速度が変化することが確認された。
【0011】すなわち、壁の材質とその表面粗さによっ
てガス消費量が異なるため、その結果として気相中のガ
ス濃度ひいてはウエハへの成膜速度が変化するというメ
カニズムである。特に壁の材質によって成膜速度が変化
する膜では、この第二の原因による上段と下段のウエハ
3a,3bの膜厚バラツキやウエハ3a,3b面内の膜
厚バラツキが顕著に現れ、ウエハ3に対面する壁との間
隔を上下で同一にするだけではバラツキを抑えることは
困難であった。
【0012】本発明の目的は、このように壁の材質とそ
の表面粗さによって成膜速度が変化する膜においても
(材質によって成膜速度が変化する膜は通常選択成長性
を有するなどと呼ばれる。)、上下段のウエハ間ならび
にウエハ面内の成膜速度のバラツキを低減し、製造過程
で生ずる素子不良の抑制が可能な処理方法を提供するこ
とにある。
【0013】
【課題を解決するための手段】上記の課題を解決するに
は、各々のウエハの上部に互いに同一の材質からなり、
ほぼ同一な表面粗さを有する平らな壁面をウエハと平行
で下向きに配置し、ウエハと前記壁面の間にガスを流し
ながらウエハを処理すれば良い。ウエハの上部に平らな
壁面をウエハと平行で下向きに配置するという点では、
本発明者らが特開平10−173023号公報に開示した仕切り
板で反応管を上下に二分割する構造がある。ただし、こ
れはウエハ搬送の際に発生した塵挨が下段のウエハに付
着するのを防止するためのもので、各壁面を同一材質で
構成する点、表面粗さをほぼ同一にする点について考慮
していなかった。なお、ここで言う材質とは必ずしも壁
そのものの材質を意味するものではない。壁面になんら
かの膜をコーティングすることによって、実質的に同一
材質、ほぼ同一の表面粗さと見なせるならば膜厚バラツ
キの低減に関して同様の効果が得られることは言うまで
もない。また、壁面は同一の材質にすることが望ましい
が、実質的に膜の堆積速度がほぼ同一であれば同様の効
果が得られる。
【0014】
【発明の実施の形態】以下、本発明の実施例を図を用い
て説明する。図1は第一の実施例のCVD装置の反応室
を側方から見た断面図である。また、図2は図1の中央
部の拡大図である。なお、図6,図7で説明した従来技
術と同一構造,同一作用を持つ部材についての説明は割
愛する。
【0015】図1に示すように、反応管2は仕切り板6
1によって上下の空間62ならびに63の高さがほぼ同
一になるように垂直方向に二分割されている。反応管2
の上側内壁が上段ウエハ3aの上面に向かい合った位置
に、仕切り板61の下面が下段ウエハ3bの上面と平行
に向かい合った位置に配置されている。仕切り板61は
各辺が少なくともウエハ3の直径より大きい矩形が望ま
しく、反応管2の内面側壁への溶接、あるいは支持板8
a,8bと同様の方法で保持される。ただし、本発明の
主旨は仕切り板61の形状,保持方法を特定することに
あるのでないことは言うまでもない。
【0016】図2に示すように、上段支持板8aは仕切
り板61の上に、下段の支持板8bは反応管2の下側内
壁に、上段支持板8aと下段支持板8b上部の空間距離
ha,hbがほぼ等しくなるように設置する。ウエハ3
a,3bは支持板8a,8bの上にウエハ3a,3bの
上面と支持板8a,8bの上面がほぼ同一平面内に位置
するように保持する。仕切り板61の上下の空間62な
らびに63の高さがほぼ同一であるので、供給したガス
は両空間62,63にほぼ等分に分配される。
【0017】そして、上段ウエハ3aと反応管2の上側
内壁の間、下段ウエハ3bと仕切り板61の下面の間を
流れる間に反応して膜を堆積させた後、排気口5aある
いは5bから排気される。仕切り板61の材質は必ずし
も反応管2と同一である必要はないが、同じ材質(例え
ば石英など)とすれば製作や取り扱いが容易であるし、
さらに以下の(手順1)に説明するような利点がある。
【0018】それでは、成膜手順を説明する。ウエハ3
a,3bを反応管2内に搬入,搬出する手順は従来技術
のところで述べたとおりである。
【0019】(手順1)反応管2内に原料ガスを流し、
反応管2の内壁,仕切り板61,支持板8の表面に所定
の厚さの膜を堆積(コーティング)する。コーティング
膜の厚さは通常10nm程度から数μm程度が良い。コ
ーティングすることによって、反応管2の内壁,仕切り
板61,支持板8の表面の材質ならびに粗さをほぼ同一
にすることができる。
【0020】上述のように反応管2と仕切り板61を同
じ材質とした場合にはコーティングを行わなくても上段
ウエハ3aと下段ウエハ3bに対面する壁の材質は同じ
であり、また、表面粗さも同一であるから、上段ウエハ
3aと下段ウエハ3bの成膜速度を容易に同一とするこ
とができる。
【0021】しかし、反応管2,仕切り板61,支持板
8への膜の堆積に伴って成膜速度が徐々に変化するとい
う問題は残る。反応管2,仕切り板61,支持板8を石
英製とした場合に、この傾向が比較的顕著に見られた膜
種があるが、コーティングを施すことにより成膜速度の
経時変化を抑え、安定した成膜が可能になる。また、コ
ーティングの際には支持板8a,8bの上にダミーウエ
ハ3′を載せて処理することが望ましい。
【0022】それによって、反応管2の中央部へのコー
ティング膜が部分的に厚くなることを防止できる。ダミ
ーウエハ3′は、ウエハ3とほぼ同じ円板状で、シリコ
ン,石英,SiCなどの耐熱性を有し、反応管2内を汚
染しない材質を選べば良い。ただし、反応管2,仕切り
板61,支持板8,ダミーウエハ3′を全て同一の材質
にすれば、より均一な厚さのコーティングが可能にな
る。
【0023】(手順2)処理対象のウエハ3を反応管2
の中に導入し、所定の条件で膜を堆積させる。通常この
成膜工程は一回〜数十回あるいは数百回繰り返す。
【0024】(手順3)反応管2,仕切り板61,支持
板8に堆積した膜が所定の厚さに達した時点で、堆積膜
を除去する。膜の除去を行う累積膜厚は膜の剥がれが発
生する臨界膜厚から決定するが、通常、数百nm〜数十
μm程度である。膜の除去には、反応性ガスを用いる方
法や酸溶液中で洗浄する方法を用いる。しかる後に、
(手順1)に戻り、これを順次繰り返してウエハ3に成
膜を行う。
【0025】以上説明した装置構造と処理手順を用いれ
ば、上段ウエハ3aと下段ウエハ3bの成膜速度を概略
一致させることができるが、ウエハ3a,3b面内の成
膜速度分布にはさらに改善の余地がある。上記(手順
1)により支持板8a,8bには成膜前に膜が堆積して
いるのに対し、当然のことながらウエハ3a,3bには
成膜前には膜は堆積してない。したがって、ウエハ3
a,3bの周辺部と中央部で支持板8a,8bへの堆積
によるガス消費量が異なり成膜速度が変化する。
【0026】図3は本発明の第二の実施例を示すCVD
装置の反応室を側方から見た断面中央部の拡大図である
が(第一の実施例の図2に対応)、上記の問題を解決す
る方法をこの図を用いて説明する。第一の実施例との相
違点は、ウエハ3a,3bの上面が支持板8a,8bの
上面より少し上に位置するようにウエハ3a,3bを支
持板8a,8b上に保持する点である。
【0027】このようにすれば、ウエハ3a,3b周辺
部での成膜速度低下を補うことができ、結果的に均一な
成膜速度分布が得られる。また、図4,図5に示すよう
に支持板8a,8bの上面を開口84の少し外側から開
口84に向けて徐々に持ち上がるようなテーパ面83が
形成さた支持板8a,8bを用いても良い。
【0028】以上、ウエハ3a,3bに膜を堆積させる
場合について説明したが、ウエハ表面に不純物を拡散す
る工程、あるいは、SiH4 やSiH2Cl2などの成膜
ガスとPH3やB26などのドーピングガスを用いて成
膜と同時に不純物ドーピングを行うCVD,Epiなど
の工程においても、同様の処理方法を用いることにより
均一な処理が可能になる。
【0029】
【発明の効果】本発明に示した処理方法を用いれば、壁
の材質とその表面粗さによって成膜速度が変化する場合
でもウエハ間ならびに各ウエハ面内の成膜速度のバラツ
キを低減し、製造過程で生ずる素子不良の抑制が可能に
なる。
【図面の簡単な説明】
【図1】本発明の第一の実施例を示す枚葉CVD装置の
反応室を側方から見た断面図。
【図2】図1の中央部の拡大図。
【図3】本発明の第二の実施例のCVD装置の反応室を
側方から見た断面中央部の拡大図。
【図4】本発明の第三の実施例のCVD装置の反応室を
側方から見た断面中央部の拡大図。
【図5】本発明の第三の実施例のCVD装置の支持板を
上方から見た図。
【図6】本発明者らが開発した従来のCVD装置の反応
室を上方から見た平面断面図。
【図7】本発明者らが開発した従来のCVD装置の反応
室を側方から見た平面断面図。
【図8】図7の中央部を拡大した図。
【図9】従来方法で成膜した場合の典型的な成膜速度分
布を示す特性図。
【符号の説明】
1…ヒータ、2…反応管、3,3a,3b…ウエハ、4
a,4b…ガス供給口、5a,5b…排気口、7…断熱
材、8a,8b…支持板、9a,9b…フランジ、10
a,10b…ゲートバルブ、11…フォーク、21…支
持板台、22…支持板保持ピン、61…仕切り板、62
…上空間、63…下空間、82a,82b…支持ピン、8
3…テーパ面、84…開口。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 高野 智 東京都中野区東中野三丁目14番20号 国際 電気株式会社内 (72)発明者 境 正憲 東京都中野区東中野三丁目14番20号 国際 電気株式会社内 (72)発明者 田上 悟 東京都中野区東中野三丁目14番20号 国際 電気株式会社内 Fターム(参考) 4M104 DD44 HH20 5F045 BB03 DP11 DP13 EB02 EB03

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】高温炉内部で大気雰囲気から隔離された反
    応室内に複数の基板をほぼ水平かつ平行に保持すると共
    に、各々の基板の上部に互いに同一の材質からなる平ら
    な壁面を基板と平行で下向きに配置し、基板と前記壁面
    の間にガスを流しながら基板の処理を行う半導体処理方
    法。
JP10366323A 1998-12-24 1998-12-24 半導体処理方法 Pending JP2000195799A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10366323A JP2000195799A (ja) 1998-12-24 1998-12-24 半導体処理方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10366323A JP2000195799A (ja) 1998-12-24 1998-12-24 半導体処理方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2005351318A Division JP2006108712A (ja) 2005-12-05 2005-12-05 基板処理方法及び基板処理装置。

Publications (1)

Publication Number Publication Date
JP2000195799A true JP2000195799A (ja) 2000-07-14

Family

ID=18486501

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10366323A Pending JP2000195799A (ja) 1998-12-24 1998-12-24 半導体処理方法

Country Status (1)

Country Link
JP (1) JP2000195799A (ja)

Similar Documents

Publication Publication Date Title
US10131984B2 (en) Substrate processing apparatus
US6204194B1 (en) Method and apparatus for producing a semiconductor device
JP3386651B2 (ja) 半導体装置の製造方法および半導体製造装置
CN106997859A (zh) 衬底处理装置及半导体器件的制造方法
KR100975717B1 (ko) 기상성장장치와 기상성장방법
JP2000299287A (ja) 熱処理方法及び熱処理装置
JPH06283454A (ja) Cvdにより大面積のガラス基板上に高堆積速度でシリコン窒化薄膜を堆積する方法
JP3338884B2 (ja) 半導体処理装置
JPH06291044A (ja) Cvdにより大面積のガラス基板上に高堆積速度でアモルファスシリコン薄膜を堆積する方法
JP2009239289A (ja) 基板支持体、基板処理装置および半導体装置の製造方法
JPWO2007018139A1 (ja) 半導体装置の製造方法および基板処理装置
US20080308036A1 (en) Vapor-phase growth apparatus and vapor-phase growth method
JP3667038B2 (ja) Cvd成膜方法
JPH10189489A (ja) Cvd成膜方法
WO2001061736A1 (fr) Procede de traitement d'une plaquette
JP2012204691A (ja) 半導体装置の製造方法及び基板処理装置
JP3274602B2 (ja) 半導体素子の製造方法及び基板処理装置
JP2000195799A (ja) 半導体処理方法
JP2006108712A (ja) 基板処理方法及び基板処理装置。
JP4218360B2 (ja) 熱処理装置及び熱処理方法
JP2001035794A (ja) 半導体装置の製造方法および製造装置
US5242666A (en) Apparatus for forming a semiconductor crystal
JP3380343B2 (ja) 減圧型気相成長装置及びそれを用いた気相成長方法
JP7440480B2 (ja) 基板処理装置、半導体装置の製造方法、およびプログラム
KR20080110481A (ko) 기상 성장 장치와 기상 성장 방법

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20040803

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20040803

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20040803

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040927

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040929

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050712

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050719

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050915

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20050915

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20051011

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20060117