JP2006107056A - バス接続装置、バス共通記憶装置および画像処理装置 - Google Patents

Abstract

【課題】独立した複数のバスに対してパフォーマンスを低下させずに共通の記憶装置を使用可能にするバス接続装置およびバス共通記憶装置、画像処理装置を提供する。
【解決手段】１次側に複数のバス１３１〜１３４が、２次側にこれら複数のバスの合計以上の転送能力（帯域）を有する１つのバス１８１が接続され、１次側の複数のバス上のデータを多重化して２次側のバスに送出する多重化機能と、２次側のバス上のデータを逆多重化して１次側の複数のバスに分配して送出する逆多重化機能とを備えた専用バスブリッジ２００を設ける。
【選択図】図４

Description

本発明は、バスとバスとを接続するバス接続装置、およびこれを利用したバス共通記憶装置、画像処理装置に関する。

デジタル複写機などの画像処理装置では、原稿を読み取る入力装置や電子写真方式の出力装置との間で画像データを入出力する際に、これら入出力装置の動作に追従して画像データを円滑に入出力し得るように、高速の半導体メモリで構成されたバッファメモリが使用される。

また、より大量の蓄積を可能とするために、入力装置からバッファメモリに格納された画像データをハードディスク装置などの大容量記憶装置へ一旦退避し、出力時に退避先からバッファメモリに復帰させるようになっている。

バッファメモリは、ディスプレイ装置その他の入出力装置との間でデータを共有するために、前記入出力装置や制御用ＣＰＵ、プリントコントローラなどが接続された基幹バスにも接続される。このため、バッファメモリとハードディスク装置との間のデータ転送を上記の基幹バスを通じて行なうと基幹バスへの負担が大きくなり過ぎて、他の制御に対する処理速度が低下してしまう。特にカラー画像を扱う装置では、転送すべきデータ量が多く、上記の問題が顕著になる。

そこで、バッファメモリとハードディスク装置とこれらが接続されたデータ転送用の画像バスとを備えた画像ブロックをカラー画像の基本色毎に設け、各画像ブロックの画像バスと基幹バスとをバスブリッジで接続することにより、バス毎の独立性を確保しつつ基幹バスと画像バスとの間でのデータの受け渡しを可能とした画像処理装置を本出願人は特願２００４−３２７７７および特願２００４−２５７０７７において提案した。

図１０は、その構成を示している。各画像ブロック５４０、５５０、５６０、５７０は、それぞれバッファメモリ５４２、５５２、５６２、５７２と、各バッファメモリ５４２、５５２、５６２、５７２へのデータの入出力を制御するメモリコントローラ５４１、５５１、５６１、５７１と、ハードディスク装置５４４、５５４、５６４、５７４と、このハードディスク装置へのリード／ライトを制御するストレージコントローラ５４３、５５３、５６３、５７３とを備えている。バッファメモリ５４２、５５２、５６２、５７２は対応するメモリコントローラ５４１、５５１、５６１、５７１の配下に、ハードディスク装置５４４、５５４、５６４、５７４はそれぞれ対応するストレージコントローラ５４３、５５３、５６３、５７３の配下に接続されている。

各画像ブロック５４０、５５０、５６０、５７０において、バッファメモリ５４２、５５２、５６２、５７２とハードディスク装置５４４、５５４、５６４、５７４とは、メモリコントローラ５４１、５５１、５６１、５７１とストレージコントローラ５４３、５５３、５６３、５７３とその画像ブロックの画像バス５３１、５３２、５３３、５３４とを介して接続されており、各画像バス５３１、５３２、５３３、５３４は、ＰＣＩ−ＰＣＩバスブリッジ１２１、１２２、１２３、１２４を介して基幹バス５０１ａに接続されている。メモリコントローラ５４１、５５１、５６１、５７１には、入力装置（スキャナ）５８１および出力装置（プリンタ）５８２がそれぞれ画像処理部５８３、５８４を介して接続されている。

たとえば、原稿の画像を入力装置で読み取ってその複写画像を出力装置から出力する複写動作を実行する際には、入力装置５８１から入力される画像データは、バッファメモリ５４２、５５２、５６２、５７２に一旦格納された後、画像バス５３１、５３２、５３３、５３４を通じて、順次、ハードディスク装置５４４、５５４、５６４、５７４に転送されて格納される。出力要求があると画像データはハードディスク装置５４４、５５４、５６４、５７４から読み出され、画像バス５３１、５３２、５３３、５３４を通じてバッファメモリ５４２、５５２、５６２、５７２に転送され、このバッファメモリ５４２、５５２、５６２、５７２から、順次、出力装置５８２に送出される。

このほかにも、色毎に画像データを蓄積するためのハードディスク装置を備えた画像形成装置が開示されている（たとえば、特許文献１参照。）。

特開２００２−２９１０１号公報

上記のような構成を採用することで、基幹バスに負担を与えることなく各色の画像データの同時・高速な転送が実現される。しかしながら、色別の画像ブロック毎にハードディスク装置を設置しなければならず、装置価格が高騰するとともに、設置に必要な容積が増えて装置の小型化にも影響するという問題があった。

本発明は、上記の点に鑑みてなされたものであり、独立した複数のバスに対してパフォーマンスを低下させずに共通の記憶装置の使用を可能にするバス接続装置およびバス共通記憶装置、画像処理装置を提供することを目的としている。

請求項１に係わる発明は、１次側に複数のバスが、２次側に前記複数のバスの合計以上の転送能力を有する１つのバスが接続され、
前記１次側の複数のバス上のデータを多重化して前記２次側のバスに送出する多重化部と、
前記２次側のバス上のデータを逆多重化して前記１次側の複数のバスに分配して送出する逆多重化部と
を有する
ことを特徴とするバス接続装置である。

上記発明によれば、１次側から２次側へデータを橋渡しするときは、１次側に接続された複数のバスから到来するデータを多重化して２次側のバスに送出する。逆に、１次側から２次側へデータを橋渡しするときは、２次側の１つのバスから到来するデータを逆多重化し、１次側の複数のバスに分配して送出する。２次側のバスは１次側に接続される複数のバスの合計以上の転送能力（帯域）を備えているので、１次側の複数のバスと同時にデータを受け渡しすることができる。１次側に接続するバスの数に制限はない。２次側のバスの転送能力（帯域）は、１次側のバスに比べてバス幅の拡張、動作周波数（転送サイクル）をＮ倍化、およびこれらの組み合わせなどで確保される。多重化、逆多重化の方法は、１次側のバスと２次側のバスとのバス幅や転送サイクルの違いに応じて設定すればよい。

請求項２に係わる発明は、前記逆多重化部は、前記多重化部で多重化された多重化後のデータを逆多重化するとともに、逆多重化後の各データをそれぞれ多重化前の元のバスに分配して送出する
ことを特徴とする請求項１に記載のバス接続装置である。

上記発明によれば、１次側から２次側に送出した多重化後のデータを、２次側から１次側に逆多重化して戻すとき、この逆多重化によって分解された後の各データはそれぞれ多重化前の元のバスに分配される。１次側の複数のバスから到来するデータを多重化する手順と、２次側のバスから到来するデータを逆多重化する手順とを可逆的に構成すればよい。このほか、多重化したデータにその到来元のバスを判別するための情報を付加しておき、その情報に基づいて逆多重化時の分配先を定めるように構成してもよい。

請求項３に係わる発明は、請求項１に記載のバス接続装置と、
前記２次側のバスに接続される記憶装置を制御する記憶装置制御部と、
を備え、
データ格納時は、
前記多重化部が、前記１次側の複数のバス上のデータを多重化して２次側のバスに送出し、前記記憶装置制御部が前記記憶装置に前記多重化後のデータを記憶させ、
データ読出時は、
前記記憶装置制御部が前記記憶装置に、記憶されている前記多重化後のデータを前記２次側のバスに送出させ、前記逆多重化部が、前記多重化後のデータを逆多重化しかつ逆多重化後の各データをそれぞれ多重化前の元のバスに分配して送出する
ことを特徴とするバス共通記憶装置である。

上記発明によれば、１次側の複数のバスから到来するデータを多重化して２次側の記憶装置に格納し、この記憶装置に格納されている多重化後のデータを逆多重化して多重化前の元のバスに分配して送出することが可能になる。すなわち、１次側に接続された複数のバスに対して各バスのパフォーマンスを低下させずに１つの記憶装置の共用が可能になる。記憶装置には、２次側のバスに要求される転送能力を満たす入出力速度を備えたものが採用される。

請求項４に係わる発明は、前記２次側のバスに接続された前記記憶装置を有する
ことを特徴とする請求項３に記載のバス共通記憶装置である。

請求項５に係わる発明は、複数の基本色で形成されるカラー画像を扱う画像処理装置において、
基本色の画像データが転送される複数の画像バスと、
１次側に前記複数の画像バスが接続された請求項４に記載のバス共通記憶装置と
を有する
ことを特徴とする画像処理装置である。

上記発明によれば、データ格納時は、１次側に接続された複数の画像バスからそれぞれ到来する基本色の画像データをバス接続装置で多重化して２次側の１つの記憶装置に格納し、データ読出時は、２次側の記憶装置に格納されている多重化後のデータを読み出し、これをバス接続装置で逆多重化し、１次側の各画像バスにそのバスに対応する色の画像データを分配して送出する。各画像バスは１つの基本色の画像データのみを扱うものでも、２以上の基本色を扱うものでもよい。

請求項６に係わる発明は、前記複数の画像バスをそれぞれ基幹バスにバスブリッジを介して接続した
ことを特徴とする請求項５に記載の画像処理装置である。

上記発明によれば、画像バス毎の独立性を確保しつつ基幹バスと画像バスとの間でのデータの受け渡しが可能になる。

請求項７に係わる発明は、前記画像バスにはそれぞれ、基本色の画像データを外部装置との間で入出力するためのバッファメモリが接続されており、
前記バス共通記憶装置は、
データ格納時には、各画像バスに接続されているバッファメモリから同時に画像データを読み出し、これらを多重化して前記２次側の記憶装置に記憶し、
データ読出時には、多重化された画像データを前記記憶装置から読み出してこれを逆多重化し、逆多重化後の画像データを前記各画像バスに分配して送出し、それぞれの画像バスに接続されているバッファメモリに同時に書き込む
ことを特徴とする請求項５または６に記載の画像処理装置である。

上記発明によれば、外部装置との円滑な画像データの入出力がバッファメモリにより確保される。外部装置には、原稿の読取装置や、印刷装置などがある。

本発明に係わるバス接続装置、バス共通記憶装置、画像処理装置によれば、独立した複数のバスに対して各バスの転送パフォーマンスを低下させることなく、１つの記憶装置をこれら複数のバスで共用することが可能になる。

バス接続装置の１次側に接続される複数の画像バスをそれぞれ基幹バスにバスブリッジを介して接続したものでは、基幹バスと画像バスとの間でのデータの受け渡しを可能にしつつ、複数の画像バスでの同時・高速なデータ転送が基幹バスに負担を与えずに実現され、さらに各画像バスのパフォーマンス低下を招くことなく複数の画像バスで１つの記憶装置を共用することができる。

１次側の各画像バスに設けたバッファメモリと２次側の記憶装置との間でデータ転送するものでは、外部装置との円滑な画像データの入出力をバッファメモリによって確保しつつ、上記の効果を得ることができる。また、記憶装置の共用により、装置価格の抑制および装置の小型化にも貢献する。

以下、図面に基づき本発明の実施の形態を説明する。

図２は、本発明の実施の形態に係わる画像処理装置としてのカラー画像形成装置１０の概略構成を示す断面図である。カラー画像形成装置１０は、カラーデジタル複写機と称される装置であり、原稿画像をカラーで読み取り、その複製のカラー画像を用紙上に形成して出力する機能を備えている。

カラー画像形成装置１０は、自動原稿送り装置２０と、読取部３０と、プリンタ部４０とから構成される。自動原稿送り装置２０は、原稿載置トレイ２１に積載された原稿２を１枚ずつ読取部３０の読取箇所に送り込み、読み取りが済んだ原稿を排紙トレイ２７に排出する機能を果たす。また両面原稿については、片面読み取り後、表裏を反転して再び読取部３０へ送り込む機能を備えている。

自動原稿送り装置２０は、原稿載置トレイ２１に積載された原稿を最上部から順に送り出す給紙ローラ２２と、原稿の読取箇所であるコンタクトガラス３１に原稿を密着させながら通過させるための密着ローラ２３と、給紙ローラ２２によって送り込まれた原稿を密着ローラ２３に沿って案内する案内ローラ２４とを備えている。また、コンタクトガラス３１を通過した原稿の進行方向を切り替える切替爪２５と、両面原稿の表裏を反転させるための反転ローラ２６と、読み取りの完了した原稿が排出される排紙トレイ２７などを有している。

読取部３０は、原稿をカラーで読み取る機能を有する。詳細には、イエロー（Ｙ）とマゼンタ（Ｍ）とシアン（Ｃ）とブラック（Ｋ）の４つの基本色について色別の画像データを出力するようになっている。

読取部３０は、光源３３とミラー３４とからなる露光走査部３５と、原稿からの反射光を受光しその光強度に応じた電気信号を色別に出力するカラー方式のラインイメージセンサ３６と、原稿からの反射光をラインイメージセンサ３６へ集光する集光レンズ３７と、露光走査部３５のミラー３４からの反射光をラインイメージセンサ３６へ導くための光学経路を形成する各種のミラー３８とを備えている。

自動原稿送り装置２０によって送り込まれた原稿を読み取るときは、露光走査部３５がコンタクトガラス３１の下方の読取箇所へ移動して停止し、その上を密着ローラ２３によって搬送されて移動する原稿を読み取るようになっている。プラテンガラス３２上に載置された原稿を読み取る場合には、プラテンガラス３２の下面に沿って左から右へと露光走査部３５が移動して静止状態の原稿を読み取るようになっている。

プリンタ部４０は、電子写真方式を利用したタンデム方式のカラープリンタである。プリンタ部４０は、無端ベルト状の中間転写ベルト４１と、中間転写ベルト４１上にそれぞれ単一色の画像を形成する複数の像形成ユニット５０Ｙ、５０Ｍ、５０Ｃ、５０Ｋと、転写紙を給紙する給紙部７０と、給紙された転写紙を搬送する搬送部８０と、定着装置４２とを備えている。

像形成ユニット５０Ｙは、イエロー（Ｙ）色の画像を中間転写ベルト４１上に形成し、像形成ユニット５０Ｍは、マゼンタ（Ｍ）色の画像を中間転写ベルト４１上に形成する。像形成ユニット５０Ｃは、シアン（Ｃ）色の画像を中間転写ベルト４１上に形成し、像形成ユニット５０Ｋは、ブラック（Ｋ）色の画像を中間転写ベルト４１上に形成する。

像形成ユニット５０Ｙは、静電潜像が形成される円筒状の感光体ドラム５１Ｙと、その周囲に配置された帯電装置５２Ｙと、現像装置５３Ｙと、クリーニング装置５４Ｙとを有する。また、レーザーダイオードと、ポリゴンミラーと、各種レンズおよびミラーなどで構成されたレーザーユニット５５Ｙとを備えている。

感光体ドラム５１Ｙは、図示省略の駆動部に駆動されて一定方向（図中の矢印Ａ方向）に回転し、帯電装置５２Ｙは、感光体ドラム５１Ｙを一様に帯電させる。レーザーユニット５５Ｙは、Ｙ色の画像データに応じてオンオフされるレーザー光を感光体ドラム５１Ｙに照査して、感光体ドラム５１Ｙ上に静電潜像を形成する。現像装置５０Ｙは、この静電潜像をイエロー色のトナーによって顕像化し、このトナー像は、中間転写ベルト４１と接触する箇所で中間転写ベルト４１に転写される。クリーニング装置５４Ｙは、転写後に感光体ドラム５１Ｙの表面に残留するトナーをブレードなどで擦って除去し回収する機能を果たす。

像形成ユニット５０Ｍおよび像形成ユニット５０Ｃ、像形成ユニット５０Ｋは、トナーの色が相違することと、それぞれの色に対応する画像データでレーザー光がオンオフされる点を除いて像形成ユニット５０Ｙと同一の構成であり、個々の説明は省略する。なお、同じ構成要素には数字が同一であって添え字をＹに代えてＭ、Ｃ、Ｋとした符号を付してある。

中間転写ベルト４１は複数のローラを巻回して回動可能に支持されている。中間転写ベルト４１は、図示省略の駆動手段により矢印Ｂの示す方向に周回する。周回する過程で、中間転写ベルト４１上に（Ｙ）、（Ｍ）、（Ｃ）、（Ｋ）の順に各色の画像が像形成ユニット５０Ｙ、５０Ｍ、５０Ｃ、５０Ｋによって重ねて形成されてカラー画像が合成される。このカラー画像は、中間転写ベルト４１の周回経路の下端部に設けた２次転写箇所Ｃで中間転写ベルト４１から転写紙に転写される。転写後に中間転写ベルト４１上に残留しているトナーは、クリーニング装置４４により除去される。

給紙部７０は、各給紙カセット７１に収容された転写紙を、最上部から１枚ずつ第１給紙ローラ７２によって搬送部８０に向けて送り出す。搬送部８０は、給紙カセット７１から到来した転写紙を２次転写箇所Ｃおよび定着装置４２を通過させて機外の排紙トレイに排出する通常経路８０ａと、定着装置４２を通った転写紙の表示を反転させた後、２次転写箇所Ｃの上流で再び通常経路８０ａへ合流させる反転経路８０ｂとから構成される。各経路８０ａ、８０ｂは、最小サイズの転写紙の送り方向サイズより短い間隔で多数の搬送ローラ８１を有している。

図３は、カラー画像形成装置１０の電気的な概略構成を示している。カラー画像形成装置１０は、当該装置の動作を統括制御するＣＰＵ（中央処理装置）１００を備えている。ＣＰＵ１００には、システムバス１０１を通じて読取部３０、プリンタ部４０のほかＲＯＭ（リード・オンリ・メモリ）１０２、メインメモリ１０３、プリントコントローラ１０４、操作表示部１０５、ネットワーク制御部１０６、画像ブロック１２０などが接続されている。

ＲＯＭ１０２は、ＣＰＵ１００が実行する各種のプログラムや固定データを記憶している。メインメモリ１０３は、たとえばＲＡＭ（ランダム・アクセス・メモリ）から構成され、ＣＰＵ１００のワークメモリなどとして利用される。

プリントコントローラ１０４は、パーソナルコンピュータなどの外部機器から受信した印刷データをイメージデータに展開する機能を果たす。操作表示部１０５は、ユーザに各種の案内表示や状態表示を行なったり、ユーザから各種の操作を受け付けたりする機能を有する。操作表示部１０５は、たとえば、表面にタッチパネルを備えた液晶ディスプレイと各種の操作スイッチと、これらを制御する操作部制御ＣＰＵなどで構成される。

ネットワーク制御部１０６は、ＬＡＮ（ローカル・エリア・ネットワーク）などのネットワークを通じて外部のコンピュータ装置などと各種のデータを授受するための回路である。画像ブロック１２０は、読取部３０から入力される画像データやプリンタ部４０へ出力する画像データを主として取り扱う回路ブロックである。

図１は、図３における画像ブロック１２０とその周辺の回路を示している。図３におけるＣＰＵ１００のシステムバス１０１は、詳細に説明すると、バスブリッジ１１１およびフロントサイドバス１１２を介してＣＰＵ１００に接続されている。また、システムバス１０１は、ＰＣＩバス（Peripheral Components Interconnect bus）１０１ａとＩＳＡバス（Industrial Standard Architecture bus）１０１ｂとに分けて構成されている。

なお、本実施例とは異なり、ＰＣＩ−ＩＳＡブリッジを介してＰＣＩバス１０１ａにＩＳＡバス１０１ｂを接続するように構成してもよい。また、ＣＰＵ１００自体がＰＣＩバスＩ／Ｆを備える場合には、ＣＰＵ１００に直接ＰＣＩバス１０１ａを接続してもよい。ＩＳＡバス１０１ｂには、ＲＯＭ１０２やメインメモリ１０３などが接続される。

ＰＣＩバス１０１ａには、画像バス１３１〜１３４がＰＣＩ−ＰＣＩバスブリッジ１２１〜１２４を介して接続されている。画像バス１３１〜１３４は、それぞれＰＣＩバスとして構成されており、カラー画像を構成する基本色毎の画像メモリブロック１４０、１５０、１６０、１７０が接続されている。また、ＰＣＩバス１０１ａには、プリントコントローラ１０４、操作表示部１０５、ネットワーク制御部１０６などが接続される。図１では、これらをまとめてＩ／Ｏデバイス１０９として示してある。尚、読取部３０及びプリンタ部４０は、Ｉ／Ｏデバイスの一部であるが、画像ブロック１２０との入出力関係を示すために本図内に個別に明記している。これらＩ／Ｏデバイス１０９、読取部３０、プリンタ部４０、及び画像メモリブロック１４０、１５０、１６０、１７０は、ＣＰＵ１００による制御を受ける。

ＰＣＩ−ＰＣＩバスブリッジ１２１の下流側ローカルバスである画像バス１３１に接続された画像メモリブロック１４０は、４つの基本色のうちＹ色の画像データを担当する。ＰＣＩ−ＰＣＩバスブリッジ１２２の下流側ローカルバスである画像バス１３２に接続された第２画像メモリブロック１５０は、Ｍ色の画像データを担当する。

ＰＣＩ−ＰＣＩバスブリッジ１２３の下流側ローカルバスである画像バス１３３に接続された画像メモリブロック１６０は、４つの基本色のうちＣ色の画像データを担当する。また、ＰＣＩ−ＰＣＩバスブリッジ１２４の下流側ローカルバスである画像バス１３４に接続された画像メモリブロック１７０は、Ｋ色の画像データを担当する。

画像メモリブロック１４０は、メモリコントローラ１４１と、バッファメモリ１４２と、圧縮伸張部１４３とから構成される。メモリコントローラ１４１は、読取部３０とプリンタ部４０とに接続されている。読取部３０は、入力装置３０ａと入力画像処理部３０ｂとを備える。入力装置３０ａは、カラーＣＣＤ３６（図２参照）を含み、原稿反射光からＲ色、Ｇ色、Ｂ色の反射光データを得る。入力画像処理部３０ｂは、入力装置３０ａから得られたＲ色、Ｇ色、Ｂ色の反射光データをＹ色、Ｍ色、Ｃ色、Ｋ色の濃度データに変換してこれら濃度データを画像データとして各画像メモリブロック１４０、１５０、１６０、１７０に出力する。一方、画像形成部としてのプリンタ部４０は、出力画像処理部４０ａと出力装置４０ｂとを含む。出力画像処理部４０ａは、メモリコントローラ１４１から受け取った濃度データをレーザー駆動データに変換する。出力装置４０ｂは、レーザーユニット５５Ｙ、５５Ｍ、５５Ｃ、５５Ｋを含み、出力画像処理部４０ａで生成されたレーザー駆動データに基づいて、各色画像形成用のレーザーダイオードを駆動する。

メモリコントローラ１４１は、画像バス１３１に接続されており、入力画像処理部４０２からのタイミング信号とＹ色の画像データを入力し、このタイミング信号に同期してＹ色の画像データを順次バッファメモリ１４２に書き込む機能を備えている。

また、メモリコントローラ１４１は、バッファメモリ１４２に格納されているＹ色の画像データを出力画像処理部４０ａからのタイミング信号に同期して順次読み出して出力画像処理部４０ａへ出力する機能を備えている。このように、メモリコントローラ１４１は入力装置３０ａや出力装置４０ｂとバッファメモリとの間で画像データの入出力処理を行なう機能を果たす。

さらに、メモリコントローラ１４１は画像バス１３１側からのアクセス要求に応じて画像バス１３１上のデータをバッファメモリ１４２に書き込む機能や、バッファメモリ１４２から読み出したデータを画像バス１３１上へ出力する機能を果たす。また、入力画像処理部３０ｂや出力画像処理部４０ａからのアクセス要求が画像バス１３１側からのアクセス要求より優先されるように、アクセス競合を調停する機能を有している。

バッファメモリ１４２は、高速にアクセス可能な半導体メモリで構成されている。バッファメモリ１４２には、たとえば、ＳＤＲＡＭ（Synchronous DRAM）が使用される。バッファメモリ１４２の容量は適宜に設定すればよいが、Ｙ色の画像データを数ページから、好ましくは数十ページ分記憶可能な容量がよい。

圧縮伸張部１４３は、画像データを圧縮・伸張する機能を果たす。メモリコントローラ１４１は、入力装置３０ａ側から入力される画像データを圧縮伸張部１４３で圧縮した後、バッファメモリ１４２に格納する。また、バッファメモリ１４２に格納されている圧縮された画像データを圧縮伸張部１４３で伸張した後に出力装置４０ｂ側へ出力する機能を備えている。

画像メモリブロック１５０は、メモリコントローラ１５１と、バッファメモリ１５２と、圧縮伸張部１５３とから構成される。メモリコントローラ１５１には、入力画像処理部３０ｂからＭ色に係わる濃度データ（画像データ）が入力される。また、メモリコントローラ１５１は、Ｍ色の濃度データを出力画像処理部４０ａに向けて出力する。

画像メモリブロック１６０は、メモリコントローラ１６１と、バッファメモリ１６２と、圧縮伸張部１６３とから構成される。メモリコントローラ１６１には、入力画像処理部３０ｂからＣ色に係わる濃度データ（画像データ）が入力される。また、メモリコントローラ１６１は、Ｃ色の濃度データを出力画像処理部４０ａに向けて出力する。

同様に画像メモリブロック１７０は、メモリコントローラ１７１と、バッファメモリ１７２と、圧縮伸張部１７３とから構成される。メモリコントローラ１７１には、入力画像処理部３０ｂからＫ色に係わる濃度データ（画像データ）が入力される。また、メモリコントローラ１７１は、Ｋ色の濃度データを出力画像処理部４０ａに向けて出力するようになっている。

画像メモリブロック１５０、画像メモリブロック１６０および画像メモリブロック１７０はそれぞれＹ色に代えてＭ色、Ｃ色、Ｋ色の画像データを対象とする点を除き、画像メモリブロック１４０と同様の構成および機能を備えており、それらの詳細な説明は省略する。

画像バス１３１〜１３４はそれぞれ、バス接続装置としての専用バスブリッジ２００の１次側（上流側）に接続されている。専用バスブリッジ２００の２次側（下流側）のバス１８１には、ストレージコントローラ１８２が接続され、さらにこの配下にハードディスク装置１８３が接続されている。ストレージコントローラ１８２は、ハードディスク装置１８３へのデータの読み書きを制御する回路である。

専用バスブリッジ２００は、１次側に接続された複数の画像バス１３１〜１３４から到来するデータを多重化して２次側のバス１８１に送出する機能と、２次側のバス１８１から到来するデータを逆多重化し、２次側の複数の画像バス１３１〜１３４に分配して送出する機能を果たす。２次側のバス１８１およびストレージコントローラ１８２、ハードディスク装置１８３は、１次側に接続された４つの画像バス１３１〜１３４の転送能力の合計以上のデータ処理能力を有する。ここでは、画像バス１３１〜１３４のそれぞれが有する転送能力の４倍の転送能力、データ処理能力を備えている。

専用バスブリッジ２００を利用することで、データ格納時には、各画像メモリブロック１４０、１５０、１６０、１７０のバッファメモリ１４２、１５２、１６２、１７２に記憶されている画像データを同時に読み出し、これらを多重化してハードディスク装置１８３に転送して記憶する動作が行なわれる。また、データ読出時には、ハードディスク装置１８３に記憶されている画像データを読み出して、専用バスブリッジ２００で逆多重化し、逆多重化後の各色の画像データを該当する色の画像バスのバッファメモリ１４２、１５２、１６２、１７２に同時に書き込むようになっている。

なお、メモリコントローラ１４１、１５１、１６１、１７１は入力画像処理部３０ｂおよび出力画像処理部４０ａからのアクセスを、画像バス１３１〜１３４側からのアクセスよりも優先するようにアクセス競合の調停を行なう。その結果、バッファメモリ１４２、１５２、１６２、１７２とハードディスク装置１８３との間の画像データの転送処理は、入力画像処理部３０ｂおよびまたは出力画像処理部４０ａによるバッファメモリ１４２、１５２、１６２、１７２への入出力処理の合間を利用して行なわれる。

ＰＣＩ−ＰＣＩバスブリッジ１２１〜１２４などのバスブリッジは、バスの独立性を確保しつつ１次（上流）側のバスと２次（下流）側のバスとをデータ転送可能に接続（橋渡し）するデバイスである。バスブリッジの１次側バスと２次側バスとは、同期したクロックで動作しなくてもよい。また、バスブリッジに内蔵されているＦＩＦＯ（ファーストイン・ファーストアウト）メモリの容量が許す範囲で動作周波数は異なっていてもよい。さらに、バス幅が相違してもかまわないし、一方がパラレルバスで他方がシリアルバスであってもかまわない。

上記のような機能を有するＰＣＩ−ＰＣＩバスブリッジ１２１〜１２４を介して画像バス１３１〜１３４をＰＣＩバス１０１ａと接続することにより、画像バス１３１〜１３４を通じてバッファメモリ１４２、１５２、１６２、１７２とハードディスク装置１８３との間で行なわれる画像データの転送処理に影響されることなく、ＣＰＵ１００はＰＣＩバス１０１ａを通じて各種Ｉ／Ｏデバイス１０９を制御することができる。

図４は、専用バスブリッジ２００の構成とその周辺回路とを示している。専用バスブリッジ２００の１次側に接続される画像バス１３１〜１３４は、動作クロックが３３ＭＨｚ、バス幅が３２ビットのＰＣＩバスである。２次側のバス１８１は、動作クロックが６６ＭＨｚ、バス幅が６４ビットのＰＣＩバスであり、１次側に接続された４つの画像バス１３１〜１３４の合計の転送能力（４倍の帯域）を備えている。図４では、６４ビット幅のバスを３２ビット幅のバスよりも太い太線で示してある。

専用バスブリッジ２００は、データ格納用ＦＩＦＯ（ＹＭ）２０１と、データ格納用ＦＩＦＯ（ＣＫ）２０２と、データ読出用ＦＩＦＯ（ＹＭ）２０３と、データ読出用ＦＩＦＯ（ＣＫ）２０４と、アドレス変換部２０５と、制御部２０６と、ゲート回路２１０〜２１９とを備えている。多重化部は、データ格納用ＦＩＦＯ（ＹＭ）２０１と、データ格納用ＦＩＦＯ（ＣＫ）２０２と、ゲート回路２１０〜２１４と、アドレス変換部２０５と、制御部２０６とにより構成され、逆多重化部は、データ読出用ＦＩＦＯ（ＹＭ）２０３と、データ読出用ＦＩＦＯ（ＣＫ）２０４と、ゲート回路２１５〜２１９と、アドレス変換部２０５と、制御部２０６とにより構成される。

データ格納用ＦＩＦＯ（ＹＭ）２０１、データ格納用ＦＩＦＯ（ＣＫ）２０２、データ読出用ＦＩＦＯ（ＹＭ）２０３、データ読出用ＦＩＦＯ（ＣＫ）２０４はそれぞれ６４ビット幅のＦＩＦＯメモリである。アドレス変換部２０５は、ストレージコントローラ１８２から入力されるアドレス信号から各バッファメモリ１４２、１５２、１６２、１７２に対応した４つのアドレス信号を生成する機能を果たす。制御部２０６は、テータ転送開始のタイミングを調整する機能や、各種の制御信号を生成する機能を果たす。

入力装置３０ａで原稿の画像を読み取る際の画像データの流れは以下のようになる。入力装置３０ａは（Ｙ）、（Ｍ）、（Ｃ）、（Ｋ）各色の画像データを同時に出力する。各色の画像データは、入力画像処理部３０ｂで適切な画像処理を施された後、対応する画像メモリブロック１４０、１５０、１６０、１７０のメモリコントローラ１４１、１５１、１６１、１７１に同時に入力され、バッファメモリ１４２、１５２、１６２、１７２に格納される。このとき図示されていない圧縮伸張部によって各色の画像データは圧縮される場合もある。

バッファメモリ１４２、１５２、１６２、１７２に格納された画像データは、ストレージコントローラ１８２がバスマスタとなって専用バスブリッジ２００を通じてハードディスク装置１８３に退避される。詳細には、バッファメモリ１４２、１５２、１６２、１７２に格納された画像データは、ストレージコントローラ１８２からのバースト転送命令に基づいて動作する専用バスブリッジ２００によって同時に読み出され、各色の画像バス１３１〜１３４を通じて専用バスブリッジ２００に入力される。ただしデータ圧縮があった場合で、かつ、各色のデータ量に差が生じた場合には、最大のものに揃えるようにこの段階で調整を行なう。またハードディスク装置側の制限で、例えばデータサイズがセクタサイズの倍数でなければならないなどの条件がある場合も、この段階で調整を行なう。

（Ｙ）色の画像バス１３１（３２ビット）と（Ｍ）色の画像バス１３２（３２ビット）とから入力される画像データは、ゲート回路２１０、２１１を経た後、６４ビット幅にまとめられ、３３ＭＨｚの動作クロックに同期してデータ格納用ＦＩＦＯ（ＹＭ）２０１に書き込まれる。同様に、（Ｃ）色の画像バス１３３（３２ビット）と（Ｋ）色の画像バス１３４（３２ビット）から入力される画像データは、ゲート回路２１２、２１３を経た後、６４ビット幅にまとめられ、３３ＭＨｚの動作クロックに同期してデータ格納用ＦＩＦＯ（ＣＫ）２０２に書き込まれる。

データ格納用ＦＩＦＯ（ＹＭ）２０１およびデータ格納用ＦＩＦＯ（ＣＫ）２０２からの画像データの読み出しは、６４ビット幅で６６ＭＨｚの動作クロックに同期して行なうが、データ格納用ＦＩＦＯ（ＹＭ）２０１とデータ格納用ＦＩＦＯ（ＣＫ）２０２とを交互に読み出すように、読み出しイネーブル信号が制御される。図５は、６６ＭＨｚの動作クロック２４１に対して、データ格納用ＦＩＦＯ（ＹＭ）２０１への読み出しイネーブル信号ＲＥ１とデータ格納用ＦＩＦＯ（ＣＫ）２０２への読み出しイネーブル信号ＲＥ２とが３３ＭＨｚの周期で交互に出力される様子の一例を示している。

このようにして４つの画像バス１３１〜１３４から３３ＨＭｚの動作クロックに同期して３２ビット幅で同時に入力される画像データを６６ＭＨｚの動作クロックに同期した６４ビット幅のデータに多重化（帯域拡張）することにより、画像バス１３１〜１３４側の転送レートが確保される。６６ＭＨｚの動作クロックに同期した６４ビット幅の画像データ（多重化後の画像データ）は、２次側のバス１８１に出力され、ストレージコントローラ１８２を介してハードディスク装置１８３に順次格納される。

次に、ハードディスク装置１８３に格納されている多重化後の画像データをプリント出力要求に応じて各色のバッファメモリ１４２、１５２、１６２、１７２に転送して格納する際の画像データの流れを説明する。この場合、ハードディスク装置１８３から６６ＭＨｚの動作クロックに同期して６４ビット幅で読み出された画像データが、２次側のストレージコントローラ１８２からのバースト転送命令に従って順次専用バスブリッジ２００に入力される。

バス１８１を通じて６６ＭＨｚの動作クロックに同期して６４ビット幅で入力された画像データは、データ読出用ＦＩＦＯ（ＹＭ）２０３とデータ読出用ＦＩＦＯ（ＣＫ）２０４とに交互に書き込まれる。すなわち、（Ｙ）色と（Ｍ）色の画像データは、データ読出用ＦＩＦＯ（ＹＭ）２０３に、（Ｃ）色と（Ｋ）色の画像データは、データ読出用ＦＩＦＯ（ＣＫ）２０４に書き込まれる。図５は、６６ＭＨｚの動作クロック２４１に対して、データ読出用ＦＩＦＯ（ＹＭ）２０３への書き込みイネーブル信号ＷＥ２とデータ読出用ＦＩＦＯ（ＣＫ）２０４への書き込みイネーブル信号ＷＥ４とが交互に出力される様子も示している。

データ読出用ＦＩＦＯ（ＹＭ）２０３からの読み出しは３３ＭＨｚの動作クロックに同期して６４ビット幅で行なわれる。読み出された６４ビットの画像データは、（Ｙ）色の画像データ（３２ビット）と（Ｍ）色の画像データ（３２ビット）とに分配される。（Ｙ）色の画像データ（３２ビット）はゲート回路２１６を経て（Ｙ）色用の画像バス１３１に、（Ｍ）色の画像データ（３２ビット）はゲート回路２１７を経て（Ｍ）色用の画像バス１３２にそれぞれ出力され、対応するメモリコントローラ１４１、１５１を介してバッファメモリ１４２、１５２に格納される。

同様にデータ読出用ＦＩＦＯ（ＣＫ）２０４からの読み出しは３３ＭＨｚの動作クロックに同期して６４ビット幅で行なわれ、読み出された６４ビットの画像データは、（Ｃ）色の画像データ（３２ビット）と（Ｋ）色の画像データ（３２ビット）とに分配される。前者はゲート回路２１８を経て（Ｃ）色用の画像バス１３３に、後者はゲート回路２１９を経て（Ｋ）色用の画像バス１３４に出力され、それぞれ対応するメモリコントローラ１６１、１７１を介してバッファメモリ１６２、１７２に格納される。

次に、専用バスブリッジ２００がＣＰＵ１００や他のＰＣＩ−ＰＣＩバスブリッジ１１１、１２１〜１２４と整合性のある動作を行なうための各種の動作要素について説明する。

（１）システム全体のコンフィギュレーションにおいて、専用バスブリッジ２００の２次側に接続されたストレージコントローラ１８２は、画像バス１３１〜１３４の中のいずれか１つのバスに接続されたバスブリッジの下流側に存在するように見える必要がある。

コンフィギュレーションとは、どのバスにどのようなデバイスが接続されているかを調べて、それぞれにアドレスを与えるサイクルである。専用バスブリッジ２００においては２次側に１つしかないストレージコントローラ１８２が１次側の４つの画像バス１３１〜１３４に接続されているので、実際には１つしか存在しないストレージコントローラ１８２が誤って４つ存在すると認識されないようにする必要がある。

システムのコンフィギュレーションサイクルにおいては、最初にバス番号のアサイン処理が発生する。ホストブリッジはそのバスに接続されたバスブリッジを探し、検出されたバスブリッジは、同様に自分より下流にあるバスブリッジを探す。したがって、専用バスブリッジ２００は４つのＰＣＩ−ＰＣＩバスブリッジ１２１〜１２４から探査のアクセスを受けることになるが、その中の１つだけに検出され、他のバスブリッジからは検出されないようにすればよい。

ここでは、（Ｋ）色用の画像バス１３４のバスブリッジ１２４からのアクセスに対してのみバスブリッジである旨を主張し、また、自分の下流にバス１８１とストレージコントローラ１８２とが存在することをバスブリッジ１２４にのみ返答し、他のバスブリッジ１２１〜１２３からのアクセスには、単なるターゲットとして振舞うか、もしくは応答しない（コンフィギュレーションレジスタを実装しない）ように構成してある。この結果、バス番号は、ホストブリッジの接続されるバスが「０」、（Ｙ）色の画像バス１３１が「１」、（Ｍ）色の画像バス１３２が「２」、（Ｃ）色の画像バス１３３が「３」、（Ｋ）色の画像バス１３４が「４」、専用バスブリッジ２００の下流のバス１８１が「５」などとなり、重複したアサインが回避される。

（２）ハードディスク装置１８３側から画像バス１３１、１３２、１３３、１３４側へデータを逆多重化して転送する場合には、ＣＰＵ１００から専用バスブリッジ２００を介してストレージコントローラ１８２に転送命令が送出され、この転送命令に基づきストレージコントローラ１８２がイニシエータとなってデータ転送する。したがって、１つしかないストレージコントローラ１８２が４つの画像バス１３１〜１３４に対するイニシエータとして作用するように専用バスブリッジで特別な処理を施している。

詳細には、専用バスブリッジ２００は、２次側のストレージコントローラ１８２からデータ転送の開始要求を示すＦＲＡＭＥ信号を受信したときは、ストレージコントローラ１８２側から受信した各制御信号、すなわち、Ｃ／ＢＥ信号（コマンドバイト・レディ信号）、ＩＲＤＹ信号（イニシエータ・レディ信号）、ＦＲＡＭＥ信号をすべての画像バス１３１〜１３４に対して共通に出力する。

ＦＲＡＭＥ信号のアサートと同時に発生するＡＤバス信号のアドレスフェーズでは、そのままでは特定の画像バスのメモリ空間のアドレスだけが転送先として指定されているので、これを色毎のバッファメモリそれぞれにアサインされたアドレス空間内の適切なアドレスにアドレス変換部２０５で変換してそれぞれの画像バスに送出する。

たとえば、（Ｙ）色用のバッファメモリ１４２のアドレス空間を０００〜０９９、（Ｍ）色用のバッファメモリ１５２のアドレス空間を１００〜１９９、（Ｃ）色用のバッファメモリ１６２のアドレス空間を２００〜２９９、（Ｋ）色用のバッファメモリ１７２のアドレス空間を３００〜３９９に設定してあり、ＣＰＵ１００が（Ｋ）色のアドレス空間を基準にストレージコントローラ１８２に対して転送先のアドレスを与えるものとする。このとき、（Ｋ）色用のアドレスとして３００〜３０９が指定されると、専用バスブリッジ２００はストレージコントローラ１８２から入力されるこのアドレスを基準に、０００〜００９を（Ｙ）色用の転送アドレス、１００〜１０９を（Ｍ）色用の転送アドレス、２００〜２０９を（Ｃ）色の転送アドレスとして内部生成して出力する。

ＡＤバス信号のデータフェーズは、当然、色毎に内容が異なるので、個別に出力内容が異なる。これに伴い、パリティ処理も個別に実施する。

（３）ターゲットとなるメモリコントローラ１４１、１５１、１６１、１７１からのＤＥＶＳＥＬ信号とＴＲＤＹ信号は、それぞれの画像バス１３１〜１３４からの信号が揃ってアサートされた時点で用意が整ったものと判断する。この判断には、ＡＮＤゲートを使用すればよい。

（４）イニシエータ側のレディ信号（ＩＲＤＹ信号）は、専用バスブリッジ２００の内部のＦＩＦＯメモリ２０１、２０２、２０３、２０４に空きがあって使用できる状態であり、かつ、すべてのターゲット１４１、１５１、１６１、１７１の準備ができたことを条件にアサートされる。すべてのターゲット側の準備完了をイニシエータ側のレディの論理に入れるのは、この論理を省略すると、ある色についてのターゲットとイニシエータとの準備が他の色に先行して整ってしまうと、その色についての転送を開始しなければならなくなるからである。

（５）ＣＰＵ１００から専用バスブリッジ２００を介してストレージコントローラ１８２に転送命令を送るときは、１次側（ＣＰＵ１００側）から専用バスブリッジ２００にＦＲＡＭＥ信号が入力され、ストレージコントローラ１８２がホスト（ＣＰＵ１００）のターゲットとして動作する。このとき、ストレージコントローラ１８２はコンフィギュレーションで認識された１つのデバイスとしてのみ動作する必要があるので、１次側からのＦＲＡＭＥ信号の入力やこれに対する応答は、コンフィギュレーションで認識された特定の１つの画像バス（この例では（Ｋ）色用の画像バス１３４）に対してのみ行なうように制限する。

（６）その他、２次側は通常のＰＣＩインターフェイスを備える。またＰＣＩバスを３２ビットから６４ビットに拡張するために規定されているその他の仕様を満足するようにする。こうすることにより、バス幅と動作周波数の条件を満たす汎用のコントローラを２次側に接続することが可能となる。

図６は、ハードディスク装置１８３側からバッファメモリ１４２、１５２、１６２、１７２側へ画像データを逆多重化して転送する場合における各信号のタイミングチャートを示している。上段の信号群（ａ）は、専用バスブリッジ２００の２次側の各信号を、中段の信号群（ｂ）は１次側の（Ｙ）色用の画像バス１３１および（Ｍ）色用の画像バス１３２に係わる信号を、下段の信号群（ｃ）は１次側の（Ｃ）色用の画像バス１３３および（Ｋ）色用の画像バス１３４に係わる信号をそれぞれ示している。なお、図中の信号名において、データ格納用ＦＩＦＯを「ＦＩＦＯｔｏＭＥＭ」と、データ読出用ＦＩＦＯを「ＦＩＦＯｔｏＨＤＤ」と表してある。また、専用バスブリッジ２００を「ＢＲＤＧ」と、ストレージコントローラ１８２を「ＨＤＤ」と、各メモリコントローラ１４１、１５１、１６１、１７１を「ＭＥＭ」と表してある。

転送開始時にストレージコントローラ１８２からＦＲＡＭＥ信号、ＩＲＤＹ信号３０１が送出されると、その後、書き込みモードを指定するコマンド信号３０２がストレージコントローラ１８２から専用バスブリッジ２００に入力され、さらに次のサイクルから、転送先を示すアドレス信号３０３が順次出力される。その後は、ストレージコントローラ１８２から専用バスブリッジ２００の２次側へ、６６ＭＨｚの動作クロックに同期して６４ビット幅で入力されるデータを、データ読出用ＦＩＦＯ（ＹＭ）２０３とデータ読出用ＦＩＦＯ（ＣＫ）２０４とに交互に書き込む作業が行なわれる（データフェーズ３０４）。

データ読出用ＦＩＦＯ（ＹＭ）２０３とデータ読出用ＦＩＦＯ（ＣＫ）２０４との出力側にデータが到達すると、同図（ｂ）、（ｃ）に示すように、リードイネーブル信号３０５を出力し、さらに各メモリコントローラ１４１、１５１、１６１、１７１に対してＦＲＡＭＥ信号やＩＲＤＹ信号３０６を出力する。さらにアドレス信号、データ信号、Ｃ／ＢＥ信号、ＤＥＶＳＥＬ信号などが出力される。これらの信号に基づいてデータ読出用ＦＩＦＯ（ＹＭ）２０３から３３ＭＨｚの動作クロックに同期して６４ビット幅でデータが読み出され、これを３２ビットずつに分配して（Ｙ）色用のバッファメモリ１４２と（Ｍ）色用のバッファメモリ１５２へのデータ書き込みが行なわれる。

さらにアドレス信号、データ信号、Ｃ／ＢＥ信号、ＤＥＶＳＥＬ信号などが出力される。これらの信号に基づいてデータ読出用ＦＩＦＯ（ＹＭ）２０３から３３ＭＨｚの動作クロックに同期して６４ビット幅でデータが読み出され、これを３２ビットずつに分配して（Ｙ）色用のバッファメモリ１４２と（Ｍ）色用のバッファメモリ１５２へのデータ書き込みが行なわれる。図中の信号３０７は、バッファメモリ１４２にデータを書き込むためのアドレス信号、データ信号、Ｃ／ＢＥ信号、ＤＥＶＳＥＬ信号、ＴＲＤＹ信号である。信号３０８は同信号の（Ｍ）色用、信号３０９は同信号の（Ｃ）色用、信号３１０は同信号の（Ｋ）色用である。

図７は、バッファメモリ１４２、１５２、１６２、１７２側からハードディスク装置１８３側へ画像データを多重化して転送する場合における各信号のタイミングチャートを示している。この場合もストレージコントローラ１８２がイニシエータとなるので、まずＦＲＡＭＥ信号、ＩＲＤＹ信号３３１がストレージコントローラ１８２から出力される。その後、読み出しモードを指定するコマンド信号３３２がストレージコントローラ１８２から専用バスブリッジ２００に入力される。

さらに同図（ｂ）、（ｃ）に示すように、リードイネーブル信号３３３を出力し、各メモリコントローラ１４１、１５１、１６１、１７１に対してＦＲＡＭＥ信号やＩＲＤＹ信号３３４を出力する。

ストレージコントローラ１８２からリードコマンド３３２が入力された場合には、バッファメモリ１４２、１５２、１６２、１７２から読み出したデータをデータ格納用ＦＩＦＯ（ＹＭ）２０１やデータ格納用ＦＩＦＯ（ＣＫ）２０２に書き込む必要があるので、これらのＦＩＦＯメモリ２０１、２０２に対するライトイネーブル信号３３５を生成する。専用バスブリッジ２００の制御部２０６は、上記のコマンドデコーダの機能を備えている。

その後、（Ｙ）色用のバッファメモリ１４２と（Ｍ）色用のバッファメモリ１５２とからそれぞれ読み出した３２ビット幅のデータを６４ビット幅にまとめてデータ格納用ＦＩＦＯ（ＹＭ）２０１に順次書き込む。同様に（Ｃ）色用のバッファメモリ１６２と（Ｋ）色用のバッファメモリ１７２とからそれぞれ３２ビット幅で読み出したデータを６４ビット幅にまとめてデータ格納用ＦＩＦＯ（ＣＫ）２０２に順次書き込む。

信号３３７は、バッファメモリ１４２からデータを読み出す際のアドレス信号、データ信号、Ｃ／ＢＥ信号、ＤＥＶＳＥＬ信号などである、信号３３８は同信号の（Ｍ）色用、信号３３９は同信号の（Ｃ）色用、信号３４０は同信号の（Ｋ）色用である。

データ格納用ＦＩＦＯ（ＹＭ）２０１とデータ格納用ＦＩＦＯ（ＣＫ）２０２の出力側にデータが到達すると、データ格納用ＦＩＦＯ（ＹＭ）２０１とデータ格納用ＦＩＦＯ（ＣＫ）２０２とからの読み出しが書き込み時の半分の周期で交互に行なわれる。交互に読み出されたデータは専用バスブリッジ２００の２次側のストレージコントローラ１８２へ順次出力されてハードディスク装置１８３に格納される。

上記の動作では、ストレージコントローラ１８２がリードコマンド３３２を出してから最初のデータ３４１を受け取るまでに長い遅延が生じるので、各デバイスがタイムアウトになるまでの時間を上記遅延時間より充分長く設定する必要がある。

以上、本発明の実施の形態を図面によって説明してきたが、具体的な構成は実施の形態に示したものに限られるものではなく、本発明の要旨を逸脱しない範囲における変更や追加があっても本発明に含まれる。

実施の形態では、専用バスブリッジ２００が４本の１次側バス１３１〜１３４に対応するように構成したが、複数であれば４本に限定されるものではない。たとえば、２色分の画像バスを１次側に接続し、２色毎に１つのハードディスク装置を配置してもよい。この場合、１次側の各バスが３３ＭＨｚ動作、３２ビット幅であるとすると、図８に示すように、２次側のバスを６４ビット幅で３３ＭＨｚ動作にして帯域を確保しても、図９に示すように、２次側のバスを３２ビット幅で６６ＭＨｚ動作にして帯域を確保してもよい。

図８に示す構成の専用バスブリッジ２６０では、１次側でバス幅を６４ビットに拡張する制御を設ければよい。図９に示す構成の専用バスブリッジ２７０では、２次側でデータ格納用ＦＩＦＯ（ＹＭ）２７１やデータ格納用ＦＩＦＯ（ＣＫ）２７２を読み出すタイミングおよび２次側でデータ読出用ＦＩＦＯ（ＹＭ）２７３やデータ読出用ＦＩＦＯ（ＣＫ）２７４へデータを書き込むタイミングを制御して、２つのＦＩＦＯメモリに交互にアクセスするように構成すればよい。

また、２次側が１次側に接続されるすべてのバスの転送能力を合計した帯域を有するように構成すれば、１次側、２次側の各バスの動作クロック周波数やバス幅は実施の形態に例示したものに限定されない。

専用バスブリッジの１次側、２次側に接続されるバスは、ＰＣＩバスに限定されない。

実施の形態では、カラーのデジタル複写機に本発明を適用したが、カラープリンタやカラー複合機など他の装置に応用してもよい。

また実施の形態では、画像データを蓄積する大容量の記憶手段としてハードディスク装置を使用したが、光磁気ディスクやコンパクトディスク、ＤＶＤなど他の書き替え可能な記憶手段であってもかまわない。

実施の形態ではバッファメモリ１４２、１５２、１６２、１７２としてＳＤＲＡＭを使用したが、他の種類のメモリであってもよい。

本発明の実施の形態に係わる画像形成装置が有する画像ブロックとその周辺の回路の構成を示すブロック図である。 本発明の実施の形態に係わるカラー画像形成装置を示す概略断面図である。 本発明の実施の形態に係わるカラー画像形成装置の概略回路構成を示すブロック図である。 本発明の実施の形態に係わる専用バスブリッジとその周辺回路とを示すブロック図である。 ２つのＦＩＦＯメモリに交互にアクセスするタイミングを示す波形図である。 ２次側から１次側へ画像データを逆多重化して転送する場合における各信号のタイミングを示す波形図である。 １次側から２次側へ画像データを多重化して転送する場合における各信号のタイミングを示す波形図である。 バス幅により帯域を２倍に拡張する専用バスブリッジの構成の一例を示すブロック図である。 動作周波数により帯域を２倍に拡張する専用バスブリッジの構成の一例を示すブロック図である。 画像メモリブロック毎にハードディスク装置を設けた画像ブロックとその周辺回路の構成を示すブロック図である。

符号の説明

１０…カラー画像形成装置
２０…自動原稿送り装置
３０…読取部
３０ａ…入力装置
３０ｂ…入力画像処理部
３６…ラインイメージセンサ
４０…プリンタ部
４０ａ…出力画像処理部
４０ｂ…出力装置
４１…中間転写ベルト
５０Ｃ…Ｃ色用像形成ユニット
５０Ｋ…Ｋ色用像形成ユニット
５０Ｍ…Ｍ色用像形成ユニット
５０Ｙ…Ｙ色用像形成ユニット
５５Ｃ…Ｃ色用レーザーユニット
５５Ｋ…Ｋ色用レーザーユニット
５５Ｍ…Ｍ色用レーザーユニット
５５Ｙ…Ｙ色用レーザーユニット
１００…ＣＰＵ
１０１…システムバス
１０１ａ…ＰＣＩバス
１０１ｂ…ＩＳＡバス
１０２…ＲＯＭ
１０３…メインメモリ
１０４…プリントコントローラ
１０５…操作表示部
１０６…ネットワーク制御部
１０９…Ｉ／Ｏデバイス
１１１…バスブリッジ
１１２…フロントサイドバス
１２０…画像ブロック
１２１〜１２４…ＰＣＩ−ＰＣＩバスブリッジ
１３１〜１３４…画像バス
１４０、１５０、１６０、１７０…画像メモリブロック
１４１、１５１、１６１、１７１…メモリコントローラ
１４２、１５２、１６２、１７２…バッファメモリ
１４３、１５３、１６３、１７３…圧縮伸張部
１８１…２次側のバス
１８２…ストレージコントローラ
１８３…ハードディスク装置
２００…専用バスブリッジ
２０１…データ格納用ＦＩＦＯ（ＹＭ）
２０２…データ格納用ＦＩＦＯ（ＣＫ）
２０３…データ読出用ＦＩＦＯ（ＹＭ）
２０４…データ読出用ＦＩＦＯ（ＣＫ）
２０５…アドレス変換部
２０６…制御部
２１０〜２１９…ゲート回路
２４１…動作クロック
２６０、２７０…専用バスブリッジ２６０
２７１…データ格納用ＦＩＦＯ（ＹＭ）
２７２…データ格納用ＦＩＦＯ（ＣＫ）
２７３…データ読出用ＦＩＦＯ（ＹＭ）
２７４…データ読出用ＦＩＦＯ（ＣＫ）

Claims (7)

1. １次側に複数のバスが、２次側に前記複数のバスの合計以上の転送能力を有する１つのバスが接続され、
   前記１次側の複数のバス上のデータを多重化して前記２次側のバスに送出する多重化部と、
   前記２次側のバス上のデータを逆多重化して前記１次側の複数のバスに分配して送出する逆多重化部と
   を有する
   ことを特徴とするバス接続装置。
2. 前記逆多重化部は、前記多重化部で多重化された多重化後のデータを逆多重化するとともに、逆多重化後の各データをそれぞれ多重化前の元のバスに分配して送出する
   ことを特徴とする請求項１に記載のバス接続装置。
3. 請求項１に記載のバス接続装置と、
   前記２次側のバスに接続される記憶装置を制御する記憶装置制御部と、
   を備え、
   データ格納時は、
   前記多重化部が、前記１次側の複数のバス上のデータを多重化して２次側のバスに送出し、前記記憶装置制御部が前記記憶装置に前記多重化後のデータを記憶させ、
   データ読出時は、
   前記記憶装置制御部が前記記憶装置に、記憶されている前記多重化後のデータを前記２次側のバスに送出させ、前記逆多重化部が、前記多重化後のデータを逆多重化しかつ逆多重化後の各データをそれぞれ多重化前の元のバスに分配して送出する
   ことを特徴とするバス共通記憶装置。
4. 前記２次側のバスに接続された前記記憶装置を有する
   ことを特徴とする請求項３に記載のバス共通記憶装置。
5. 複数の基本色で形成されるカラー画像を扱う画像処理装置において、
   基本色の画像データが転送される複数の画像バスと、
   １次側に前記複数の画像バスが接続された請求項４に記載のバス共通記憶装置と
   を有する
   ことを特徴とする画像処理装置。
6. 前記複数の画像バスをそれぞれ基幹バスにバスブリッジを介して接続した
   ことを特徴とする請求項５に記載の画像処理装置。
7. 前記画像バスにはそれぞれ、基本色の画像データを外部装置との間で入出力するためのバッファメモリが接続されており、
   前記バス共通記憶装置は、
   データ格納時には、各画像バスに接続されているバッファメモリから同時に画像データを読み出し、これらを多重化して前記２次側の記憶装置に記憶し、
   データ読出時には、多重化された画像データを前記記憶装置から読み出してこれを逆多重化し、逆多重化後の画像データを前記各画像バスに分配して送出し、それぞれの画像バスに接続されているバッファメモリに同時に書き込む
   ことを特徴とする請求項５または６に記載の画像処理装置。
   

Images