JP2006101005A - 薄膜圧電共振器、高周波回路実装体及び薄膜圧電共振器の製造方法 - Google Patents

Abstract

【課題】 素子基板を貫通するキャビティを備えた薄膜圧電共振器において、実装後の耐熱性及び長期信頼性を著しく向上させることができる薄膜圧電共振器、この薄膜圧電共振器を実装した高周波回路実装体、及び薄膜圧電共振器の製造方法を提供する。
【解決手段】 素子基板１１と、この素子基板１１中に設けられ、この素子基板１１を貫通するキャビティ１６に底部を露出した下部電極１３と、この下部電極１３上の圧電体膜１４と、この圧電体膜１４上の上部電極１５とを備える薄膜圧電共振器であって、キャビティ１６と上部電極１５との間に気体流路を有する。
【選択図】 図１

Description

本発明は、薄膜圧電共振器（ＦＢＡＲ）に係り、特に、高周波フィルタ或いは高周波発振器などの高周波回路として応用が可能な圧電体膜の厚み方向の縦振動を利用した薄膜圧電共振器、この薄膜圧電共振器を実装した高周波回路実装体、及び薄膜圧電共振器の製造方法に関する。

近年の無線中心技術は飛躍的な発展を遂げ、更に高速伝送を目的とした開発が続けられている。情報伝達量の増大とともに高周波化が進み、更に高周波通信機器に対して小型、軽量化の要求が強くなってきている。無線機器は一般的に高周波（ＲＦ）を処理するＲＦフロントエンド部と、ディジタル信号処理を行うベースバンド（ＢＢ）部に大別される。この内、ＢＢ部は信号の変・復調をディジタル信号処理で行う部分であり、基本的にはＬＳＩチップによって構成できるため、容易に小型化可能である。ＲＦ部は高周波の信号をアナログ信号として増幅や周波数変換等を行う部分であり、ＬＳＩチップだけで構成するのは難しく、発振器やフィルタ等の多くの受動部品を含む複雑な構成となる。

従来、移動体通信機器におけるＲＦ及びＩＦフィルタとして、弾性表面波（ＳＡＷ）素子が一般に使用されている。しかし、ＳＡＷ素子の共振周波数は、櫛型電極間距離に反比例するという関係にあり、１ＧＨｚを超える周波数領域では、櫛型電極間距離が１μｍ以下となり、近年、求められている利用周波数の高周波数化への対応が難しくなっている。又、ＬｉＴａＯ_３等の特殊な基板を用いるために基本的に個別部品であり、小型化にも難点があった。

ＳＡＷ素子に代り、近年注目を集めている共振器として、圧電薄膜の厚み方向の縦振動モードを利用した薄膜圧電共振器がある。この薄膜圧電共振器はバルク超音波（ＢＡＷ）素子等とも称せられている。この薄膜圧電共振器では、共振周波数は、圧電体膜の音速及び膜厚によって定まり、通常１〜２μｍの膜厚で２ＧＨｚに、又０．４−０．８μｍの膜厚で５ＧＨｚに対応し、数十ＧＨｚまでの高周波化が可能である。又、Ｓｉ基板上に形成することが比較的容易であり、小型化の要求に対してもメリットがある。
この薄膜圧電共振器を動作させるには、圧電薄膜の周辺部を固定し中心部が自由に振動できる構造が望ましい。薄膜圧電共振器は、通常、下部電極、圧電体膜、及び上部電極を順に堆積させることにより素子基板表面上に作られ、圧電体膜の上面は上部電極を介して空気に接する。圧電体膜の下面を下部電極を介して空気に接するようにするためには、構造的な工夫が要求される。このため、特許文献１及び特許文献２に開示されたような、素子基板側に下部電極を露出させる貫通開口部（キャビティ）を設ける方法が提案されている。

特許文献１に開示されるような薄膜圧電共振器は、次のような工程で製造される。まず、Ｓｉ素子基板上にエピタキシャル成長された圧電体膜を形成し、その上部に上部電極となる導電体膜を形成した後、素子基板底面から素子基板の一部をエッチングし開口部（キャビティ）を設ける。その後、開口部（キャビティ）に底部を露出するように、下部電極となる導電体膜を形成するものである。

又、特許文献２に開示されるような薄膜圧電共振器は、下部電極、圧電体膜、上部電極を順に形成した後、電極パターンを含む領域に対向する位置の素子基板（半導体基板）の一部又はすべてをエッチングにより取り除いた開口部（キャビティ）を設けるものである。
特開２００１−９４３７３号公報 特開平８−１４８９６８号公報

特許文献１及び特許文献２に開示された薄膜圧電共振器は、圧電体膜が振動子として空中にある橋梁構造であるため、実際にフィルタ部品などを構成する場合には中空に封止されたパッケージ構造をとる必要がある。しかし、特許文献１及び２に示されるような薄膜圧電共振器構造では、素子基板側にエッチングによる大きな開口部（キャビティ）があるため、上部のみ封止しても裏面側から水分などが浸入し、下部電極や圧電体膜を酸化させるなどして信頼性に大きな影響を与えかねない。したがって、裏面の開口部（キャビティ）に関しても上面と同様密閉する必要が生ずる。

又、このように裏面の開口部（キャビティ）を完全に密閉した場合、その後の実装時における加熱、高い使用温度環境などによりエッチングによる開口部（キャビティ）内部の気体が膨張し、気圧差により橋梁部分に応力が発生することでの特性劣化が起きる場合がある。更に、繰り返し温度変化が発生する場合などでは、特に橋梁端部でのクラックの発生若しくは破断などが起き、長期信頼性を著しく損なう。

本発明は、上述したような事情に鑑みなされたものであって、素子基板を貫通するキャビティを備えた薄膜圧電共振器において、パッケージング（実装）後の耐熱性及び長期信頼性を著しく向上させることができる薄膜圧電共振器、この薄膜圧電共振器を実装した高周波回路実装体、及び薄膜圧電共振器の製造方法を提供することを目的とする。

上記目的を達成するために、本発明の第１の特徴は、素子基板と、この素子基板を貫通するキャビティに底部を露出した下部電極と、この下部電極上の圧電体膜と、この圧電体膜上の上部電極とを備える薄膜圧電共振器であって、キャビティと上部電極との間に気体流路が設けられた薄膜圧電共振器であることを要旨とする。
本発明の第２の特徴は、台基板と、この台基板に接合された素子基板と、この素子基板を貫通するキャビティに底部を露出した下部電極と、この下部電極上の圧電体膜と、この圧電体膜上の上部電極と、この上部電極から離間してこの上部電極上に配置された上蓋と、圧電体膜を囲み、上蓋を素子基板に対して固定する封止壁とを備え、キャビティと上部電極との間に気体流路が設けられた高周波回路実装体であることを要旨とする。

本発明の第３の特徴は、素子基板上に下部電極を形成する工程と、下部電極の上に圧電体膜を形成する工程と、圧電体膜上に上部電極を形成する工程と、素子基板を貫通するキャビティを形成し、このキャビティに下部電極の底部を露出させる工程と、キャビティと上部電極との間に気体流路を設ける工程とを含む薄膜圧電共振器の製造方法であることを要旨とする。

本発明によれば、素子基板を貫通するキャビティを備えた薄膜圧電共振器において、パッケージング（実装）後の耐熱性及び長期信頼性を著しく向上させることができる薄膜圧電共振器、この薄膜圧電共振器を実装した高周波回路実装体、及び薄膜圧電共振器の製造方法を提供することとができる。

次に、図面を参照して、本発明の第１〜第５の実施の形態を説明する。以下の図面の記載において、同一又は類似の部分には同一又は類似の符号を付している。但し、図面は模式的なものであり、厚みと平面寸法との関係、各層の厚みの比率等は現実のものとは異なることに留意すべきである。したがって、具体的な厚みや寸法は以下の説明を参酌して判断すべきものである。又、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることは勿論である。又、以下に示す第１〜第５の実施の形態は、本発明の技術的思想を具体化するための装置や方法を例示するものであって、本発明の技術的思想は、構成部品の材質、形状、構造、配置等を下記のものに特定するものでない。本発明の技術的思想は、特許請求の範囲において、種々の変更を加えることができる。

（第１の実施の形態）
本発明の第１の実施の形態に係る薄膜圧電共振器は、図１に示すように、（イ）素子基板１１；（ロ）この素子基板１１に対して一部が中空状態で機械的に保持された下部電極１３；（ハ）平面パターン上、自己が占有する領域の内部に下部電極１３の一部を包含するように、下部電極１３上に配置された圧電体膜１４；（ニ）この圧電体膜１４上の上部電極１５とを備える。そして、圧電体膜１４の厚み方向のバルク振動を利用する。更に、素子基板１１の裏面から素子基板１１表面に向かって、下部電極１３の底部を露出するキャビティ（空洞）１６を備え、下部電極１３は、キャビティ１６のなす空間に対して底部を露出し、中空状態で機械的に保持されている。実際には、素子基板１１の上面には、シリコン酸化膜（ＳｉＯ₂）又はシリコン窒化膜（ＳｉＮ_x）若しくはシリコン酸化膜とシリコン窒化膜との複合膜（ＳｉＯ₂／ＳｉＮ_x）等の絶縁膜１２が形成され、下部電極１３の周辺部が、キャビティ１６を囲む位置の絶縁膜１２の上面に固定されている。

図１（ａ）に示すように、平面パターン上では、キャビティ１６が占有する領域の大部分は、下部電極１３が占有する領域の内部に収納されているが、キャビティ１６が占める空間の幅Ｗの矩形の突起部が露出している。ここで「平面パターン上」とは、素子基板１１の上面に垂直方向の無限の遠方から、素子基板１１を鳥瞰した場合の平面図においてという意味である。この幅Ｗの突起部により、下部電極１３の下方のキャビティ１６のなす空間と上部電極１５側の空間との間を貫通する通路が構成されている。この通路をこの明細書では、「気体流路」と呼ぶ。幅Ｗの矩形の突起部の大きさは、突起部のなす貫通口により、気体が出入りできる程度であれば良いが、突起部が設けられているキャビティ１６の辺の長さの１／２以下の幅であることが望ましい。これは、橋梁部をなす下部電極１３が素子基板１１に接している幅を考慮したもので、この幅が少なすぎると橋梁部の機械的強度が相対的に落ち破断しやすくなるからである。図１に示す薄膜圧電共振器は、圧電体膜１４の厚み方向のバルク振動を利用するので、圧電体膜１４及び下部電極１３の厚みを調整することにより共振振動数が決定できる。尚、図１（ａ）においては、幅Ｗの矩形の突起部を例示しているが、原理的には気体流路が構成されれば良いので、突起部の形状は３角形、６角形、８角形等の多角形でも、円形や楕円形でも構わない。

膜厚３００ｎｍのＡｌ膜からなる下部電極１３の上に厚さ２μｍのＡｌＮ膜からなる圧電体膜１４、圧電体膜１４の上に膜厚３００ｎｍのＡｌ膜からなる上部電極１５を形成した薄膜圧電共振器の共振特性を、ベクトルネットワークアナライザを用いて評価した結果は、電気機械結合係数ｋ_t ²は６．３〜６．５％、品質係数（Ｑ値）は共振点で８００〜９００、反共振点で７００〜８００であり、非常に優れた特性である。

上部電極の長手方向に直交する方向から見た断面図に対応する図２を用いて、本発明の第１の実施の形態に係る薄膜圧電共振器の製造方法を説明する。尚、以下に述べる薄膜圧電共振器の製造方法は、一例であり、この変形例を含めて、これ以外の種々の製造方法により、実現可能であることは勿論である。

（イ）まず、Ｓｉ（１００）基板等の素子基板１１を用意する。この基板に熱酸化法等による熱酸化膜（ＳｉＯ₂）等の絶縁膜１２を形成する。更に、絶縁膜１２の上に、ＲＦマグネトロンスパッタリング等を用いて膜厚１５０〜６００ｎｍ、好ましくは２５０〜３５０ｎｍのＡｌ膜等の金属膜を、堆積する。そして、フォトリソグラフィ及び反応性イオンエッチング（ＲＩＥ）によるパターニングを行い、下部電極１３のパターンを図２（ａ）に示すように形成する。

（ロ）その後、ＲＦマグネトロンスパッタリング法等により厚さ０．５〜３μｍの圧電体材料膜を下部電極１３上に堆積する。圧電体材料膜の厚さは、共振周波数により異なり、圧電体材料膜がＡｌＮで共振周波数を２．０ＧＨｚ程度にするのであれば、厚さ２μｍ程度にすれば良い。そして、フォトリソグラフィ及び塩化物系ガスを用いたＲＩＥにより図２（ｂ）に示すように、ＡｌＮ膜をパターニングし圧電体膜１４を形成する。図１（ａ）及び図１（ｂ）から理解できるように、圧電体膜１４の端部の裾から下部電極１３の一部を露出させる。

（ハ）引き続き１５０〜６００ｎｍ、好ましくは２５０〜３５０ｎｍの金属膜を圧電体膜１４及び絶縁膜１２の上を含んで全面に堆積後、フォトリソグラフィ及びウェットエッチングにより選択エッチングし、図２（ｃ）に示すように、上部電極１５を形成する。

（ニ）その後、素子基板１１を厚さ１００〜３００μｍ、好ましくは１５０〜２５０μｍ、例えば２００μｍ、の厚さになるまで研磨により厚み調整をする。その後、素子基板１１の裏面をフォトリソグラフィでエッチングマスクを形成する。素子基板１１がＳｉ基板の場合は、フッ化物系のガスを用いたＲＩＥにより素子基板１１を裏面側からエッチングし、キャビティ１６を形成する。その後キャビティ１６の底部に残った絶縁膜１２を、ウェットエッチング及びフッ化物系のガスを用いたＲＩＥを併用して除去すれば、図２（ｄ）に示すような断面構造が完成する。この際、図１（ａ）に示すように、平面パターン上では、幅Ｗの矩形の突起部を設け、圧電体膜１４の端部からキャビティ１６の端部が一部露出するように設計しているので、図２（ｄ）に示すように、この露出部が貫通口となり、キャビティ１６のなす空間と上部電極１５側の空間との間に通路（気体流路）が形成される。

図３は、第１の実施の形態に係る薄膜圧電共振器の実装構造（高周波回路実装体）の上部電極の長手方向に沿った断面図である。第１のシリコン基板からなる素子基板１１の底面に第２のシリコン基板からなる台基板２１が接合されている。一方、上部電極１５の端部及び下部電極１３の端部が裾から延在するようにして、絶縁膜１２の上部には、箱状の封止壁２２が設けられ、封止壁２２の上部開口を第３のシリコン基板からなる上蓋２３が密閉している。封止壁２２は、圧電体膜１４を囲み、上蓋２３を素子基板１１に対して固定するように、ポリイミド等の樹脂で構成すれば良い。封止壁２２の裾から外方に延在する上部電極１５の端部及び下部電極１３の端部にはワイヤディングはバンプ等の手法で外部回路が接続される。

尚、図３に示す第１の実施の形態に係る高周波回路実装体は一例であり、素子基板１１の裏面の密閉は、第２のシリコン基板からなる台基板２１に限定されず、ガラス若しくはセラミック基板などを、ポリイミドなどの樹脂若しくはＡｕ−Ｓｎ、Ａｕ−Ｓｉなどの共晶合金、ハンダなどにより接着しても良い。或いは、素子基板１１の裏面の全体を樹脂シートで覆う方法などによっても構わない。上面も上蓋がシリコン基板に限定されず、やはりガラス若しくはセラミック基板などを、ポリイミドなどの樹脂若しくはＡｕ−Ｓｎ、Ａｕ−Ｓｉなどの共晶合金、ハンダなどにより接着しても良い。若しくは、樹脂シートなどで覆う方法によっても構わない。

本発明の第１の実施の形態に係る高周波回路実装体においては、図１に示すように、薄膜圧電共振器が、キャビティ１６のなす空間と上部電極１５側の空間との間に通路（気体流路）を有するので、キャビティ１６内部のみが孤立の密閉構造とはならない。このため、以下に示すような、薄膜圧電共振器の実装工程において、実装時の温度変化による気圧差により生ずる橋梁構造の破断若しくは劣化を抑制することができる。この結果、第１の実施の形態に係る高周波回路実装体は非常に良好な長期信頼性を実現できる。

図３に示す第１の実施の形態に係る薄膜圧電共振器の実装方法を説明する。尚、以下に述べる薄膜圧電共振器の製造方法は、一例であり、この変形例を含めて、これ以外の種々の製造方法により、実現可能であることは勿論である。

（イ）まず、第１の実施の形態に係る薄膜圧電共振器の素子基板１１に、例えばワックスなどを用いて補強基板に接着し、補強する。この際、補強基板はサファイア、ガラス、シリコン基板などを用いることができる。又、キャビティ１６形成用の高速ＲＩＥ前に補強しておき、その後素子基板１１の厚さを薄く研削し、ＲＩＥによりキャビティ１６を形成することも可能である。この場合、シリコンのエッチング量が減少するため、スループットが向上し、且つオーバーハングやテーパ、ノッチといったＲＩＥによる加工寸法変換差を減少させることが可能となる。

（ロ）このようにして、補強された素子基板１１の底面に台基板２１と直接接合法（貼り合わせ法）により貼り合わせる。「直接接合法」とは、清浄なミラー面を有する２枚のシリコン基板等を互いに貼り合わせる方法である。この場合、互いに接合するシリコン基板の表面を清浄表面とし、清浄表面同士を真空中で原子層オーダーで接触させ、加熱することにより原子間の結合が形成される。第１の実施の形態に係る薄膜圧電共振器の実装方法においては、素子基板（第１のシリコン基板）１１と台基板（第２のシリコン基板）１２のそれぞれの表面を平坦化、清浄化し、且つプラズマ処理などにより活性化しておくと更に接着強度が上昇し、且つ接着温度も低温化することが可能となる。素子基板１１と台基板２１の平均表面粗さを１０ｎｍ以下に抑制し、且つ硫酸と過酸化水素水を用いて素子基板１１と台基板２１を清浄化しておくことで平坦化と清浄化を行う。又、接着前に高真空に保たれた真空チャンバー内でＡｒ（アルゴン）と水素を用いたプラズマ処理を行い、２００℃で接着を行う。

（ハ）その後、素子基板１１側の補強基板を２００℃に加熱したホットプレート上で剥がし、更にイソプロピルアルコール等により残ったワックスを除去する。

（ニ）更に、素子基板１１上に感光性ポリイミドをスピンコートし、フォトリソグラフィによりシーリング部分の封止壁２２を形成後、３５０℃程度でキュアを行う。

（ホ）一方、上蓋２３としての第３のシリコン基板にもポリイミドをスピンコートしておき、上蓋（第３のシリコン基板）２３と素子基板（第１のシリコン基板）１１とを貼り合わせ、３５０℃程度のキュアを再度行う。これにより素子基板１１と上蓋２３はポリイミドにより接着される。この後、ダイシングにより個片化を行えば、図３に示す第１の実施の形態に係る高周波回路実装体が完成する。

第１の実施の形態に係る高周波回路実装体を測定をした結果、幅Ｗの矩形の突起部からなる貫通口を設けない場合と比較し、製造時の歩留まりが、３０％以上向上し、又、動作時の温度環境による特性の劣化も全く見られなくなった。

第１の実施の形態に係る薄膜圧電共振器を利用したマイクロメカニカルフィルタの例を図４に示す。図４に示す梯子型フィルタ４１は、４個の薄膜圧電共振器Ｆ₁，Ｆ₂，Ｆ₃，Ｆ₄が直並列接続されるように配列されて構成されている。図４に示す梯子型フィルタ４１の現実の構造は、種々のトポロジーがあり得る。例えば、図４の入力端子Ｐ_inの一方の端子（図４で上側の端子）と他方の端子（図４で下側の端子）に、それぞれ薄膜圧電共振器Ｆ₄の上部電極１５と下部電極１３が接続され、薄膜圧電共振器Ｆ₄の上部電極１５に薄膜圧電共振器Ｆ₃の上部電極１５が接続され、薄膜圧電共振器Ｆ₃の下部電極１３に薄膜圧電共振器Ｆ₁及びＦ₂のそれぞれの上部電極１５が接続されるように、同一基板上にモノリシックに構成できる。

尚、図４に示す梯子型フィルタ４１等の複数の薄膜圧電共振器を集積化した構造の場合でも、図３に示す実装構造を採用可能である。例えば、図４の場合であれば、２つの入力端子Ｐ_in及び２つの出力端子Ｐ_outが箱状の封止壁２２の裾から外部に延在するように実装すれば、入力端子Ｐ_in及び出力端子Ｐ_outを介して外部の回路と接続できる。

又、第１の実施の形態に係る薄膜圧電共振器は、図５に示すようにバリアブルキャパシタンスＣ２及び増幅器１０５と組み合せて移動体通信機の電圧制御発振器（ＶＣＯ）に利用することができる。即ち、図５では、バリアブルキャパシタンスＣ２と固定キャパシタンスＣ１に、それぞれ薄膜圧電共振器１０１の上部電極１５と下部電極１３とが接続され、薄膜圧電共振器１０１の上部電極１５には更に抵抗Ｒ２の一方の端子が接続されている。抵抗Ｒ２の他方の端子と、薄膜圧電共振器１０１の下部電極１３との間には、増幅器１０５と帰還抵抗Ｒ１との並列回路が接続されている。増幅器１０５の入力端子には、帰還抵抗Ｒ１により増幅器１０５の出力端子の信号が正帰還し、薄膜圧電共振器１０１の共振周波数で発振する。バリアブルキャパシタンスＣ２は、可変容量ダイオード（バリキャップ）で構成すれば良く、バリアブルキャパシタンスＣ２により発振周波数の調整を行う。図５に示した、バリアブルキャパシタンスＣ２、固定キャパシタンスＣ１、薄膜圧電共振器１０１、抵抗Ｒ２，Ｒ１及び増幅器１０５は、同一基板上にモノリシックに構成しても良く、ハイブリッドに集積化しても構わない。

図６には、図４に示すマイクロメカニカルフィルタを、高周波（ＲＦ）フィルタ４１及び中間周波数（ＩＦ）フィルタ４２として備える携帯型情報端末の受信回路を示す。図６に示す携帯型情報端末の受信回路は、ＲＦフロントエンド部として、図４に示したマイクロメカニカルフィルタによるＲＦフィルタ４１、ＲＦフィルタ４１に接続されたミキサ４８、ミキサ４８に接続された局部発振器４９を備える。ミキサ４８は、ＲＦフィルタ４１の出力するＲＦ信号と局部発振器４９の出力するＲＦ信号とを混合し、例えば２００ＭＨｚ〜５００ＭＨｚの中間周波数（ＩＦ）の信号を生成する。ＲＦフィルタ４１にはアンテナスイッチ４７を介して、第１アンテナ４５及び第２アンテナ４６が接続されている。図６において、２本の、第１アンテナ４５及び第２アンテナ４６が接続されているがこれは例示であり、アンテナの本数は２本に限定されない。

ミキサ４８で混合された第１アンテナ４５及び第２アンテナ４６が受信したＲＦ信号と局部発振器４９の出力するＲＦ信号とは、図４に示したマイクロメカニカルフィルタによるＩＦフィルタ４２に伝達される。ＩＦフィルタ４２には、増幅器５０が接続され、増幅器５０には、Ｉ／Ｑ復調回路を備えるレシーバＬＳＩチップ３が接続されている。レシーバＬＳＩチップ３には、共振器５８を備えたＩＱ発振器５７が接続されている。ＩＦフィルタ４２により、第１アンテナ４５及び第２アンテナ４６が受信したＲＦ信号と局部発振器４９の出力するＲＦ信号との差の周波数が抽出され、増幅器５０により、差の周波数であるＩＦ信号が増幅され、安定化される。このＩＦ信号は、レシーバＬＳＩチップ３により直交位相復調され、互いに９０°位相がずれたＩ信号及びＱ信号が生成される。レシーバＬＳＩチップ３が備えるミキサ５１及びミキサ５２において、更に低周波、例えば１０ＭＨｚ以下のベースバンドＩ信号及びベースバンドＱ信号がそれぞれ生成される。ベースバンドＩ信号及びベースバンドＱ信号は、それぞれ、増幅器５３，５４で増幅された後、ベースバンドフィルタ４３，４４に入力される。ベースバンドフィルタ４３，４４を介したベースバンドＩ信号及びベースバンドＱ信号は、更に、Ａ−Ｄ変換器５５，５６でディジタル信号に変換され、図示を省略したディジタルベースバンドプロセッサ（ＤＢＢＰ）に入力される。即ち、ベースバンドフィルタ４３及びベースバンドフィルタ４４を介してそれぞれ抽出されたベースバンドＩ信号及びベースバンドＱ信号は、Ａ−Ｄ変換器５５及びＡ−Ｄ変換器５６により、ディジタルのベースバンドＩ信号及びベースバンドＱ信号となり、ディジタルベースバンドプロセッサ（ＤＢＢＰ）により信号処理される。

図７は、携帯型情報端末の送信回路２を示す。送信回路２のベースバンド処理部にはディジタルベースバンドプロセッサ（ＤＢＢＰ）からのディジタルのベースバンドＩ信号及びベースバンドＱ信号をアナログ信号に変換するＤ−Ａ変換器６５，６６がそれぞれ備えられている。ディジタルのベースバンドＩ信号及びベースバンドＱ信号は、Ｄ−Ａ変換器６５及びＤ−Ａ変換器６６により、アナログのベースバンドＩ信号及びベースバンドＱ信号となり、ベースバンドフィルタ６１及びベースバンドフィルタ６２を介して、変調器ＬＳＩチップ５の増幅器８８，８９に入力される。

変調器ＬＳＩチップ５は、増幅器８８，８９と、増幅器８８，８９に接続されたミキサ８５，８６を備える。変調器ＬＳＩチップ５は、更に、発振器６０及び移相器８７を備える。ミキサ８５及びミキサ８６には、発振器６０からの搬送波のＲＦ周波数が、移相器８７により互いに９０°位相がずらされて供給される。増幅器８８，８９の出力は、ミキサ８５，８６において発振器６０からの搬送波のＲＦ周波数と混合され、変調される。変調器ＬＳＩチップ５は、更に、加算器８４及び加算器８４の出力に接続された増幅器８３を備える。ミキサ８５及びミキサ８６の出力は、加算器８４に入力され、加算器８４の出力は増幅器８３に入力される。増幅器８３の出力は、送信回路２のＲＦフロントエンド部を構成するＭＭＩＣ４に供給される。ＭＭＩＣ４には多段接続されたマイクロ波用パワートランジスタ８１，８２を備え、ＲＦ増幅後、アンテナスイッチ４７を介して、第１アンテナ４５及び第２アンテナ４６に供給される。

図６及び図７に示す携帯型情報端末においては、空洞共振器やインダクタを用いたＬＣ回路の代わりに、小型のマイクロメカニカルフィルタを、ＲＦフィルタ４１及びＩＦフィルタ４２として用いているので、小型薄型、且つ低消費電力の１〜５ＧＨｚ程度のマイクロ波帯域で使用可能な携帯型情報端末が実現できる。勿論、図６のベースバンドフィルタ４３，４４、或いは図７のベースバンドフィルタ６１，６２等の、低周波領域におけるフィルタ等にも適用可能であるが、図４に示したマイクロメカニカルフィルタの高周波特性を鑑みれば、３００ＭＨｚ以上、特に１〜５ＧＨｚ程度のマイクロ波帯域におけるフィルタに用いるのが好適である。

（第２の実施の形態）
本発明の第２の実施の形態に係る薄膜圧電共振器は、図８に示すように、素子基板１１と、この素子基板１１中に設けられ、この素子基板１１を貫通するキャビティ１６に底部を露出した下部電極１３と、この下部電極１３上の圧電体膜１４と、この圧電体膜１４上の上部電極１５とを備え、圧電体膜１４の厚み方向のバルク振動を利用する点では、第１の実施の形態に係る薄膜圧電共振器と同様である。キャビティ１６は、素子基板１１の裏面から表面に向かう貫通した開口部で構成されている。

下部電極１３は、この素子基板１１のキャビティ１６のなす空間に対して底部を露出するように、中空状態で機械的に素子基板１１保持される。現実には、第１の実施の形態に係る薄膜圧電共振器と同様に、素子基板１１の上面にＳｉＯ₂膜、ＳｉＮ_x膜やこれらの複合膜（ＳｉＯ₂膜／ＳｉＮ_x膜）等の絶縁膜１２が更に形成され、下部電極１３の周辺部は、キャビティ１６を囲む位置の絶縁膜１２の上面に固定されている。 しかしながら、図８に示すように、下部電極１３、圧電体膜１４及び上部電極１５からなる積層構造を貫通するビアホール２７により、下部電極１３の下方のキャビティ１６のなす空間と上部電極１５の上方の空間との間を接続する空気（気体）の通路（気体流路）が構成されている点が、第１の実施の形態に係る薄膜圧電共振器とは異なる。ビアホール２７は、図８に示すように、共振器のほぼ中央部に形成されているが、ビアホール２７を設ける位置は、共振器の中央部に限定されるものではない。但し、共振器の中央部の近傍の方が共振周波数等の設計が用意になり好ましい。図８に示す薄膜圧電共振器は、圧電体膜１４及び下部電極１３の厚みを調整することにより共振振動数が決定できる。又、ビアホール２７の形状は、円形に限定されず、３角形、４角形、６角形、８角形等の多角形でも、楕円形、不整多角形、スリット状の長方形等でも構わない。又、数も1箇所に限定されるものではなく、多数形成されていても良い。

膜厚３００ｎｍのＡｌ膜からなる下部電極１３の上に厚さ２μｍのＡｌＮ膜からなる圧電体膜１４、圧電体膜１４の上に膜厚３００ｎｍのＡｌ膜からなる上部電極１５を形成した薄膜圧電共振器の共振特性を、ベクトルネットワークアナライザを用いて評価した結果は、電気機械結合係数ｋ_t ²は６．３〜６．５％、品質係数（Ｑ値）は共振点で８００〜９００、反共振点で７００〜８００であり、非常に優れた特性である。

上部電極の長手方向に直交する方向から見た断面図に対応する図９を用いて、本発明の第２の実施の形態に係る薄膜圧電共振器の製造方法を説明する。尚、以下に述べる薄膜圧電共振器の製造方法は、一例であり、この変形例を含めて、これ以外の種々の製造方法により、実現可能であることは勿論である。

（イ）まず、Ｓｉ（１００）基板等の素子基板１１を用意する。この基板に熱酸化法等による熱酸化膜（ＳｉＯ₂）等の絶縁膜１２を形成する。更に、絶縁膜１２の上に、ＲＦマグネトロンスパッタリング等を用いて膜厚１５０〜６００ｎｍ、好ましくは２５０〜３５０ｎｍのＭｏ膜等の金属膜を、堆積する。そして、フォトリソグラフィ及び反応性イオンエッチング（ＲＩＥ）によるパターニングを行い、下部電極１３のパターンを図９（ａ）に示すように形成する。図９（ａ）に示すように下部電極１３のパターニングに際しては、下部電極１３の中央部に下地穴２７ａを形成する。

（ロ）その後、ＲＦマグネトロンスパッタリング法等により厚さ０．５〜３μｍの圧電体材料膜を下部電極１３上に堆積する。圧電体材料膜の厚さは、共振周波数により異なり、圧電体材料膜がＡｌＮで共振周波数を２．０ＧＨｚ程度にするのであれば、厚さ２μｍ程度にすれば良い。そして、フォトリソグラフィ及び塩化物系ガスを用いたＲＩＥにより図９（ｂ）に示すように、ＡｌＮ膜をパターニングし圧電体膜１４を形成する。図９（ｂ）に示すように、圧電体膜１４のパターニングに際しては、下部電極１３の中央部に設けられた下地穴２７ａに位置合わせ（マスク合わせ）して、圧電体膜１４の中央部に第１中間穴２７ｂを形成し、下地穴２７ａと第１中間穴２７ｂとを連続した穴とする。

（ハ）引き続き１５０〜６００ｎｍ、好ましくは２５０〜３５０ｎｍの金属膜を圧電体膜１４及び絶縁膜１２の上を含んで全面に堆積後、フォトリソグラフィ及びウェットエッチングにより選択エッチングし、図９（ｃ）に示すように、上部電極１５を形成する。図９（ｃ）に示すように、上部電極１５のパターニングに際しては、圧電体膜１４の中央部に設けられた第１中間穴２７ｂに位置合わせして、上部電極１５の中央部に第２中間穴２７ｃを形成し、下地穴２７ａ、第１中間穴２７ｂ及び第２中間穴２７ｃとを連続した穴とする。

（ニ）その後、素子基板１１を厚さ１００〜３００μｍ、好ましくは１５０〜２５０μｍ、例えば２００μｍ、の厚さになるまで研磨により厚み調整をする。その後、素子基板１１の裏面をフォトリソグラフィでエッチングマスクを形成する。素子基板１１がＳｉ基板の場合は、フッ化物系のガスを用いたＲＩＥにより素子基板１１を裏面側からエッチングし、キャビティ１６を形成する。その後キャビティ１６の底部に残った絶縁膜１２を、ウェットエッチング及びフッ化物系のガスを用いたＲＩＥを併用して除去すれば、図９（ｄ）に示すように、下地穴２７ａ、第１中間穴２７ｂ及び第２中間穴２７ｃからなるビアホール２７が開通し、図８に示す第２の実施の形態に係る薄膜圧電共振器が完成する。即ち、ビアホール２７により、キャビティ１６のなす空間と上部電極１５側の空間との間に通路（気体流路）が形成される。

尚、図９では、ビアホール２７を各層毎に、マスク合わせしながら、順次形成して積み重ねる方法をとったが、下部電極１３、圧電体膜１４及び上部電極１５からなる積層構造を形成した後にフォトリソグラフィ及びＲＩＥを用いて一括エッチングにより形成することも可能である。

図１０は、第２の実施の形態に係る高周波回路実装体の、上部電極の長手方向に沿った断面図である。第１の実施の形態に係る高周波回路実装体と同様に、第１のシリコン基板からなる素子基板１１の底面に第２のシリコン基板からなる台基板２１が接合され、絶縁膜１２の上部には、箱状の封止壁２２が設けられ、封止壁２２の上部開口を第３のシリコン基板からなる上蓋２３が密閉している。封止壁２２は、ポリイミド等の樹脂で構成すれば良い。尚、図１０に示す第２の実施の形態に係る高周波回路実装体は一例であり、素子基板１１の裏面の密閉は、第２のシリコン基板からなる台基板２１に限定されず、又、上面の密閉もやはりシリコン基板からなる上蓋に限定されるものではなく、双方ともにガラス若しくはセラミック基板などを、ポリイミドなどの樹脂若しくはＡｕ−Ｓｎ、Ａｕ−Ｓｉなどの共晶合金、ハンダなどにより接着しても良く、素子基板１１の裏面の全体及び上面を樹脂シートで覆う方法などによっても構わないことは、第１の実施の形態において説明した通りである。

本発明の第２の実施の形態に係る高周波回路実装体においては、図８に示すように、下部電極１３、圧電体膜１４及び上部電極１５からなる積層構造を貫通するビアホール２７により、下部電極１３の下方のキャビティ１６のなす空間と上部電極１５の上方の空間との間を接続し、通路（気体流路）を構成しているので、キャビティ１６内部のみが孤立の密閉構造とはならない。このため、薄膜圧電共振器の実装工程において、実装時の温度変化による気圧差により生ずる橋梁構造の破断若しくは劣化を抑制することができる。この結果、第２の実施の形態に係る高周波回路実装体は非常に良好な長期信頼性を実現できる。尚、図１０に示す第２の実施の形態に係る薄膜圧電共振器の実装方法は、第１の実施の形態に係る薄膜圧電共振器の実装方法と同様であるので重複した説明を省略する。第２の実施の形態に係る高周波回路実装体を測定をした結果、ビアホール２７を設けない場合と比較し、製造時の歩留まりが、３０％以上向上し、又、動作時の温度環境による特性の劣化も全く見られなくなった。

尚、第２の実施の形態に係る薄膜圧電共振器により、図４に示す梯子型フィルタ４１や図５に示すような電圧制御発振器（ＶＣＯ）を構成しても良く、更に、図６に示す携帯型情報端末の受信回路や、図７に示す携帯型情報端末の送信回路のＲＦフィルタ４１やＩＦフィルタ４２に応用可能であることは、勿論である。図４に示すような複数の薄膜圧電共振器を集積化した構造の場合でも、図１０に示す実装構造を採用可能である。例えば、図４の場合であれば、図１０と同様な実装構造において、２つの入力端子Ｐ_in及び２つの出力端子Ｐ_outが箱状の封止壁２２の裾から外部に延在するように実装すれば、入力端子Ｐ_in及び出力端子Ｐ_outを介して外部の回路と接続できる。

（第３の実施の形態）
本発明の第３の実施の形態に係る薄膜圧電共振器は、図１１に示すように、素子基板１１と、この素子基板１１中に設けられ、この素子基板１１を貫通するキャビティ１６に底部を露出した下部電極１３と、この下部電極１３上の圧電体膜１４と、この圧電体膜１４上の上部電極１５とを備え、圧電体膜１４の厚み方向のバルク振動を利用する点では、第１及び第２の実施の形態に係る薄膜圧電共振器と同様である。更に、第１及び第２の実施の形態に係る薄膜圧電共振器と同様に、素子基板１１の上面にＳｉＯ₂膜、ＳｉＮ_x膜やこれらの複合膜（ＳｉＯ₂膜／ＳｉＮ_x膜）等の絶縁膜１２が形成され、下部電極１３の周辺部は、キャビティ１６を囲む位置の絶縁膜１２の上面に固定されている。 しかしながら、図１１に示すように、素子基板１１の周辺部、即ち、圧電体膜１４のパターンに隣接する位置に、素子基板１１の表面に垂直方向に素子基板１１を貫通する貫通口２８が設けられている。更に、素子基板１１の中央部に設けられたキャビティ１６と貫通口２８とが、横穴である接続溝（接続部）１７で互いに接続されている。このような貫通口２８と接続溝（接続部）１７とで、下部電極１３の下方のキャビティ１６のなす空間と上部電極１５側の空間との間を接続する通路（気体流路）が構成されている点が、第１及び第２の実施の形態に係る薄膜圧電共振器とは異なる。図１１に示す薄膜圧電共振器は、圧電体膜１４及び下部電極１３の厚みを調整することにより共振振動数が決定できる。貫通口２８の形状は、円形に限定されず、３角形、４角形、６角形、８角形等の多角形でも、楕円形等でも構わない。又、貫通口の数も１箇所に限定されるものではなく、多数形成されていても良い。

膜厚３００ｎｍのＡｌ膜からなる下部電極１３の上に厚さ２μｍのＡｌＮ膜からなる圧電体膜１４、圧電体膜１４の上に膜厚３００ｎｍのＡｌ膜からなる上部電極１５を形成した薄膜圧電共振器の共振特性を、ベクトルネットワークアナライザを用いて評価した結果は、電気機械結合係数ｋ_t ²は６．３〜６．５％、品質係数（Ｑ値）は共振点で８００〜９００、反共振点で７００〜８００であり、非常に優れた特性である。

上部電極の長手方向に直交する方向から見た断面図に対応する図１２を用いて、本発明の第３の実施の形態に係る薄膜圧電共振器の製造方法を説明する。尚、以下に述べる薄膜圧電共振器の製造方法は、一例であり、この変形例を含めて、これ以外の種々の製造方法により、実現可能であることは勿論である。

（イ）まず、Ｓｉ（１００）基板等の素子基板１１を用意する。この基板に熱酸化法等による熱酸化膜（ＳｉＯ₂）等の絶縁膜１２を形成する。更に、絶縁膜１２の上に、ＲＦマグネトロンスパッタリング等を用いて膜厚１５０〜６００ｎｍ、好ましくは２５０〜３５０ｎｍのＡｌ膜等の金属膜を、堆積する。そして、フォトリソグラフィ及び反応性イオンエッチング（ＲＩＥ）によるパターニングを行い、下部電極１３のパターンを形成する。その後、ＲＦマグネトロンスパッタリング法等により厚さ０．５〜３μｍの構造の圧電体材料膜を下部電極１３上に堆積する。圧電体材料膜の厚さは、共振周波数により異なり、圧電体材料膜がＡｌＮで共振周波数を２．０ＧＨｚ程度にするのであれば、厚さ２μｍ程度にすれば良い。そして、フォトリソグラフィ及び塩化物系ガスを用いたＲＩＥによりＡｌＮ膜をパターニングし、圧電体膜１４を形成する。引き続き１５０〜６００ｎｍ、好ましくは２５０〜３５０ｎｍの金属膜を圧電体膜１４及び絶縁膜１２の上を含んで全面に堆積後、フォトリソグラフィ及びウェットエッチングにより選択エッチングし、図１２（ａ）に示すように、上部電極１５を形成する。

（ロ）その後、素子基板１１を厚さ１００〜３００μｍ、好ましくは１５０〜２５０μｍ、例えば２００μｍの厚さになるまで研磨により厚み調整をする。その後、素子基板１１の裏面をフォトリソグラフィでエッチングマスクを形成する。素子基板１１がＳｉ基板の場合は、フッ化物系のガスを用いたＲＩＥにより素子基板１１を裏面側からエッチングし、図１２（ｂ）に示すように、接続溝（接続部）１７を形成する。

（ハ）その後、図１２（ｃ）に示すように、素子基板１１の裏面に、フォトリソグラフィでフォトレジスト１８のエッチングマスクを形成する。フォトレジスト１８のエッチングマスクを用いて、ＲＩＥにより素子基板１１を裏面側からエッチングし、キャビティ１６と貫通口２８を形成する。その後キャビティ１６の底部に残った絶縁膜１２を、ウェットエッチング及びフッ化物系のガスを用いたＲＩＥを併用して除去すれば、図１２（ｄ）に示すように、貫通口２８と接続溝（接続部）１７とで、下部電極１３の下方のキャビティ１６のなす空間と上部電極１５側の空間との間が接続される。この結果、図１１に示す第３の実施の形態に係る薄膜圧電共振器が完成する。

図１３は、第３の実施の形態に係る高周波回路実装体の、上部電極の長手方向に沿った断面図である。第１及び第２の実施の形態に係る高周波回路実装体と同様に、第１のシリコン基板からなる素子基板１１の底面に第２のシリコン基板からなる台基板２１が接合され、絶縁膜１２の上部には、箱状の封止壁２２が設けられ、封止壁２２の上部開口を第３のシリコン基板からなる上蓋２３が密閉している。封止壁２２は、ポリイミド等の樹脂で構成すれば良い。尚、図１３に示す第３の実施の形態に係る高周波回路実装体は一例であり、素子基板１１の裏面の密閉は、第２のシリコン基板からなる台基板２１に限定されず、又、上面の密閉もやはりシリコン基板からなる上蓋に限定されるものではなく、双方ともにガラス若しくはセラミック基板などを、ポリイミドなどの樹脂若しくはＡｕ−Ｓｎ、Ａｕ−Ｓｉなどの共晶合金、ハンダなどにより接着しても良く、素子基板１１の裏面の全体及び上面を樹脂シートで覆う方法などによっても構わないことは、第１及び第２の実施の形態において説明した通りである。

本発明の第３の実施の形態に係る高周波回路実装体においては、図１１に示すように、素子基板１１を貫通する貫通口２８と接続溝（接続部）１７により、下部電極１３の下方のキャビティ１６のなす空間と上部電極１５の上方の空間との間を接続し、気体流路を構成しているので、キャビティ１６内部のみが孤立の密閉構造とはならない。このため、薄膜圧電共振器の実装工程において、実装時の温度変化による気圧差により生ずる橋梁構造の破断若しくは劣化を抑制することができる。この結果、第３の実施の形態に係る高周波回路実装体は非常に良好な長期信頼性を実現できる。尚、図１３に示す第３の実施の形態に係る薄膜圧電共振器の実装方法は、第１及び第２の実施の形態に係る薄膜圧電共振器の実装方法と同様であるので重複した説明を省略する。第３の実施の形態に係る高周波回路実装体を測定をした結果、貫通口２８と接続溝（接続部）１７を設けない場合と比較し製造時の歩留まりが、３０％以上向上し、又、動作時の温度環境による特性の劣化も全く見られなくなった。

尚、第３の実施の形態に係る薄膜圧電共振器により、図４に示す梯子型フィルタ４１や図５に示すような電圧制御発振器（ＶＣＯ）を構成しても良く、更に、図６に示す携帯型情報端末の受信回路や、図７に示す携帯型情報端末の送信回路のＲＦフィルタ４１やＩＦフィルタ４２に応用可能であることは、勿論である。図４に示すような複数の薄膜圧電共振器を集積化した構造の場合でも、図１３に示す実装構造を採用可能である。例えば、図４の場合であれば、図１３と同様な実装構造において、２つの入力端子Ｐ_in及び２つの出力端子Ｐ_outが箱状の封止壁２２の裾から外部に延在するように実装すれば、入力端子Ｐ_in及び出力端子Ｐ_outを介して外部の回路と接続できる。

（第４の実施の形態）
第１〜第３の実施の形態の説明から明らかなように、貫通口は薄膜圧電共振器のどの部分に形成されていても良く、貫通口とキャビティ１６との接続部は、薄膜圧電共振器が形成された素子基板１１に形成された台基板２１に形成された溝を介して行われても良い。

本発明の第４の実施の形態に係る薄膜圧電共振器は、図１４に示すように、素子基板１１と、この素子基板１１中に設けられ、この素子基板１１を貫通するキャビティ１６に底部を露出した下部電極１３と、この下部電極１３上の圧電体膜１４と、この圧電体膜１４上の上部電極１５とを備え、圧電体膜１４の厚み方向のバルク振動を利用する点では、第１〜第３の実施の形態に係る薄膜圧電共振器と同様である。更に、第１〜第３の実施の形態に係る薄膜圧電共振器と同様に、素子基板１１の上面にＳｉＯ₂膜、ＳｉＮ_x膜やこれらの複合膜（ＳｉＯ₂膜／ＳｉＮ_x膜）等の絶縁膜１２が形成され、下部電極１３の周辺部は、キャビティ１６を囲む位置の絶縁膜１２の上面に固定されている。又、素子基板１１の周辺部、即ち、圧電体膜１４のパターンに隣接する位置に、素子基板１１の表面に垂直方向に素子基板１１を貫通する貫通口２９が設けられている点では、第３の実施の形態に係る薄膜圧電共振器と類似な構造である。

しかしながら、図１４に示すように、素子基板１１の裏面に台基板２１が接合されている点、更に、素子基板１１の中央部に設けられたキャビティ１６と貫通口２９とが、台基板２１に設けられた接続口（接続部）１９で互いに接続されている点は、第３の実施の形態に係る薄膜圧電共振器とは異なる構造である。第４の実施の形態に係る薄膜圧電共振器は、このような貫通口２９と接続口（接続部）１９とで、下部電極１３の下方のキャビティ１６のなす空間と上部電極１５側の空間との間を接続する気体流路が構成されている。図１４に示す薄膜圧電共振器は、圧電体膜１４及び下部電極１３の厚みを調整することにより共振振動数が決定できる。貫通口２９の形状は、円形に限定されず、３角形、４角形、６角形、８角形等の多角形でも、楕円形等でも構わない。又、貫通口２９の数も１箇所に限定されるものではなく、多数形成されていても良い。

膜厚３００ｎｍのＡｌ膜からなる下部電極１３の上に厚さ２μｍのＡｌＮ膜からなる圧電体膜１４、圧電体膜１４の上に膜厚３００ｎｍのＡｌ膜からなる上部電極１５を形成した薄膜圧電共振器の共振特性を、ベクトルネットワークアナライザを用いて評価した結果は、電気機械結合係数ｋ_t ²は６．３〜６．５％、品質係数（Ｑ値）は共振点で８００〜９００、反共振点で７００〜８００であり、非常に優れた特性である。

上部電極の長手方向に直交する方向から見た断面図に対応する図１５を用いて、本発明の第４の実施の形態に係る薄膜圧電共振器の製造方法を説明する。尚、以下に述べる薄膜圧電共振器の製造方法は、一例であり、この変形例を含めて、これ以外の種々の製造方法により、実現可能であることは勿論である。

（イ）まず、Ｓｉ（１００）基板等の素子基板１１を用意する。この基板に熱酸化法等による熱酸化膜（ＳｉＯ₂）等の絶縁膜１２を形成する。更に、絶縁膜１２の上に、ＲＦマグネトロンスパッタリング等を用いて膜厚１５０〜６００ｎｍ、好ましくは２５０〜３５０ｎｍのＡｌ膜等の金属膜を、堆積する。そして、フォトリソグラフィ及び反応性イオンエッチング（ＲＩＥ）によるパターニングを行い、下部電極１３のパターンを形成する。その後、ＲＦマグネトロンスパッタリング法等により厚さ０．５〜３μｍのウルツ鉱型構造の圧電体材料膜を下部電極１３上に堆積する。圧電体材料膜の厚さは、共振周波数により異なり、圧電体材料膜がＡｌＮで共振周波数を２．０ＧＨｚ程度にするのであれば、厚さ２μｍ程度にすれば良い。そして、フォトリソグラフィ及び塩化物系ガスを用いたＲＩＥによりＡｌＮ膜をパターニングし、圧電体膜１４を形成する。引き続き１５０〜６００ｎｍ、好ましくは２５０〜３５０ｎｍの金属膜を圧電体膜１４及び絶縁膜１２の上を含んで全面に堆積後、フォトリソグラフィ及び非酸化性の酸、例えば塩酸によるウェットエッチングにより選択エッチングし、図１５（ａ）に示すように、上部電極１５を形成する。

（ロ）その後、素子基板１１を厚さ１００〜３００μｍ、好ましくは１５０〜２５０μｍ、例えば２００μｍの厚さになるまで研磨により厚み調整をする。その後、素子基板１１の裏面をフォトリソグラフィでエッチングマスクを形成する。素子基板１１がＳｉ基板の場合は、フッ化物系のガスを用いたＲＩＥにより素子基板１１を裏面側からエッチングし、図１５（ｂ）に示すように、キャビティ１６と貫通口２９を形成する。その後キャビティ１６の底部に残った絶縁膜１２を、ウェットエッチング及びフッ化物系のガスを用いたＲＩＥを併用して除去する。

（ハ）一方、別のＳｉ基板を台基板２１として用意する。この台基板２１にフォトリソグラフィ及びフッ化物系ガスを用いたＲＩＥにより接続口（接続部）１９を形成する。この台基板２１を硫酸と過酸化水素水を用いた硫酸及び過酸化水素水混合液による処理及び希フッ酸による処理を行い清浄表面とする。そして、図１５（ｃ）に示すように、加熱接着により素子基板１１の裏面に直接接合法で接合する。以上の操作により、キャビティ１６と貫通口２９は台基板２１に形成された接続口（接続部）１９により接続される。即ち、貫通口２９と接続口（接続部）１９とで、下部電極１３の下方のキャビティ１６のなす空間と上部電極１５側の空間との間が接続される。この結果、図１４に示す第４の実施の形態に係る薄膜圧電共振器が完成する。

図１６は、第４の実施の形態に係る高周波回路実装体の、上部電極の長手方向に沿った断面図である。第１〜第３の実施の形態に係る高周波回路実装体と同様に、第１のシリコン基板からなる素子基板１１の底面に第２のシリコン基板からなる台基板２１が接合され、絶縁膜１２の上部には、箱状の封止壁２２が設けられ、封止壁２２の上部開口を第３のシリコン基板からなる上蓋２３が密閉している。封止壁２２は、ポリイミド等の樹脂で構成すれば良い。尚、図１６に示す第４の実施の形態に係る高周波回路実装体は一例であり、素子基板１１の裏面の密閉は、第２のシリコン基板からなる台基板２１に限定されず、又、上面の密閉もやはりシリコン基板からなる上蓋に限定されるものではなく、双方ともにガラス若しくはセラミック基板などを、ポリイミドなどの樹脂若しくはＡｕ−Ｓｎ、Ａｕ−Ｓｉなどの共晶合金、ハンダなどにより接着しても良く、素子基板１１の裏面の全体及び上面を樹脂シートで覆う方法などによっても構わないことは、第１〜第３の実施の形態において説明した通りである。

本発明の第４の実施の形態に係る高周波回路実装体においては、図１４に示すように、素子基板１１を貫通する貫通口２９と接続口（接続部）１９により、下部電極１３の下方のキャビティ１６のなす空間と上部電極１５の上方の空間との間を接続し、気体流路を構成しているので、キャビティ１６内部のみが孤立の密閉構造とはならない。このため、薄膜圧電共振器の実装工程において、実装時の温度変化による気圧差により生ずる橋梁構造の破断若しくは劣化を抑制することができる。この結果、第４の実施の形態に係る高周波回路実装体は非常に良好な長期信頼性を実現できる。尚、図１６に示す第４の実施の形態に係る薄膜圧電共振器の実装方法は、第１〜第３の実施の形態に係る薄膜圧電共振器の実装方法とほぼ同様であるが、薄膜圧電共振器の構造自身が素子基板１１と台基板２１との直接接合法による接合がなされている点が異なる。他は、第１〜第３の実施の形態に係る薄膜圧電共振器と実質的に同様であるので、重複した説明を省略する。第４の実施の形態に係る高周波回路実装体を測定をした結果、貫通口２９と接続口（接続部）１９を設けない場合と比較し製造時の歩留まりが ３０％以上向上し、又、動作時の温度環境による特性の劣化も全く見られなくなった。

尚、第４の実施の形態に係る薄膜圧電共振器により、図４に示す梯子型フィルタ４１や図５に示すような電圧制御発振器（ＶＣＯ）を構成しても良く、更に、図６に示す携帯型情報端末の受信回路や、図７に示す携帯型情報端末の送信回路のＲＦフィルタ４１やＩＦフィルタ４２に応用可能であることは、勿論である。図４に示すような複数の薄膜圧電共振器を集積化した構造の場合でも、図１６に示す実装構造を採用可能である。例えば、図４の場合であれば、図１６と同様な実装構造において、２つの入力端子Ｐ_in及び２つの出力端子Ｐ_outが箱状の封止壁２２の裾から外部に延在するように実装すれば、入力端子Ｐ_in及び出力端子Ｐ_outを介して外部の回路と接続できる。

（第５の実施の形態）
第１〜第４の実施の形態の説明から明らかなように、気体流路は薄膜圧電共振器のどの部分に、どのような方向（配向）で形成されていても良い。本発明の第５の実施形態における薄膜圧電共振器においては、素子基板１１の上面に犠牲層を形成した後、薄膜圧電共振器の構造を形成し、後に犠牲層をエッチングにより除去して素子基板１１の表面に平行方向に延びる横穴２６を設け、気体流路とする例を示す。

即ち、本発明の第５の実施の形態に係る薄膜圧電共振器は、図１７に示すように、素子基板１１と、この素子基板１１中に設けられ、この素子基板１１を貫通するキャビティ１６に底部を露出した下部電極１３と、この下部電極１３上の圧電体膜１４と、この圧電体膜１４上の上部電極１５とを備え、圧電体膜１４の厚み方向のバルク振動を利用する点では、第１〜第４の実施の形態に係る薄膜圧電共振器と同様である。更に、第１〜第４の実施の形態に係る薄膜圧電共振器と同様に、素子基板１１の上面にＳｉＯ₂膜、ＳｉＮ_x膜やこれらの複合膜（ＳｉＯ₂膜／ＳｉＮ_x膜）等の絶縁膜１２が形成され、下部電極１３の周辺部は、キャビティ１６を囲む位置の絶縁膜１２の上面に固定されている。

しかしながら、図１７に示すように、絶縁膜１２と下部電極１３との間を経由し更に絶縁膜１２と圧電体膜１４との間に至る横穴２６で、下部電極１３の下方のキャビティ１６のなす空間と上部電極１５側の空間との間が接続されている点は、第１〜第４の実施の形態に係る薄膜圧電共振器とは異なる構造である。第５の実施の形態に係る薄膜圧電共振器は、このような横穴２６とで、下部電極１３の下方のキャビティ１６のなす空間と上部電極１５側の空間との間を接続する気体流路が構成されている。図１７に示す薄膜圧電共振器は、圧電体膜１４及び下部電極１３の厚みを調整することにより共振振動数が決定できる。

膜厚３００ｎｍのＡｌ膜からなる下部電極１３の上に厚さ２μｍのＡｌＮ膜からなる圧電体膜１４、圧電体膜１４の上に膜厚３００ｎｍのＡｌ膜からなる上部電極１５を形成した薄膜圧電共振器の共振特性を、ベクトルネットワークアナライザを用いて評価した結果は、電気機械結合係数ｋ_t ²は６．３〜６．５％、品質係数（Ｑ値）は共振点で８００〜９００、反共振点で７００〜８００であり、非常に優れた特性である。

上部電極の長手方向に直交する方向から見た断面図に対応する図１８を用いて、本発明の第５の実施の形態に係る薄膜圧電共振器の製造方法を説明する。尚、以下に述べる薄膜圧電共振器の製造方法は、一例であり、この変形例を含めて、これ以外の種々の製造方法により、実現可能であることは勿論である。

（イ）まず、Ｓｉ（１００）基板等の素子基板１１を用意する。この基板に熱酸化法等による熱酸化膜（ＳｉＯ₂）等の絶縁膜１２を形成する。この絶縁膜１２が形成されたＳｉ（１００）素子基板１１上に、ＲＦマグネトロンスパッタを用いて膜厚２００〜６００ｎｍ、好ましくは３００〜５００ｎｍ、例えば、膜厚４００ｎｍのモリブデン（Ｍｏ）膜を形成する。そして、フォトリソグラフィ及びフッ化物系ガスを用いたケミカルドライエッチング（ＣＤＥ）により、Ｍｏ膜をパターニングし、図１８（ａ）に示すように、犠牲パターン２５を形成する。

（ロ）続いて、犠牲パターン２５を含んで、絶縁膜１２の上に、ＲＦマグネトロンスパッタリング等を用いて膜厚１５０〜６００ｎｍ、好ましくは２５０〜３５０ｎｍのＡｌ膜等の金属膜を、堆積する。そして、フォトリソグラフィ及び反応性イオンエッチング（ＲＩＥ）によるパターニングを行い、図１８（ｂ）に示すように、下部電極１３のパターンを犠牲パターン２５に一部重畳するように形成する。

（ハ）その後、ＲＦマグネトロンスパッタリング法等により厚さ０．５〜３μｍのウルツ鉱型構造の圧電体材料膜を下部電極１３上に堆積する。圧電体材料膜の厚さは、共振周波数により異なり、圧電体材料膜がＡｌＮで共振周波数を２．０ＧＨｚ程度にするのであれば、厚さ２μｍ程度にすれば良い。そして、フォトリソグラフィ及び塩化物系ガスを用いたＲＩＥによりＡｌＮ膜をパターニングし、圧電体膜１４を形成する。引き続き１５０〜６００ｎｍ、好ましくは２５０〜３５０ｎｍの金属膜を圧電体膜１４及び絶縁膜１２の上を含んで全面に堆積後、フォトリソグラフィを用いて選択エッチングし、図１８（ｃ）に示すように、上部電極１５を形成する。

（ニ）その後、素子基板１１を厚さ１００〜３００μｍ、好ましくは１５０〜２５０μｍ、例えば２００μｍの厚さになるまで研磨により厚み調整をする。その後、５０℃に加熱した過酸化水素水中で１０分間エッチングすることにより、図１８（ｃ）に示すように、犠牲パターン２５を除去し、横穴２６を形成する。

（ホ）その後、素子基板１１の裏面をフォトリソグラフィでエッチングマスクを形成する。素子基板１１がＳｉ基板の場合は、フッ化物系のガスを用いたＲＩＥにより素子基板１１を裏面側からエッチングし、図１８（ｅ）に示すように、キャビティ１６を形成する。その後キャビティ１６の底部に残った絶縁膜１２を、ウェットエッチング及びフッ化物系のガスを用いたＲＩＥを併用して除去する。以上の操作により、キャビティ１６は犠牲パターン２５の除去された部分がなす横穴２６で上面の空間と接続される。即ち、絶縁膜１２と下部電極１３との間に設けられた横穴２６で、下部電極１３の下方のキャビティ１６のなす空間と上部電極１５側の空間との間が接続される。この結果、図１７に示す第５の実施の形態に係る薄膜圧電共振器が完成する。

図１９は、第５の実施の形態に係る高周波回路実装体の、上部電極の長手方向に沿った断面図である。第１〜第４の実施の形態に係る高周波回路実装体と同様に、第１のシリコン基板からなる素子基板１１の底面に第２のシリコン基板からなる台基板２１が接合され、絶縁膜１２の上部には、箱状の封止壁２２が設けられ、封止壁２２の上部開口を第３のシリコン基板からなる上蓋２３が密閉している。封止壁２２は、ポリイミド等の樹脂で構成すれば良い。尚、図１９に示す第５の実施の形態に係る高周波回路実装体は一例であり、素子基板１１の裏面の密閉は、第２のシリコン基板からなる台基板２１に限定されず、又、上面の密閉もやはりシリコン基板からなる上蓋に限定されるものではなく、双方ともにガラス若しくはセラミック基板などを、ポリイミドなどの樹脂若しくはＡｕ−Ｓｎ、Ａｕ−Ｓｉなどの共晶合金、ハンダなどにより接着しても良く、素子基板１１の裏面の全体及び上面を樹脂シートで覆う方法などによっても構わないことは、第１〜第４の実施の形態において説明した通りである。

本発明の第５の実施の形態に係る高周波回路実装体においては、図１７に示すように、絶縁膜１２と下部電極１３との間を経由し更に絶縁膜１２と圧電体膜１４との間に至る横穴２６により、下部電極１３の下方のキャビティ１６のなす空間と上部電極１５の上方の空間との間を接続し、気体流路を構成しているので、キャビティ１６内部のみが孤立の密閉構造とはならない。このため、薄膜圧電共振器の実装工程において、実装時の温度変化による気圧差により生ずる橋梁構造の破断若しくは劣化を抑制することができる。この結果、第５の実施の形態に係る高周波回路実装体は非常に良好な長期信頼性を実現できる。尚、図１９に示す第５の実施の形態に係る薄膜圧電共振器の実装方法は、第１〜第４の実施の形態に係る薄膜圧電共振器と実質的に同様であるので、重複した説明を省略する。第５の実施の形態に係る高周波回路実装体を測定をした結果、横穴２６を設けない場合と比較し製造時の歩留まりが、３０％以上向上し、又、動作時の温度環境による特性の劣化も全く見られなくなった。

尚、第５の実施の形態に係る薄膜圧電共振器により、図４に示す梯子型フィルタ４１や図５に示すような電圧制御発振器（ＶＣＯ）を構成しても良く、更に、図１８に示す携帯型情報端末の受信回路や、図７に示す携帯型情報端末の送信回路のＲＦフィルタ４１やＩＦフィルタ４２に応用可能であることは、勿論である。図４に示すような複数の薄膜圧電共振器を集積化した構造の場合でも、図１９に示す実装構造を採用可能である。例えば、図４の場合であれば、図１９と同様な実装構造において、２つの入力端子Ｐ_in及び２つの出力端子Ｐ_outが箱状の封止壁２２の裾から外部に延在するように実装すれば、入力端子Ｐ_in及び出力端子Ｐ_outを介して外部の回路と接続できる。

（その他の実施の形態）
上記のように、本発明は第１〜第５の実施の形態によって記載したが、この開示の一部をなす論述及び図面は本発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施の形態、実施例及び運用技術が明らかとなろう。

薄膜圧電共振器のキャビティ１６の作成方法としては、種々の方法がある。既に述べた第１〜第５の実施の形態の説明においては、シリコン基板からなる素子基板１１にＲＩＥでキャビティ１６を形成する方法を主に説明した。しかし、レジストなどの犠牲層を形成した後金属などの硬質膜で表面を覆って下部電極１３を形成した後に犠牲層をエッチングにより除去してキャビティ１６を得る方法でも良い。どのような構造のキャビティ１６であろうと、素子基板１１の上面まで貫通している気体流路を形成すれば、第１〜第５の実施の形態で説明したと同様な効果を得ることが可能である。即ち、種々の気体流路を設け、これをキャビティ１６と接続することにより、キャビティ１６の内部のみを孤立の密閉構造とせず、気圧差により生ずる破断若しくは劣化を抑制することができる。この場合、気体流路とキャビティ１６は素子基板１１底部においてキャビティ１６の側面、上面など一部が接続されていれば良く、その接続部は内部の気体が出入りできる程度であれば良い。

第１〜第５の実施の形態の説明から明らかなように、気体流路は薄膜圧電共振器のどの部分に形成されていても良く、第１〜第５の実施の形態の構造に限定されるものではない。

又、素子基板１１上面の共振器上にレジストなどの犠牲層を形成した後、金属やＳｉＮ_ｘ膜などの硬質膜で表面を覆い、薄膜圧電共振器の主要部を形成し、後に犠牲層をエッチングにより除去してキャビティ１６を得る方法を用いる場合には、逆に、気体流路を犠牲層のエッチング用ビアとして使用することも可能である。

更に、外部からの水分及びモールド樹脂からの脱ガスなどに対する腐食対策用保護膜として、下部電極の下面及び上部電極の上面に５０〜２００ｎｍ程度の薄い絶縁体層、例えばシリコン酸化膜（ＳｉＯ₂）又はシリコン窒化膜（ＳｉＮ_x）若しくはシリコン酸化膜とシリコン窒化膜との複合膜（ＳｉＯ₂／ＳｉＮ_x）等の絶縁膜が形成されていても良い。

このように、本発明はここでは記載していない様々な実施の形態等を含むことは勿論である。したがって、本発明の技術的範囲は上記の説明から妥当な特許請求の範囲に係る発明特定事項によってのみ定められるものである。

図１（ａ）は、本発明の第１の実施の形態に係る薄膜圧電共振器の概略構造を説明する模式的な平面図で、図１（ｂ）は図１（ａ）の上部電極の長手方向から見た断面図で、図１（ｃ）は図１（ａ）の上部電極の長手方向に直交する方向から見た断面図である。 本発明の第１の実施の形態に係る薄膜圧電共振器の製造方法を概略的に説明する、上部電極の長手方向に直交する方向から見た模式的な工程断面図である。 本発明の第１の実施の形態に係る高周波回路実装体の上部電極の長手方向から見た模式的な断面図である。 第１の実施の形態に係る薄膜圧電共振を使用した高周波フィルタ回路を示す回路図である。 第１の実施の形態に係る薄膜圧電共振を使用した電圧可変発振器（ＶＣＯ）を示す回路図である。 図４に示すマイクロメカニカルフィルタを、高周波（ＲＦ）フィルタ及び中間周波数（ＩＦ）フィルタとして備える携帯型情報端末の受信回路を示すブロック図である。 図４に示すマイクロメカニカルフィルタを、高周波（ＲＦ）フィルタ及び中間周波数（ＩＦ）フィルタとして備える携帯型情報端末の送信回路を示すブロック図である。 図８（ａ）は、本発明の第２の実施の形態に係る薄膜圧電共振器の概略構造を説明する模式的な平面図で、図８（ｂ）は図８（ａ）の上部電極の長手方向から見た断面図で、図８（ｃ）は図８（ａ）の上部電極の長手方向に直交する方向から見た断面図である。 本発明の第２の実施の形態に係る薄膜圧電共振器の製造方法を概略的に説明する、上部電極の長手方向に直交する方向から見た模式的な工程断面図である。 本発明の第２の実施の形態に係る高周波回路実装体の上部電極の長手方向から見た模式的な断面図である。 図１１（ａ）は、本発明の第３の実施の形態に係る薄膜圧電共振器の概略構造を説明する模式的な平面図で、図１１（ｂ）は図１１（ａ）の上部電極の長手方向から見た断面図で、図１１（ｃ）は図１１（ａ）の上部電極の長手方向に直交する方向から見た断面図である。 本発明の第３の実施の形態に係る薄膜圧電共振器の製造方法を概略的に説明する、上部電極の長手方向に直交する方向から見た模式的な工程断面図である。 本発明の第３の実施の形態に係る高周波回路実装体の上部電極の長手方向から見た模式的な断面図である。 図１４（ａ）は、本発明の第４の実施の形態に係る薄膜圧電共振器の概略構造を説明する模式的な平面図で、図１４（ｂ）は図１４（ａ）の上部電極の長手方向から見た断面図で、図１４（ｃ）は図１４（ａ）の上部電極の長手方向に直交する方向から見た断面図である。 本発明の第４の実施の形態に係る薄膜圧電共振器の製造方法を概略的に説明する、上部電極の長手方向に直交する方向から見た模式的な工程断面図である。 本発明の第４の実施の形態に係る高周波回路実装体の上部電極の長手方向から見た模式的な断面図である。 図１７（ａ）は、本発明の第５の実施の形態に係る薄膜圧電共振器の概略構造を説明する模式的な平面図で、図１７（ｂ）は図１７（ａ）の上部電極の長手方向から見た断面図で、図１７（ｃ）は図１７（ａ）の上部電極の長手方向に直交する方向から見た断面図である。 本発明の第５の実施の形態に係る薄膜圧電共振器の製造方法を概略的に説明する、上部電極の長手方向に直交する方向から見た模式的な工程断面図である。 本発明の第５の実施の形態に係る高周波回路実装体の上部電極の長手方向から見た模式的な断面図である。

符号の説明

１…受信回路
２…送信回路
３…レシーバＬＳＩチップ
４…ＭＭＩＣ
５…変調器ＬＳＩチップ
１１…素子基板
１２…絶縁膜
１３…下部電極
１４…圧電体膜
１５…上部電極
１６…キャビティ
１７…接続溝
１８…フォトレジスト
１９…接続口
２１…台基板
２２…封止壁
２３…上蓋
２５…犠牲パターン
２６…横穴
２７…ビアホール
２７ａ…下地穴
２７ｂ…第１中間穴
２７ｃ…第２中間穴
２８，２９…貫通口
４１…梯子型フィルタ（ＲＦフィルタ）
４２…ＩＦフィルタ
４３，４４…ベースバンドフィルタ
４５…第１アンテナ
４６…第２アンテナ
４７…アンテナスイッチ
４８…ミキサ
４９…局部発振器
５０，５３，５４…増幅器
５１，５２…ミキサ
５５，５６…Ａ−Ｄ変換器
５７…ＩＱ発振器
５８…共振器
６０…発振器
６１，６２…ベースバンドフィルタ
６５，６６…Ｄ−Ａ変換器
８１，８２…マイクロ波用パワートランジスタ
８３…増幅器
８４…加算器
８５，８６…ミキサ
８７…移相器
８８，８９、１０５…増幅器
１０１…薄膜圧電共振器
Ｆ1，Ｆ2，Ｆ3，Ｆ4…薄膜圧電共振器
Ｐin…入力端子
Ｐout…出力端子
Ｒ１…帰還抵抗
Ｒ２…抵抗

Claims (7)

1. 素子基板と、該素子基板を貫通するキャビティに底部を露出した下部電極と、該下部電極上の圧電体膜と、該圧電体膜上の上部電極とを備える薄膜圧電共振器であって、
   前記キャビティと前記上部電極との間に気体流路が設けられたことを特徴とする薄膜圧電共振器。
2. 前記気体流路は、平面パターン上、前記キャビティが前記圧電体膜のパターンから突出した部分からなることを特徴とする請求項１に記載の薄膜圧電共振器。
3. 前記気体流路は、前記下部電極、前記圧電体膜、及び前記上部電極を貫通するビアホールからなることを特徴とする請求項１に記載の薄膜圧電共振器。
4. 前記気体流路は、前記キャビティから離間し、前記素子基板の表面に垂直方向に前記素子基板を貫通する貫通口と、該貫通口と前記キャビティとを接続する接続部を備えることを特徴とする請求項１に記載の薄膜圧電共振器。
5. 前記気体流路は、前記素子基板と前記下部電極との間を経由し更に前記素子基板と前記圧電体膜との間に至る、前記素子基板の表面に平行方向の横穴を備えることを特徴とする請求項１に記載の薄膜圧電共振器。
6. 台基板と、該台基板に接合された素子基板と、該素子基板を貫通するキャビティに底部を露出した下部電極と、該下部電極上の圧電体膜と、該圧電体膜上の上部電極と、該上部電極から離間して該上部電極上に配置された上蓋と、前記圧電体膜を囲み、前記上蓋を前記素子基板に対して固定する封止壁とを備え、
   前記キャビティと前記上部電極との間に気体流路が設けられたことを特徴とする高周波回路実装体。
7. 素子基板上に下部電極を形成する工程と、
   前記下部電極の上に圧電体膜を形成する工程と、
   前記圧電体膜上に上部電極を形成する工程と、
   前記素子基板を貫通するキャビティを形成し、該キャビティに前記下部電極の底部を露出させる工程と、
   前記キャビティと前記上部電極との間に気体流路を設ける工程
   とを含むことを特徴とする薄膜圧電共振器の製造方法。
   
   

Images