JP2006100940A - デュプレックスモード整合方法およびlan通信装置 - Google Patents
デュプレックスモード整合方法およびlan通信装置 Download PDFInfo
- Publication number
- JP2006100940A JP2006100940A JP2004281496A JP2004281496A JP2006100940A JP 2006100940 A JP2006100940 A JP 2006100940A JP 2004281496 A JP2004281496 A JP 2004281496A JP 2004281496 A JP2004281496 A JP 2004281496A JP 2006100940 A JP2006100940 A JP 2006100940A
- Authority
- JP
- Japan
- Prior art keywords
- duplex mode
- phy
- mac
- link
- duplex
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Bidirectional Digital Transmission (AREA)
- Small-Scale Networks (AREA)
- Communication Control (AREA)
Abstract
【課題】 PHYとMACのデュプレックスモードの整合をとるための簡易な手法を提供する。
【解決手段】 PHY2にはリンク状態および非リンク状態を識別できるようにLED端子21が設けられる。LED端子21はLED6に接続され、LED端子21に現れる出力の変化に応じてLED6は点灯・消灯する。さらにLED端子21はMAC12を収容するCPU1の割り込み端子13に接続される。CPUコア10は、非リンク状態からリンク状態に切り替わったときに生じる割り込み信号に応答してPHY2のレジスタ20の内容、つまりリンクパートナーBとの自動ネゴシエーションで決定したデュプレックスモードを読み込む。CPUコア10によって読み込まれたデュプレックスモードは、MAC12のデュプレックスモードとしてメモリ11に記憶される。
【選択図】 図1
【解決手段】 PHY2にはリンク状態および非リンク状態を識別できるようにLED端子21が設けられる。LED端子21はLED6に接続され、LED端子21に現れる出力の変化に応じてLED6は点灯・消灯する。さらにLED端子21はMAC12を収容するCPU1の割り込み端子13に接続される。CPUコア10は、非リンク状態からリンク状態に切り替わったときに生じる割り込み信号に応答してPHY2のレジスタ20の内容、つまりリンクパートナーBとの自動ネゴシエーションで決定したデュプレックスモードを読み込む。CPUコア10によって読み込まれたデュプレックスモードは、MAC12のデュプレックスモードとしてメモリ11に記憶される。
【選択図】 図1
Description
本発明は、デュプレックスモード整合方法およびLAN通信装置に関し、特に、LANの通信において物理層(以下、「PHY」という)と媒体アクセス制御層(以下、「MAC」という)とのデュプレックスモードの不整合によって発生する通信異常を解消するために使用されるデュプレックスモード整合方法、および該方法を適用するのに適したLAN通信装置に関する。
イーサネット(登録商標)で代表されるローカルエリアネットワーク(LAN)と呼ばれる通信ネットワークが知られる。このようなLANは、IEEE 802.3標準で規定されたプロトコルに従って動作し、伝送速度が10Mビット/秒のもの(10Base-Tとも呼ばれる)や、100Mビット/秒(100Base-TXとも呼ばれる)のものが普及している。このLANで接続された通信装置間では全二重による通信が可能である。
図3は、LANを含む従来の通信システムの一例を示すブロック図である。通信装置Aは、CPU1、PHY機能を有する装置(以下、「PHY装置」という)2、およびトランシーバ3を備える。CPU1は、CPUコア(制御手段)10、メモリ11,およびMAC機能を有する装置(以下、「MAC装置」という)12を含む。MAC装置12とPHY装置2とは、IEEE802.3u標準で規定された媒体インデペンデント・インタフェース(MII/IF)14を介してMII信号線4で互いに接続される。
通信装置Aのトランシーバ3は、通信装置Aのリンクパートナーである通信装置Bのトランシーバ(図示しない)に対してLANケーブル5を使用して接続される。
PHY装置2は、自動ネゴシエーションと呼ばれる機能を備えており、リンクパートナー(つまり通信装置B)との間で確立される通信速度、および全二重または半二重のリンクモードつまりデュプレックスモードを自動選択する。自動ネゴシエーションによって選択されたデュプレックスモードはPHY装置2内に記憶される。自動ネゴシエーションに関しては、IEEE 802.3u標準に規定され、実施の一例が、特開平10−303937号公報にも開示されている。
上記LANの通信においては、PHY装置とMAC装置に関しても、デュプレックスモードが同一になるように設定して互いに通信を行う。互いのデュプレックスモードが違っていると次のような不具合が生じる。例えば、PHY装置2が半二重に、MAC装置12が全二重にそれぞれ設定されている場合、通信装置Aに送信パケットがあると、MAC装置12は通信装置Bからの受信パケットの有無にかかわらずパケット送出を開始し、送信が完了したものとして次の処理に進んでしまう。ところが、PHY装置2は半二重に設定されているため、受信パケットがある時には送信パケットは実際には送出されていない。したがって、MAC装置12が次の処理に進んでしまい、その結果、パケットロスを生じる。この不具合を解消するため、PHY装置2とのデュプレックスモードを同一にするための端子がMAC装置12に設けられている場合がある。
特開平10−303937号公報
デュプレックスモードを同じにする、つまり整合をとるための端子を有しないMAC装置も存在する。そのようなMAC装置を有する通信装置では、例えば、PHY装置に設定されているデュプレックスモードを所定の時間毎に読み出し、その結果によってMAC装置のデュプレックスモードを更新する機能をCPUに持たせることが考えられる。
しかし、このような構成では、頻繁にPHY装置に設定されているデュプレックスモードを読み出してMAC装置のデュプレックスモードを更新するようにしないと、更新間隔の間で自動ネゴシエーションが機能してデュプレックスモードが変更されていた場合にパケットロス等の不具合を生じるおそれが依然としてある。また、頻繁につまり実質的に常時PHY装置の状態を監視するのは、システムの負荷を考慮すると現実的には好ましい手法といえない。
本発明は、上記問題点に鑑み、PHY装置のデュプレックスモードとの整合をとるための端子がないMAC装置を含む通信装置であってもシステムの負荷を過大にさせることなくMAC装置とPHY装置とのデュプレックスモードを整合させることができるデュプレックスモード整合方法およびLAN通信装置を提供することを目的とする。
上記の課題を解決し、目的を達成するための本発明は、LAN通信におけるリンクパートナーとの自動ネゴシエーションによって決定されたデュプレックスモードを記憶することができるPHY装置と該PHY装置を含む通信装置内のMAC装置との間でデュプレックスモードを整合させるためのデュプレックスモード整合方法において、前記PHY装置に設けられているリンク状態出力端子からリンク成立時に出力されるリンク成立信号を前記MAC装置の制御手段に割り込み信号として供給し、前記制御手段が、前記割り込み信号に応答して前記PHY装置に記憶されているデュプレックスモードを読み込み、前記読み込まれたデュプレックスモードで前記MAC装置のデュプレックスモードを更新する点に特徴がある。
また、本発明は、LAN通信におけるリンクパートナーとの自動ネゴシエーションによって決定されたデュプレックスモードを記憶するPHY側の記憶手段と、前記PHY側の記憶手段に記憶されたデュプレックスモードで動作するとともにリンク状態に応じてリンク成立時に出力を生じるリンク状態表示端子を有するPHY装置と、前記リンク状態表示端子にリンク成立を示す出力が生じたときに該出力を割り込み信号として受信して前記PHY側の記憶手段に記憶されているデュプレックスモードを読み込む制御手段と、前記制御手段で読み込まれたデュプレックスモードで内容を更新されるMAC側の記憶手段と、前記MAC側の記憶手段に記憶されたデュプレックスモードで動作するMAC装置とを具備した点に特徴がある。
上記特徴を有する本発明によれば、PHY装置は自動ネゴシエーションによってリンクパートナーとの間でデュプレックスモードを決定してPHY側の記憶手段にそのデュプレックスモードを記憶する。また、PHY装置は、リンク成立時に表示端子にリンク成立を示す出力を発生させ、この出力はMAC装置の制御手段に割り込み信号として供給される。制御手段は割り込み信号に応答してPHY装置のデュプレックスモードを認識してMAC装置のデュプレックスモードとして設定する。
PHY装置のリンク状態表示端子をMAC装置側の割り込み端子に接続するだけの簡単なハード構成の追加のみによって、MAC装置はデュプレックスモード更新のタイミングを容易に得ることができる。リンク状態表示端子を備えたPHY装置、例えばPHYチップは容易に入手できるので、汎用性が高い。
図1は、本発明の一実施形態に係るデュプレックスモード整合装置を適用したLANを含む通信システムのブロック図であり、図3と同符号は同一または同等部分を示す。同図において、PHY装置2は、レジスタ20を備え、このレジスタ20には、リンクパートナーである通信装置Bとの自動ネゴシエーションの結果によって検出された全二重および半二重のいずれであるかを示すデータが設定される。また、PHY装置2は、リンク状態を表示するためのLED端子21を備える。このLED端子21は、PHY装置2と通信装置Bとの間でリンクが成立した(リンクが張られた)ときに、例えば、電位がハイレベル(H)になり、リンクが張られていないときには、電位がローレベル(L)になるように構成される。LED端子21はリンク状態表示用のLED6に接続されており、前記ハイレベルの信号つまりリンク成立信号によってLED6は点灯される。
LED端子21は、CPUコア10、メモリ11、MAC装置12、およびMIIインタフェース14等を一体としたICチップとして構成できるCPU1の割り込み端子13にも接続されている。したがって、リンクが張られた時に、前記リンク成立信号は、CPU1の割り込み信号としてLED端子21からCPU1に入力される。CPU1は、この割り込み信号に応答して、以下の動作を行う。
図1に示したMAC装置12とPHY装置2とのネゴシエーションの一例を図2に示す。図2において、LED端子21のレベルがハイに変化すると、この変化がCPU1に割り込み信号として供給される。この割り込み信号に応答して、MAC装置12は、PHY装置2のレジスタ20の内容を読み出すリード動作を実行する。このリード動作に応答してPHY装置2はレジスタ20の内容を送信する。MAC装置12は、レジスタ20の内容を受信し、その内容でメモリ11内のデュプレックスモードの設定を更新する。
LED端子21のレベルはリンク状態、つまり、LANケーブル5の抜き差しや、リンクパートナーの変更に対応して変化し、この状態変化時には、PHY装置2は自動ネゴシエーションでデュプレックスモードを検出して、レジスタ20のデータを更新する。そして、このレジスタ20の更新されたデータは、直ちにMAC装置12のデュプレックス設定にも反映される。
したがって、所定の時間間隔でPHYのデュプレックスモードの設定を読み出す従来方式で起こるおそれがある不具合が解消される。つまり、従来方式では、PHYのデュプレックスモード変化から時間遅れでMACのデュプレックスモードが整合されることになるので、この遅れの間に行われる通信でパケットロスを生じることがあるが、本実施形態の整合装置ではこのパケットロスが回避される。
また、CPU1は割り込み時のみ応答すればよいので、頻繁な監視動作によってこのCPU1に過大な負荷が生じるのを回避できる。
さらに、リンク状態を表示するLED端子21は、PHY装置に通常設定されていて、このLED端子21をCPUの割り込み端子に接続するだけで、CPU1はPHY装置2のデュプレックスモードを読み込むことができる。したがって、デュプレックスモードの読み込みタイミングを得るための専用端子がCPU1に設けられていない通信装置にも適用でき、汎用性が高い。
上記好ましい実施形態では、MAC側の記憶手段としてのメモリ11やMAC装置12はCPUコア10とともに一体のチップとして構成した例を示したが、必ずしも一体のチップ形態によらず、CPUコア10、MAC装置12、およびメモリ11ならびにMIIインタフェース14は個別のブロックとして形成できる。同様に、PHY装置2内のレジスタ20は、PHY装置2つまりPHYチップとして一体にしたものに限らず、PHY装置2と分離して設けてもよい。また、トランシーバ3はPHY装置2と一体のチップとして構成してあってもよい。
このように、本発明は、上述の実施形態に限らない。要は、PHY装置2に設けられるリンク状態表示のためのLED端子21の出力変化を割り込み信号として、PHY装置2のために設定されているデュプレックスモードをMAC装置側の制御手段つまりCPUコア10が読み込んでMAC装置12側の記憶手段つまりメモリ11等に設定するように構成されていればよい。
1…CPU、 2…PHY装置、 3…トランシーバ、 4…MII信号線、 5…LANケーブル、 6…LED、 10…CPUコア(制御手段)、 11…メモリ(MAC側の記憶手段)、 12…MAC装置、 13…割り込み端子、 14…MIIインタフェース、 20…レジスタ(PHY側の記憶手段)、 21…LED端子
Claims (2)
- LAN通信におけるリンクパートナーとの自動ネゴシエーションによって決定されたデュプレックスモードを記憶することができるPHY装置と該PHY装置を含む通信装置内のMAC装置との間でデュプレックスモードを整合させるためのデュプレックスモード整合方法において、
前記PHY装置に設けられているリンク状態出力端子からリンク成立時に出力されるリンク成立信号を前記MAC装置の制御手段に割り込み信号として供給し、
前記制御手段が、前記割り込み信号に応答して前記PHY装置に記憶されているデュプレックスモードを読み込み、前記読み込まれたデュプレックスモードで前記MAC装置のデュプレックスモードを更新することを特徴とするデュプレックスモード整合方法。 - LAN通信におけるリンクパートナーとの自動ネゴシエーションによって決定されたデュプレックスモードを記憶するPHY側の記憶手段と、
前記PHY側の記憶手段に記憶されたデュプレックスモードで動作するとともにリンク状態に応じてリンク成立時に出力を生じるリンク状態表示端子を有するPHY装置と、
前記リンク状態表示端子にリンク成立を示す出力が生じたときに該出力を割り込み信号として受信して前記PHY側の記憶手段に記憶されているデュプレックスモードを読み込む制御手段と、
前記制御手段で読み込まれたデュプレックスモードで内容を更新されるMAC側の記憶手段と、
前記MAC側の記憶手段に設定されたデュプレックスモードで動作するMAC装置とを具備したことを特徴とするLAN通信装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004281496A JP2006100940A (ja) | 2004-09-28 | 2004-09-28 | デュプレックスモード整合方法およびlan通信装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004281496A JP2006100940A (ja) | 2004-09-28 | 2004-09-28 | デュプレックスモード整合方法およびlan通信装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006100940A true JP2006100940A (ja) | 2006-04-13 |
Family
ID=36240376
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004281496A Pending JP2006100940A (ja) | 2004-09-28 | 2004-09-28 | デュプレックスモード整合方法およびlan通信装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006100940A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5859178B1 (ja) * | 2015-01-26 | 2016-02-10 | 三菱電機株式会社 | 通信装置及び方法 |
-
2004
- 2004-09-28 JP JP2004281496A patent/JP2006100940A/ja active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5859178B1 (ja) * | 2015-01-26 | 2016-02-10 | 三菱電機株式会社 | 通信装置及び方法 |
KR20160104079A (ko) | 2015-01-26 | 2016-09-02 | 미쓰비시덴키 가부시키가이샤 | 통신 장치 및 방법 |
US9787543B2 (en) | 2015-01-26 | 2017-10-10 | Mitsubishi Electric Corporation | Communication apparatus and communication method |
DE112015000526B4 (de) | 2015-01-26 | 2018-12-06 | Mitsubishi Electric Corporation | Kommunikationsvorrichtung und Kommunikationsverfahren |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7639675B1 (en) | Ethernet automatic media selection logic | |
US6859825B1 (en) | System and method enabling configuration of physical layer devices and corresponding link partners for communicating network data via a configuration source or auto-negotiation | |
KR100389922B1 (ko) | 1000베이스-t 표준을 이용하는 기가비트 이더넷에서의고속 링크를 위한 자동-교섭 방법 및 이를 수행하기 위한장치 | |
US8045483B1 (en) | Methods and apparatus for performing reverse auto-negotiation in network communication | |
US20030221026A1 (en) | Automatic power saving facility for network devices | |
EP0766434B1 (en) | A method and system for performing auto-negotiation for a group of interface devices | |
US7561592B1 (en) | Method and apparatus for fiber auto-negotiation | |
JPH10303937A (ja) | 10Base−T/100Base−TXリンク保証を提供する方法および装置 | |
EP2391061B1 (en) | Method, apparatus and system for configuring master-slave network devices | |
US20100202358A1 (en) | Processing apparatus and transmission method thereof | |
US7668194B2 (en) | Dual speed interface between media access control unit and physical unit | |
US7724689B2 (en) | Interface device and interface device control method | |
US8165029B2 (en) | Method of parallel detection for ethernet protocol | |
US6992989B2 (en) | Method for solving a mismatched negotiation problem between an auto-negotiation mode and an enforce mode | |
JP2000261515A (ja) | ネットワークに接続可能な機器 | |
US20060045106A1 (en) | Repeater apparatus for supporting a plurality of protocols, and a method for controlling protocol conversion in the repeater apparatus | |
US20030218990A1 (en) | Repeater for performing auto-negotiation between two node devices in a network | |
US10664208B2 (en) | Communication device | |
US7881193B2 (en) | Network system | |
JP2006100940A (ja) | デュプレックスモード整合方法およびlan通信装置 | |
US6944179B2 (en) | PHY signal control device and method for selectively generating a specific warning data | |
JPH09162912A (ja) | データ伝送速度感知機能を有するcsma | |
JP2005136589A (ja) | アグリゲーション機能付き中継装置 | |
US6981164B2 (en) | Link integrity duality for network devices in cold power state | |
JP2004194220A (ja) | データ通信装置、デジタルビデオカメラ、データ通信装置の制御方法、記録媒体およびプログラム |