JP2006100509A - 電気負荷の電流制御装置 - Google Patents

Abstract

【課題】電気負荷や配線の短絡事故に対する安全性と制御精度の向上を両立させた電気負荷の電流制御装置を得る。
【解決手段】マイクロプロセッサ１１１Ａ、負荷電流を制御する開閉素子１２１、電流検出抵抗１２６、目標電流設定回路１３０、比較偏差積分回路１４０、差動増幅回路部１５０を備え、開閉素子１２１は、負荷短絡発生時に過電流検出回路１７０の作用で遮断され、過渡的には電流検出抵抗１２６で電流制限する。電流検出抵抗１２６の両端電圧は、差動増幅回路部１５０により負荷電流に比例した監視電圧Ｅｆとなる。
比較偏差積分回路１４０は、目標電流設定回路１３０からの推定監視電圧Ｅｓと監視電圧Ｅｆとの電圧偏差積分値の増大に応じて開閉素子１２１の通電率を増加させる。
マイクロプロセッサ１１１Ａは校正定数を算出し、運転時に所望の目標負荷電流Ｉｓに応じた目標電圧を生成する。
【選択図】図１

Description

この発明は、たとえば車載電子制御装置において使用される誘導性電気負荷の電流制御装置に関し、特に、負荷短絡などによる装置の焼損を防止するとともに電流制御精度を向上した電気負荷の電流制御装置に関するものである。

従来の電気負荷の電流制御装置においては、駆動電源と電気負荷との間に接続された開閉素子の開閉通電率を制御して、通電すべき目標負荷電流と電流検出抵抗による検出電流とが一致する関係に制御する装置として、様々な形態のものがあげられる。
この種の電気負荷の電流制御装置は、たとえば広範囲な可変一定電流が要求されるリニアソレノイドの電流制御や、急速開弁後に一定の低電流で開弁保持を行う燃料噴射用電磁弁の電流制御などの用途がある。

これらの電気負荷の電流制御装置の一例としては、マイクロプロセッサが目標電流指令を生成するとともに、自らが検出電流との偏差に応じた開閉駆動指令を生成する内部帰還制御方式のものがある（たとえば、特許文献１、特許文献２参照）。

また、従来装置の他の例として、マイクロプロセッサは、単に目標電流指令を生成するのみでマイクロプロセッサの外部に設けられた偏差積分回路によって目標負荷電流と検出電流との偏差に応じて開閉駆動指令を生成する外部帰還制御方式のものがある（たとえば、特許文献３参照）。
特許文献３に記載された外部帰還制御方式の装置は、マイクロプロセッサの制御負担が軽減される反面で、ハードウエア構成が複雑となる形式のものとなっている。

一方、電流検出抵抗の接続位置についても様々な態様のものがあるが、たとえば特許文献１および特許文献３に記載の従来装置は、開閉素子、電気負荷および電流検出抵抗の順で正の電源端子に接続される電源線と、負の電源端子に接続される接地線との間に、給電回路が構成されるようになっている。
この場合、電気負荷に対する配線として、開閉素子に接続される正相配線と電流検出抵抗に接続される負相配線との２つの配線が必要になり、異常形態としては、以下の５つのモードを想定する必要がある。

第１のモードは、電気負荷自体が内部で短絡する負荷短絡事故か、または、正相配線と負相配線との間が短絡する正負線間短絡事故である。この場合、電流検出抵抗によって過大電流を検出して開閉素子を遮断するようにすれば、焼損事故は回避される。しかも、開閉素子が遮断されるまでの過渡的な時間においては、開閉素子に対する過大電流も電流検出抵抗の抵抗値によって制限されるので、開閉素子に与えるストレスを軽減することができる。

第２のモードは、正相配線と電源線との間が短絡された同相天絡事故である。この場合は、開閉素子に対する通電指令が行われていないか、通電率が小さいにも関わらず最大電流の検出が行われることになるので、異常状態を検出して警報表示を行うことはできるが、電流遮断を行うことはできない状態である。
ただし、過大な負荷電流が流れるわけではないので、直ちに焼損事故に至る可能性は少ない状態である。

第３のモードは、正相配線と接地線との間が短絡された異相地絡事故である。この場合には、開閉素子に対する通電指令が行われているにも関わらず検出電流が異常低下することによって異常検出は可能であるが、異常検出によって速やかに開閉素子を遮断したとしても、開閉素子には異常な過大電流が流れているので、開閉素子事態の内部短絡が発生し、続いて、開閉素子が焼損開路する可能性が高い異常モードとなっている。
これは、電流検出抵抗が、電流制限機能を発揮することができない状態になっているためである。

第４のモードは、負相配線と接地線との間が短絡された同相地絡事故である。この場合には、開閉素子に対する通電指令が行われているにも関わらず検出電流が異常低下することによって異常検出は可能であり、異常検出によって開閉素子を遮断することができる。

第５のモードは、負相配線と電源線との間が短絡された異相天絡事故である。この場合には、開閉素子に対する通電指令が行われていないか、または、通電率が小さいにも関わらず最大電流の検出が行われることになるので、異常状態を検出して警報表示を行うことはできるが、電流遮断を行うことはできないので、電流検出抵抗の焼損事故や断線事故が発生するような異常モードとなっている。

要するに、特許文献１や特許文献３に示された給電回路は、開閉素子および電流検出抵抗が、電気負荷を挟んで離れた位置に接続されており、異相天絡事故や異相地絡事故が発生すると、保護が困難となって焼損事故となる可能性が極めて高い構成となっている。

一方、特許文献２による給電回路は、開閉素子と電気負荷との中間位置に電流検出抵抗が接続され、電気負荷に対する専用配線は正相配線のみとなっており、この場合、異常形態は、以下の２つのモードとなる。

第１のモードは、電気負荷自体が内部で短絡する負荷短絡事故か、または、正相配線と接地線とが短絡する異相地絡事故である。この場合には、電流検出抵抗によって過大電流を検出して開閉素子を遮断するようにすれば、焼損事故は回避される。しかも、開閉素子が遮断されるまでの過渡的な時間においては、開閉素子に対する過大電流も、電流検出抵抗の抵抗値によって制限されるので、開閉素子に与えるストレスを軽減することができるようになっている。

第２のモードは、正相配線と電源線との間とが短絡された同相天絡事故である。この場合には、開閉素子に対する通電指令が行われているにも関わらず検出電流が異常低下することによって、異常検出が行われることになるので、異常状態を検出して警報表示を行うことはできるが、電流遮断を行うことはできない状態である。
ただし、過大な負荷電流が流れるわけではないので、直ちに焼損事故に至る可能性は少ない状態である。

したがって、過電流保護の観点では、特許文献２のように開閉素子と電流検出抵抗とを直結接続するのが理想的であるが、その反面で、後述するように、電流検出精度が大幅に低下する問題と、電気負荷に並列接続された転流ダイオードによって電流検出用差動増幅器に負電圧が印加されて、差動増幅器が誤動作する問題とが存在する。

特許文献１の場合は、電流検出抵抗が接地線側に接続されているので、比較的高精度の電流検出を実現することができる。しかし、電流検出抵抗の抵抗値の固体バラツキ変動や、電流値がゼロ状態にあるときの増幅器やＡＤ変換器のオフセット誤差が存在するので、大小２点の電流を通電した場合の検出値と、外部の校正用計器で測定した値とを対比して、電流比例係数およびオフセット誤差を校正定数として保存しておき、実働運転のときには、保存された校正定数を用いて高精度な電流検出を行うようになっている。

また、従来装置の他の例として、内部帰還制御方式において、電流検出抵抗が開閉素子と電気負荷との間に接続された形式となっていて、特許文献１と類似の校正処理が行われるものも提案されている（たとえば、特許文献４参照）。
この場合、使用温度環境を変更した状態での校正定数も保存しており、実働運転に当たっては、実働温度環境に応じて適切な校正定数を活用するようになっている。

したがって、特許文献４の場合は、特許文献１のものに比べると、より高度な校正が行われているが、実態としては、電流検出誤差の発生要因に基づいた校正手段にはなっていないので、駆動電源電圧の変動と開閉素子の通電デューティに応じて変化する誤差成分とが残されている。

さらに、従来装置の他の例として、外部帰還制御方式において、電流検出抵抗が開閉素子と電気負荷との間に接続された形式となっていて、転流ダイオードによる負電圧の印加を相殺するための補償電圧源が使用された装置も提案されている（たとえば、特許文献５参照）。

一方、異常発生時の過電流検出回路に関して言えば、特許文献２に記載の図１においては、電流検出回路の出力電圧をマイクロプロセッサのＡＤ変換器に入力し、ＡＤ変換値が過大であれば、負荷短絡または正相配線の地絡事故と見なすように構成され、特許文献２に記載の図３においては、電流検出回路の出力電圧を基準電圧と比較することによって、過大電流を検出するようになっている。

このように、電流検出回路の出力電圧によって過大電流を検出する方式の場合には、たとえば、電流検出信号の値が０［Ｖ］から５［Ｖ］に変化する場合に、５［Ｖ］付近の値で異常検出が行われて、不用意に異常検出が行われないようにするためには、正常信号電圧が非常に低い電圧範囲となるので、ＡＤ変換器のデジタル変換精度が低下する問題がある。

なお、特許文献２に記載の図６のように、過電流検出用の抵抗、差動増幅器、比較判定回路およびラッチ回路を設けることは、割高な構成であり、特に、発熱部品である電流検出抵抗が２個必要となるので小型化や節電の観点で望ましくない。

特開平１０−２２５１７９号公報（図２、要約） 特開２０００−１１４０３９号公報（図１、図６、要約、段落０００３） 特開平５−２１７７３７号公報（図１、要約） 特開２００３−１１１４８７号公報（図１、要約） 特開平１０−３９９３９号公報（図１、要約）

従来の電気負荷の電流制御装置では、たとえば特許文献１または特許文献３においては、電気負荷の異相天絡または異相地絡事故に対する保護対策が困難になるという課題があった。
また、特許文献２、特許文献４または特許文献５においては、短絡事故に対する保護が容易になるものの、電源電圧や開閉素子の通電デューティに依存する電流検出誤差が大きく影響するという課題があった。

また、特許文献１または特許文献４においては、電流検出精度を向上させるための校正手段が開示されているものの、その校正手段は、電源電圧や開閉素子の通電デューティに依存する電流検出誤差を補正することができないという課題があった。
さらに、特許文献２または特許文献３においては、過大電流検出手段が開示されているものの、いずれの場合も正常電流の検出電圧が低電圧領域となるので、ＡＤ変換器のデジタル変換精度が低下するという課題があった。

この発明は、開閉素子と電気負荷との間に電流検出抵抗が接続されることによって短絡事故に対する保護対策が容易な給電回路形式の電流制御装置において、電流検出精度の低下を改善するための効果的な校正手段を提供することのできる電気負荷の電流制御装置を得ることを目的とする。
また、この発明は、短絡事故に対する保護対策として使用される過電流検出回路の影響を受けないようにして、ＡＤ変換器のデジタル変換精度の低下を防止することが可能なように構成された電気負荷の電流制御装置を提供することを目的とする。
さらに、この発明は、電流検出抵抗が外部配線で短絡されるような正相天絡事故に対して異常状態を検出警報する精度を向上した電気負荷の電流制御装置を提供することを目的とする。

この発明による電気負荷の電流制御装置は、駆動電源と電気負荷との間に直列に挿入された開閉素子および電流検出抵抗を含み、駆動電源から開閉素子および電流検出抵抗を介して電気負荷に給電するための給電回路と、電流検出抵抗を介して検出される負荷電流が電気負荷に通電すべき目標負荷電流Ｉｓと一致するように開閉素子のＯＮ／ＯＦＦ比率を制御する電流制御部とを備えた電気負荷の電流制御装置であって、電流制御部は、マイクロプロセッサと、差動増幅回路部と、検出誤差校正手段と、換算設定手段と、帰還制御手段とを有し、マイクロプロセッサは、不揮発プログラムメモリと、不揮発データメモリと、演算処理用のＲＡＭメモリと、多チャンネルＡＤ変換器とを含み、差動増幅回路部は、電流検出抵抗の両端電圧の差分電圧を増幅し、負荷電流にほぼ比例した監視電圧Ｅｆを生成してマイクロプロセッサに入力し、検出誤差校正手段は、製品出荷調整時に計測される監視電圧Ｅｆの電流比例係数、誤差成分の電圧比例係数およびオフセット成分を、校正定数として不揮発データメモリに保存し、換算設定手段は、校正定数に基づいて目標負荷電流Ｉｓに対応した推定監視電圧Ｅｓを算出設定し、帰還制御手段は、推定監視電圧Ｅｓを電流制御部による電流制御の制御目標値とし、監視電圧Ｅｆを帰還値として、開閉素子の通電を制御し、少なくとも検出誤差校正手段および換算設定手段は、不揮発プログラムメモリに格納された制御プログラムに基づいて、マイクロプロセッサにより実行されるものである。

この発明によれば、開閉素子と電流検出抵抗とが隣接接続されているので、電気負荷に対する専用配線を削減することができるうえ、配線や電気負荷の短絡異常に対して電流検出抵抗による限流機能によって焼損防止対策が容易となる給電回路構成のものにおいて、電流検出精度の悪化を補って高精度な電流制御を行うことができる。
しかも、検出誤差の要因別に検出誤差が校正されるので、様々な運転環境における電流制御装置の運転中において校正定数を的確に活用し、高精度な電流制御が行うことができる。

実施の形態１．
以下、図面を参照しながら、この発明の実施の形態１に係る電気負荷の電流制御装置について詳細に説明する。
図１はこの発明の実施の形態１に係る電気負荷の電流制御装置の全体構成を示す回路図である。

図１において、電流制御装置１００Ａには、電源端子１０４Ｐ、接地端子１０４Ｎおよび出力端子１０８が設けられている。
電流制御装置１００Ａの電源端子１０４Ｐには、駆動電源１０１、ヒューズ１０２、電源スイッチ１０３によって構成された駆動電源回路が接続されている。また、接地端子１０４Ｎはグランドに接続されている。

また、電流制御装置１００Ａの出力端子１０８には、誘導性の電気負荷１０７が接続されており、電気負荷１０７とグランドとの間には、必要に応じて校正用のデジタル電流計９０１ｄが接続される。
さらに、駆動電源回路の両端間には、必要に応じて校正用のデジタル電圧計９０２ｄが接続される。
デジタル電流計９０１ｄにより検出された外部負荷電流Ｉｍおよびデジタル電圧計９０２ｄにより検出された外部駆動電源電圧Ｖｂは、外部ツール９００に入力される。

電流制御装置１００Ａは、電源端子１０４Ｐに接続された安定化制御電源ユニット（以下、単に「制御電源」という）１１０と、制御電源１１０から給電されるマイクロプロセッサ１１１と、比較偏差積分回路１４０（後述する）の出力信号に応動する開閉回路部１２０と、マイクロプロセッサ１１１Ａにより制御される目標電流設定回路１３０と、目標電流設定回路１３０に接続された比較偏差積分回路１４０と、開閉回路部１２０に接続された差動増幅回路部１５０と、差動増幅回路部１５０に接続された平滑回路１６０および過電流検出回路１７０と、差動増幅回路部１５０の入力側に設けられた電流検出抵抗１２６および転流ダイオード１２７と、出力端子１０８とグランドとの間に挿入された分圧抵抗１９１ａ、１９２ａからなる平均電圧測定回路と、平均電圧測定回路により検出される監視平均電圧Ｖａをマイクロプロセッサ１１１Ａに入力するための直列抵抗１９３および平滑用コンデンサ１９４と、を備えている。

マイクロプロセッサ１１１Ａには、外部機器として、異常報知手段を構成する警報表示器１０９と、電気負荷群１０６と、デジタル信号を生成するスイッチ入力群１０５ｄと、アナログ信号を生成するアナログ入力群１０５ａと、校正操作用の外部ツール９００とが接続されている。

電流制御装置１００Ａにおいて、制御電源１１０と、マイクロプロセッサ１１１Ａと、マイクロプロセッサ１１１Ａを中心とする開閉回路部１２０、目標電流設定回路１３０、比較偏差積分回路１４０、差動増幅回路部１５０、平滑回路１６０および過電流検出回路１７０などの回路要素は、密閉筐体（図示せず）に収納されている。

マイクロプロセッサ１１１Ａは、演算処理用のＲＡＭメモリ１１２と、不揮発プログラムメモリ（ＦＭＥＭ）１１３Ａと、データメモリ１１４Ａと、多チャンネルＡＤ変換器１１５と、シリアル通信用インタフェース回路（ＳＩＦ）１１６とにより構成されている。
また、マイクロプロセッサ１１１Ａは、出力ポートＯＵＴと、デジタル入力ポートＤＩＮおよびアナログ入力ポートＡＩＮと、パルス幅変調制御信号ＰＷＭおよび異常報知信号ＤＳＰを生成するための出力ポートとを有する。

駆動電源１０１、ヒューズ１０２および電源スイッチ１０３により構成された駆動電源回路は、電流制御装置１００Ａの電源端子１０４Ｐと接地端子１０４Ｎとの間に接続されている。
また、センサスイッチや操作スイッチなどを含むスイッチ入力群１０５ｄは、コネクタおよび入力インタフェース回路（図示せず）を介して、マイクロプロセッサ１１１Ａのデジタル入力ポートＤＩＮに接続されている。

同様に、各種アナログセンサを含むアナログ入力群１０５ａは、コネクタおよび入力インタフェース回路を介して、マイクロプロセッサ１１１Ａのアナログ入力ポートＡＩＮに接続され、アクチェータや表示機器などを含む電気負荷群１０６は、コネクタおよび出力インタフェース回路（図示せず）を介して、マイクロプロセッサ１１１Ａの出力ポートＯＵＴに接続されている。

電気負荷群１０６の中の１つに含まれる電気負荷１０７は、電流制御を必要とする負荷（たとえば、リニアソレノイドなど）であり、出力端子１０８から給電される。
また、電気負荷群１０６の中の１つに含まれる警報表示器（異常報知手段）１０９は、マイクロプロセッサ１１１Ａの異常報知信号ＤＳＰからの指令信号により駆動されるようになっている。

なお、電流制御装置１００Ａの製品出荷前の校正運転に際しては、ＳＩＦ１１６を介して外部ツール９００がマイクロプロセッサ１１１Ａに接続されるとともに、電気負荷１０７に直列接続されたデジタル電流計９０１ｄの出力信号（外部負荷電流Ｉｍ）と、デジタル電圧計９０２ｄの出力信号（電源端子１０４Ｐに印加された駆動電源１０１の外部駆動電源電圧Ｖｂ）とが、外部ツール９００を介してマイクロプロセッサ１１１Ａに供給され、ＲＡＭメモリ１１２に転送されるようになっている。

電流制御装置１００Ａ内の制御電源１１０は、外部駆動電源電圧Ｖｂ（たとえば、ＤＣ１０［Ｖ］〜１６［Ｖ］）から、安定化された制御電源電圧Ｖｃｃ（たとえば、ＤＣ５［Ｖ］）を生成して、電流制御装置１００Ａ内の各部に給電するようになっている。
マイクロプロセッサ１１１Ａ内において、演算処理用のＲＡＭメモリ１１２、ＦＭＥＭ１１３Ａ、データメモリ１１４Ａ、多チャンネルＡＤ変換器１１５、および、ＳＩＦ１１６は、相互に協働するように構成されている。

ＦＭＥＭ１１３Ａは、たとえば、電気的に一括消去して書込みおよび読出しが可能な不揮発フラッシュメモリなどにより構成されている。
また、データメモリ１１４Ａは、１バイト単位で電気的に書込みおよび読出しが可能な不揮発ＥＥＰＲＯＭなどにより構成されている。

さらに、電流制御装置１００Ａ内において、開閉回路部１２０は、開閉素子１２１（たとえば、ＰＮＰ接合形トランジスタ）と、開閉素子１２１のベース回路に接続された駆動抵抗１２２およびＮＰＮ形のトランジスタ１２３からなる直列回路と、開閉素子１２１のベース・エミッタ端子間に接続された安定抵抗１２４と、トランジスタ１２３のベース・エミッタ端子間に接続された安定抵抗１２５とにより構成されている。

開閉素子１２１の一端は、電源端子１０４Ｐに接続され、開閉素子１２１の他端は、抵抗値がＲ１の電流検出抵抗１２６を介して出力端子１０８に接続され、これにより、電気負荷１０７に対する給電が行われるようになっている。

転流ダイオード１２７は、電流検出抵抗１２６および誘導性の電気負荷１０７を含む直列回路に対して並列接続され、且つ、開閉素子１２１が開路（ＯＦＦ）したときに電気負荷１０７の減衰電流が還流する極性となるように接続されている。

一方、目標電流設定回路１３０は、平滑抵抗１３１および平滑コンデンサ１３２からなる平滑回路を構成しており、マイクロプロセッサ１１１Ａから生成されるパルス幅変調制御信号ＰＷＭを平滑し、制御電源電圧Ｖｃｃおよびパルスデューティαを用いて、目標電圧（平均出力電圧）αＶｃｃを得るようになっている。

ただし、目標電圧αＶｃｃ（＝推定監視電圧Ｅｓ）を決定するパルスデューティαは、パルス幅変調制御信号ＰＷＭが論理レベル「Ｈ」となって、出力電圧として制御電源電圧Ｖｃｃを発生している期間と、パルス周期との比率である。

なお、目標電流設定回路１３０は、ＤＡ変換器に代わるアナログ変換手段として用いられており、マイクロプロセッサ１１１Ａからのパルス列出力（１点）によって、アナログ値としての目標電圧αＶｃｃが得られるように構成されている。したがって、パルスデューティαと開閉素子１２１の通電率（通電デューティ）γとは、直接的には一致するものではない。

比較偏差積分回路１４０は、比較回路１４１と、比較回路１４１の入力抵抗１４２および１４３と、比較回路１４１の出力端子および反転入力端子（−）間に挿入された積分コンデンサ１４４と、比較回路１４１の出力端子に接続されたヒステリシス回路１４５とにより構成されている。

比較偏差積分回路１４０内において、目標電圧αＶｃｃ（＝Ｅｓ）は、入力抵抗１４２を介して比較回路１４１の非反転入力端子（＋）に印加され、監視電圧Ｅｆ（後述する）は、入力抵抗１４３を介して比較回路１４１の反転入力端子に印加され、積分コンデンサ１４４は、目標電圧Ｅｓと監視電圧Ｅｆとの電圧偏差（＝Ｅｓ−Ｅｆ）値に対する積分電圧を出力するように構成されている。

ヒステリシス回路１４５は、比較回路１４１の出力電圧がたとえば３Ｖを超過したときに、出力論理レベルが「Ｈ」となってトランジスタ１２３を通電駆動し、比較回路１４１の出力電圧がたとえば２．５［Ｖ］以下に低下したときに、出力論理レベルが「Ｌ」に復帰してトランジスタ１２３を不導通にする。
これにより、正帰還比較回路を構成するヒステリシス回路１４５によって、開閉回路部１２０内の開閉素子１２１を確実にＯＮ／ＯＦＦ駆動するようになっている。

なお、ヒステリシス回路１４５に代えて、後述する（図７参照）ように、鋸歯状波発生回路１４６および比較回路１４７を設け、マイクロプロセッサ１１１Ａからのパルス幅変調制御信号ＰＷＭのパルス周期と同期した鋸歯状波発生回路１４６の出力電圧と、比較回路１４１の出力電圧とを比較し、この比較結果により開閉回路部１２０内のトランジスタ１２３を通電制御することも可能である。
この場合、開閉回路部１２０内の開閉素子１２１の開閉周期は、マイクロプロセッサ１１１Ａからのパルス幅変調制御信号ＰＷＭのパルス周期と一致する。

また、図１において、電流制御装置１００Ａ内の差動増幅回路部１５０は、外部駆動電源電圧Ｖｂにより動作する差動増幅器１５１と、抵抗値がＲ２の入力抵抗１５２と、抵抗値がＲ３の入力抵抗１５３と、抵抗値がＲ４の分圧抵抗１５４と、抵抗値がＲ５の負帰還抵抗１５５と、抵抗値がＲ６のバイアス抵抗１５６と、抵抗値がＲ７のバイアス抵抗１５７と、バイアス補正回路を構成するバイアス電源１５８とにより構成されている。

差動増幅回路部１５０内において、入力抵抗１５２、分圧抵抗１５４、バイアス抵抗１５６の各抵抗値Ｒ２、Ｒ４、Ｒ６と、入力抵抗１５３、負帰還抵抗１５５、バイアス抵抗１５７の各抵抗値Ｒ３、Ｒ５、Ｒ７との関係は、設計理論値として、以下のように表される。

Ｒ２＝Ｒ３
Ｒ４＝Ｒ５
Ｒ６＝Ｒ７

入力抵抗１５２は、電流検出抵抗１２６の正側端子（対地電位＝Ｖ１）と、差動増幅器１５１の非反転入力端子（＋）との間に接続されている。
入力抵抗１５３は、電流検出抵抗１２６の負側端子（対地電位＝Ｖ２）と、差動増幅器１５１の反転入力端子（−）（対地電位＝Ｅ２）との間に接続されている。
分圧抵抗１５４は、差動増幅器１５１の非反転入力端子（＋）（対地電位＝Ｅ２）と、接地端子１０４Ｎ（クランド）との間に接続されている。

負帰還抵抗１５５は、差動増幅器１５１の出力端子（対地電位＝Ｅ０）と反転入力端子（−）との間に接続されている。
バイアス抵抗１５６は、差動増幅器１５１の非反転入力端子（＋）と、バイアス電源１５８との間に接続されている。
バイアス抵抗１５７は、差動増幅器１５１の反転入力端子（−）と、バイアス電源１５８との間に接続されている。
バイアス電源１５８は、電源端子１０４Ｐの入力電圧（＝外部駆動電源電圧Ｖｂ）によって動作する基準電圧発生回路により構成され、対地電位がＶ０のバイアス電圧を生成する。

また、電流制御装置１００Ａ内の平滑回路１６０は、直列抵抗１６１と、直列抵抗１６１の一端とグランドとの間に挿入されたコンデンサ１６２および並列抵抗１６３と、直列抵抗１６１の一端と制御電源電圧Ｖｃｃとの間に挿入された電圧制限ダイオード１６４とにより構成されている。

平滑回路１６０内において、直列抵抗１６１は、差動増幅器１５１の出力端子と、マイクロプロセッサ１１１Ａの電圧監視入力端子（監視電圧Ｅｆが入力される）との間に接続されている。
コンデンサ１６２は、マイクロプロセッサ１１１Ａの電圧監視入力端子とグランドとの間に接続され、並列抵抗１６３は、コンデンサ１６２に対して並列接続されている。
電圧制限ダイオード１６４は、マイクロプロセッサ１１１Ａの電圧監視入力端子と、制御電源１１０による制御電源電圧Ｖｃｃの電源ラインとの間に接続されている。

一方、電流制御装置１００Ａ内の過電圧検出回路１７０は、比較回路１７１と、出力抵抗１７２と、入力抵抗１７３と、分圧抵抗１７４と、電圧制限ダイオード１７５とにより構成されている。

出力抵抗１７２は、比較回路１７１の出力端子と、マイクロプロセッサ１１１Ａの割込入力端子ＩＮＴとの間に接続されている。
入力抵抗１７３は、差動増幅器１５１の出力端子と、比較回路１７１の反転入力端子（−）との間に接続されている。
分圧抵抗１７４は、比較回路１７１の反転入力端子（−）とグランドとの間に接続されている。
電圧制限ダイオード１７５は、マイクロプロセッサ１１１Ａの割込入力端子ＩＮＴと、制御電源１１０による制御電源電圧Ｖｃｃの電源ラインとの間に接続されている。

なお、差動増幅器１５１の出力電圧Ｅ０は、マイクロプロセッサ１１１Ａに入力される監視電圧Ｅｆの前段部電圧となっており、前段部電圧Ｅ０を、直列抵抗１６１および並列抵抗１６３で分圧した電圧が監視電圧Ｅｆとなる。
また、前段部電圧Ｅ０を入力抵抗１７３および分圧抵抗１７４で分圧した分圧電圧Ｅｃは、比較回路１７１の反転入力端子（−）に印加されるようになっている。

過電圧検出回路１７０内の比較回路１７１は、差動増幅回路部１５０内の差動増幅器１５１と同様に、外部駆動電源電圧Ｖｂにより動作し、比較回路１７１の非反転入力端子（＋）は、制御電源電圧Ｖｃｃの電源ラインに接続されている。
後述するとおり、前段部電圧Ｅ０は、通常は電気負荷１０７に流れる負荷電流の大きさによって、Ｅ０＝０［Ｖ］〜Ｖｃｃ（たとえば、Ｖｃｃ＝５［Ｖ］）の範囲内で変化する。

しかし、短絡事故などの異常発生時には、Ｅ０＝Ｖｂ（＝１０［Ｖ］〜１６［Ｖ］）まで上昇する可能性がある。
したがって、異常発生時におけるマイクロプロセッサ１１１Ａの入力端子への印加電圧を、制御電源電圧Ｖｃｃ以下のレベルに制限するため、平滑回路１６０および過電流検出回路１７０内には、それぞれ、電圧制限ダイオード１６４、１７５が接続されている。

ただし、比較回路１７１の電源電圧として制御電源電圧Ｖｃｃを使用し、且つ、比較回路１７１の非反転入力端子（＋）への印加電圧を制御電源電圧Ｖｃｃよりも若干低い電圧（たとえば、ＤＣ４［Ｖ］程度）に設定すれば、過電流検出回路１７０内の電圧制限ダイオード１７５は不要となる。

出力端子１０８に接続された分圧抵抗１９１ａ、１９２ａは、互いに直列接続されて平均電圧測定回路を構成しており、分圧抵抗１９２ａの両端電圧は、監視平均電圧Ｖａとして、直列抵抗１９３を介してマイクロプロセッサ１１１Ａに入力される。
マイクロプロセッサ１１１Ａの入力端子には、前述のように、平滑用コンデンサ１９４が接続されている。

次に、図１のように構成された電流制御装置１００Ａによる具体的な動作について説明する。
いま、開閉素子１２１のＯＮ時間をτｏｎ、ＯＦＦ時間をτｏｆｆ、開閉周期をτとすると、通電デューティγは、以下の式（１）で示される。

γ＝τｏｎ／τ （τ＝τｏｎ＋τｏｆｆ） ・・・・・（１）

一方、電気負荷１０７の温度変化に対応した最小抵抗値Ｒｍｉｎと最大抵抗値Ｒｍａｘとの間で、規格基準抵抗値Ｒｃ（＝Ｒｍｉｎ〜Ｒｍａｘ）を定め、外部駆動電源電圧Ｖｂの変動範囲を最小値Ｖｍｉｎと最大値Ｖｍａｘとしたときに、規格基準電流Ｉｒを、次式によって定義する。

Ｉｒ＝Ｖｍｉｎ／Ｒｃ

こうして、各抵抗値Ｒｍｉｎ、Ｒｃ、Ｒｍａｘ、Ｖｍｉｎ、Ｖｍａｘなどの固定定数は、不揮発プログラムメモリ１１３Ａまたは不揮発データメモリ１１４Ａ内に、あらかじめ格納保存されるようになっている。
この場合、もしも電気負荷１０７の目標負荷電流がＩｓであって、電気負荷１０７の抵抗値が規格基準抵抗値Ｒｃに一致していれば、駆動電源電圧がＶｂであるときの通電デューティ（推定値）γ０は、以下の式（２）で示される。

γ０＝（Ｉｓ／Ｉｒ）×（Ｖｍｉｎ／Ｖｂ）
Ｉｒ＝Ｖｍｉｎ／Ｒｃ ・・・（２）

ただし、電流検出抵抗１２６の抵抗値Ｒ１は、Ｒ１＜＜Ｒｍｉｎで表され、無視できる程度の小さい値となっている。
また、このときに電気負荷１０７に印加されている監視平均電圧の概略推定値Ｖａａは、以下の式（３）により算出される。

Ｖａａ＝γ０×Ｖｂ
＝Ｖｍｉｎ×（Ｉｓ／Ｉｒ）
＝Ｉｓ×Ｒｃ ・・・（３）

ただし、式（３）において、規格基準抵抗値Ｒｃは、前述のように、Ｒｃ＝Ｒｍｉｎ〜Ｒｍａｘの範囲内の値である。

次に、差動増幅器１５１に関連した特性を明確にすると、非反転入力端子（＋）に流入しようとする電流の総和は、ほぼゼロとなることから、以下の式（４）が成立する。

（Ｖ１−Ｅ１）／Ｒ２＋（０−Ｅ１）／Ｒ４＋（Ｖ０−Ｅ１）／Ｒ６＝０
∴Ｖ１／Ｒ２＋Ｖ０／Ｒ６＝Ｅ１／Ｒ２４６ ・・・（４）

ただし、式（４）において、Ｒ２４６は、次式で表される。

Ｒ２４６＝１／（１／Ｒ２＋１／Ｒ４＋１／Ｒ６）

同様に、差動増幅器１５１の反転入力端子（−）に流入しようとする電流の総和は、ほぼゼロとなることから、以下の式（５）が成立する。

（Ｖ２−Ｅ２）／Ｒ３＋（Ｅ０−Ｅ２）／Ｒ５＋（Ｖ０−Ｅ２）／Ｒ７＝０
∴Ｖ２／Ｒ３＋Ｅ０／Ｒ５＋Ｖ０／Ｒ７＝Ｅ２／Ｒ３５７ ・・・（５）

ただし、式（５）において、Ｒ３５７は、次式で表される。

Ｒ３５７＝１／（１／Ｒ３＋１／Ｒ５＋１／Ｒ７）

差動増幅器１５１において、非反転入力端子（＋）の電位Ｅ１と、反転入力端子（−）の電位Ｅ２とが、ほぼ等しくなるので、式（４）、（５）から、以下の式（６）のように出力電位Ｅ０が算出される。

Ｒ２４６×（Ｖ１／Ｒ２＋Ｖ０／Ｒ６）＝Ｒ３５７×（Ｖ２／Ｒ３＋Ｅ０／Ｒ５＋Ｖ０／Ｒ７）
∴（Ｒ２４６／Ｒ２）×Ｖ１−（Ｒ３５７／Ｒ３）×Ｖ２＋［（Ｒ２４６／Ｒ６）−（Ｒ３５７／Ｒ７）］×Ｖ０＝（Ｒ３５７／Ｒ５）×Ｅ０ ・・・・・・（６）

ここで、電流検出抵抗１２６に流れる負荷電流をＩｍとすれば、以下の式（７）が成立する。

Ｖ２＝Ｖ１−Ｉｍ×Ｒ１ ・・・（７）

したがって、出力電圧Ｅ０は、式（６）、（７）を用いて、以下の式（８）により算出される。

Ｅ０＝Ｋｄ×Ｖ１＋Ｋｉ×Ｉｍ＋Ｋ０ ・・・（８）

ただし、式（８）において、各係数Ｋｄ、Ｋｉ、Ｋ０は、それぞれ、次式のように表される。

Ｋｄ＝（Ｒ２４６／Ｒ２−Ｒ３５７／Ｒ３）×（Ｒ５／Ｒ３５７）
＝（Ｒ２４６／Ｒ３５７）×（Ｒ５／Ｒ２）−（Ｒ５／Ｒ３）
Ｋｉ＝Ｒ１×（Ｒ３５７／Ｒ３）×（Ｒ５／Ｒ３５７）
＝Ｒ１×（Ｒ５／Ｒ３）
Ｋ０＝［（Ｒ２４６／Ｒ６）−（Ｒ３５７／Ｒ７）］×（Ｒ５／Ｒ３５７）×Ｖ０
＝［（Ｒ２４６／Ｒ３５７）×（Ｒ５／Ｒ６）−（Ｒ５／Ｒ７）］×Ｖ０

なお、Ｒ２≒Ｒ３、Ｒ４≒Ｒ５、Ｒ６≒Ｒ７であることから、Ｒ２４６≒Ｒ３５７となり、本来は、Ｋｄ≒０、Ｋ０≒０となる。

ただし、微小負荷電流状態において、差動増幅器１５１の出力電圧が負の値にならないように、一部の抵抗値は、意図的に不一致にした設計が行われている。
このように、意図的な不平衡回路を構成するときには、たとえば、分圧抵抗１５４にその誤差比率に見合った微小な抵抗値を有する抵抗を直列接続しておけばよい。

次に、並列抵抗１６３の抵抗値Ｒ１６３および直列抵抗１６１の抵抗値Ｒ１６１により分圧される監視電圧Ｅｆ（平均値）を算出する。
ここで、期間τｏｎでは、Ｖ１＝Ｖｂであり、期間τｏｆｆでは、Ｖ１＝−Ｖｄとなるので、監視電圧Ｅｆ（平均値）は、以下の式（９）により算出される。なお、Ｖｄは転流ダイオード１２７の電圧降下である。

Ｅｆ＝［∫Ｅ０ｄｔ／τ］×［Ｒ１６３／（Ｒ１６３＋Ｒ１６１）］
＝［（Ｋｄ×Ｖｂ＋Ｋｉ×Ｉｍ＋Ｋ０）×τｏｎ／τ＋（−Ｋｄ×Ｖｄ＋Ｋｉ×Ｉｍ＋Ｋ０）×τｏｆｆ／τ］×［Ｒ１６３／（Ｒ１６３＋Ｒ１６１）］
∴Ｅｆ＝Ａ×（Ｖｂ＋Ｖｄ）×γ＋Ｂ×Ｉｍ＋Ｃ ・・・・・・（９）

ただし、式（９）において、各校正定数Ａ、Ｂ、Ｃは、次式のように表される。

Ａ＝Ｋｄ×［Ｒ１６３／（Ｒ１６３＋Ｒ１６１）］
Ｂ＝Ｋｉ×［Ｒ１６３／（Ｒ１６３＋Ｒ１６１）］
Ｃ＝Ｋ０×［Ｒ１６３／（Ｒ１６３＋Ｒ１６１）］

さらに、分圧抵抗１９１ａ、１９２ａの抵抗値を、それぞれ、Ｒ１９１、Ｒ１９２として、監視平均電圧Ｖａを算出すると、期間τｏｎでは、Ｖ１＝Ｖｂであり、期間τｏｆｆでは、Ｖ１＝−Ｖｄとなるので、監視平均電圧Ｖａは、以下の式（１０）により算出される。

Ｖａ＝［Ｖｂ×τｏｎ／τ−Ｖｄ×τｏｆｆ／τ］×Ｇ
＝［（Ｖｂ＋Ｖｄ）×γ−Ｖｄ］×Ｇ
≒（Ｖｂ＋Ｖｄ）×γ×Ｇ ・・・（１０）

ただし、式（１０）において、係数Ｇは、次式のように表される。

Ｇ＝Ｒ１９２／（Ｒ１９１＋Ｒ１９２）

式（９）、（１０）から、監視電圧Ｅｆは、以下の式（１１）によっても表現することができる。

Ｅｆ＝Ｄ×Ｖａ＋Ｂ×Ｉｍ＋Ｃ ・・・（１１）

ただし、式（１１）において、校正定数Ｄは、次式のように表される。

Ｄ＝Ａ／Ｇ＝Ｋｄ×［Ｒ１６３／（Ｒ１６３＋Ｒ１６１）］×（Ｒ１９１＋Ｒ１９２）／Ｒ１９２

なお、式（９）、（１１）内の校正定数Ａ〜Ｄのうち、校正定数Ａ、Ｄは、監視電圧Ｅｆの誤差成分のうちの電圧比例係数となる。また、校正定数Ｂは、電流比例係数となり、校正定数Ｃは、誤差のオフセット成分となる。

次に、図２のフローチャートを参照しながら、図１に示したこの発明の実施の形態１による校正運転用の具体的な動作について説明する。
図２はマイクロプロセッサ１１１Ａ内の検出誤差校正手段２３８の処理ルーチンを示している。
図２において、ステップ２０２、２０３は、検出誤差校正手段２３８内の第１のデータ取得手段２０６を構成する。

同様に、ステップ２１２〜２１５は、第２のデータ取得手段２１６を構成し、ステップ２２２〜２２４は、第３のデータ取得手段２２６を構成し、ステップ２３２〜２３５は、校正係数演算手段２３６を構成する。
校正係数演算手段２３６において、ステップ２３２は平均電圧校正手段に対応し、ステップ２３４は電圧比例係数演算手段に対応し、ステップ２３５は電流比例係数演算手段に対応する。
また、ステップ２３７は転送保存手段に対応する。

一方、ステップ２０１ａは、駆動電源１０１の接続後に、外部ツール９００によって第１の校正指令を発生する処理であり、検出誤差校正手段２３８内の判定ステップ２０１ｂに関連する。
同様に、ステップ２１１ａは、電気負荷１０７の接続を開放した後に、外部ツール９００によって第２の校正指令を発生する処理であり、判定ステップ２１１ｂに関連する。
また、ステップ２２１ａは、電気負荷１０７の再接続後に、外部ツール９００によって第３の校正指令を発生する処理であり、判定ステップ２２１ｂに関連する。
さらに、ステップ２３１ａは、外部ツール９００によって第４の校正指令を発生して、演算・転送の開始を指令する処理であり、判定ステップ２３１ｂに関連する。

図２において、まず、マイクロプロセッサ１１１Ａは、校正運転を開始し（ステップ２００）、外部ツール９００から発信された第１の校正指令を受信したか否かを判定する（ステップ２０１ｂ）。
ステップ２０１ｂにおいて、第１の校正指令を受信していない（すなわち、ＮＯ）と判定されれば、ステップ２０１ｂを繰り返し実行し、第１の校正指令を受信するまで待機状態を保持する。

なお、第１の校正指令を生成する際には、電流制御装置１００Ａに対して、事前に所定の駆動電源１０１が接続される（ステップ２０１ａ）。
ステップ２０１ｂにおいて、第１の校正指令を受信した（すなわち、ＹＥＳ）と判定されれば、第１のデータ取得手段２０６に進み、パルス幅変調制御信号ＰＷＭのパルスデューティαを０％に設定する（ステップ２０２）。
また、このときの監視電圧Ｅｆを誤差電圧Ｅｆ０として、所定アドレスのメモリ、たとえばＲＡＭメモリ１１２内のデータレジスタＤ１０に転送する（ステップ２０３）。

次に、外部ツール９００から発信された第２の校正指令を受信したか否かを判定し（ステップ２１１ｂ）、第２の校正指令を受信していない（すなわち、ＮＯ）と判定されれば、ステップ２１１ｂを繰り返し実行し、第２の校正指令を受信するまで待機状態を保持する。

なお、第２の校正指令を生成する際には、電流制御装置１００Ａに対して事前に所定の駆動電源１０１を接続した状態で、電気負荷１０７への接続回路が開放される（ステップ２１１ａ）。
ステップ２１１ｂにおいて、第２の校正指令を受信した（すなわち、ＹＥＳ）と判定されれば、第２のデータ取得手段２１６に進み、パルス幅変調制御信号ＰＷＭのパルスデューティαを１００％に設定する（ステップ２１２）。

続いて、このときの監視電圧Ｅｆの値を誤差電圧Ｅｆ１として、所定アドレスのメモリ、たとえばＲＡＭメモリ１１２内のデータレジスタＤ２０に転送し（ステップ２１３）、このときの監視平均電圧Ｖａの値をデータレジスタＤ２１に転送する（ステップ２１４）。
また、校正用のデジタル電圧計９０２ｄから外部ツール９００を介して入力された外部駆動電源電圧Ｖｂの値をデータレジスタＤ２２に転送する（ステップ２１５）。

次に、外部ツール９００から発信された第３の校正指令を受信したか否かを判定し（ステップ２２１ｂ）、第３の校正指令を受信していない（すなわち、ＮＯ）と判定されれば、ステップ２２１ｂを繰り返し実行し、第３の校正指令を受信するまで待機状態を保持する。

なお、第３の校正指令を生成する際には、電流制御装置１００Ａに対して事前に所定の駆動電源１０１を接続した状態で、電気負荷１０７が接続される（ステップ２２１ａ）。
ステップ２２１ｂにおいて、第３の校正指令を受信した（すなわち、ＹＥＳ）と判定されれば、第３のデータ取得手段２２６に進み、パルス幅変調制御信号ＰＷＭのパルスデューティαを１００％に設定する（ステップ２２２）。

続いて、このときの監視電圧Ｅｆの値を測定電圧Ｅｆ２として、所定アドレスのメモリ、たとえばＲＡＭメモリ１１２内のデータレジスタＤ３０に転送する（ステップ２２３）。
また、校正用のデジタル電流計９０１ｄから外部ツール９００を介して入力された外部負荷電流Ｉｍの値をデータレジスタＤ３３に転送する（ステップ２２４）。

次に、外部ツール９００から発信された第４の校正指令を受信したか否かを判定し（ステップ２３１ｂ）、第４の校正指令を受信していない（すなわち、ＮＯ）と判定されれば、ステップ２３１ｂを繰り返し実行し、第４の校正指令を受信するまで待機状態を保持する。

なお、第４の校正指令を生成する際には、ステップ２０１ａ、２１１ａ、２２１ａにより第１〜第３の校正指令の生成が完了しているか否かの確認が行われる（ステップ２３１ａ）。
ステップ２３１ｂにおいて、第４の校正指令を受信した（すなわち、ＹＥＳ）と判定されれば、校正係数演算手段２３６に進み、ステップ２１４、２１５で転送記憶されたデータレジスタの値から、次式のように平均電圧校正係数Ｋａを算出し、これをデータレジスタＤ４１に転送して書込む（ステップ２３２：平均電圧校正手段）。

Ｋａ＝Ｖｂ／Ｖａ
＝Ｄ２２／Ｄ２１→Ｄ４１

続いて、ステップ２０３で転送保存された誤差電圧Ｅｆ０の値を、オフセット成分ＣとしてデータレジスタＤ４２に転送して書込む（ステップ２３３）。
また、ステップ２１３、２０３、２１４で転送記憶されたデータレジスタの値から、次式のように、監視電圧Ｅｆの誤差成分の電圧比例係数Ｄを算出し、これをデータレジスタＤ４３に転送して書込む（ステップ２３４：電圧比例係数演算手段）。

Ｄ＝（Ｅｆ１−Ｅｆ０）／Ｖａ
＝（Ｄ２０−Ｄ１０）／Ｄ２１→Ｄ４３

続いて、ステップ２２３、２１３、２２４で転送記憶されたデータレジスタの値から、次式のように監視電圧Ｅｆの電流比例係数Ｂを算出し、これをデータレジスタＤ４４に転送して書込む（ステップ２３５：電流比例係数演算手段）。

Ｂ＝（Ｅｆ２−Ｅｆ１）／Ｉｍ
＝（Ｄ３０−Ｄ２０）／Ｄ３３→Ｄ４４

最後に、校正係数演算手段２３６（ステップ２３２〜２３５）で算出された各校正定数Ｋａ、Ｃ、Ｄ、Ｂを不揮発データメモリ１１４Ａに転送して保存し（ステップ２３７：転送保存手段）、転送確認照合（図示せず）を実行したうえで、検出誤差校正手段２３８による校正運転（図２）を終了する（ステップ２４０）。

次に、図３のフローチャートを参照しながら、図１に示したこの発明の実施の形態１による通常制御（ＰＷＭ制御）ルーチンの具体的な処理動作について説明する。
図３において、ステップ３０３〜３０６は、マイクロプロセッサ１１１Ａ内の初期設定手段３０７を構成し、ステップ３１１〜３１３は、換算設定手段３１４を構成し、ステップ３２３、３２４は、異常電流状態検出手段３２６を構成する。

また、初期設定手段３０７内のステップ３０４は仮換算推定手段に対応し、後段の判定ステップ３２３、３２４は過大電流状態検出手段および過小電流状態検出手段に対応し、最終のステップ３２５は出力停止・報知手段に対応する。

過大電流状態検出手段（ステップ３２３）および過小電流状態検出手段（ステップ３２４）は、異常電流状態検出手段３２６を構成しており、監視電圧Ｅｆと監視平均電圧Ｖａとの相対関係が許容変動幅を超えて変動したときに、負荷電流の過大または過小を示す警報用の異常電流状態判定信号を生成して、ステップ３２５に移行するようになっている。

なお、図３においては、ステップ３２３、３２４によって過大電流状態または過小電流状態が検出されると、いずれの場合も、ステップ３２５により出力停止および異常報知が行われるようになっている。

しかし、ステップ３２５を「出力停止処理ステップ」と「異常報知処理ステップ」とに分割して（図示せず）、図３内のステップ３２５と同一位置に「異常報知処理ステップ」を設けるとともに、ステップ３２３でＹＥＳと判定されたときのみに「出力停止処理ステップ」を実行することにより、過小電流状態の検出時には「出力停止処理」を実行しないように構成することも可能である。

まず、マイクロプロセッサ１１１Ａは、実行すべき多数の制御フローの中の１つとして、目標負荷電流Ｉｓの設定値を生成するために、パルス幅変調制御信号ＰＷＭに関する動作を開始する（ステップ３００）。
続いて、他の制御フロー（図示せず）で決定された目標負荷電流Ｉｓの値を読出し（ステップ３０１）、フラグ（図示せず）の動作状態を参照して、以下の制御フローの実行が運転開始後の初回動作であるか否かを判定する（ステップ３０２）。

ステップ３０２において、初回動作ではない（すなわち、ＮＯ）と判定されれば、ステップ３１０（後述する）に移行し、初回動作である（すなわち、ＹＥＳ）と判定されれば、初期設定手段３０７内の処理ステップ３０３に移行する。

ステップ３０３においては、ステップ３０１で読出設定された目標負荷電流Ｉｓの値と、不揮発プログラムメモリ１１３Ａまたは不揮発データメモリ１１４Ａにあらかじめ格納されている固定定数としての規格基準抵抗値Ｒｃ（＝Ｒｍｉｎ〜Ｒｍａｘ）とを用いて、前述の式（３）から監視平均電圧Ｖａの概略推定値Ｖａａ（＝Ｉｓ×Ｒｃ）を算出する。

続いて、目標負荷電流Ｉｓに対応した推定監視電圧Ｅｓを、仮換算推定により算出する（ステップ３０４）。
このとき、前述の式（１１）内の外部負荷電流Ｉｍに代えて、ステップ３０１で設定された目標負荷電流Ｉｓが流れたと仮定したときの監視電圧Ｅｆの値を、推定監視電圧Ｅｓとして、以下の式により算出する。

Ｅｓ＝Ｄ×Ｖａａ＋Ｂ×Ｉｓ＋Ｃ

この式において、定数Ｄ、Ｂ、Ｃは、不揮発データメモリ１１４Ａに既に校正定数として格納されているデータが読出されて使用される。
また、監視平均電圧Ｖａの概略推定値Ｖａａとしては、ステップ３０３で算出された監視平均電圧の概略推定値Ｖａａの値が使用される。

次に、パルス幅変調制御信号ＰＷＭの出力電圧が論理レベル「Ｈ」となって制御電源電圧Ｖｃｃとなっている期間と、推定監視電圧Ｅｓのパルス周期との比率を、以下の式のようにパルスデューティαとして算出する（ステップ３０５）。

α＝Ｅｓ／Ｖｃｃ

ここで使用される推定監視電圧Ｅｓは、ステップ３０４で算出された値であり、制御電源電圧Ｖｃｃの値は、不揮発プログラムメモリ１１３Ａまたは不揮発データメモリ１１４Ａにあらかじめ格納されている固定定数が読出されて使用される。

続いて、ステップ３０５で算出されたパルスデューティαの値に所定倍率Ｎを乗算し、その整数値分をＲＡＭメモリ１１２の特定アドレスのメモリとしてのデータレジスタＤ１に格納するとともに、「Ｎ−Ｄ１」の値をデータレジスタＤ２に格納する（ステップ３０６）。
ここで、所定倍率Ｎの値は、たとえば、Ｎ＝１０００に設定される。

次に、マイクロプロセッサ１１１Ａに入力されている監視平均電圧Ｖａの値を読出して（ステップ３１０）、換算設定手段３１４の処理に進み、目標負荷電流Ｉｓに対応した推定監視電圧Ｅｓを算出する（ステップ３１１）。
このとき、前述の式（１１）における外部負荷電流Ｉｍに代えて、ステップ３０１で設定された目標負荷電流Ｉｓが流れたと仮定したときの監視電圧Ｅｆの値を、推定監視電圧Ｅｓとして、以下の式により算出する。

Ｅｓ＝Ｄ×Ｖａ＋Ｂ×Ｉｓ＋Ｃ

この式において、定数Ｄ、Ｂ、Ｃは校正定数として不揮発データメモリ１１４Ａに格納されているデータが読出されて使用される。
また、監視平均電圧Ｖａとしては、ステップ３１０で読み出された実際の監視平均電圧Ｖａの値が使用される。

続いて、上記ステップ３０５、３０６と同様に、パルスデューティαを算出し（ステップ３１２）、パルスデューティαに基づく各データ値をデータレジスタＤ１、Ｄ２に書き込む（ステップ３１３）。
このとき、パルスデューティαの算出に使用される推定監視電圧Ｅｓの値は、ステップ３１０で読み出された監視平均電圧Ｖａの値によって変化するようになっている。

上記ステップ３１１〜３１３で構成される換算設定手段３１４は、目標負荷電流Ｉｓに対応した監視電圧Ｅｆの推定監視電圧Ｅｓを目標電圧として設定し、目標電圧に対応したパルスデューティαのパルス幅変調制御信号ＰＷＭを生成するために寄与する。

次に、監視平均電圧Ｖａと、平均電圧校正係数Ｋａと、電気負荷１０７の最大抵抗値Ｒｍａｘとを用いて、以下の式のように、負荷電流の最小値Ｉｍｉｎを算出する（ステップ３２０）。

Ｉｍｉｎ＝Ｋａ×Ｖａ／Ｒｍａｘ

ここで、平均電圧校正係数Ｋａおよび最大抵抗値Ｒｍａｘは、不揮発データメモリ１１４Ａまたは不揮発プログラムメモリ１１３Ａに格納されている値が使用され、監視平均電圧Ｖａは、ステップ３１０で読み出された監視平均電圧Ｖａの現在値である。
また、「Ｋａ×Ｖａ」の値は、電気負荷１０７に実際に印加されている平均電圧の値に相当する。

続いて、監視平均電圧Ｖａと、平均電圧校正係数Ｋａと、電気負荷１０７の最小抵抗値Ｒｍｉｎとを用いて、以下の式のように、負荷電流の最大値Ｉｍａｘを算出する（ステップ３２１）。

Ｉｍａｘ＝Ｋａ×Ｖａ／Ｒｍｉｎ

ここで、平均電圧校正係数Ｋａおよび最小抵抗値Ｒｍｉｎは、不揮発データメモリ１１４Ａまたは不揮発プログラムメモリ１１３Ａに格納されている値、監視平均電圧Ｖａは、ステップ３１０で読み出された監視平均電圧Ｖａの現在値であり、「Ｋａ×Ｖａ」の値は、電気負荷１０７に実際に印加されている平均電圧の値に相当する。

次に、現在の監視電圧Ｅｆの値から、前述の式（１１）に基づいて外部負荷電流Ｉｍを算出し（ステップ３２２）、外部負荷電流Ｉｍの値がステップ３２１で算出された最大電流Ｉｍａｘよりも大きいか否かを判定する（ステップ３２３：過大電流状態検出手段）。

ステップ３２３において、Ｉｍ≦Ｉｍａｘ（すなわち、ＮＯ）と判定されれば、過大電流状態ではないと見なし、続いて、外部負荷電流Ｉｍの値がステップ３２０で算出された最小電流Ｉｍｉｎよりも小さいか否かを判定する（ステップ３２４：過小電流状態検出手段）。

ステップ３２４において、Ｉｍ≧Ｉｍｉｎ（すなわち、ＮＯ）と判定されれば、過小電流状態ではないので、正常状態と見なして、ＰＷＭ制御ルーチン（図３）の動作を終了する（ステップ３３０）。

一方、ステップ３２３において、Ｉｍ＞Ｉｍａｘ（すなわち、ＹＥＳ：過大電流状態）と判定された場合、または、ステップ３２４において、Ｉｍ＜Ｉｍｉｎ（すなわち、ＹＥＳ：過小電流状態）と判定された場合には、異常状態であると見なして、警報用の異常報知信号を出力し（ステップ３２５：出力停止・報知手段）、ＰＷＭ制御ルーチン（図３）の動作を終了する（ステップ３３０）。

なお、ステップ３２５においては、パルスデューティαを決定するためのデータレジスタＤ１の値を「０」にクリアして、マイクロプロセッサ１１１Ａからのパルス幅変調制御信号ＰＷＭの出力を停止させるとともに、異常報知信号ＤＳＰを生成して、警報表示器１０９を作動させる。

また、動作終了ステップ３３０は、待機処理となっており、マイクロプロセッサ１１１Ａが他の制御フローを実行した後に、再度動作開始ステップ３００が活性化されて、ステップ３００〜３３０の制御フローが繰り返し実行されるようになっている。

次に、図３のＰＷＭ制御フローに関連する全体的な概要について説明する。
まず、換算設定手段３１４で設定される目標電圧（＝推定監視電圧Ｅｓ）は、目標負荷電流Ｉｓが実際に流れたと仮定したときの監視電圧Ｅｆに相当する値である。
したがって、本来は、マイクロプロセッサ１１１Ａの外部において、目標負荷電流Ｉｓと実際に流れる外部負荷電流Ｉｍとが一致するように、比較偏差積分回路１４０による負帰還制御が実行されている。

しかし、監視電圧Ｅｆには、外部負荷電流Ｉｍに比例した主成分のみならず、電気負荷１０７に印加される監視平均電圧Ｖａに比例した誤差成分が含まれている。
電気負荷１０７の抵抗値は、環境温度や負荷自体の温度上昇によっても変化するので、所定の外部負荷電流Ｉｍを得るための監視平均電圧Ｖａも変化し、したがって、監視電圧Ｅｆの誤差成分も変化することになる。

換算設定手段３１４は、電気負荷１０７の抵抗値変動にともなって変化する監視平均電圧Ｖａの値をフィードバックして、目標電圧に反映させている。
したがって、比較偏差積分回路１４０による負帰還制御を１次帰還制御とすれば、換算設定手段３１４は、２次帰還制御を行うことになる。

初期設定手段３０７は、まだ監視平均電圧Ｖａが測定されていない運転開始時において、規格基準電流Ｉｒと目標負荷電流Ｉｓとを対比することにより、監視平均電圧の概略推定値Ｖａａを推定したうえで、仮の目標電圧を設定する手段を構成している。

一方、過大電流状態検出手段（判定ステップ３２３）により過大電流状態が判定される場合は、電気負荷１０７の正負の口出線間の短絡（負荷短絡）、巻線間の層間短絡、出力端子１０８に接続された正相配線と接地端子１０４Ｎに接続された接地線との短絡、または、車体や大地などに対する地絡事故などが原因となって発生する。
このような事故に対しては、過電流検出回路１７０も動作するので、２重系の異常検出が行われていることになる。

たとえば、負荷短絡によって電流検出抵抗１２６に過大電流が流れると、通常は０［Ｖ］〜Ｖｃｃ（たとえば、Ｖｃｃ＝５［Ｖ］）の範囲にある差動増幅器１５１の出力電圧Ｅ０が、外部駆動電源電圧Ｖｂ（たとえば、Ｖｂ＝１０［Ｖ］〜１６［Ｖ］）まで急増する。
したがって、過電流検出回路１７０内の比較回路１７１は、出力電圧Ｅ０の急増を検出して、異常警報信号を生成する。

このとき、監視電圧Ｅｆは、電圧制限ダイオード１６４により、制御電源電圧Ｖｃｃ以上の値にならないように制限されているので、外部負荷電流Ｉｍが過大になったことを検出することはできない。
しかしながら、負荷短絡が発生した場合には、監視平均電圧Ｖａが低下することによって、ステップ３２１で算出される最大電流Ｉｍａｘの値が急減するので、ステップ３２３において、過大電流状態であることを判定することができる。

一方、過小電流状態検出手段（ステップ３２４）により過小電流状態が判定される場合は、電気負荷１０７や配線の断線事故の場合と、正相配線の天絡事故の場合とがあげられる。

特に、正相配線の天絡事故において、出力端子１０８と電源端子１０４Ｐとが完全短絡した場合には、電流検出抵抗１２６に流れる電流が０［Ａ］になり、目標負荷電流Ｉｓと実際の負荷電流との間に乖離が発生するので、異常検出を簡単に行うことができる。
同様に、断線事故が発生した場合も、電流検出抵抗１２６に流れる電流は０［Ａ］になり、目標負荷電流Ｉｓと実際の負荷電流との間に乖離が発生するので、異常検出を簡単に行うことができる。

しかし、出力端子１０８から電気負荷１０７に至るまでの正相配線の遠隔位置と、電源端子１０４Ｐから駆動電源１０１に至るまでの電源配線の遠隔位置との間で、天絡事故が発生した場合には、配線抵抗値Ｒ０と電流検出抵抗１２６の抵抗値Ｒ１とによる並列回路が構成されるので、電流検出抵抗１２６に流れる電流は、Ｒ０／（Ｒ０＋Ｒ１）の比率で減少することになる。

このような天絡事故の場合には、単に目標負荷電流Ｉｓと実際の負荷電流とを比較するのみでは、以下のように、異常状態の検出が不可能な状態が発生する。
たとえば、抵抗値Ｒ０による天絡事故が発生している状態で、開閉素子１２１を完全導通させたときに、目標負荷電流Ｉｓが、電流検出抵抗１２６への分流電流Ｉｘ以下の値であれば、制御目標値と実測値とを一致させる帰還制御が可能であり、目標値と実測値との間で乖離が発生することはなく、したがって、異常検出するこができないことになる。

しかし、判定ステップ３２３、３２４における比較基準は、電気負荷１０７に実際に印加されている現在の監視平均電圧Ｖａを監視して得られる値に基づいている。
すなわち、ステップ３２０、３２１において、電気負荷１０７の最大抵抗値Ｒｍａｘおよび最小抵抗値Ｒｍｉｎから算出される最小電流値Ｉｍｉｎおよび最大電流値Ｉｍａｘを推定し、ステップ３２３、３２４において、これらの電流値が電流検出抵抗１２６に流れているか否かを判定しているので、高精度に異常判定を行うことができる。

なお、ステップ３２３、３２４では、外部負荷電流Ｉｍと最大外部負荷電流Ｉｍａｘおよび最小外部負荷電流Ｉｍｉｎとを比較したが、ステップ３２１、３２０で算出された最大外部負荷電流Ｉｍａｘおよび最小外部負荷電流Ｉｍｉｎを、差動増幅回路部１５０の出力電圧に換算して、最大監視電圧Ｅｍａｘおよび最小監視電圧Ｅｍｉｎに変換し、監視電圧Ｅｆと最大監視電圧Ｅｍａｘおよび最小監視電圧Ｅｍｉｎとを比較してもよい。
要は、監視電圧Ｅｆと監視平均電圧Ｖａとの相対関係が異常に乖離していないことを判定すればよく、いずれの場合も同等の判定結果を得ることができる。

次に、図４のフローチャートを参照しながら、図１に示したこの発明の実施の形態１による割込制御（定時割込）ルーチンの具体的な処理動作について説明する。
図４において、ステップ４０６は出力停止・報知手段に対応する。

また、ステップ４１０〜４１４からなる動作ステップ４１５は、出力フラグＦｏがセット（ステップ４２３）されてからリセット（ステップ４１３）されるまで実行され、この実行期間は、ステップ４２２で設定されたデータレジスタＤ１の値に依存し、パルス幅変調制御信号ＰＷＭの論理レベルが「Ｈ」となっている期間に相当する。

一方、ステップ４２０〜４２４からなる動作ステップ４２５は、出力フラグＦｏがリセット（ステップ４１３）されてからセット（ステップ４２３）されるまで実行され、この実行期間は、ステップ４１２で設定されたデータレジスタＤ２の値に依存し、パルス幅変調制御信号ＰＷＭの論理レベルが「Ｌ」となっている期間に相当する。

まず、マイクロプロセッサ１１１Ａは、ほぼ一定時間間隔で活性化される定時割込動作を開始（ステップ４００）して、過電流検出回路１７０による割込入力端子ＩＮＴへの入力動作をチェックし、異常報知信号の警報入力が有るか否かを判定する（ステップ４０１）。

ステップ４０１において、過電流検出回路１７０から割込入力端子ＩＮＴへの警報入力が有り（すなわち、ＹＥＳ）と判定されれば、出力停止・報知手段による異常報知処理（ステップ４０６）に移行する。

ステップ４０６においては、パルス幅変調制御信号ＰＷＭの論理を「Ｌ」に設定し、出力フラグＦｏを「０」にリセットするとともに、異常報知信号ＤＳＰを生成して警報表示器１０９を作動させる。
続いて、図４の割込ルーチンを終了し、割込開始した時点における元の制御ステップに復帰する（ステップ４０８）。

一方、ステップ４０１において、割込入力端子ＩＮＴへの警報入力が無い（すなわち、ＮＯ）と判定されれば、続いて、今回の処理がマイクロプロセッサ１１１Ａの運転開始後の初回動作であるか否かを判定する（ステップ４０２）。

ステップ４０２において、初回動作でない（すなわち、ＮＯ）と判定されれば、後述するフラグ判定処理（ステップ４０７）に移行する。
一方、初回動作である（すなわち、ＹＥＳ）と判定されれば、パルス幅変調制御信号ＰＷＭの論理レベルを「Ｌ」に設定し（ステップ４０３）、割込回数計数用の減算カウンタ（レジスタ）Ｄ０の現在値の内容を「１」に設定し（ステップ４０４）、さらに、出力フラグＦｏを「１（ＯＮ）」にセットする（ステップ４０５）。

次に、出力フラグＦｏを参照し、ステップ４０５（または、後述するステップ４２３）の処理が既に実行されたか否か、すなわち、出力フラグＦｏが「１」にセットされているか否かを判定する（ステップ４０７）。
ステップ４０７において、Ｆｏ＝１（すなわち、ＹＥＳ）と判定されれば、減算カウンタ（レジスタ）Ｄ０の現在値をデクリメント（１カウント分だけ減算）する（ステップ４１０）。

続いて、減算カウンタ（レジスタ）Ｄ０の現在値が、依然として「０」を超過しているか否かを判定し（ステップ４１１）、Ｄ０＞０（すなわち、ＹＥＳ）と判定されれば、割込復帰処理（ステップ４０８）に移行する。

また、減算カウンタ（レジスタ）Ｄ０の現在値が「０」となり、ステップ４１１において、Ｄ０≦０（すなわち、ＮＯ）と判定されれば、前述（図３参照）のステップ３０６（または、ステップ３１３）で設定されたデータレジスタＤ２の値（パルス幅変調制御信号ＰＷＭのＯＦＦ幅）を、レジスタＤ０に転送する（ステップ４１２）。

続いて、ステップ４０５（または、ステップ４２３）でセットされた出力フラグＦｏを「０」にリセットし（ステップ４１３）、さらに、パルス幅変調制御信号ＰＷＭの論理レベルを「Ｌ」に設定して（ステップ４１４）、割込復帰処理（ステップ４０８）に移行する。

一方、出力フラグＦｏがリセットされていて、ステップ４０７において、Ｆｏ＝０（すなわち、ＮＯ）と判定されれば、割込回数計数用の減算カウンタ（レジスタ）Ｄ０の現在値をデクリメント（１カウント分だけ減算）する（ステップ４２０）。

続いて、レジスタＤ０の現在値が依然として「０」を超過しているか否かを判定し（ステップ４２１）、Ｄ０＞０（すなわち、ＹＥＳ）と判定されれば割込復帰処理（ステップ４０８）に移行し、Ｄ０≦０（すなわち、ＮＯ）と判定されれば、データレジスタＤ１の値（パルス幅変調制御信号ＰＷＭのＯＮ幅）を、レジスタＤ０に転送する（ステップ４２２）。

また、ステップ４１３でリセットされていた出力フラグＦｏを「１」にセットし（ステップ４２３）、さらに、パルス幅変調制御信号ＰＷＭの論理レベルを「Ｈ」に設定して（ステップ４２４）、割込復帰処理（ステップ４０８）に移行する。

以上の説明から明らかなように、この発明の実施の形態１による電流制御装置１００Ａ（図１参照）は、給電回路（開閉素子１２１を含む開閉回路部１２０と、電流検出抵抗１２６とを有する）と、給電回路を制御するためのマイクロプロセッサ１１１Ａを有する電流制御部とを備え、駆動電源１０１から給電回路を介して電気負荷１０７に給電するとともに、電気負荷１０７に通電すべき目標負荷電流Ｉｓと、電流検出抵抗１２６により検出される負荷電流とが一致するように、給電回路内の開閉素子１２１のＯＮ／ＯＦＦ比率を制御するようになっている。

また、電流制御装置１００Ａ内の電流制御部は、マイクロプロセッサ１１１Ａに加えて、目標電流設定回路１３０と、比較偏差積分回路（帰還制御手段）１４０と、電流検出用の差動増幅回路部１５０と、平滑回路１６０とを備えている。
また、マイクロプロセッサ１１１Ａは、不揮発プログラムメモリ１１３Ａと、不揮発データメモリ１１４Ａと、演算処理用のＲＡＭメモリ１１２と、多チャンネルＡＤ変換器１１５とを備えている。

マイクロプロセッサ１１１Ａは、通常のＰＷＭ制御時の換算設定手段３１４（図３参照）を構成するとともに、外部ツール９００、デジタル電流計９０１ｄおよびデジタル電圧計９０２ｄと関連して、校正運転時の検出誤差校正手段２３８（図２参照）を構成している。

差動増幅回路部１５０は、開閉素子１２１と電気負荷１０７との間に接続された電流検出抵抗１２６の両端電圧の差分電圧を差動増幅器１５１により増幅し、電気負荷１０７に通電される負荷電流にほぼ比例した監視電圧Ｅｆを生成してマイクロプロセッサ１１１Ａに入力する。

検出誤差校正手段２３８は、製品の出荷調整時点で実行され、差動増幅回路部１５０による監視電圧Ｅｆの電流比例係数Ｂ、誤差成分の電圧比例係数Ｄおよびオフセット成分Ｃを計測し、これらを校正定数として不揮発データメモリ１１４Ａに保存する。

換算設定手段３１４は、目標負荷電流Ｉｓに対して校正定数Ｄ、Ｂ、Ｃに基づく演算を施すことにより、目標負荷電流Ｉｓに対応した推定監視電圧Ｅｓを算出設定する。
比較偏差積分回路（帰還制御手段）１４０は、目標負荷電流Ｉｓに対応した推定監視電圧Ｅｓを制御目標値とし、監視電圧Ｅｆを帰還値として開閉素子１２１の通電を制御する。

なお、少なくとも検出誤差校正手段２３８および換算設定手段３１４は、不揮発プログラムメモリ１１３Ａに格納された制御プログラムに基づいて、マイクロプロセッサ１１１Ａによって実行される。

また、図１に示すように、給電回路は、転流ダイオード１２７を含み、差動増幅回路部１５０は、バイアス補正回路１５８を含む。
転流ダイオード１２７は、電気負荷１０７と開閉素子１２１との間に接続された電流検出抵抗１２６と、電気負荷１０７とからなる直列回路に対して並列接続されており、開閉素子１２１が開路したときに、電気負荷１０７のインダクタンスによる持続減衰電流が還流する極性となるように配置されている。

バイアス補正回路１５８は、差動増幅器１５１の第１および第２の入力端子に対して、ほぼ均等な正のバイアス電圧を印加し、開閉素子１２１が開路しているときに、転流ダイオード１２７の電圧降下によって印加される負電圧を相殺し、差動増幅器１５１に負電圧入力が印加されないようにしている。
これにより、電流検出抵抗１２６が接地端子側に設けられていないことに起因して発生する負電圧入力を相殺することができ、差動増幅器１５１や多チャンネルＡＤ変換器１１５が正負の電圧を扱う必要がないようにすることができる。

また、電流制御装置１００Ａは、平均電圧測定回路（分圧抵抗１９１ａ、１９２ａ）を備え、平均電圧測定回路は、電気負荷１０７の両端電圧を、分圧回路（分圧抵抗１９１ａ、１９２ａ）と多チャンネルＡＤ変換器１１５とを介して、マイクロプロセッサ１１１Ａに入力するための監視平均電圧Ｖａを得るようになっている。

また、図２に示すように、検出誤差校正手段２３８は、第１、第２および第３のデータ取得手段２０６、２１６、２２６と、校正係数演算手段２３６と、転送保存手段２３７とを含む。

第１のデータ取得手段２０６は、電流制御装置１００Ａに対して所定の外部駆動電源電圧Ｖｂを印加し、第１の校正指令が入力されたときに作用して、開閉素子１２１を完全開路した状態で差動増幅回路部１５０から生成される監視電圧Ｅｆを、誤差電圧Ｅｆ０としてＲＡＭメモリ１１２に書込み記憶させる。

第２のデータ取得手段２１６は、電気負荷１０７に対する接続配線を切断した状態で第２の校正指令が入力されたときに作用して、開閉素子１２１を完全導通させた状態で差動増幅回路部１５０から生成される監視電圧Ｅｆを、誤差電圧Ｅｆ１としてＲＡＭメモリ１１２に書込み記憶させるとともに、監視平均電圧ＶａをＲＡＭメモリ１１２に書込み記憶させる。

第３のデータ取得手段２２６は、電気負荷１０７に対する給電回路を接続した状態で第３の校正指令が入力されたときに作用して、開閉素子１２１を完全導通させた状態で差動増幅回路部１５０から生成される監視電圧Ｅｆを、測定電圧Ｅｆ２としてＲＡＭメモリ１１２に書込み記憶させるとともに、外部で測定された外部負荷電流Ｉｍを取り込んでＲＡＭメモリ１１２に書込み記憶させる。

校正係数演算手段２３６は、差動増幅回路部１５０による監視電圧（平均値）Ｅｆと、監視平均電圧Ｖａと、外部負荷電流Ｉｍとの関係が、以下の関係を満たすようにする。

Ｅｆ＝Ｄ×Ｖａ＋Ｂ×Ｉｍ＋Ｃ

ここで、オフセット成分Ｃは、第１のデータ取得手段２０６により記憶された誤差電圧Ｅｆ０と一致しており、誤差成分の電圧比例係数Ｄは、第１および第２のデータ取得手段２０６、２１６により得られたデータから、以下のように算出される。

Ｄ＝（Ｅｆ１−Ｅｆ０）／Ｖａ

また、電流比例係数Ｂは、第２および第３のデータ取得手段２１６、２２６により得られたデータから、以下のように算出される。

Ｂ＝（Ｅｆ２−Ｅｆ１）／Ｉｍ

転送保存手段（ステップ２３７）は、校正係数演算手段２３６による演算結果である電圧比例係数Ｄ、電流比例係数Ｂおよびオフセット成分Ｃの各値を校正定数として不揮発データメモリ１１４Ａに転送保存する。
これにより、要因別の校正定数Ｄ、Ｂ、Ｃを手順良く効率的に算出して保存することができるので、量産製品に対する生産ライン中で手軽な自動化設備を付加することにより、校正操作を実行することができる。

検出誤差校正手段２３８内の校正係数演算手段２３６は、平均電圧校正手段（ステップ２３２）を含み、平均電圧校正手段２３２は、第２または第３のデータ取得手段２１６、２２６で取得された外部駆動電源電圧Ｖｂを取り込んでＲＡＭメモリ１１２に書込み記憶させ、転送保存手段２３７は、開閉素子１２１が完全導通しているときの監視平均電圧Ｖａと外部駆動電源電圧Ｖｂとの間の平均電圧校正係数Ｋａ（＝Ｖｂ／Ｖａ）を算出して不揮発データメモリ１１４Ａに転送保存する。
これにより、電流制御装置１００Ａの運転中において、開閉素子１２１が完全導通している状態で、監視平均電圧Ｖａの値から外部駆動電源電圧Ｖｂの値を正確に算出することができ、外部駆動電源電圧Ｖｂの算出値を他の目的に有効に利用することができる。

また、電流制御装置１００Ａは、校正操作用外部ツール９００とマイクロプロセッサ１１１Ａとの間を接続するＳＩＦ（シリアル通信用インタフェース回路）１１６を備えている。
これにより、校正運転における校正指令、駆動電源１０１の電圧情報および負荷電流情報は、高精度な校正用測定器（デジタル電流計９０１ｄ、デジタル電圧計９０２ｄ）による測定値（デジタルデータ）として、外部ツール９００からＳＩＦ１１６を介してマイクロプロセッサ１１１Ａに入力されるので、そのままＲＡＭメモリ１１２に転送記憶することができる。

また、電流制御装置１００Ａは、目標電流設定回路１３０および比較偏差積分回路１４０を備え、マイクロプロセッサ１１１Ａ内の不揮発プログラムメモリ１１３Ａは、目標値の換算設定手段３１４（図３参照）を含む。
目標電流設定回路１３０は、制御電源１１０からの制御電源電圧Ｖｃｃに応動するデジタル／アナログ変換回路により構成されており、マイクロプロセッサ１１１Ａから生成されるパルス幅変調制御信号ＰＷＭを平滑化して、安定化された制御電源１１０による一定の制御電源電圧Ｖｃｃとパルスデューティαとの積に比例した平均出力電圧αＶｃｃを得る。

比較偏差積分回路１４０は、目標電流設定回路１３０の平均出力電圧αＶｃｃを目標電圧とし、差動増幅回路部１５０から生成される監視電圧Ｅｆを帰還電圧として、両者の偏差積分値に基づき開閉素子１２１をＯＮ／ＯＦＦ制御する帰還制御手段を構成している。

換算設定手段３１４は、目標負荷電流Ｉｓから、以下の式のように推定監視電圧Ｅｓを算出する。

Ｅｓ＝Ｄ×Ｖａ＋Ｂ×Ｉｓ＋Ｃ

また、換算設定手段３１４は、推定監視電圧Ｅｓの値と平均出力電圧αＶｃｃの値とが一致するように、以下の式により、パルス幅変調制御信号ＰＷＭのパルスデューティαを決定する。

α＝Ｅｓ／Ｖｃｃ

これにより、マイクロプロセッサ１１１Ａは、外部負荷電流Ｉｍと目標負荷電流Ｉｓとが一致するのに適した目標電圧を生成し、実際の負荷電流は、外部回路によって帰還制御される。
なお、マイクロプロセッサ１１１Ａは、目標電圧の生成に際しては監視電圧Ｅｆから算出された校正定数を適用しているが、運転中の帰還制御に際しては、監視電圧Ｅｆに依存した電流制御を適用せずに、監視平均電圧Ｖａを監視して電流検出の誤差成分を補正するのみなので、マイクロプロセッサ１１１Ａの制御負担が軽減され、しかも高精度の電流制御を実現することができる。

また、不揮発プログラムメモリ１１３Ａは、初期設定手段３０７を構成するプログラムを含み、初期設定手段３０７は、最小電源電圧Ｖｍｉｎと基準負荷電流Ｉｒと目標負荷電流Ｉｓとの関係から、以下の式により算出された監視平均電圧Ｖａの概略推定値Ｖａａを適用する。

Ｖａａ＝Ｖｍｉｎ×（Ｉｓ／Ｉｒ）

また、初期設定手段３０７は、以下の式のように、パルス幅変調制御信号のパルスデューティαの初期値αｉを決定する。

αｉ＝（Ｄ×Ｖａａ＋Ｂ×Ｉｓ＋Ｃ）／Ｖｃｃ

なお、基準負荷電流Ｉｒは、電気負荷１０７の抵抗値変動範囲Ｒｍｉｎ〜Ｒｍａｘの範囲内で、規格基準抵抗値Ｒｃを定め、以下の式により算出される。

Ｉｒ＝Ｖｍｉｎ／Ｒｃ

これにより、運転開始に際して、速やかに目標負荷電流Ｉｓに到達することができる。

また、電流制御装置１００Ａは、比較偏差積分回路（帰還制御手段）１４０、差動増幅回路部１５０および換算設定手段３１４（図３参照）に加えて、制御電源１１０と、過電流検出回路１７０と、出力停止・異常報知手段（警報表示器１０９、ステップ３２５、４０６）とを備えている。
制御電源１１０は、駆動電源１０１から給電されて、外部駆動電源電圧Ｖｂよりも低い電圧値の安定化された制御電源電圧Ｖｃｃを生成してマイクロプロセッサ１１１Ａに給電する。

差動増幅回路部１５０は、外部駆動電源電圧Ｖｂの印加により動作して、開閉素子１２１と電気負荷１０７との間に接続された電流検出抵抗１２６の両端電圧の差分電圧を増幅する差動増幅器１５１を含み、電気負荷１０７に通電される負荷電流にほぼ比例した監視電圧Ｅｆを生成してマイクロプロセッサ１１１Ａに入力する。

換算設定手段３１４は、所定の目標負荷電流Ｉｓが電流検出抵抗１２６に流れたと仮定したときに、差動増幅回路部１５０から生成される監視電圧Ｅｓを算出設定する。
比較偏差積分回路（帰還制御手段）１４０は、マイクロプロセッサ１１１Ａからのパルス幅変調制御信号ＰＷＭに応じた推定監視電圧Ｅｓを目標値とし、監視電圧Ｅｆを帰還値として、開閉素子１２１の通電デューティγを制御する。

過電流検出回路１７０は、差動増幅回路部１５０から得られた監視電圧Ｅｆの前段部電圧Ｅ０の値が所定値（≧制御電源電圧Ｖｃｃ）を超過したときに、過電流判定信号を生成してマイクロプロセッサ１１１Ａ（割込入力端子ＩＮＴ）に警報入力する。
また、平滑回路１６０は、電圧制限ダイオード１６４を含み、マイクロプロセッサ１１１Ａに入力される監視電圧Ｅｆを制御電源電圧Ｖｃｃ以下のレベルに制限する。

出力停止・異常報知手段（警報表示器１０９、ステップ３２５、４０６）は、過電流判定信号の生成に応答して、マイクロプロセッサ１１１Ａからのパルス幅変調制御信号ＰＷＭの出力を停止させるとともに、異常停止状態であることを警報表示器１０９に警報表示させる。

給電回路内の開閉素子１２１は、負荷短絡が発生すると、過電流検出回路１７０の作用で遮断されるが、過渡的には電流検出抵抗１２６により電流制限される。
また、開閉素子１２１および電流検出抵抗１２６は、互いに隣接接続されているので、電気負荷１０７に対する専用配線を削減することができる。

さらに、配線や電気負荷１０７の短絡異常に対して電流検出抵抗１２６の限流機能により焼損防止対策が容易な給電回路構成において、電気負荷１０７自体の短絡事故や正相配線の地絡事故を、マイクロプロセッサ１１１Ａの外部で速やかに検出して、開閉素子１２１や電流検出抵抗１２６の焼損を防止することができる。また、正常運転時の監視電圧Ｅｆを、制御電源電圧Ｖｃｃの範囲内で十分大きな値に設定して、制御精度の低下を防止することができる。

また、過電流検出回路１７０から生成される警報信号（過電流判定信号）は、マイクロプロセッサ１１１Ａの割込入力端子ＩＮＴに印加されており、これにより、過電流判定信号の生成に即応して出力停止手段（ステップ４０６）が作用するようになっている。
したがって、異常発生に即応して、速やかにマイクロプロセッサ１１１Ａからのパルス幅変調制御信号ＰＷＭを停止させることができる。

また、電流制御装置１００Ａは、比較偏差積分回路（帰還制御手段）１４０、差動増幅回路部１５０および換算設定手段３１４（図３参照）に加えて、平均電圧測定回路（分圧抵抗１９１ａ、１９２ａ）と、過大電流状態検出手段（ステップ３２３）および過小電流状態検出手段（ステップ３２４）の少なくとも一方を含む異常電流状態検出手段３２６と、出力停止・異常報知手段（警報表示器１０９、ステップ３２５）とを備えている。

平均電圧測定回路は、電気負荷１０７の両端電圧を、分圧抵抗１９１ａ、１９２ａおよび多チャンネルＡＤ変換器１１５により監視平均電圧Ｖａとしてマイクロプロセッサ１１１Ａに入力する。
過大電流状態検出手段（ステップ３２３）は、監視電圧Ｅｆと監視平均電圧Ｖａとの相対関係が許容変動幅を超えて変動し、監視電圧Ｅｆ（負荷電流）が過大であると判定されたときに、警報用の異常電流状態判定信号を生成する。

同様に、過小電流状態検出手段（ステップ３２４）は、監視電圧Ｅｆと監視平均電圧Ｖａとの相対関係が許容変動幅を超えて変動し、監視電圧Ｅｆ（負荷電流）が過小であると判定されたときに、警報用の異常電流状態判定信号を生成する。

出力停止・異常報知手段（警報表示器１０９、ステップ３２５）は、過大電流状態検出手段（ステップ３２３）または過小電流状態検出手段（ステップ３２４）からの異常電流状態判定信号に応答して、少なくとも過大電流状態においてマイクロプロセッサ１１１Ａからのパルス幅変調制御信号ＰＷＭを停止させるとともに、異常停止状態であることを警報表示する。

また、少なくとも、換算設定手段３１４、異常電流状態検出手段３２６（過大電流状態検出手段、過小電流状態検出手段の少なくとも一方）および出力停止手段（ステップ３２５）は、不揮発プログラムメモリ１１３Ａに格納されている制御プログラムに基づいて、マイクロプロセッサ１１１Ａによって実行される。

また、給電回路内の開閉素子１２１および電流検出抵抗１２６は、互いに隣接接続されているので、電気負荷１０７に対する専用配線を削減することができる。
さらに、配線や電気負荷１０７の短絡異常に対して電流検出抵抗１２６の限流機能により焼損防止対策が容易な給電回路構成において、電気負荷１０７の短絡または断線や、負荷配線の短絡、天絡、地絡または断線などの事故を、マイクロプロセッサ１１１Ａにより正確に検出して、開閉素子１２１や電流検出抵抗１２６の焼損を確実に防止することができる。

実施の形態２．
なお、上記実施の形態１（図１参照）では、分圧抵抗１９１ａ、１９２ａから検出された監視平均電圧Ｖａをマイクロプロセッサ１１１Ａに入力したが、図５のように、異常電流状態検出回路１９０（比較回路１９６、１９７）に入力される測定平均電圧Ｅａを監視平均電圧Ｖａとしてマイクロプロセッサ１１１Ｂに入力してもよい。

以下、図面を参照しながら、この発明の実施の形態２について、図１との相違点を中心にして説明する。
図５はこの発明の実施の形態２に係る電気負荷の電流制御装置の全体構成を示す回路図であり、前述（図１）と同様の構成については、前述と同一符号を付して、または符号の後に「Ｂ」を付して詳述を省略する。

図５において、電流制御装置１００Ｂは、前述と同様に、制御電源１１０から給電されるマイクロプロセッサ１１１Ｂを中心として、開閉回路部１２０、目標電流設定回路１３０、比較偏差積分回路１４０、差動増幅回路部１５０、平滑回路１６０、過電流検出回路１７０などによって構成されており、密閉筐体（図示せず）に収納されている。

この場合、前述（図１参照）のデジタル電流計９０１ｄおよびデジタル電圧計９０２ｄに代えて、校正用のアナログ電流計９０１ａおよびアナログ電圧計９０２ａが設けられている。
また、電流制御装置１００Ｂに接続される外部機器としては、外部ツール９００が省略されている点を除けば、前述（図１参照）と同様である。

すなわち、電流制御装置１００Ｂには、電源端子１０４Ｐ、接地端子１０４Ｎ、出力端子１０８が設けられており、また、外部機器として、駆動電源１０１、ヒューズ１０２、電源スイッチ１０３、スイッチ入力群１０５ｄ、アナログ入力群１０５ａ、電気負荷群１０６、電気負荷１０７および警報表示器（異常報知手段）１０９が接続されている。

電流制御装置１００Ｂ内において、制御電源１１０から制御電源電圧Ｖｃｃが給電されるマイクロプロセッサ１１１Ｂは、前述と同様に、演算処理用のＲＡＭメモリ１１２と、不揮発プログラムメモリ１１３Ｂと、不揮発データメモリ１１４Ｂと、多チャンネルＡＤ変換器１１５とにより協働するように構成されている。

この場合、マイクロプロセッサ１１１Ｂは、処理プログラムの一部が変更されており、不揮発プログラムメモリ１１３Ｂおよび不揮発データメモリ１１４Ｂの内容が変更されている。
また、マイクロプロセッサ１１１Ｂは、前述のＳＩＦ１１６が省略されており、前述の割込入力端子ＩＮＴに代えて、入力端子ＤＥＭを備えている。

なお、製品出荷前の校正運転に際しては、スイッチ入力群１０５ｄの中の所定番号の入力スイッチから、マイクロプロセッサ１１１Ｂに対して、デジタル入力ポートＤＩＮを介して校正指令が供給される。
これにより、電気負荷１０７に直列接続された校正用のアナログ電流計９０１ａの出力信号（外部負荷電流Ｉｍ）と、駆動電源１０１に接続された校正用のアナログ電圧計９０２ａの出力信号（電源端子１０４Ｐに印加される外部駆動電源電圧Ｖｂ）とは、アナログ入力群１０５ａの中の所定番号の入力端子からマイクロプロセッサ１１１Ｂに供給され、ＲＡＭメモリ１１２に転送されるようになっている。

また、電流制御装置１００Ｂは、追加構成として、比較偏差積分回路１４０の出力側に挿入された駆動抵抗１２８と、セット入力Ｓおよびリセット入力Ｒを有するフリップフロップ回路からなる異常発生記憶回路１８１と、リセット入力Ｒに接続された初期化コンデンサ１８２と、セット入力Ｓに接続された駆動抵抗１８３と、駆動抵抗１２８と開閉回路部１２０との接続点にコレクタ端子が接続されたエミッタ接地のトランジスタ１８４と、駆動抵抗１８３とトランジスタ１８４のベース端子との接続点とグランドとの間に接続された安定抵抗１８５とを備えている。

さらに、電流制御装置１００Ｂは、平滑回路１６０とグランドとの間に直列に挿入されて監視電圧Ｅｆを分圧する分圧抵抗１９５ａ、１９５ｂ、１９５ｃと、各分圧電圧と測定平均電圧Ｅａ（監視平均電圧Ｖａに対応）とを比較する比較回路１９６、１９７と、比較回路１９６、１９７の出力信号と過電流検出回路１７０の出力信号との論理積をとるナンド回路（論理積否定出力素子）１９８とを備えている。

比較回路１９６、１９７は、異常電流状態検出回路１９０を構成しており、一方の比較回路１９６は、過大電流状態検出回路を構成し、他方の比較回路１９７は、過小電流状態検出回路を構成している。
また、論理積否定出力素子１９８の出力信号は、マイクロプロセッサ１１１Ｂの入力端子ＤＥＭに入力されるとともに、異常発生記憶回路１８１のセット入力Ｓにも入力されている。
なお、論理積否定出力素子１９８は、マイクロプロセッサ１１１Ｂ内の構成要素に含めることもできる。

また、図５においては、異常電流状態検出回路１９０として、比較回路１９６、１９７（過大電流状態検出回路、過小電流状態検出回路）の両方を含む場合を示しているが、異常電流状態検出回路１９０は、比較回路１９６、１９７の少なくとも一方を含んでいればよい。

また、マイクロプロセッサ１１１Ｂは、少なくとも、比較回路１９６により過大電流状態が判定された場合の異常電流状態判定信号（過大電流状態判定信号）に応答して、出力停止・報知手段（図６内のステップ６２５）を有効化するようになっている。

一方、差動増幅器１５１の出力電圧Ｅ０は、前述と同様に、マイクロプロセッサ１１１Ｂに入力される監視電圧Ｅｆの前段部電圧となっており、図１に参照されるように、平滑回路１６０内の直列抵抗１６１および並列抵抗１６３で前段部電圧Ｅ０を分圧した電圧が監視電圧Ｅｆとなる。また、過電流検出回路１７０内において、入力抵抗１７３および分圧抵抗１７４による前段部電圧Ｅ０の分圧電圧Ｅｃが比較回路１７１の反転入力に印加される。比較回路１７１は、差動増幅器１５１と同様に、外部駆動電源電圧Ｖｂにより動作し、その非反転入力は、制御電源電圧Ｖｃｃの電源ラインに接続されている。

さらに、前述のように、前段部電圧Ｅ０は、通常は電気負荷１０７に流れる負荷電流の大きさによって、０［Ｖ］〜Ｖｃｃ（Ｖｃｃ＝５［Ｖ］）の間で変化するが、短絡事故などの異常発生時には、Ｖｂ（＝１０［Ｖ］〜１６［Ｖ］）まで上昇するので、論理積否定出力素子１９８の入力端子に印加される電圧を制御電源電圧Ｖｃｃ以下に制限するために、過電流検出回路１７０内には、電圧制限ダイオード１７５（図１参照）が接続されている。

ただし、過電流検出回路１７０内の比較回路１７１（図１参照）の電源電圧として制御電源電圧Ｖｃｃを使用し、且つ、比較回路１７１の非反転入力端子の電圧を制御電源電圧Ｖｃｃよりも若干低い電圧（たとえば、ＤＣ４［Ｖ］程度）に設定すれば、電圧制限ダイオード１７５を省略することができる。

図５において、過電流検出回路１７０の出力端子は、論理積否定出力素子１９８の第１の入力端子に接続されている。
分圧抵抗１９５ａ、１９５ｂ、１９５ｃは、互いに直列接続されて、監視電圧Ｅｆを第１および第２の電圧に分圧しており、分圧抵抗１９５ａと分圧抵抗１９５ｂとの接続点での第１の分圧電圧と、分圧抵抗１９５ｂと分圧抵抗１９５ｃとの接続点での第２の分圧電圧との大小関係は、第１の分圧電圧＞第２の分圧電圧となっている。

過大電流状態検出回路を構成する比較回路１９６において、非反転入力端子（＋）には、監視平均電圧Ｖａに相当する測定平均電圧Ｅａが印加され、反転入力端子（−）には、監視電圧Ｅｆの第２の分圧電圧が印加され、出力端子は、論理積否定出力素子１９８の第３の入力端子に接続されている。

また、過小電流状態検出回路を構成する比較回路１９７において、反転入力端子（−）には、監視平均電圧Ｖａに相当する測定平均電圧Ｅａが印加され、非反転入力端子（＋）には、監視電圧Ｅｆの第１の分圧電圧（＞第２の分圧電圧）が印加され、出力端子は、論理積否定出力素子１９８の第２の入力端子に接続されている。

一方、異常発生記憶回路１８１に接続された初期化コンデンサ１８２は、電源投入時に異常発生記憶回路１８１をリセットしておくように、リセット入力Ｒと制御電源１１０の出力端子（制御電源電圧Ｖｃｃ）との間に接続されている。

論理積否定出力素子１９８の出力信号は、マイクロプロセッサ１１１Ｂの入力端子ＤＥＭに警報用の異常電流状態判定信号として印加されるとともに、異常発生記憶回路１８１のセット入力Ｓに印加されている。
これにより、論理積否定出力素子１９８は、３つの入力信号のうちの少なくとも１つが論理レベル「Ｌ」になると、論理レベル「Ｈ」の出力信号を生成し、マイクロプロセッサ１１１Ｂに対して警報入力を行うとともに、異常発生記憶回路１８１をセットするようになっている。

異常発生記憶回路１８１からのセット出力信号は、駆動抵抗１８３を介してトランジスタ１８４のベース端子に印加される。
安定抵抗１８５は、グランドを介して、トランジスタ１８４のベース端子とエミッタ端子との間に接続されている。

開閉回路部１２０は、比較偏差積分回路１４０から駆動抵抗１２８を介して通電制御される。
トランジスタ１８４のコレクタ端子（出力端子）は、開閉回路部１２０内のトランジスタ１２３（図１参照）のベース端子とエミッタ端子との間に接続されている。
これにより、異常発生記憶回路１８１が論理積否定出力素子１９８の出力信号により異常状態を記憶したときには、トランジスタ１８４が導通することによって、開閉回路部１２０内のトランジスタ１２３および開閉素子１２１（図１参照）が不導通になるよう構成されている。

次に、図６のフローチャートを参照しながら、図５に示したこの発明の実施の形態２による通常のＰＷＭ制御ルーチンの具体的な処理動作について説明する。
なお、この発明の実施の形態２による検出誤差校正処理は、前述（図２参照）と同じ要領で実行されるが、校正指令、および、校正用のアナログ電圧計９０２ａやアナログ電流計９０１ａからの測定信号は、スイッチ入力群１０５ｄおよびアナログ入力群１０５ａの一部の入力信号として、マイクロプロセッサ１１１Ｂに供給されるようになっている。

図６において、各ステップ（または、手段）６００〜６１４、６２５および６３０については、前述（図３参照）の各ステップ（または、手段）３００〜３１４、３２５および３３０と同様なので詳述を省略する。

この場合、ＰＷＭ制御を開始し（ステップ６００）、読出処理（ステップ６０１）および初回動作判定処理（ステップ６０２）を実行し、初期設定手段６０７および換算設定手段６１４の処理（ステップ６０３〜６１３）が終了すると、入力端子ＤＥＭに対して警報信号が有るか否かを判定する（ステップ６２４）。

ステップ６２４において、入力端子ＤＥＭに警報入力が有り（すなわち、ＹＥＳ）と判定されれば、異常報知信号の出力処理（ステップ６２５）に移行し、警報入力が無い（すなわち、ＮＯ）と判定されれば、図６の処理ルーチンの終了ステップ６３０に移行する。
ステップ６２５においては、前述と同様に、データレジスタＤ１の内容を「０」にクリアするとともに、異常報知信号ＤＳＰを生成して警報表示器（異常報知手段）１０９を作動させる。

ステップ６０６、６１３、６２５により、データレジスタＤ１、Ｄ２の内容が設定されると、前述（図４参照）と同様に、パルス幅変調制御信号ＰＷＭが生成される。
ただし、この発明の実施の形態２においては、割込入力端子ＩＮＴが使用されていないので、図４内の判定ステップ４０１および異常報知出力ステップ４０６が除外されたものとして動作が実行される。

図５の回路構成において、過電流検出回路１７０は、過電流異常が発生したときに、前述（図１参照）の割込入力端子ＩＮＴに警報入力するのでなく、代わりに、論理積否定出力素子１９８、異常発生記憶回路１８１およびトランジスタ１８４を介して、開閉回路部１２０内の開閉素子１２１（図１参照）を即時に不導通にする。

また、過電流検出回路１７０の出力信号（過電流状態を示す）は、論理積否定出力素子１９８を介してマイクロプロセッサ１１１Ｂの入力端子ＤＥＭに入力される。
これにより、パルス幅変調制御信号ＰＷＭの出力が停止され、警報表示器１０９が異常報知手段として駆動される。

ここで、過大電流状態検出回路を構成する比較回路１９６の動作は、前述（図３）のステップ３２３に相当しており、過小電流状態検出回路を構成する比較回路１９７の動作は、前述（図３）のステップ３２４に相当している。
ただし、前述の実施の形態１では、各ステップ３２３、３２４の処理がマイクロプロセッサ１１１Ａ（図１参照）のソフトウエアに依存しているのに対し、実施の形態２では、ハードウエア（回路）に依存している。

したがって、各比較回路１９６、１９７により過大電流状態や過小電流状態が検出されると、異常電流状態判定信号は、論理積否定出力素子１９８および異常発生記憶回路１８１を介して、開閉素子１２１を不導通にする。また、同時に、異常電流状態判定信号は、入力端子ＤＥＭを介してマイクロプロセッサ１１１Ｂに入力され、パルス幅変調制御信号ＰＷＭの出力を停止させるとともに、警報表示器（異常報知手段）１０９を駆動する。

なお、監視電圧Ｅｆの値は、負荷電流として規格基準電流（基準負荷電流）Ｉｒが流れたと仮定したときに、ほぼ制御電源電圧Ｖｃｃ（＝５［Ｖ］）となるように、電流検出抵抗１２６の抵抗値と差動増幅回路部１５０の増幅率とが設計されている。
一方、監視平均電圧Ｖａの値は、開閉素子１２１が完全導通して、外部駆動電源電圧Ｖｂが最大値Ｖｍａｘ（＝１６［Ｖ］）となったときに、ほぼ制御電源電圧Ｖｃｃ（＝５［Ｖ］）となるように設計されている。

規格基準電流Ｉｒは、外部駆動電源電圧Ｖｂが最小値Ｖｍｉｎ（＝１０［Ｖ］）であるときの電流値であるから、通常の運転状態では監視平均電圧Ｖａは、５×（１０／１６）（＝３．１５）［Ｖ］のレベル以下の値となっている。したがって、外部負荷電流Ｉｍが０［Ａ］〜Ｉｒに変化すると、監視平均電圧Ｖａは、０［Ｖ］〜３．１５［Ｖ］に変化することになる。

これに対して、監視電圧Ｅｆは、外部負荷電流Ｉｍが０［Ａ］〜Ｉｒに変化すると、０［Ｖ］〜５［Ｖ］に変化することになるので、分圧抵抗１９５ａ、１９５ｂ、１９５ｃによる第１の分圧電圧は、たとえば０［Ｖ］〜３．８［Ｖ］に設定され、第２の分圧電圧は、たとえば０［Ｖ］〜２．５［Ｖ］に設定されており、通常は、比較回路１９６、１９７の出力信号は論理レベル「Ｈ」となっている。

しかし、異常発生によって、監視電圧Ｅｆと監視平均電圧Ｖａとの相対関係が許容変動幅を超えて変化すると、比較回路１９６または比較回路１９７の出力信号が論理レベル「Ｌ」となり、異常状態を検出することができる。

以上のように、この発明の実施の形態２による電流制御装置１００Ｂ（図５参照）は、不揮発プログラムメモリ１１３Ｂと、不揮発データメモリ１１４Ｂと、演算処理用のＲＡＭメモリ１１２と、多チャンネルＡＤ変換器１１５とを有するマイクロプロセッサ１１１Ｂと、駆動電源１０１から給電されて外部駆動電源電圧Ｖｂよりも低い電圧値の安定化された制御電源電圧Ｖｃｃを生成してマイクロプロセッサ１１１Ｂに給電する制御電源１１０と、差動増幅回路部１５０と、換算設定手段６１４（図６参照）と、比較偏差積分回路（帰還制御手段）１４０と、過電流検出回路１７０と、出力停止手段６２５（図６参照）と、異常報知手段１０９とを備えている。

差動増幅回路部１５０は、電気負荷１０７の外部駆動電源電圧Ｖｂが電源電圧として印加されて動作し、開閉素子１２１と電気負荷１０７との間に接続された電流検出抵抗１２６の両端電圧の差分電圧を増幅する差動増幅器１５１を有し、電気負荷１０７に通電される負荷電流にほぼ比例した監視電圧Ｅｆを生成してマイクロプロセッサ１１１Ｂに入力する。

換算設定手段６１４（図６参照）は、所定の目標負荷電流Ｉｓが電流検出抵抗１２６に流れたと仮定したときに、差動増幅回路部１５０から生成される監視電圧Ｅｓを算出設定する。
比較偏差積分回路（帰還制御手段）１４０は、マイクロプロセッサ１１１Ｂからのパルス幅変調制御信号ＰＷＭに応じた推定監視電圧Ｅｓを目標値とし、監視電圧Ｅｆを帰還値として、開閉素子１２１（図１参照）の通電デューティを制御する。

過電流検出回路１７０は、差動増幅回路部１５０によって得られた監視電圧Ｅｆの前段部電圧Ｅ０の値が制御電源電圧Ｖｃｃ以上の所定値を超過したときに、過電流判定信号を生成してマイクロプロセッサ１１１Ｂに警報入力する。
このとき、電圧制限ダイオード１６４（図１参照）は、マイクロプロセッサ１１１Ｂに入力される監視電圧Ｅｆを制御電源電圧Ｖｃｃレベルに制限する。
出力停止手段（ステップ６２５）および異常報知手段（警報表示器１０９）は、過電流判定信号の生成に応答して、マイクロプロセッサ１１１Ｂからのパルス幅変調制御信号ＰＷＭの出力を停止させるとともに、異常停止状態であることを警報表示する。

また、給電回路内の開閉素子１２１および電流検出抵抗１２６は、互いに隣接接続されているので、電気負荷１０７に対する専用配線を削減することができる。
また、配線や電気負荷１０７の短絡異常に対して電流検出抵抗１２６の限流機能により焼損防止対策が容易な給電回路構成において、負荷配線や電気負荷１０７の短絡事故を、マイクロプロセッサ１１１Ｂの外部で速やかに検出して、開閉素子１２１や電流検出抵抗１２６の焼損を防止するとともに、正常運転時の監視電圧Ｅｆを制御電源電圧Ｖｃｃの範囲内で十分大きな値に設定して、制御精度の低下を回避することができる。

また、過電流検出回路１７０には、マイクロプロセッサ１１１Ｂの入力端子ＤＥＭに接続される警報信号入力回路（論理積否定出力素子１９８）と、異常発生記憶回路１８１とが付加されており、異常発生記憶回路１８１は、過電流判定信号によりセットされて開閉素子１２１の導通を停止させるとともに、電源投入時にリセットされるようになっている。

したがって、異常（過電流）発生に即応して、マイクロプロセッサ１１１Ｂに依存せずに、速やかに開閉素子１２１を開路することができる。
また、入力端子ＤＥＭからマイクロプロセッサ１１１Ｂにも警報信号（過電流判定信号）が供給されるので、マイクロプロセッサ１１１Ｂは、開閉素子１２１に対するパルス幅変調制御信号ＰＷＭの出力を停止させることができ、２重に安全を図ることができる。

また、電流制御装置１００Ｂは、平均電圧測定回路と、異常電流状態検出回路１９０（過大電流状態検出回路１９６および過小電流状態検出回路１９７の少なくとも一方）とを備え、平均電圧測定回路は、電気負荷１０７の両端電圧に比例した測定平均電圧Ｅａを得るようになっている。

過大電流状態検出回路（比較回路）１９６は、監視電圧Ｅｆと測定平均電圧Ｅａとの相対関係が許容変動幅を超えて変動し、監視電圧Ｅｆが過大であるときに、異常（過大）電流状態判定信号（警報信号）を生成して、マイクロプロセッサ１１１Ｂの入力端子ＤＥＭに供給する。
過小電流状態検出回路（比較回路）１９７は、監視電圧Ｅｆと監視平均電圧Ｖａとの相対関係が許容変動幅を超えて変動し、監視電圧Ｅｆが過小であるときに、異常（過小）電流状態判定信号（警報信号）を生成して、マイクロプロセッサ１１１Ｂの入力端子ＤＥＭに供給する。

出力停止手段（ステップ６２５）および異常報知手段（警報表示器１０９）は、過大電流状態検出回路１９６または過小電流状態検出回路１９７からの異常電流状態判定信号に応答して、マイクロプロセッサ１１１Ｂからのパルス幅変調制御信号ＰＷＭの出力を停止させるとともに、異常停止状態であることを警報表示する。

また、電気負荷１０７の断線または短絡や、負荷配線の短絡、天絡、地絡または断線を、マイクロプロセッサ１１１Ｂの外部で検出して、マイクロプロセッサ１１１Ｂの負担を軽減して、開閉素子１２１や電流検出抵抗１２６の焼損を防止することができる。

さらに、過大電流状態検出回路１９６または過小電流状態検出回路１９７には、マイクロプロセッサ１１１Ｂの入力端子ＤＥＭに接続される警報信号入力回路（論理積否定出力素子１９８）と、異常発生記憶回路１８１とが付加されており、異常発生記憶回路１８１は、警報信号の生成によってセットされて開閉素子１２１の導通を停止させるとともに、電源投入時にリセットされるようになっている。

したがって、異常電流状態判定信号の発生に即応して、マイクロプロセッサ１１１Ｂに依存せずに、速やかに開閉素子１２１（図１参照）を開路することができる。
また、入力端子ＤＥＭを介してマイクロプロセッサ１１１Ｂにも警報信号が供給されているので、マイクロプロセッサ１１１Ｂは、開閉素子１２１に対するパルス幅変調制御信号ＰＷＭの出力を停止させることができ、２重に安全を図ることができる。

実施の形態３．
なお、上記実施の形態２（図５参照）では、測定平均電圧Ｅａを監視平均電圧Ｖａとしてマイクロプロセッサ１１１Ｂに入力したが、図７のように、電源電圧測定回路（分圧抵抗１９１ｂ、１９２ｂ）から検出される電源監視電圧Ｖｆをマイクロプロセッサ１１１Ｃに入力してもよい。

図７はこの発明の実施の形態３に係る電気負荷の電流制御装置の全体構成を示す回路図であり、前述（図１、図５参照）と同様の構成については、前述と同一符号を付して、または符号の後に「Ｃ」を付して詳述を省略する。

図７において、電流制御装置１００Ｃは、前述と同様に、制御電源１１０から給電されるマイクロプロセッサ１１１Ｃを中心として、開閉回路部１２０、目標電流設定回路１３０、比較偏差積分回路１４０Ｃ、差動増幅回路部１５０および平滑回路１６０などの各種回路部によって構成され、密閉筐体（図示せず）に収納されている。

また、電流制御装置１００Ｃには、前述と同様に、電源端子１０４Ｐ、接地端子１０４Ｎ、出力端子１０８が設けられており、また、外部機器として、駆動電源１０１、ヒューズ１０２、電源スイッチ１０３、スイッチ入力群１０５ｄ、アナログ入力群１０５ａ、電気負荷群１０６、電気負荷１０７および警報表示器（異常報知手段）１０９などが接続されている。

なお、製品出荷前の校正運転に際しては、スイッチ入力群１０５ｄの中の所定番号の入力端子から校正指令が供給され、電気負荷１０７に直列接続された校正用のアナログ電流計９０１ａの出力信号と、電源端子１０４Ｐに印加された駆動電源１０１の外部駆動電源電圧Ｖｂを測定する校正用のアナログ電圧計９０２ａの出力信号とは、アナログ入力群１０５ａの中の所定番号の入力端子からマイクロプロセッサ１１１Ｃに供給され、後述するようにＲＡＭメモリ１１２に転送されるようになっている。

電流制御装置１００Ｃの内部の構成として、制御電源１１０から制御電源電圧Ｖｃｃが給電されるマイクロプロセッサ１１１Ｃは、演算処理用のＲＡＭメモリ１１２と、不揮発プログラムメモリ１１３Ｃと、不揮発データメモリ１１４Ｃと、多チャンネルＡＤ変換器１１５とにより協働するように構成されている。

なお、この場合、不揮発データメモリ１１４Ｃは、ブロック単位で一括消去が可能な不揮発プログラムメモリ１１３Ｃの一部の領域が利用されており、後述するように校正定数を格納する。

開閉回路部１２０、目標電流設定回路１３０、差動増幅回路部１５０は、前述と同様に構成されているが、差動増幅回路部１５０に関連する転流ダイオード１２７は、電気負荷１０７に対して並列接続されており、電流検出抵抗１２６は、転流ダイオード１２７の外部に接続されている。
したがって、平滑回路１６０内のコンデンサ１６２（図１参照）は、前述よりも大きい静電容量に設定されている。

比較偏差積分回路１４０Ｃは、前述（図１）のヒステリシス回路１４５に代えて、鋸歯状波発生回路１４６と比較回路１４７とが用いられている。
鋸歯状波発生回路１４６は、マイクロプロセッサ１１１Ｃからのパルス幅変調制御信号ＰＷＭのパルス周期と同期して三角波を生成する。

また、比較偏差積分回路１４０Ｃ内の比較回路１４７は、鋸歯状波発生回路１４６から生成される三角波の電圧が比較積分部１４１〜１４４の出力電圧よりも低い期間においては、出力論理を「Ｈ」レベルにして、駆動抵抗１２８およびトランジスタ１２３を介して、開閉素子１２１を導通させるように構成されている。

平均電圧測定回路を構成する分圧抵抗１９１ａ、１９２ａは、前述と同様に、互いに直列接続されて、出力端子１０８に接続されており、分圧抵抗１９２ａの両端電圧は、直列抵抗１９３を介して平滑コンデンサ１９４に印加され、測定平均電圧Ｅａが得られるようになっている。
この場合、測定平均電圧Ｅａが監視平均電圧Ｖａとしてマイクロプロセッサ１１１Ｃに入力されることはない。

一方、マイクロプロセッサ１１１Ｃの入力ポート側には、分圧抵抗１９１ｂ、１９２ｂからなる分圧回路が設けられている。
電源電圧測定回路を構成する分圧抵抗１９１ｂ、１９２ｂは、互いに直列接続されて開閉素子１２１の入力端子（駆動電源１０１の出力端子）に接続されており、分圧抵抗１９２ｂの両端電圧は、電源監視電圧Ｖｆとしてマイクロプロセッサ１１１Ｃに入力されている。

分圧抵抗１９５ａ、１９５ｂ、１９５ｃは、前述と同様に、互いに直列接続されて監視電圧Ｅｆの電圧を第１および第２の電圧（第１の電圧＞第２の電圧）に分圧している。
また、過大電流状態検出回路となる比較回路１９６において、非反転入力（＋）には、測定平均電圧Ｅａが印加され、反転入力（−）には、監視電圧Ｅｆから分圧された第２の電圧が印加され、出力端子は、論理積否定出力素子１９８Ｃの第２入力端子に接続されている。

同様に、過小電流状態検出回路となる比較回路１９７において、反転入力（−）には、測定平均電圧Ｅａが印加され、非反転入力（＋）には、監視電圧Ｅｆから分圧された第１の電圧が印加され、出力端子は、論理積否定出力素子１９８Ｃの第１入力端子に接続されている。

論理積否定出力素子１９８Ｃは、２つの入力端子のうちの少なくとも一方の論理レベルが「Ｌ」になると、出力論理レベルが「Ｈ」となる。
論理積否定出力素子１９８Ｃの出力端子は、マイクロプロセッサ１１１Ｃの割込入力端子ＩＮＴに接続され、過大電流状態または過小電流状態を示す異常電流状態判定信号を、警報信号としてマイクロプロセッサ１１１Ｃに入力するようになっている。

次に、図８のフローチャートを参照しながら、図７に示したこの発明の実施の形態３による校正運転用の具体的な動作について説明する。
図８において、ステップ８００〜８４０は、前述（図２）のステップ２００〜２４０にそれぞれ対応した処理である。
ただし、校正係数演算手段８３６内のステップ８３２、８３４で求められる係数Ｋｖ、Ａが前述（係数Ｋａ、Ｄ）と異なる。

まず、マイクロプロセッサ１１１Ｃの校正運転を開始し（ステップ８００）、スイッチ入力群１０５ｄの１つとして入力された第１の校正指令を受信したか否かを判定し（ステップ８０１ｂ）、受信した（すなわち、ＹＥＳ）と判定されれば、ステップ８０２に移行し、未受信である（すなわち、ＮＯ）と判定されれば、ステップ８０１ｂに復帰して第１の校正指令を受信するまで待機する。
なお、第１の校正指令を生成する際には、事前に電流制御装置１００Ｃに所定の駆動電源１０１を接続しておく（ステップ８０１ａ）。

ステップ８０２においては、パルス幅変調制御信号ＰＷＭのパルスデューティαを０％に設定する。
続いて、このときの監視電圧Ｅｆの値である誤差電圧Ｅｆ０を、たとえばＲＡＭメモリ１１２内の所定アドレスのメモリであるデータレジスタＤ１０に転送する（ステップ８０３）。
ステップ８０２、８０３は、第１のデータ取得手段８０６を構成している。

ステップ８０３に続いて、スイッチ入力群１０５ｄの１つとして入力された第２の校正指令を受信したか否かを判定し（ステップ８１１ｂ）、受信した（すなわち、ＴＥＳ）と判定されれば、ステップ８１２に移行し、未受信である（すなわち、ＮＯ）と判定されれば、ステップ８１１ｂに復帰して第２の校正指令を受信するまで待機する。
なお、第２の校正指令を生成する際には、事前に電流制御装置１００Ｃに所定の駆動電源１０１を接続した状態で電気負荷１０７への接続回路を開放しておく（ステップ８１１ａ）。

ステップ８１２においては、パルス幅変調制御信号ＰＷＭのパルスデューティαを１００％に設定する。
続いて、このときの監視電圧Ｅｆの値である誤差電圧Ｅｆ１を、たとえばＲＡＭメモリ１１２内の所定アドレスのメモリであるデータレジスタＤ２０に転送する（ステップ８１３）。

また、このときの電源監視電圧Ｖｆの値をデータレジスタＤ２１に転送し（ステップ８１４）、アナログ入力群１０５ａの１つとしてアナログ電圧計９０２ａから入力された外部駆動電源電圧Ｖｂの値をデータレジスタＤ２２に転送する（ステップ８１５）。
ステップ８１２〜８１５は、第２のデータ取得手段８１６を構成している。

ステップ８１５に続いて、スイッチ入力群１０５ｄの１つとして入力された第３の校正指令を受信したか否かを判定し（ステップ８２１ｂ）、受信した（すなわち、ＹＥＳ）と判定されれば、ステップ８２２に移行し、未受信である（すなわち、ＮＯ）と判定されれば、ステップ８２１ｂに復帰して第３の校正指令を受信するまで待機する。
なお、第３の校正指令を生成する際には、事前に電流制御装置１００Ｃに所定の駆動電源１０１を接続した状態で電気負荷１０７を接続しておく（ステップ８２１ａ）。

ステップ８２２においては、パルス幅変調制御信号ＰＷＭのパルスデューティαを１００％に設定する。
続いて、このときの監視電圧Ｅｆの値である測定電圧Ｅｆ２を、たとえばＲＡＭメモリ１１２内の所定アドレスのメモリであるデータレジスタＤ３０に転送し（ステップ８２３）、アナログ入力群１０５ａの１つとしてアナログ電流計９０１ａから入力された外部負荷電流Ｉｍの値をデータレジスタＤ３３に転送する（ステップ８２４）。
ステップ８２２〜８２４は、第３のデータ取得手段８２６を構成している。

ステップ８２４に続いて、スイッチ入力群１０５ｄの１つとして入力された第４の校正指令を受信したか否かを判定し（ステップ８３１ｂ）、受信した（すなわち、ＹＥＳ）と判定されれば、ステップ８３２に移行し、未受信である（すなわち、ＮＯ）と判定されれば、ステップ８３１ｂに復帰して第４の校正指令を受信するまで待機する。
なお、第４の校正指令を生成する際には、第１〜第３の校正指令の生成が完了しているか否かの確認を行う（ステップ８３１ａ）。

ステップ８３２においては、ステップ８１４、８１５で転送記憶したデータレジスタの値から、電源電圧校正係数Ｋｖを以下の式のように算出し、これをデータレジスタＤ４１に転送書込みする。

Ｋｖ＝Ｖｂ／Ｖｆ
＝Ｄ２２／Ｄ２１→Ｄ４１

続いて、ステップ８０３で転送保存された誤差電圧Ｅｆ０の値を、オフセット成分ＣとしてデータレジスタＤ４２に転送書込みする（ステップ８３３）。
また、ステップ８１３、８０３、８１５で転送記憶したデータレジスタの値から、監視電圧Ｅｆの誤差成分の電圧比例係数Ａを以下の式のように算出し、これをデータレジスタＤ４３に転送書込みする（ステップ８３４）。

Ａ＝（Ｅｆ１−Ｅｆ０）／（Ｖｂ＋Ｖｄ）
＝（Ｄ２０−Ｄ１０）／（Ｄ２２＋１）→Ｄ４３

続いて、ステップ８２３、８１３、８２４で転送記憶したデータレジスタの値から、監視電圧Ｅｆの電流比例係数Ｂを以下の式のように算出し、これをデータレジスタＤ４４に転送書込みする（ステップ８３５）。

Ｂ＝（Ｅｆ２−Ｅｆ１）／Ｉｍ
＝（Ｄ３０−Ｄ２０）／Ｄ３３→Ｄ４４

なお、ステップ８３２は電源電圧校正手段を構成しており、ステップ８３４は電圧比例係数演算手段を構成しており、ステップ８３５は電流比例係数演算手段を構成している。
また、ステップ８３２〜８３５は、校正係数演算手段となるステップ８３６を構成している。

最後に、ステップ８３５に続いて、ステップ８３２〜ステップ８３５で算出された各校正定数を、不揮発データメモリ１１４Ｃに転送して保存し（ステップ８３７）、転送確認照合（図示せず）を実行したうえで、図８の校正運転を終了する（ステップ８４０）。
ステップ８３７は、転送保存手段を構成している。
さらに、上記ステップ８０１ｂからステップ８３７に至る一連の処理ステップは、検出誤差校正手段８３８を構成している。

次に、図９のフローチャートを参照しながら、図７に示したこの発明の実施の形態３による通常のＰＷＭ制御ルーチンの具体的な処理動作について説明する。
図９において、ステップ９１０、９１１、９１４〜９１７、９２０は、前述（図３、図６参照）のステップ３００（６００）、３０１（６０１）、３１１〜３１４（６１１〜６１４）、３３０（６３０）にそれぞれ対応する。

まず、マイクロプロセッサ１１１Ｃは、実行すべき多数の制御フローの中の１つとして、目標負荷電流Ｉｓの設定値を出力するためのＰＷＭ（パルス幅変調）制御に関する動作を開始する（ステップ９１０）。
続いて、他の制御フロー中（図示せず）で決定された目標負荷電流Ｉｓの値を読出し（ステップ９１１）、また、電源監視電圧Ｖｆを読出し（ステップ９１２）、以下の式のように、通電デューティ（推定通電率）γ０を推定演算する（ステップ９１３）。

γ０＝（Ｖｍｉｎ／Ｖｂ）×（Ｉｓ／Ｉｒ）

ただし、上記式において、外部駆動電源電圧Ｖｂ、基準負荷電流Ｉｒは、電源監視電圧Ｖｆ、校正係数Ｋｖ、外部駆動電源電圧Ｖｂの最小値Ｖｍｉｎ、規格基準抵抗値Ｒｃを用いて、それぞれ以下の式で表される。

Ｖｂ＝Ｋｖ×Ｖｆ
Ｉｒ＝Ｖｍｉｎ／Ｒｃ

なお、外部駆動電源電圧Ｖｂの最小値Ｖｍｉｎや規格基準抵抗値Ｒｃの値は、あらかじめ不揮発プログラムメモリ１１３Ｃに格納されている値である。
また、目標負荷電流Ｉｓは、ステップ９１１で読み出された値であり、電源監視電圧Ｖｆは、ステップ９１２で読み出された値であり、電源電圧校正係数Ｋｖは、図８内のステップ８３２で算出された値となっている。

次に、ステップ９１３に続いて、目標負荷電流Ｉｓに対応した推定監視電圧Ｅｓを算出する（ステップ９１４）。
ステップ９１４においては、前述の式（９）における外部負荷電流Ｉｍに代えて、ステップ９１１で設定された目標負荷電流Ｉｓが流れたと仮定したときの監視電圧Ｅｆの値を、推定監視電圧Ｅｓとして算出する。
また、以下の式で示す校正定数Ａ、Ｂ、Ｃとしては、不揮発データメモリ１１４Ｃに格納されているデータ値（校正定数）が読出されて使用される。

Ｅｓ＝Ａ×（Ｖｂ＋Ｖｄ）×γ０＋Ｂ×Ｉｓ＋Ｃ

ただし、上記式において、外部駆動電源電圧Ｖｂ、転流ダイオード１２７の電圧降下Ｖｄは、それぞれ以下の式で表される。

Ｖｂ＝Ｋｖ×Ｖｆ
Ｖｄ≒１［Ｖ］

続いて、パルス幅変調制御信号ＰＷＭの出力電圧が論理レベル「Ｈ」（制御電源電圧Ｖｃｃ）となっている期間と、パルス幅変調制御信号ＰＷＭのパルス周期との比率であるパルスデューティαを、推定監視電圧Ｅｓおよび制御電源電圧Ｖｃｃを用いて、以下の式のように算出する（ステップ９１５）。

α＝Ｅｓ／Ｖｃｃ

上記式で使用される推定監視電圧Ｅｓは、ステップ９１４で算出された値である。
また、制御電源電圧Ｖｃｃの値は、不揮発プログラムメモリ１１３Ｃまたは不揮発データメモリ１１４Ｃにあらかじめ格納されている固定定数が読出されて使用されるようになっている。

最後に、ステップ９１５で算出されたパルスデューティαの値に所定倍率Ｎを乗算し、その整数値分をＲＡＭメモリ１１２の特定アドレスのメモリであるデータレジスタＤ１に格納するとともに、Ｎ−Ｄ１の値をデータレジスタＤ２に格納し（ステップ９１６）、図９のＰＷＭ制御ルーチンを終了する（ステップ９２０）。

ステップ９１６で用いられる所定倍率Ｎの値は、前述と同様に、たとえば、Ｎ＝１０００に設定される。
また、ステップ９１３は、通電率推定手段を構成しており、ステップ９１４〜９１６は、換算設定手段９１７を構成している。
なお、パルス幅変調制御信号ＰＷＭの発生手段となる割込制御ルーチンについては、前述（図４参照）と同様なので、ここでは省略する。

以上のように、この発明の実施の形態３においては、前述の実施の形態１、２と異なる第１の相違点として、マイクロプロセッサ１１１Ｃに対して監視平均電圧Ｖａが入力されず、その代わりに、電源監視電圧Ｖｆが入力されていることがあげられる。
本来は、実施の形態１、２のように監視平均電圧Ｖａを入力する方が望ましいが、その場合、１つの電気負荷１０７の電流制御のために、マイクロプロセッサ１１１Ｃの２点のアナログ入力ポートが占有されることになる。

しかし、この発明の実施の形態３のように電源監視電圧Ｖｆを入力する場合には、電流制御が行われる電気負荷が複数存在する場合に共用可能な入力信号とすることができる。
ただし、監視平均電圧Ｖａがマイクロプロセッサ１１１Ｃに入力されていないことにともなって、図９内のステップ９１３（通電率推定手段）が必要となる。

また、この発明の実施の形態３における実施の形態１、２との第２の相違点は、過電流検出回路１７０が使用されておらず、過大電流状態検出回路（比較回路）１９６と、過小電流状態検出回路（比較回路）１９７とによる異常判定が行われて、マイクロプロセッサ１１１Ｃの割込入力端子ＩＮＴに異常発生を示す警報信号を入力することである。

なお、上記実施の形態１〜３において、差動増幅回路部１５０が正確に負荷電流を検出している限りは、電源電圧の変動や負荷抵抗の変動があっても、目標負荷電流Ｉｓと実際の外部負荷電流Ｉｍとは一致するように帰還制御されているが、実際には、差動増幅回路部１５０において電流検出誤差が発生する。

この電流検出誤差は、超高精度抵抗を使用して、差動増幅器１５１の反転入力回路と非反転入力回路とを完全対称回路に設計し、また、電流検出抵抗１２６として理論値とおりの高精度抵抗を使用すれば無視できるようになるが、このような対策は、極めて割高な回路部品を使用することとなって高価な製品となる問題がある。

しかし、安価な回路部品を使用しても、前述の実施の形態１、２のように、監視平均電圧Ｖａを帰還して電流検出の誤差成分を補正するように構成すれば、電源電圧の変動や負荷抵抗の変動があっても、目標負荷電流Ｉｓと実際の外部負荷電流Ｉｍとを一致させることができる。
ただし、この発明の実施の形態３においては、電流検出の誤差成分の中で、電源電圧そのものの変動要素は補正されているが、負荷抵抗の変動にともなう平均電圧の変動は補正されていないことになる。

また、図２や図８で示した検出誤差校正手段２３８、８３８において、もし電流制御装置１００Ａ、１００Ｃが電気負荷１０７の低電流領域のみで電流制御を行う用途であった場合には、第２または第３の校正指令に基づいて開閉素子１２１（図１参照）を完全導通させたときに、過大電流が流れることになるが、この場合には、複数の電気負荷を直列接続して校正運転を行えば支障は生じない。

また、校正運転設備として高精度な駆動電源１０１を使用し、あらかじめ定められた駆動電源電圧を正確に生成するように構成すれば、校正用の電圧計を設置しなくてもよく、電流制御装置１００Ａ、１００Ｃ内に供給される駆動電源電圧をあらかじめ定まっている所定値にすることができる。
同様に、負荷電流についても、あらかじめ定められた所定値となるように構成すれば、校正用の電流計を不要とすることができる。

また、差動増幅回路部１５０内の差動増幅器１５１や、マイクロプロセッサ１１１Ｃ内の多チャンネルＡＤ変換器１１５が正負の電圧を扱うことが可能な場合には、差動増幅回路部１５０内のバイアス補正回路１５８を不要とすることができる。
さらに、開閉素子１２１として、接合形トランジスタを用いたが、これに代えて、電界効果形トランジスタを使用することもできる。

以上の説明から明らかなとおり、この発明の実施の形態３による電流制御装置１００Ｃ（図７参照）は、不揮発プログラムメモリ１１３Ｃと、不揮発データメモリ１１４Ｃと、演算処理用のＲＡＭメモリ１１２と、多チャンネルＡＤ変換器１１５とを備えたマイクロプロセッサ１１１Ｃと、差動増幅回路部１５０と、検出誤差校正手段８３８（図８参照）と、換算設定手段９１７（図９参照）と、比較偏差積分回路（帰還制御手段）１４０Ｃとを備えている。

差動増幅回路部１５０は、開閉素子１２１と電気負荷１０７との間に接続された電流検出抵抗１２６の両端電圧の差分電圧を差動増幅器１５１によって増幅し、電気負荷１０７に通電される負荷電流にほぼ比例した監視電圧Ｅｆを生成してマイクロプロセッサ１１１Ｃに入力する。

検出誤差校正手段８３８（図８参照）は、製品の出荷調整時点で実行され、差動増幅回路部１５０による監視電圧Ｅｆの電流比例係数Ｂと、誤差成分の電圧比例係数Ａと、オフセット成分Ｃとを計測して、校正定数として不揮発データメモリ１１４Ｃに保存する。

換算設定手段９１７（図９参照）は、目標負荷電流Ｉｓに対し、校正定数に基づいて推定監視電圧Ｅｓを算出設定する。
比較偏差積分回路（帰還制御手段）１４０Ｃは、目標負荷電流Ｉｓに対応した推定監視電圧Ｅｓを制御目標値とし、監視電圧Ｅｆを帰還値として、開閉素子１２１の通電を制御する。

少なくとも、検出誤差校正手段８３８および換算設定手段９１７は、不揮発プログラムメモリ１１４Ｃに格納された制御プログラムに基づき、マイクロプロセッサ１１１Ｃによって実行されるようになっている。

電気負荷１０７に対する給電回路は、転流ダイオード１２７を備えており、差動増幅回路部１５０は、バイアス補正回路１５８を備えている。
転流ダイオード１２７は、電気負荷１０７に対して並列接続され、開閉素子１２１が開路したときに、電気負荷１０７のインダクタンスによる持続減衰電流が還流する極性となるように接続されている。

差動増幅回路部１５０内のバイアス補正回路１５８は、差動増幅器１５１の第１および第２の入力に対して、ほぼ均等な正のバイアス電圧を印加し、開閉素子１２１が開路しているときに、転流ダイオード１２７の電圧降下によって印加される負電圧を相殺し、差動増幅器１５１に負電圧入力が印加されないようにする。
これにより、電流検出抵抗１２６が接地端子１０４Ｎ側に設けられていないことに起因して発生する負電圧入力を相殺して、差動増幅器１５１や多チャンネルＡＤ変換器１１５が正負の電圧を扱う必要がないようにすることができる。

また、電流制御装置１００Ｃは、分圧回路（分圧抵抗１９１ｂ、１９２ｂ）からなる電源電圧測定回路を備えており、検出誤差校正手段８３８（図８参照）は、第１、第２および第３のデータ取得手段８０６、８１６、８２６と、校正係数演算手段８３６と、転送保存手段（ステップ８３７）とを備えている。
電源電圧測定回路（分圧抵抗１９１ｂ、１９２ｂ）は、開閉素子１２１の入力電圧を分圧して電源監視電圧Ｖｆとし、多チャンネルＡＤ変換器１１５を介してマイクロプロセッサ１１１Ｃに入力する。

第１のデータ取得手段８０６は、電流制御装置１００Ｃに対して所定の外部駆動電源電圧Ｖｂを印加し、第１の校正指令が入力されたときに作用して、開閉素子１２１を完全開路した状態で差動増幅回路部１５０から生成される監視電圧Ｅｆを、誤差電圧Ｅｆ０としてＲＡＭメモリ１１２に書込み記憶させる。

第２のデータ取得手段８１６は、給電回路から電気負荷１０７に至る配線を切断した状態で第２の校正指令が入力されたときに作用して、開閉素子１２１を完全導通させた状態で差動増幅回路部１５０から生成される監視電圧Ｅｆを、誤差電圧Ｅｆ１としてＲＡＭメモリ１１２に書込み記憶させるとともに、外部で測定された外部駆動電源電圧Ｖｂの値と電源監視電圧Ｖｆの値とをＲＡＭメモリ１１２に書込み記憶させる。

第３のデータ取得手段８２６は、給電回路から電気負荷１０７に至る配線を接続した状態で第３の校正指令が入力されたときに作用して、開閉素子１２１を完全導通させた状態で差動増幅回路部１５０から生成される監視電圧Ｅｆを、測定電圧Ｅｆ２としてＲＡＭメモリ１１２に書込み記憶させるとともに、外部で測定された外部負荷電流Ｉｍを取り込んでＲＡＭメモリ１１２に書込み記憶させる。

校正係数演算手段８３６は、電源電圧校正係数Ｋｖ、オフセット成分Ｃ、誤差成分の電圧比例係数Ａ、電流比例係数Ｂを、以下のように求める。
まず、転流ダイオード１２７の電圧降下をＶｄ（≒１Ｖ）とし、開閉素子の通電デューティをγとしたときに、差動増幅回路部１５０による監視電圧（平均値）Ｅｆと外部駆動電源電圧Ｖｂと外部負荷電流Ｉｍとの関係は、以下の式で表される。

Ｅｆ＝Ａ×（Ｖｂ＋Ｖｄ）×γ＋Ｂ×Ｉｍ＋Ｃ

ここで、オフセット成分Ｃは、第１のデータ取得手段８０６で記憶された誤差電圧Ｅｆ０に一致している。また、誤差成分の電圧比例係数Ａは、第１および第２のデータ取得手段８０６、８１６で得られたデータから、以下の式により算出される。

Ａ＝（Ｅｆ１−Ｅｆ０）／（Ｖｂ＋Ｖｄ）

また、電流比例係数Ｂは、第２および第３のデータ取得手段８１６、８２６で得られたデータから、以下の式により算出される。

Ｂ＝（Ｅｆ２−Ｅｆ１）／Ｉｍ

さらに、電源電圧校正係数Ｋｖは、外部駆動電源電圧Ｖｂと電源監視電圧Ｖｆとの比から、以下の式により算出される。

Ｋｖ＝Ｖｂ／Ｖｆ

転送保存手段（ステップ８３７）は、校正係数演算手段８３６による演算結果（電圧比例係数Ａ、電流比例係数Ｂ、オフセット成分Ｃ、電源電圧校正係数Ｋｖ）の値を校正定数として不揮発データメモリ１１４Ｃに転送保存する。
これにより、要因別の校正定数を手順良く且つ効率的に算出して保存することができるので、量産製品に対する生産ライン中で手軽な自動化設備を付加することによって、校正操作を行うことができる。

また、電流制御装置１００Ｃは、スイッチ入力群１０５ｄおよびアナログ入力群１０５ａと、マイクロプロセッサ１１１Ｃとの間をバス接続する入力インタフェース回路（図示せず）を備えており、校正運転における校正指令は、スイッチ入力群１０５ｄの中の所定番号のスイッチ入力として、デジタル入力ポートＤＩＮからマイクロプロセッサ１１１Ｃに入力される。

同様に、駆動電源１０１の電圧情報、電気負荷１０７の負荷電流情報は、アナログ入力群１０５ａの中の所定番号のアナログ入力として、アナログ入力ポートＡＩＮからマイクロプロセッサ１１１Ｃに入力され、ＲＡＭメモリ１１２に転送記憶される。
これにより、電流制御装置１００Ｃが備えている通常機能をそのまま活用して、校正指令や計測情報を入力することができるので、校正操作設備を安価に構成することができる。

また、電流制御装置１００Ｃは、目標電流設定回路１３０と比較偏差積分回路１４０Ｃとを備えている。
また、不揮発プログラムメモリ１１３Ｃは、図９に示すように、通電率推定手段（ステップ９１３）と目標値の換算設定手段９１７とを備えている。

目標電流設定回路１３０は、デジタル／アナログ変換回路を構成しており、マイクロプロセッサ１１１Ｃから生成されるパルス幅変調制御信号ＰＷＭを平滑化して、安定化された制御電源１１０による一定の制御電源電圧Ｖｃｃとパルスデューティαとの積に比例した平均出力電圧αＶｃｃ（推定監視電圧Ｅｓ）を得る。

比較偏差積分回路１４０Ｃは、帰還制御手段を構成しており、目標電流設定回路１３０の平均出力電圧αＶｃｃを目標電圧とし、差動増幅回路部１５０から生成される監視電圧Ｅｆを帰還電圧として、これらの偏差積分値によって開閉素子１２１をＯＮ／ＯＦＦ制御する。

通電率推定手段（ステップ９１３）は、外部駆動電源電圧Ｖｂと最小電源電圧Ｖｍｉｎと基準負荷電流Ｉｒと目標負荷電流Ｉｓとの関係から、開閉素子１２１の通電デューティの推定値γ０を、以下の式のように算出する。

γ０＝（Ｖｍｉｎ／Ｖｂ）×（Ｉｓ／Ｉｒ）

換算設定手段９１７は、まず、目標負荷電流Ｉｓから、以下の式により、推定監視電圧Ｅｓを算出する。

Ｅｓ＝Ａ×（Ｖｂ＋Ｖｄ）×γ０＋Ｂ×Ｉｓ＋Ｃ

続いて、推定監視電圧Ｅｓおよび平均出力電圧αＶｃｃの各値が一致するように、パルス幅変調制御信号ＰＷＭのパルスデューティαを、以下の式のように決定する。

α＝Ｅｓ／Ｖｃｃ

一方、外部駆動電源電圧Ｖｂは、電源監視電圧Ｖｆおよび電源電圧校正係数Ｋｖから、以下の式により算出される。

Ｖｂ＝Ｋｖ×Ｖｆ

また、基準負荷電流Ｉｒは、電気負荷１０７の抵抗値変動範囲Ｒｍｉｎ〜Ｒｍａｘ内で規格基準抵抗値Ｒｃを定め、以下の式により算出される。

Ｉｒ＝Ｖｍｉｎ／Ｒｃ

したがって、マイクロプロセッサ１１１Ｃは、外部負荷電流Ｉｍと目標負荷電流Ｉｓとが一致するのに適した目標電圧を生成する。これにより、実際の外部負荷電流Ｉｍは、マイクロプロセッサ１１１Ｃの外部で帰還制御されるようになっている。
なお、マイクロプロセッサ１１１Ｃは、目標電圧の生成に際しては、監視電圧Ｅｆを用いて算出された校正定数を用いるが、運転中の帰還制御に際しては、監視電圧Ｅｆに依存した電流制御を実行せずに、電源監視電圧Ｖｆによって電流検出の誤差成分を補正するのみである。

したがって、マイクロプロセッサ１１１Ｃの制御負担が軽減され、しかも高精度な電流制御を実現することができる。
なお、電源監視電圧Ｖｆは、他の目的にも使用可能な情報であり、たとえば複数の電気負荷に対する電流制御を行うときには、電源監視電圧Ｖｆを共用することができる。

また、電流制御装置１００Ｃは、不揮発プログラムメモリ１１３Ｃと、不揮発データメモリ１１４Ｃと、ＲＡＭメモリ１１２と、多チャンネルＡＤ変換器１１５とを有するマイクロプロセッサ１１１Ｃと、差動増幅回路部１５０と、換算設定手段９１７（図９参照）と、比較偏差積分回路（帰還制御手段）１４０Ｃと、平均電圧測定回路（分圧抵抗１９１ａ、１９２ａ）と、過大電流状態検出回路（比較回路１９６）および過小電流状態検出回路（比較回路１９７）の少なくとも一方と、出力停止手段（ステップ４０６：図４参照）と、警報表示器（異常報知手段）１０９とを備えている。

換算設定手段９１７は、所定の目標負荷電流Ｉｓが電流検出抵抗１２６に流れたと仮定したときに、差動増幅回路部１５０から生成される監視電圧Ｅｓを算出設定する。
比較偏差積分回路（帰還制御手段）１４０Ｃは、マイクロプロセッサ１１１Ｃからのパルス幅変調制御信号ＰＷＭに応じた推定監視電圧Ｅｓを目標値とし、監視電圧Ｅｆを帰還値として、開閉素子１２１の通電デューティγを制御する。

平均電圧測定回路（分圧抵抗１９１ａ、１９２ａ）は、電気負荷１０７の両端電圧に比例した測定平均電圧Ｅａを得る。
過大電流状態検出回路（比較回路１９６）は、監視電圧Ｅｆと測定平均電圧Ｅａとの相対関係が許容変動幅を超えて変動し、監視電圧Ｅｆが過大であるときに、過大電流状態を示す異常判定信号を生成し、マイクロプロセッサ１１１Ｃの割込入力端子ＩＮＴに対して警報信号として供給する。

過小電流状態検出回路（比較回路１９７）は、監視電圧Ｅｆと監視平均電圧Ｖａとの相対関係が許容変動幅を超えて変動し、監視電圧Ｅｆが過小であるときに、過小電流状態を示す異常判定信号を生成し、マイクロプロセッサ１１１Ｃの割込入力端子ＩＮＴに対して警報信号として供給する。

出力停止手段（ステップ４０６）および異常報知手段１０９は、過大電流状態検出回路１９６または過小電流状態検出回路１９７からの異常判定信号に応答して、マイクロプロセッサ１１１Ｃからのパルス幅変調制御信号ＰＷＭの出力を停止させるとともに、異常停止状態であることを警報表示する。

なお、開閉素子１２１と電流検出抵抗１２６とが隣接接続されているので、電気負荷１０７に対する専用配線を削減し、しかも配線や電気負荷１０７の短絡異常に対して電流検出抵抗１２６の限流機能により焼損防止対策が容易となる給電回路構成において、電気負荷１０７の断線または短絡や、負荷配線の短絡、天絡、地絡または断線を、マイクロプロセッサ１１１Ｃの外部で検出することができ、マイクロプロセッサ１１１Ｃの負担を軽減しつつ、開閉素子１２１や電流検出抵抗１２６の焼損を防止することができる。

また、過大電流状態検出回路１９６または過小電流状態検出回路１９７による警報信号は、マイクロプロセッサ１１１Ｃの割込入力端子ＩＮＴに印加されているので、異常判定信号の生成に即応して出力停止手段（ステップ４０６）が作用する。
したがって、異常発生に即応して、速やかにマイクロプロセッサ１１１Ｃからのパルス幅変調制御信号ＰＷＭの出力を停止させることができる。

この発明の実施の形態１に係る電気負荷の電流制御装置の全体構成を示す回路図である。 この発明の実施の形態１による校正運転用の動作手順を示すフローチャートである。 この発明の実施の形態１による通常制御ルーチンの動作手順を示すフローチャートである。 この発明の実施の形態１による割込制御ルーチンの動作手順を示すフローチャートである。 この発明の実施の形態２に係る電気負荷の電流制御装置の全体構成を示す回路図である。 この発明の実施の形態２による通常制御ルーチンの動作手順を示すフローチャートである。 この発明の実施の形態３に係る電気負荷の電流制御装置の全体構成を示す回路図である。 この発明の実施の形態３による校正運転用の動作手順を示すフローチャートである。 この発明の実施の形態３による通常制御ルーチンの動作手順を示すフローチャートである。

符号の説明

１００Ａ、１００Ｂ、１００Ｃ 電流制御装置、１０１ 駆動電源、１０５ａ アナログ入力群、１０５ｄ スイッチ入力群、１０７ 電気負荷、１０９ 警報表示器（異常報知手段）、１１０ 制御電源（安定化制御電源ユニット）、１１１Ａ、１１１Ｂ、１１１Ｃ マイクロプロセッサ、１１２ ＲＡＭメモリ、１１３Ａ、１１３Ｂ、１１３Ｃ 不揮発プログラムメモリ（ＦＭＥＭ）、１１４Ａ、１１４Ｂ、１１４Ｃ 不揮発データメモリ（ＥＥＰＲＯＭ）、１１５ 多チャンネルＡＤ変換器、１１６ ＳＩＦ（シリアル通信用インタフェース回路）、１２０ 開閉回路部、１２１ 開閉素子、１２７ 転流ダイオード、１３０ 目標電流設定回路（平滑回路）、１２６ 電流検出抵抗、１４０、１４０Ｃ 比較偏差積分回路（帰還制御手段）、１５０ 差動増幅回路部、１５１ 差動増幅器、１５８ バイアス電源（バイアス補正回路）、１６４ 電圧制限ダイオード、１７０ 過電流検出回路、１８１ 異常発生記憶回路、１９０ 異常電流状態検出回路、１９１ａ、１９２ａ 分圧抵抗（平均電圧測定回路）、１９１ｂ、１９２ｂ 分圧抵抗（電源電圧測定回路）、１９６ 比較回路（過大電流状態検出回路）、１９７ 比較回路（過小電流状態検出回路）、２０６ 第１のデータ取得手段、２１６ 第２のデータ取得手段、２２６ 第３のデータ取得手段、２３２ 平均電圧校正手段、２３４ 電圧比例係数演算手段、２３５ 電流比例係数演算手段、２３６ 校正係数演算手段、２３７ 転送保存手段、２３８ 検出誤差校正手段、３０７ 初期設定手段、３１４ 換算設定手段、３２３ 過大電流状態検出手段、３２４ 過小電流状態検出手段、３２５ 出力停止・報知手段、３２６ 異常電流状態検出手段、４０６、６２５ 出力停止・報知手段、６０７ 初期設定手段、６１４、９１７ 換算設定手段、８０６ 第１のデータ取得手段、８１６ 第２のデータ取得手段、８２６ 第３のデータ取得手段、８３２ 電源電圧校正手段、８３４ 電圧比例係数演算手段、８３５ 電流比例係数演算手段、８３６ 校正係数演算手段、８３７ 転送保存手段、８３８ 検出誤差校正手段、９００ 外部ツール、９０１ａ アナログ電流計、９０２ａ アナログ電圧計、９０１ｄ デジタル電流計、９０２ｄ デジタル電圧計、９１３ 通電率推定手段、Ａ、Ｂ、Ｄ 電圧比例係数、Ｃ オフセット成分、ＤＥＭ 入力端子、Ｅ０ 監視電圧の前段部電圧、Ｅａ 測定平均電圧、Ｅｆ 監視電圧、Ｅｆ０ 第１の誤差電圧、Ｅｆ１ 第２の誤差電圧、Ｅｆ２ 測定電圧、Ｅｓ 推定監視電圧、Ｉｍ 外部負荷電流、ＩＮＴ 割込入力端子、Ｋａ 平均電圧校正係数、Ｋｖ 電源電圧校正係数、ＰＷＭ パルス幅変調制御信号、Ｖａ 監視平均電圧、Ｖｂ 外部駆動電源電圧、Ｖｆ 電源監視電圧、Ｖｃｃ 制御電源電圧、α パルスデューティ、γ 通電デューティ、γ０ 通電デューティの推定値。

Claims (17)

1. 駆動電源と電気負荷との間に直列に挿入された開閉素子および電流検出抵抗を含み、前記駆動電源から前記開閉素子および前記電流検出抵抗を介して前記電気負荷に給電するための給電回路と、
   前記電流検出抵抗を介して検出される負荷電流が前記電気負荷に通電すべき目標負荷電流Ｉｓと一致するように前記開閉素子のＯＮ／ＯＦＦ比率を制御する電流制御部と
   を備えた電気負荷の電流制御装置であって、
   前記電流制御部は、マイクロプロセッサと、差動増幅回路部と、検出誤差校正手段と、換算設定手段と、帰還制御手段とを有し、
   前記マイクロプロセッサは、不揮発プログラムメモリと、不揮発データメモリと、演算処理用のＲＡＭメモリと、多チャンネルＡＤ変換器とを含み、
   前記差動増幅回路部は、前記電流検出抵抗の両端電圧の差分電圧を増幅し、前記負荷電流にほぼ比例した監視電圧Ｅｆを生成して前記マイクロプロセッサに入力し、
   前記検出誤差校正手段は、製品出荷調整時に計測される前記監視電圧Ｅｆの電流比例係数、誤差成分の電圧比例係数およびオフセット成分を、校正定数として前記不揮発データメモリに保存し、
   前記換算設定手段は、前記校正定数に基づいて前記目標負荷電流Ｉｓに対応した推定監視電圧Ｅｓを算出設定し、
   前記帰還制御手段は、前記推定監視電圧Ｅｓを前記電流制御部による電流制御の制御目標値とし、前記監視電圧Ｅｆを帰還値として、前記開閉素子の通電を制御し、
   少なくとも前記検出誤差校正手段および前記換算設定手段は、前記不揮発プログラムメモリに格納された制御プログラムに基づいて、前記マイクロプロセッサにより実行されることを特徴とする電気負荷の電流制御装置。
2. 前記給電回路は、転流ダイオードを含み、
   前記差動増幅回路部は、バイアス補正回路を含み、
   前記転流ダイオードは、前記開閉素子が開路したときに前記電気負荷のインダクタンスによる持続減衰電流が還流する極性となるように、前記電気負荷に並列接続され、
   前記バイアス補正回路は、前記差動増幅器の第１および第２の入力に対してほぼ均等な正のバイアス電圧を印加し、前記開閉素子が開路しているときに、前記転流ダイオードの電圧降下により印加される負電圧を相殺して、前記差動増幅器への負電圧入力の印加を禁止することを特徴とする請求項１に記載の電気負荷の電流制御装置。
3. 前記電流制御部は、平均電圧測定回路を含み、
   前記検出誤差校正手段は、第１、第２および第３のデータ取得手段と、前記第１、第２および第３のデータ取得手段で得られたデータから校正係数を演算する校正係数演算手段と、前記校正係数を前記校正定数として転送保存する転送保存手段とを含み、
   前記平均電圧測定回路は、前記電気負荷の両端電圧を分圧する分圧回路と、前記分圧回路による分圧電圧をＡＤ変換するＡＤ変換器とを含み、前記分圧回路および前記ＡＤ変換器を介して測定される監視平均電圧Ｖａを前記マイクロプロセッサに入力し、
   前記第１のデータ取得手段は、前記電流制御部に対して所定の駆動電源電圧を印加して、第１の校正指令が入力されたときに作用して、前記開閉素子を完全開路した状態で前記差動増幅回路部から生成される監視電圧を第１の誤差電圧Ｅｆ０として前記ＲＡＭメモリに書込み記憶させ、
   前記第２のデータ取得手段は、前記給電回路から前記電気負荷に至る配線を切断した状態で第２の校正指令が入力されたときに作用して、前記開閉素子を完全導通させた状態で前記差動増幅回路部から生成される監視電圧を第２の誤差電圧Ｅｆ１として前記ＲＡＭメモリに書込み記憶させるとともに、前記監視平均電圧Ｖａを前記ＲＡＭメモリに書込み記憶させ、
   前記第３のデータ取得手段は、前記給電回路から前記電気負荷に至る配線を接続した状態で第３の校正指令が入力されたときに作用して、前記開閉素子を完全導通させた状態で前記差動増幅回路部から生成される監視電圧を測定電圧Ｅｆ２として前記ＲＡＭメモリに書込み記憶させるとともに、外部で測定された外部負荷電流Ｉｍを取り込んで前記ＲＡＭメモリに書込み記憶させ、
   前記校正係数演算手段は、前記差動増幅回路部による監視電圧Ｅｆと、前記監視平均電圧Ｖａと、前記外部負荷電流Ｉｍとの関係が、
   Ｅｆ＝Ｄ×Ｖａ＋Ｂ×Ｉｍ＋Ｃ
   となるように、電流比例係数Ｂ、オフセット成分Ｃおよび電圧比例係数Ｄを設定し、
   前記オフセット成分Ｃは、前記第１のデータ取得手段で記憶された前記第１の誤差電圧Ｅｆ０と一致し、
   誤差成分の前記電圧比例係数Ｄは、前記第１および第２のデータ取得手段で得られたデータから、
   Ｄ＝（Ｅｆ１−Ｅｆ０）／Ｖａ
   として算出され、
   前記電流比例係数Ｂは、前記第２および第３のデータ取得手段で得られたデータから、
   Ｂ＝（Ｅｆ２−Ｅｆ１）／Ｉｍ
   として算出され、
   前記転送保存手段は、前記校正係数演算手段の演算結果である電圧比例係数Ｄ、電流比例係数Ｂおよびオフセット成分Ｃの各値を、前記校正定数として前記不揮発データメモリに転送保存することを特徴とする請求項２に記載の電気負荷の電流制御装置。
4. 前記検出誤差校正手段は、平均電圧校正手段を含み、
   前記平均電圧校正手段は、前記第２または第３のデータ取得手段の中で実行され、外部で測定された外部駆動電源電圧Ｖｂを取り込んで前記ＲＡＭメモリに書込み記憶させるとともに、前記開閉素子が完全導通しているときの監視平均電圧Ｖａと外部駆動電源電圧Ｖｂとの間の平均電圧校正係数Ｋａ＝Ｖｂ／Ｖａを算出し、
   前記転送保存手段は、前記平均電圧校正係数Ｋａを前記不揮発データメモリに転送保存することを特徴とする請求項３に記載の電気負荷の電流制御装置。
5. 前記電流制御部は、電源電圧測定回路を含み、
   前記検出誤差校正手段は、前記第１、第２および第３のデータ取得手段と、前記第１、第２および第３のデータ取得手段で得られたデータから校正係数を演算する校正係数演算手段と、前記校正係数を前記校正定数として転送保存する転送保存手段とを含み、
   前記電源電圧測定回路は、前記開閉素子の入力電圧を分圧する分圧回路と、前記分圧回路による分圧電圧をＡＤ変換するＡＤ変換器とを含み、前記分圧回路および前記ＡＤ変換器を介して測定される電源監視電圧Ｖｆを前記マイクロプロセッサに入力し、
   前記第１のデータ取得手段は、前記電流制御部に対して所定の駆動電源電圧を印加し、第１の校正指令が入力されたときに作用して、前記開閉素子を完全開路した状態で前記差動増幅回路部から生成される監視電圧を第１の誤差電圧Ｅｆ０として前記ＲＡＭメモリに書込み記憶させ、
   前記第２のデータ取得手段は、前記給電回路から前記電気負荷に至る配線を切断した状態で第２の校正指令が入力されたときに作用して、前記開閉素子を完全導通させた状態で前記差動増幅回路部から生成される監視電圧を第２の誤差電圧Ｅｆ１として前記ＲＡＭメモリに書込み記憶させるとともに、外部で測定された外部駆動電源電圧Ｖｂの値と前記電源監視電圧Ｖｆの値とを前記ＲＡＭメモリに書込み記憶させ、
   前記第３のデータ取得手段は、前記給電回路から前記電気負荷に至る配線を接続した状態で第３の校正指令が入力されたときに作用して、前記開閉素子を完全導通させた状態で前記差動増幅回路部から生成される監視電圧を測定電圧Ｅｆ２として前記ＲＡＭメモリに書込み記憶させるとともに、外部で測定された外部負荷電流Ｉｍを取り込んで前記ＲＡＭメモリに書込み記憶させ、
   前記校正係数演算手段は、前記転流ダイオードの電圧降下をＶｄ≒１［Ｖ］とし、開閉素子の通電デューティをγとしたときに、前記差動増幅回路部による監視電圧Ｅｆと、外部駆動電源電圧Ｖｂと、外部負荷電流Ｉｍとの関係が、
   Ｅｆ≒Ａ×（Ｖｂ＋Ｖｄ）×γ＋Ｂ×Ｉｍ＋Ｃ
   となるように電圧比例係数Ａ、電流比例係数Ｂおよびオフセット成分Ｃを設定し、
   前記オフセット成分Ｃは、前記第１のデータ取得手段で記憶された前記第１の誤差電圧Ｅｆ０と一致し、
   誤差成分の前記電圧比例係数Ａは、前記第１および第２のデータ取得手段で得られたデータから、
   Ａ＝（Ｅｆ１−Ｅｆ０）／（Ｖｂ＋Ｖｄ）
   として算出され、
   電流比例係数Ｂは、前記第２および第３のデータ取得手段で得られたデータから、
   Ｂ＝（Ｅｆ２−Ｅｆ１）／Ｉｍ
   として算出され、
   電源電圧校正係数Ｋｖは、
   Ｋｖ＝Ｖｂ／Ｖｆ
   として算出され、
   前記転送保存手段は、前記校正係数演算手段の演算結果である前記電圧比例係数Ａ、前記電流比例係数Ｂ、前記オフセット成分Ｃおよび前記電源電圧校正係数Ｋｖの各値を、前記校正定数として前記不揮発データメモリに転送保存することを特徴とする請求項２に記載の電気負荷の電流制御装置。
6. 前記電流制御部は、前記マイクロプロセッサと校正操作用の外部ツールとの間を接続するシリアル通信用インタフェース回路を含み、
   校正運転時に、前記外部ツールから前記シリアル通信用インタフェース回路を介して入力される校正指令、前記駆動電源に関する電圧情報および前記電気負荷に関する電流情報が、前記ＲＡＭメモリに転送記憶されることを特徴とする請求項３から請求項５までのいずれか１項に記載の電気負荷の電流制御装置。
7. 前記電流制御部は、前記マイクロプロセッサとスイッチ入力群およびアナログ入力群との間をバス接続する入力インタフェース回路を含み、
   校正運転時において、
   前記第１、第２および第３の校正指令の少なくとも１つは、前記スイッチ入力群の中の所定番号のスイッチ入力として前記ＲＡＭメモリに転送記憶され、
   前記駆動電源に関する電圧情報および前記電気負荷に関する電流情報は、前記アナログ入力群の中の所定番号のアナログ入力として入力されて、前記ＲＡＭメモリに転送記憶されることを特徴とする請求項３から請求項５までのいずれか１項に記載の電気負荷の電流制御装置。
8. 前記電流制御部は、目標電流設定回路および比較偏差積分回路を含み、
   前記不揮発プログラムメモリは、前記制御目標値の換算設定手段を含み、
   前記目標電流設定回路は、前記マイクロプロセッサから生成されるパルス幅変調制御信号を平滑化して、安定化された制御電源による一定の制御電源電圧Ｖｃｃとパルスデューティαとの積に比例した平均出力電圧αＶｃｃを得るデジタル／アナログ変換回路により構成され、
   前記比較偏差積分回路は、前記目標電流設定回路の平均出力電圧αＶｃｃを目標電圧とし、前記差動増幅回路部から生成される監視電圧Ｅｆを帰還電圧として、前記目標電圧と前記帰還電圧との偏差積分値に基づいて前記開閉素子をＯＮ／ＯＦＦ制御する帰還制御手段により構成され、
   前記換算設定手段は、前記目標負荷電流Ｉｓに対応した前記推定監視電圧Ｅｓとして、
   Ｅｓ＝Ｄ×Ｖａ＋Ｂ×Ｉｓ＋Ｃ
   を算出するとともに、前記推定監視電圧Ｅｓの値と前記平均出力電圧αＶｃｃの値とが一致するように、前記パルス幅変調制御信号のパルスデューティαとして、
   α＝Ｅｓ／Ｖｃｃ
   を決定することを特徴とする請求項３に記載の電気負荷の電流制御装置。
9. 前記不揮発プログラムメモリは、初期設定手段となるプログラムを含み、
   前記初期設定手段は、最小電源電圧Ｖｍｉｎ、基準負荷電流Ｉｒおよび目標負荷電流Ｉｓの関係から、前記監視平均電圧Ｖａの概略推定値Ｖａａとして、
   Ｖａａ＝Ｖｍｉｎ×（Ｉｓ／Ｉｒ）
   により算出された値を適用し、前記パルス幅変調制御信号のパルスデューティの初期値αｉとして、
   αｉ＝（Ｄ×Ｖａａ＋Ｂ×Ｉｓ＋Ｃ）／Ｖｃｃ
   を決定し、
   前記基準負荷電流Ｉｒは、前記電気負荷の抵抗値変動範囲Ｒｍｉｎ〜Ｒｍａｘの範囲内で規格基準抵抗値Ｒｃを定め、
   Ｉｒ＝Ｖｍｉｎ／Ｒｃ
   として算出されることを特徴とする請求項８に記載の電気負荷の電流制御装置。
10. 前記電流制御部は、目標電流設定回路および比較偏差積分回路を含み、
    前記不揮発プログラムメモリは、通電率推定手段と、前記制御目標値の換算設定手段とを含み、
    前記目標電流設定回路は、前記マイクロプロセッサから生成されるパルス幅変調制御信号を平滑化して、安定化された制御電源による一定の制御電源電圧Ｖｃｃとパルスデューティαとの積に比例した平均出力電圧αＶｃｃを得るデジタル／アナログ変換回路により構成され、
    前記比較偏差積分回路は、前記目標電流設定回路の平均出力電圧αＶｃｃを目標電圧とし、前記差動増幅回路部から生成される監視電圧Ｅｆを帰還電圧として、前記目標電圧と前記帰還電圧との偏差積分値に基づいて前記開閉素子をＯＮ／ＯＦＦ制御する帰還制御手段により構成され、
    前記通電率推定手段は、前記外部駆動電源電圧Ｖｂ、最小電源電圧Ｖｍｉｎ、基準負荷電流Ｉｒおよび前記目標負荷電流Ｉｓの関係から、前記開閉素子の通電デューティの推定値γ０として、
    γ０＝（Ｖｍｉｎ／Ｖｂ）×（Ｉｓ／Ｉｒ）
    を算出し、
    前記換算設定手段は、前記目標負荷電流Ｉｓに対応した前記推定監視電圧Ｅｓとして、
    Ｅｓ＝Ａ×（Ｖｂ＋Ｖｄ）×γ０＋Ｂ×Ｉｓ＋Ｃ
    を算出するとともに、前記推定監視電圧Ｅｓの値と前記平均出力電圧αＶｃｃの値とが一致するように、前記パルス幅変調制御信号のパルスデューティαとして、
    α＝Ｅｓ／Ｖｃｃ
    を決定し、
    前記外部駆動電源電圧Ｖｂは、前記電源監視電圧Ｖｆおよび前記電源電圧校正係数Ｋｖに基づいて、
    Ｖｂ＝Ｋｖ×Ｖｆ
    により算出され、
    前記基準負荷電流Ｉｒは、前記電気負荷の抵抗値変動範囲Ｒｍｉｎ〜Ｒｍａｘの範囲内で規格基準抵抗値Ｒｃを定め、
    Ｉｒ＝Ｖｍｉｎ／Ｒｃ
    として算出されることを特徴とする請求項５に記載の電気負荷の電流制御装置。
11. 駆動電源と電気負荷との間に直列に挿入された開閉素子および電流検出抵抗を含み、前記駆動電源から前記開閉素子および前記電流検出抵抗を介して前記電気負荷に給電するための給電回路と、
    前記電流検出抵抗を介して検出される負荷電流が前記電気負荷に通電すべき目標負荷電流Ｉｓと一致するように前記開閉素子のＯＮ／ＯＦＦ比率を制御する電流制御部と
    を備えた電気負荷の電流制御装置であって、
    前記電流制御部は、マイクロプロセッサと、制御電源と、差動増幅回路部と、換算設定手段と、帰還制御手段と、過電流検出回路と、電圧制限ダイオードと、出力停止手段と、異常報知手段とを有し、
    前記マイクロプロセッサは、不揮発プログラムメモリと、不揮発データメモリと、演算処理用のＲＡＭメモリと、多チャンネルＡＤ変換器とを含み、
    前記制御電源は、前記駆動電源から給電され、外部駆動電源電圧Ｖｂよりも低い電圧値の安定化された制御電源電圧Ｖｃｃを生成して前記マイクロプロセッサに給電し、
    前記差動増幅回路部は、前記外部駆動電源電圧Ｖｂの印加により動作して前記電流検出抵抗の両端電圧の差分電圧を増幅し、前記負荷電流にほぼ比例した監視電圧Ｅｆを生成して前記マイクロプロセッサに入力し、
    前記換算設定手段は、所定の目標負荷電流Ｉｓが前記電流検出抵抗に流れたと仮定したときに、前記差動増幅回路部から生成される監視電圧を推定監視電圧Ｅｓとして算出設定し、
    前記帰還制御手段は、前記マイクロプロセッサから生成されるパルス幅変調制御信号に応じた前記推定監視電圧Ｅｓを、前記電流制御部による電流制御の制御目標値とし、前記監視電圧Ｅｆを帰還値として、前記開閉素子の通電デューティを制御し、
    前記過電流検出回路は、前記監視電圧Ｅｆの前段部電圧Ｅ０の値が制御電源電圧Ｖｃｃ以上の所定値を超過したときに、前記負荷電流の過大を示す警報用の過電流判定信号を生成して前記マイクロプロセッサに入力し、
    前記電圧制限ダイオードは、前記過電流検出回路に接続されて、前記マイクロプロセッサに入力される前記監視電圧Ｅｆを前記制御電源電圧Ｖｃｃのレベルに制限し、
    前記出力停止手段および前記異常報知手段は、前記過電流判定信号に応答して、前記パルス幅変調制御信号の生成を停止させるとともに、異常停止状態であることを警報表示することを特徴とする電気負荷の電流制御装置。
12. 前記過電流判定信号は、前記マイクロプロセッサの割込入力端子に接続され、
    前記出力停止手段は、前記過電流判定信号の生成に即応して、前記パルス幅変調制御信号の生成を停止させることを特徴とする請求項１１に記載の電気負荷の電流制御装置。
13. 前記過電流検出回路は、前記マイクロプロセッサの入力端子に接続された警報信号入力回路および異常発生記憶回路を含み、
    前記異常発生記憶回路は、前記過電流判定信号によりセットされて前記開閉素子の導通を停止させるとともに、電源投入時にリセットされることを特徴とする請求項１１に記載の電気負荷の電流制御装置。
14. 駆動電源と電気負荷との間に直列に挿入された開閉素子および電流検出抵抗を含み、前記駆動電源から前記開閉素子および前記電流検出抵抗を介して前記電気負荷に給電するための給電回路と、
    前記電流検出抵抗を介して検出される負荷電流が前記電気負荷に通電すべき目標負荷電流Ｉｓと一致するように前記開閉素子のＯＮ／ＯＦＦ比率を制御する電流制御部と
    を備えた電気負荷の電流制御装置であって、
    前記電流制御部は、マイクロプロセッサと、差動増幅回路部と、換算設定手段と、帰還制御手段と、平均電圧測定回路と、異常電流状態検出手段と、出力停止手段と、異常報知手段とを有し、
    前記マイクロプロセッサは、不揮発プログラムメモリと、不揮発データメモリと、演算処理用のＲＡＭメモリと、多チャンネルＡＤ変換器とを含み、
    前記差動増幅回路部は、前記電流検出抵抗の両端電圧の差分電圧を増幅し、前記負荷電流にほぼ比例した監視電圧Ｅｆを生成して前記マイクロプロセッサに入力し、
    前記換算設定手段は、所定の目標負荷電流Ｉｓが前記電流検出抵抗に流れたと仮定したときに、前記差動増幅回路部から生成される監視電圧Ｅｓを算出設定し、
    前記帰還制御手段は、前記マイクロプロセッサから生成されるパルス幅変調制御信号に応じた前記推定監視電圧Ｅｓを、前記電流制御部による電流制御の制御目標値とし、前記監視電圧Ｅｆを帰還値として前記開閉素子の通電デューティを制御し、
    前記平均電圧測定回路は、前記電気負荷の両端電圧を、分圧回路およびＡＤ変換器により監視平均電圧Ｖａとして前記マイクロプロセッサに入力し、
    前記異常電流状態検出手段は、前記監視電圧Ｅｆと前記監視平均電圧Ｖａとの相対関係が許容変動幅を超えて変動したときに、前記負荷電流の過大または過小を示す警報用の異常電流状態判定信号を生成して前記マイクロプロセッサに入力し、
    前記出力停止手段および前記異常報知手段は、前記異常電流状態判定信号に応答して、少なくとも過大電流状態において前記パルス幅変調制御信号の生成を停止させるとともに、異常停止状態であることを警報表示し、
    少なくとも前記換算設定手段、前記異常電流状態検出手段および前記出力停止手段は、前記不揮発プログラムメモリに格納された制御プログラムに基づいて、前記マイクロプロセッサにより実行されることを特徴とする電気負荷の電流制御装置。
15. 駆動電源と電気負荷との間に直列に挿入された開閉素子および電流検出抵抗を含み、前記駆動電源から前記開閉素子および前記電流検出抵抗を介して前記電気負荷に給電するための給電回路と、
    前記電流検出抵抗を介して検出される負荷電流が前記電気負荷に通電すべき目標負荷電流Ｉｓと一致するように前記開閉素子のＯＮ／ＯＦＦ比率を制御する電流制御部と
    を備えた電気負荷の電流制御装置であって、
    前記電流制御部は、マイクロプロセッサと、差動増幅回路部と、換算設定手段と、帰還制御手段と、平均電圧測定回路と、異常電流状態検出回路と、出力停止手段と、異常報知手段とを有し、
    前記マイクロプロセッサは、不揮発プログラムメモリと、不揮発データメモリと、演算処理用のＲＡＭメモリと、多チャンネルＡＤ変換器とを含み、
    前記差動増幅回路部は、前記電流検出抵抗の両端電圧の差分電圧を増幅し、前記負荷電流にほぼ比例した監視電圧Ｅｆを生成して前記マイクロプロセッサに入力し、
    前記換算設定手段は、所定の目標負荷電流Ｉｓが前記電流検出抵抗に流れたと仮定したときに、前記差動増幅回路部から生成される監視電圧Ｅｓを算出設定し、
    前記帰還制御手段は、前記マイクロプロセッサから生成されるパルス幅変調制御信号に応じた前記推定監視電圧Ｅｓを、前記電流制御部による電流制御の制御目標値とし、前記監視電圧Ｅｆを帰還値として、前記開閉素子の通電デューティを制御し、
    前記平均電圧測定回路は、前記電気負荷の両端電圧に比例した測定平均電圧Ｅａを測定し、
    前記異常電流状態検出回路は、前記監視電圧Ｅｆと前記測定平均電圧Ｅａとの相対関係が許容変動幅を超えて変動したときに、前記負荷電流の過大または過小を示す警報用の異常電流状態判定信号を生成して前記マイクロプロセッサに入力する比較回路を含み、
    前記出力停止手段および前記異常報知手段は、前記異常電流状態判定信号に応答して、少なくとも過大電流状態において前記パルス幅変調制御信号の生成を停止させるとともに、前記異常電流状態判定信号に応答して、異常停止状態であることを警報表示することを特徴とする電気負荷の電流制御装置。
16. 前記異常電流状態判定信号は、前記マイクロプロセッサの割込入力端子に入力され、
    前記出力停止手段は、前記異常電流状態判定信号の生成に即応して、少なくとも過大電流状態において前記パルス幅変調制御信号の生成を停止させることを特徴とする請求項１５に記載の電気負荷の電流制御装置。
17. 前記異常電流状態検出回路は、前記マイクロプロセッサの入力端子に接続された警報信号入力回路および異常発生記憶回路を含み、
    前記異常発生記憶回路は、前記異常電流状態判定信号によりセットされて前記開閉素子の導通を停止させるとともに、電源投入時にリセットされることを特徴とする請求項１５に記載の電気負荷の電流制御装置。

Images