JP2006086725A5

JP2006086725A5 -

Info

Publication number: JP2006086725A5
Application number: JP2004268526A
Authority: JP
Filing date: 2004-09-15
Publication date: 2007-06-28
Anticipated expiration: 2024-09-15

Description

論理回路

本発明は、電界効果型トランジスタで構成した複数の電流モード論理回路を多段接続した論理回路に関するものである。

差動増幅回路として、電流モード論理回路（CML: Current Mode Logic）にソースフォロア回路やソースフォロア回路を追加したエミッタ結合論理回路（ECL: Emitter Coupled Logic）やソース結合FET論理回路（SCFL: Source Coupled FET Logic）が提案されている（例えば、特許文献１参照）。

論理回路をバイポーラトランジスタで構成する場合は、上記のように電流モード論理回路にソースフォロア回路等を追加すると、出力インピーダンスを小さくできるため、一般的に高速化・広帯域化に有利となる。

しかし、論理回路をMOS（Metal Oxide Semiconductor）等の電界効果型トランジスタで構成する場合は、電流モード論理回路にソースフォロア回路等を追加すると、バックゲート端子部に大きな寄生容量があるため、一般的に高速化・広帯域化に不利となる。

そこで、論理回路を電界効果型トランジスタで構成する場合に出力インピーダンスを小さくするために、図４に示すような、電流モード論理回路CML_A, CML_B, CML_Cを３段接続した論理回路が提案されている。

特性ばらつきを無視すると、入力端子INPとINNの電位が同じ場合、電流モード論理回路CML_Aの電界効果型トランジスタTP_AとTN_Aの電流量はI/2となり、出力端子APとANの電位はVDD-RL・I/2となる。

また、従来の論理回路では各電流モード論理回路CML_A, CML_B, CML_Cは共通の高電位側電源VDDに接続されている。このため、端子APとBNが同電位となる。従って、上記の場合、電流モード論理回路CML_Bの電界効果型トランジスタTP_Bにおいてソース・ドレイン間電圧とゲート・ソース間電圧が等しくなる。

特開平３−１８３２１２号公報

トランジスタの微細化に伴い、ショートチャネル効果が顕著になり、チャネル長変調係数が大きくなるため、ソース・ドレイン間電圧が大きい程、トランスコンダクタンスｇ_ｍやトランジスタの遮断周波数ｆ_Tは良くなる。一方、ゲート・ソース間電圧を大きくすると、論理振幅を大きくする必要があるため、高速化・広帯域化には不利である。従って、ゲート・ソース間電圧を低くし、ソース・ドレイン間電圧を高くすることが有効である。

しかし、従来の差動増幅回路では、入力端子INPとINNの電位が同じ場合にソース・ドレイン間電圧とゲート・ソース間電圧が等しくなる。従って、ゲート・ソース間電圧を低くし、ソース・ドレイン間電圧を高くすることができないため、トランスコンダクタンスｇ_ｍやトランジスタの遮断周波数ｆ_Tを改善できず、高速・広帯域化することもできなかった。

本発明は、上述のような課題を解決するためになされたもので、その目的は、電界効果型トランジスタで構成した複数の電流モード論理回路を多段接続した論理回路において、トランスコンダクタンスｇ_ｍやトランジスタの遮断周波数ｆ_Tを改善し、かつ高速・広帯域化することができる論理回路を得るものである。

本発明に係る論理回路は、複数の電流モード論理回路を多段接続した論理回路であって、各電流モード論理回路は、一端が高電位側電源に接続された２つの抵抗と、ドレインがそれぞれ２つの抵抗の他端に接続され、かつ、それぞれ２つの出力端子に接続され、ゲートがそれぞれ２つの入力端子に接続され、ソースが共通接続された２つの電界効果型トランジスタと、一端が２つの電界効果型トランジスタのソースに接続され、他端が低電位側電源に接続された定電流源とを有し、後段の電流モード論理回路ほど、２つの抵抗の一端に印加される電位が高い。本発明のその他の特徴は以下に明らかにする。

本発明により、電界効果型トランジスタで構成した複数の電流モード論理回路を多段接続した論理回路において、トランスコンダクタンスｇ_ｍやトランジスタの遮断周波数ｆ_Tを改善し、かつ高速・広帯域化することができる。

実施の形態１．
本発明の実施の形態１に係る論理回路を図１に示す。この論理回路は、３つの電流モード論理回路CML_A，CML_B，CML_Cを３段接続したものである。ただし、３段接続は一例に過ぎず、２段以上の多段接続であればよい。

電流モード論理回路CML_Aは、抵抗RL1_A，RL2_Aと、電界効果型トランジスタTP_A，TN_Aと、定電流源I_Aとを有する。そして、抵抗RL1_A，RL2_Aは一端が高電位側電源に接続されている。また、電界効果型トランジスタTP_A，TN_Aは、ドレインがそれぞれ抵抗RL1_A，RL2_Aの他端に接続され、かつ、それぞれ出力端子AN，APに接続され、ゲートがそれぞれ入力端子INP，INNに接続され、ソースが共通接続されている。そして、定電流源I_Aは、一端が電界効果型トランジスタTP_A，TN_Aのソースに接続され、他端が低電位側電源に接続されている。

同様に、電流モード論理回路CML_Bは、抵抗RL1_B，RL2_Bと、電界効果型トランジスタTP_B，TN_Bと、定電流源I_Bとを有する。そして、抵抗RL1_B，RL2_Bは一端が高電位側電源に接続されている。また、電界効果型トランジスタTP_B，TN_Bは、ドレインがそれぞれ抵抗RL1_B，RL2_Bの他端に接続され、かつ、それぞれ出力端子BN，BPに接続され、ゲートがそれぞれ入力端子AP，ANに接続され、ソースが共通接続されている。そして、定電流源I_Bは、一端が電界効果型トランジスタTP_B，TN_Bのソースに接続され、他端が低電位側電源に接続されている。

同様に、電流モード論理回路CML_Cは、抵抗RL1_C，RL2_Cと、電界効果型トランジスタTP_C，TN_Cと、定電流源I_Cとを有する。そして、抵抗RL1_C，RL2_Cは一端が高電位側電源に接続されている。また、電界効果型トランジスタTP_C，TN_Cは、ドレインがそれぞれ抵抗RL1_C，RL2_Cの他端に接続され、かつ、それぞれ出力端子CN，CPに接続され、ゲートがそれぞれ入力端子BP，BNに接続され、ソースが共通接続されている。そして、定電流源I_Cは、一端が電界効果型トランジスタTP_C，TN_Cのソースに接続され、他端が低電位側電源に接続されている。

電流モード論理回路CML_A，CML_B，CML_Cは、それぞれ異なる高電位側電源VDD_A，VDD_B，VDD_Cに接続されている。これらの高電位側電源の電位は、VDD_A＜VDD_B＜VDD_Cという大小関係を有する。即ち、後段の電流モード論理回路に接続された高電位側電源ほど電位が高い。従って、後段の電流モード論理回路ほど、２つの抵抗RL1_AとRL2_A，RL1_BとRL2_B，RL1_CとRL2_Cの一端に印加される電位が高くなる。

特性ばらつきを無視すると、入力端子INPとINNの電位が同じ場合、電流モード論理回路CML_Aの電界効果型トランジスタTP_AとTN_Aの電流量はI/2となり、出力端子APとANの電位はVDD_A-RL・I/2となる。同様に、電流モード論理回路CML_Bの電界効果型トランジスタTP_BとTN_Bの電流量はI/2となり、出力端子BPとBNの電位はVDD_B-RL・I/2となる。

ここで、VDD_A＜VDD_Bであるため、端子BNの電位が端子ANの電位よりも高くなる。従って、電流モード論理回路CML_Bの電界効果型トランジスタTP_Bにおいて、ソース・ドレイン間電圧をゲート・ソース間電圧よりも高くすることができる。即ち、ゲート・ソース間電圧を低く抑えながら、ソース・ドレイン間電圧を高くすることができる。これにより、トランスコンダクタンスｇ_ｍやトランジスタの遮断周波数ｆ_Tを改善し、かつ高速・広帯域化することができる。

なお、上記の論理回路をバイポーラトランジスタで構成すると、スイッチングトランジスタがＯＮした場合、ベース電圧がコレクタ電圧よりも高くなり、バイポーラトランジスタの飽和が発生し、大幅な動作速度低減が起こる。従って、スイッチングトランジスタの飽和を避けるためにVDD_A，VDD_B，VDD_C間の電位差量を考慮しなければならなくなる。しかし、上記のように論理回路を電界効果型トランジスタで構成すると、VDD_A，VDD_B，VDD_C間の電位差量に関わらず、上記の大小関係のみ満足していれば効果が得られる。

実施の形態２．
本発明の実施の形態２に係る論理回路を図２に示す。図１と同様の構成要素には同じ番号を付し、説明を省略する。

この論理回路では、電流モード論理回路CML_Aは抵抗RT_Aを介して、電流モード論理回路CML_Bは抵抗RT_Bを介して、電流モード論理回路CML_Cは抵抗を介さずに、共通の高電位側電源VDDに接続されている。ただし、抵抗値はRT_A＞RT_Bである。即ち、後段の電流モード論理回路と高電位側電源の間に接続された抵抗ほど抵抗値が小さい。

これにより、後段の電流モード論理回路ほど、２つの抵抗RL1_AとRL2_A，RL1_BとRL2_B，RL1_CとRL2_Cの一端に印加される電位が高くなり、実施の形態１と同様の効果を奏する。

実施の形態３．
本発明の実施の形態３に係る論理回路を図２に示す。図１と同様の構成要素には同じ番号を付し、説明を省略する。

この論理回路では、電流モード論理回路CML_Aは直列接続された２つのダイオードD1_AとD2_Aを介して、電流モード論理回路CML_Bは１つのダイオードD_Bを介して、電流モード論理回路CML_Cはダイオードを介さずに、共通の高電位側電源VDDに接続されている。ただし、ダイオードD1_A，D2_A，D_Bは同じ特性を有する。即ち、後段の電流モード論理回路と高電位側電源の間に接続されたダイオードほど数が少ない。

本発明の実施の形態１に係る論理回路を示す回路図である。本発明の実施の形態２に係る論理回路を示す回路図である。本発明の実施の形態３に係る論理回路を示す回路図である。従来の論理回路を示す回路図である。

符号の説明

CML_A, CML_B, CML_C 電流モード論理回路
TP_A, TN_A, TP_B TN_B, TP_C, TN_C 電界効果型トランジスタ
I_A, I_B, I_C 定電流源
RL1_A, RL2_A, RL1_B, RL2_B, RL1_C, RL2_C, RT_A, RT_B, RT_C 抵抗
D1_A, D2_A, D_B ダイオード

Claims

複数の電流モード論理回路を多段接続した論理回路であって、
各電流モード論理回路は、
一端が高電位側電源に接続された２つの抵抗と、
ドレインがそれぞれ前記２つの抵抗の他端に接続され、かつ、それぞれ２つの出力端子に接続され、ゲートがそれぞれ２つの入力端子に接続され、ソースが共通接続された２つの電界効果型トランジスタと、
一端が前記２つの電界効果型トランジスタのソースに接続され、他端が低電位側電源に接続された定電流源とを有し、
後段の電流モード論理回路ほど、前記２つの抵抗の一端に印加される電位が高いことを特徴とする論理回路。
各電流モード論理回路はそれぞれ異なる高電位側電源に接続され、
後段の電流モード論理回路に接続された高電位側電源ほど電位が高いことを特徴とする請求項１に記載の論理回路。
各電流モード論理回路はそれぞれ異なる抵抗を介して共通の高電位側電源に接続され、
後段の電流モード論理回路と前記高電位側電源の間に接続された抵抗ほど抵抗値が小さいことを特徴とする請求項１に記載の論理回路。
各電流モード論理回路はそれぞれ異なるダイオードを介して共通の高電位側電源に接続され、
後段の電流モード論理回路と前記高電位側電源の間に接続されたダイオードほど数が少ないことを特徴とする請求項１に記載の論理回路。