JP2006081291A - 電源回路とモータ駆動回路 - Google Patents
電源回路とモータ駆動回路 Download PDFInfo
- Publication number
- JP2006081291A JP2006081291A JP2004262021A JP2004262021A JP2006081291A JP 2006081291 A JP2006081291 A JP 2006081291A JP 2004262021 A JP2004262021 A JP 2004262021A JP 2004262021 A JP2004262021 A JP 2004262021A JP 2006081291 A JP2006081291 A JP 2006081291A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- power supply
- mos transistor
- voltage
- supply voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Dc-Dc Converters (AREA)
Abstract
【課題】第１の電源電圧Ｖｄｄが低下したときに、電源回路の出力電圧が供給される回路の誤動作を防止する。
【解決手段】、電源回路１は、モータ駆動回路のレベルシフト回路１４にその出力電圧ＶＧを第２の電源電圧として供給する回路であり、チャージポンプ方式の昇圧回路２０Ａ、この昇圧回路２０Ａの出力端子２１と接地電圧の間に接続された平滑用コンデンサ２２、第１の電源電圧Ｖｄｄの低下を検出する検知回路２５、検知回路２５からの検知信号に応じて平滑用コンデンサ２２に蓄積された電荷を放電する放電回路２６から構成されている。
【選択図】 図１
【解決手段】、電源回路１は、モータ駆動回路のレベルシフト回路１４にその出力電圧ＶＧを第２の電源電圧として供給する回路であり、チャージポンプ方式の昇圧回路２０Ａ、この昇圧回路２０Ａの出力端子２１と接地電圧の間に接続された平滑用コンデンサ２２、第１の電源電圧Ｖｄｄの低下を検出する検知回路２５、検知回路２５からの検知信号に応じて平滑用コンデンサ２２に蓄積された電荷を放電する放電回路２６から構成されている。
【選択図】 図１
Description
本発明は、昇圧回路を備えた電源回路と、その電源回路から昇圧された電源電圧が供給されたモータ駆動回路に関する。
一般に、昇圧回路は半導体集積回路における電源回路や駆動回路等に広く用いられている。図２は、昇圧回路を用いたモータ駆動回路を示す回路図である。１０は、正逆モータドライバであって、直列接続されたモータ駆動用ＭＯＳトランジスタＱ１、Ｑ４と、直列接続されたモータ駆動用ＭＯＳトランジスタＱ３、Ｑ２が対を成して配置され、それらの接続点の間にコイル１１が接続されている。Ｑ１、Ｑ３の共通のドレインには電池１２からの電池電圧ＶＭが供給され、Ｑ２、Ｑ４の共通のソースは接地されている。
この正逆モータドライバ１０では、Ｑ１及びＱ２がオン、Ｑ３及びＱ４がオフの時は、Ｑ１、駆動コイル１１、Ｑ２を通して第１の駆動電流Ｉ１が流れ、逆にＱ１及びＱ２がオフ、Ｑ３及びＱ４がオンの時は、Ｑ３、駆動コイル１１、Ｑ４を通して第２の駆動電流Ｉ２が流れることでモータが駆動される。
第１及び第２の駆動電流Ｉ１，Ｉ２としては数アンペアという大電流値が要求される。そこで、Ｑ２、Ｑ４に加えて、Ｑ１、Ｑ３についてもＮチャネル型で構成するとともに、Ｑ１、Ｑ３のゲートに印加される制御電圧の高レベルは電池電圧ＶＭより高い高電圧を加えて、Ｑ１、Ｑ３を低インピーダンスでオンさせる方式が採用されている。こうすることで、Ｑ１、Ｑ３をＰチャネル型で構成する場合に比してトランジスタサイズを小さくすることができる。
そして、そのような高電圧の制御電圧を得るために、第１の電源電圧Ｖｄｄが供給された制御回路１３からの制御信号はレベルシフト回路１４によって高電圧の制御信号にレベルシフトされた後、Ｑ１のゲートに印加される。なお、Ｑ３のゲートには同様にレベルシフトされた制御信号が印加される。また、Ｑ２、Ｑ４のゲートには第１の電源電圧Ｖｄｄが供給された、不図示の他の制御回路からレベルシフトされていない制御信号が印加される。また、前記レベルシフト回路１４の高電圧側の第２の電源電圧として、昇圧回路２０の出力電圧ＶＧが供給されている。昇圧回路２０の出力端子２１と接地電圧の間には平滑用コンデンサ２２が接続されている。
この昇圧回路２０は、出力電圧ＶＧとして例えば２Ｖｄｄ（ＶＭ＋Ｖｄｄの場合もある）を出力する。したがって、レベルシフト回路１４の高レベル出力はＶＧ（＝２Ｖｄｄ）となり、低レベル出力は接地電圧（０Ｖ）となる。ＶＧ（＝２Ｖｄｄ）はＶＭより大きく設定されるので、正逆モータドライバ１０のＱ１、Ｑ３を低インピーダンスでオンさせることができる。
特開２０００−３３００６号公報
上述のモータ駆動回路において、回路の主電源である第１の電源電圧Ｖｄｄが低下したり、遮断されたとき（即ち、０Ｖになったとき）には異常状態であると判定して、正逆モータドライバ１０の動作を停止させ、モータの駆動を停止する必要がある。
昇圧回路３０の動作も第１の電源電圧Ｖｄｄが低下や遮断により停止するが、出力端子２１に接続された平滑用コンデンサ２２に電荷が蓄積しているため、昇圧された出力電圧ＶＧがそのまま残存することになる。このため、正逆モータドライバ１０が誤動作するおそれがあった。
その誤動作のメカニズムを以下の通りである。第１の電源電圧Ｖｄｄの低下や遮断により、制御回路１３から出力される制御電圧が不安定となる。すると、レベルシフト回路１４の出力も不安定となり、レベルシフト回路１４からＶＧ（＝２Ｖｄｄ）が出力される場合が生じ、正逆モータドライバ１０のＱ１、Ｑ２がオンすることで不要な駆動電流が流れてしまう。
そこで、本発明の電源回路は、第１の電源電圧を昇圧して第２の電源電圧を生成する昇圧回路と、この昇圧回路の出力端子に接続された平滑用コンデンサと、前記昇圧回路に供給される第１の電源電圧の低下を検知する検知回路と、この検知回路が第１の電源電圧の低下を検知したときに、前記平滑用コンデンサに蓄積された電荷を放電する放電回路とを備えることを特徴とするものである。
また、本発明のモータ駆動回路は、第１の電源電圧を昇圧して第２の電源電圧を生成する昇圧回路と、この昇圧回路の出力端子に接続された平滑用コンデンサと、前記昇圧回路に供給される第１の電源電圧の低下を検知する検知回路と、この検知回路が第１の電源電圧の低下を検知したときに、前記平滑用コンデンサに蓄積された電荷を放電する放電回路と、モータ駆動用ＭＯＳトランジスタと、前記モータ駆動用ＭＯＳトランジスタのスイッチングを制御し、前記昇圧回路の出力電圧である第２の電源電圧が電源電圧として供給されたレベルシフト回路と、第１の電源電圧が供給され前記レベルシフト回路に制御電圧を供給する制御回路とを備えることを特徴とするものである。
本発明の電源回路によれば、第１の電源電圧の低下を検知したときには、放電回路により平滑用コンデンサに蓄積された電荷が放電されるので、電源回路の出力電圧が供給される回路の誤動作を防止することができる。
また、モータ駆動回路によれば、第１の電源電圧の低下を検知したときには、放電回路により平滑用コンデンサに蓄積された電荷が放電されるので、レベルシフト回路の電源電圧も低下し、モータ駆動用ＭＯＳトランジスタがオンすることが防止される。これにより、第１の電源電圧の低下時又は遮断時のモータ駆動回路の誤動作が防止される。
次に、本発明の実施形態に係る電源回路及びモータ駆動回路ついて図１を参照しながら説明する。図１において、電源回路１は、第１の電源電圧Ｖｄｄを昇圧した出力電圧ＶＧを生成し、モータ駆動回路のレベルシフト回路１４にその出力電圧ＶＧを第２の電源電圧として供給する回路であり、チャージポンプ方式の昇圧回路２０Ａ、この昇圧回路２０Ａの出力端子２１と接地電圧の間に接続された平滑用コンデンサ２２、第１の電源電圧Ｖｄｄの低下を検出する検知回路２５、検知回路２５からの検知信号に応じて平滑用コンデンサ２２に蓄積された電荷を放電する放電回路２６から構成されている。他の回路構成は図２の回路と同様である。
チャージポンプ方式の昇圧回路２０Ａは、第１の電源電圧Ｖｄｄが印加された第１の電荷転送用ＭＯＳトランジスタＱ５と、この第１の電荷転送用ＭＯＳトランジスタＱ５に直列に接続された第２の電荷転送用ＭＯＳトランジスタＱ６と、第１の電荷転送ＭＯＳトランジスタＱ５と第２の電荷転送用ＭＯＳトランジスタＱ６の接続点に第１の端子が接続された昇圧用コンデンサ２３と、昇圧用コンデンサ２３の第２の端子にクロックＣＬＫを供給するクロックドライバー２４とを備える。クロックドライバー２４の高電圧側の電源電圧は第１の電源電圧Ｖｄｄである。
この昇圧回路２０Ａの動作は以下の通りである。クロックＣＬＫが低レベル（０Ｖ）のとき、Ｑ５をオン、Ｑ６をオフさせ、Ｑ５を通して昇圧用コンデンサ２３をＶｄｄに充電する。クロックＣＬＫが高レベル（Ｖｄｄ）のとき、Ｑ５をオフ、Ｑ６をオンさせる。すると、昇圧用コンデンサ２３の容量結合効果により、Ｑ５とＱ６の接続点の電圧はＶｄｄから２Ｖｄｄに遷移し、Ｑ６を通して２Ｖｄｄの出力電圧ＶＧが得られる。
また、放電回路２６は、昇圧回路２０Ａの出力端子２１と接地電圧との間に直列に接続された高抵抗値を有する抵抗Ｒ１及び制御用ＭＯＳトランジスタＱ７と、出力端子２１と接地電圧との間に直列に接続された抵抗Ｒ２及び放電用ＭＯＳトランジスタＱ８を備える。制御用ＭＯＳトランジスタＱ７のゲートには検知回路２５の検知信号ＶＤＥＴが印加され、放電用ＭＯＳトランジスタＱ８のゲートには制御用ＭＯＳトランジスタＱ７のドレイン電圧Ｖｄが印加されている。また、Ｑ７，Ｑ８はいずれもＮチャネル型である。
次に、上述した回路の動作について説明する。第１の電源電圧Ｖｄｄが所定の正常な電圧範囲（例えば、４．５Ｖ〜５．５Ｖ）にあるときは、昇圧回路２０Ａは正常に動作し、出力電圧ＶＧ（２Ｖｄｄ）が得られ、その出力電圧ＶＧがレベルシフト回路１４の電源電圧として供給される。このとき、検知回路２５の検知信号ＶＤＥＴは高レベル（Ｖｄｄ）であり、Ｑ７がオンし、Ｑ８のゲートは接地電圧（０Ｖ）になるから、Ｑ８はオフする。したがって、このときは平滑用コンデンサ２２の電荷の放電は行われない。
そして、制御回路１３からの制御電圧はレベルシフト回路１４によってレベルシフトされた後、正逆モータドライバのモータ駆動用ＭＯＳトランジスタＱ１のゲートに印加される。レベルシフト回路１４の出力が高レベル（２Ｖｄｄ）のときは、モータ駆動用ＭＯＳトランジスタＱ１は低インピーダンスでオンする。
一方、第１の電源電圧Ｖｄｄが所定の正常な電圧範囲から低下し（例えば、５．０Ｖの半分の２．５Ｖ以下に低下した場合）、又は遮断されたとき（０Ｖに低下する場合）には、昇圧回路２０Ａは動作を停止する。このとき、検知回路２５に供給される第１の電源電圧Ｖｄｄも低下されるが、検知信号ＶＤＥＴとして低レベル（０Ｖ）が出力されるように構成されている。したがって、Ｑ７がオフし、Ｑ８のゲートは出力電圧ＶＧ（２Ｖｄｄ）になるから、Ｑ８はオンする。これにより、平滑用コンデンサ２２の電荷の放電が行われる。平滑用コンデンサ２２の電荷の放電は出力電圧ＶＧと等しいＱ８のゲート電圧がそのしきい値電圧Ｖｔに低下するまで行われるので、出力電圧ＶＧを十分低下させることができる。
これにより、第１の電源電圧Ｖｄｄが所定の正常な電圧範囲から低下されたときは、昇圧回路２０Ａの出力電圧ＶＧも十分低下するので、レベルシフト回路１４の電源電圧も十分に低下し、制御回路１３の制御電圧が不安定になっても、正逆モータドライバのモータ駆動用ＭＯＳトランジスタＱ１がオンすることが防止され、モータ駆動回路の誤動作が防止される。
なお、昇圧回路２０Ａはチャージポンプ方式を用いているが、これに限らず他の昇圧方式（例えば、スイッチトキャパシタ方式のＤＣ−ＤＣコンバータ）を用いても良いし、その出力電圧も２Ｖｄｄには限られない。
１０ 正逆モータドライバ １１ 駆動コイル １２ 電池
１３ 制御回路 １４ レベルシフト回路 ２０Ａ 昇圧回路
２１ 出力端子 ２２ 平滑用コンデンサ ２３ 昇圧用コンデンサ
２４ クロックドライバー ２５ 検知回路 ２６ 放電回路
１３ 制御回路 １４ レベルシフト回路 ２０Ａ 昇圧回路
２１ 出力端子 ２２ 平滑用コンデンサ ２３ 昇圧用コンデンサ
２４ クロックドライバー ２５ 検知回路 ２６ 放電回路
Claims (6)
- 第１の電源電圧を昇圧して第２の電源電圧を生成する昇圧回路と、この昇圧回路の出力端子に接続された平滑用コンデンサと、前記昇圧回路に供給される第１の電源電圧の低下を検知する検知回路と、前記検知回路が第１の電源電圧の低下を検知したときに、前記平滑用コンデンサに蓄積された電荷を放電する放電回路とを備えることを特徴とする電源回路。
- 前記放電回路は、前記出力端子と接地電圧との間に直列に接続された抵抗及び、前記検知回路の検知信号がゲートに印加された制御用ＭＯＳトランジスタと、前記出力端子と接地電圧との間に接続され、前記制御用ＭＯＳトランジスタのドレイン電圧がゲートに印加された放電用ＭＯＳトランジスタとを備えることを特徴とする請求項１に記載の電源回路。
- 前記昇圧回路は、前記第１の電源電圧が印加された第１の電荷転送用ＭＯＳトランジスタと、この第１の電荷転送用ＭＯＳトランジスタに直列に接続された第２の電荷転送用ＭＯＳトランジスタと、前記第１の電荷転送ＭＯＳトランジスタと前記第２の電荷転送用ＭＯＳトランジスタの接続点に昇圧用コンデンサを介してクロックを供給するクロックドライバーとを備えることを特徴とする請求項１に記載の電源回路。
- 第１の電源電圧を昇圧して第２の電源電圧を生成する昇圧回路と、この昇圧回路の出力端子に接続された平滑用コンデンサと、前記昇圧回路に供給される第１の電源電圧の低下を検知する検知回路と、この検知回路が第１の電源電圧の低下を検知したときに、前記平滑用コンデンサに蓄積された電荷を放電する放電回路と、モータ駆動用ＭＯＳトランジスタと、前記モータ駆動用ＭＯＳトランジスタのスイッチングを制御し、前記第２の電源電圧が電源電圧として供給されたレベルシフト回路と、第１の電源電圧が供給され前記レベルシフト回路に制御電圧を供給する制御回路とを備えることを特徴とするモータ駆動回路。
- 前記放電回路は、前記出力端子と接地電圧との間に接続された抵抗及び、前記検知回路の検知信号がゲートに印加された制御用ＭＯＳトランジスタと、前記出力端子と接地電圧との間に接続され、前記制御用ＭＯＳトランジスタのドレイン電圧がゲートに印加された放電用ＭＯＳトランジスタとを備えることを特徴とする請求項４に記載のモータ駆動回路。
- 前記昇圧回路は、前記入力電圧が印加された第１の電荷転送用ＭＯＳトランジスタと、この第１の電荷転送用ＭＯＳトランジスタに直列に接続された第２の電荷転送用ＭＯＳトランジスタと、前記第１の電荷転送ＭＯＳトランジスタと前記第２の電荷転送用ＭＯＳトランジスタの接続点に昇圧用コンデンサを介してクロックを供給するクロックドライバーとを備えることを特徴とする請求項１に記載のモータ駆動回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004262021A JP4522201B2 (ja) | 2004-09-09 | 2004-09-09 | 電源回路とモータ駆動回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004262021A JP4522201B2 (ja) | 2004-09-09 | 2004-09-09 | 電源回路とモータ駆動回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2006081291A true JP2006081291A (ja) | 2006-03-23 |
| JP4522201B2 JP4522201B2 (ja) | 2010-08-11 |
Family
ID=36160290
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004262021A Expired - Fee Related JP4522201B2 (ja) | 2004-09-09 | 2004-09-09 | 電源回路とモータ駆動回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4522201B2 (ja) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02276468A (ja) * | 1989-01-11 | 1990-11-13 | Nec Corp | 昇圧回路 |
| JP2002337342A (ja) * | 2001-05-15 | 2002-11-27 | Canon Inc | インクジェット記録装置 |
| JP2003267248A (ja) * | 2002-03-15 | 2003-09-25 | Denso Corp | 電動パワーステアリング装置 |
| JP2004135378A (ja) * | 2002-10-08 | 2004-04-30 | Fujitsu Ten Ltd | 誘導性負荷駆動方法および装置 |
| JP2005102416A (ja) * | 2003-09-25 | 2005-04-14 | Matsushita Electric Ind Co Ltd | インバータユニット用制御装置およびそれを備えた自動車 |
-
2004
- 2004-09-09 JP JP2004262021A patent/JP4522201B2/ja not_active Expired - Fee Related
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02276468A (ja) * | 1989-01-11 | 1990-11-13 | Nec Corp | 昇圧回路 |
| JP2002337342A (ja) * | 2001-05-15 | 2002-11-27 | Canon Inc | インクジェット記録装置 |
| JP2003267248A (ja) * | 2002-03-15 | 2003-09-25 | Denso Corp | 電動パワーステアリング装置 |
| JP2004135378A (ja) * | 2002-10-08 | 2004-04-30 | Fujitsu Ten Ltd | 誘導性負荷駆動方法および装置 |
| JP2005102416A (ja) * | 2003-09-25 | 2005-04-14 | Matsushita Electric Ind Co Ltd | インバータユニット用制御装置およびそれを備えた自動車 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4522201B2 (ja) | 2010-08-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6853566B2 (en) | Charge pump circuit and power supply circuit | |
| TWI261967B (en) | Rush current limiting circuit for a PFM control charge pump | |
| JP4810283B2 (ja) | スイッチング制御回路 | |
| US20110221415A1 (en) | Dc/dc converter | |
| JP5251455B2 (ja) | Ｄｃ−ｄｃコンバータの制御回路、ｄｃ−ｄｃコンバータの制御方法及び電子機器 | |
| WO2006115178A1 (ja) | 出力装置及びこれを備えた電子機器 | |
| JP2008079360A (ja) | 昇圧コンバータ及び半導体集積回路 | |
| US6661260B2 (en) | Output circuit of semiconductor circuit with power consumption reduced | |
| US10454376B1 (en) | Power supply circuit | |
| JP2010148234A (ja) | 残留電荷放電回路および電源用半導体装置 | |
| US20190238123A1 (en) | Driver circuit having overcurrent protection function | |
| CN114646897A (zh) | 用于检测短路的栅极驱动器、电路和方法 | |
| JP2008193866A (ja) | 昇圧型スイッチングレギュレータ | |
| JP2008099481A (ja) | チャージポンプ回路 | |
| JP2007151322A (ja) | 電源回路およびｄｃ−ｄｃコンバータ | |
| JP2009171741A (ja) | 同期整流型スイッチングレギュレータおよび電子部品 | |
| JP4522201B2 (ja) | 電源回路とモータ駆動回路 | |
| JP6852778B2 (ja) | 負荷駆動回路 | |
| US8125266B2 (en) | Power supply circuit for charge pump circuit | |
| JP5762358B2 (ja) | 直流電源装置 | |
| KR101238663B1 (ko) | 아몰레드 구동용 파워 아이씨의 셧 다운 시 스위칭 전압 제한을 구현하는 동기식 승압형 컨버터 회로 | |
| US9065437B2 (en) | Circuit for driving high-side transistor utilizing voltage boost circuits | |
| JP2005018677A (ja) | 電源回路 | |
| JP4596839B2 (ja) | 電源回路 | |
| JP2010057264A (ja) | Ｄｃ−ｄｃコンバータ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070801 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100317 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100412 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100428 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100525 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130604 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |