JP2006072363A - 解像度低減器 - Google Patents

Abstract

【課題】入力される特定の解像度の映像データを、より低い解像度の映像データに変更する解像度低減器を提供すること。
【解決手段】ピクセル値変換器（３０）及びカウント制御器を備え、ピクセル値変換器（３０）は、現在のピクセル値が格納される第１の入力データレジスタ（３２）と、以前のピクセル値が格納される第２の入力データレジスタ（３４）と、現在のピクセル値を指定された回数だけシフトさせて求めた１つ以上のシフト演算値を加算した結果値を出力する第１のシフト加算器（３６）と、以前ピクセル値を指定された回数だけシフトさせて求めた１つ以上のシフト演算値を加算した結果値を出力する第２のシフト加算器（３８）と、第１のシフト加算器（３６）及び第２のシフト加算器（３８）の出力値を加算し、最終変換ピクセル値（Ｒｎ）を出力する加算器（３９）とを備える。
【選択図】図３

Description

本発明は、入力される特定の解像度の映像データを、より低い解像度の映像データに変更する解像度低減器に関する。

ブラウン管、ＬＣＤディスプレイなどデジタル映像装置の１画面（以下、フレームとも記す）に表示されるデータは、各ピクセルに対するデジタルデータ（以下、ピクセル値とも記す）が解像度（縦の画素数×横の画素数）の数だけ集まったデータの集合である。例えば、６４０×４８０の解像度の場合、１フレームに対するデータは６４０×４８０＝３０７２００個のピクセル値からなる。

所定の解像度で出力されるフレームデータは、同じ解像度を有するディスプレイ装置に出力されるのが一般的であり、かつ望ましい。しかし、場合によっては、ディスプレイ装置の解像度がフレームデータの解像度より低かったり、高かったりすることがある。

ディスプレイ装置の解像度が、表示対象である画像のフレームデータの解像度より低い場合には、フレームデータの解像度がディスプレイ装置の解像度の整数倍の関係にあるときには、容易に表示することができる。例えば、６４０×４８０の解像度のフレームデータを３２０×２４０の解像度のディスプレイに表示するためには、単にフレームデータのうち、画像の縦横それぞれの方向に関して偶数番目のピクセル値のみをディスプレイに出力すればよい。

ところが、フレームデータの解像度とディスプレイ装置の解像度とが整数倍の関係にない場合、特に、ディスプレイ装置の解像度とフレームデータの解像度との差が大きくない場合、高い解像度のフレームデータを低い解像度のディスプレイ装置に表示することは容易でない。

上記のような場合、広く用いられている方法は、隣接する２ピクセルのピクセル値に適当な加重値をそれぞれ乗算した後、それらを加算した値を用いて、新しい解像度、即ちディスプレイ装置の解像度のフレームデータ（以下、ディスプレイデータとも記す)生成する方法である。

図１は、原フレームデータを構成するピクセル値を、ディスプレイ装置に応じたディスプレイデータを構成するピクセル値に変換するための、従来の技術によるピクセル値変換器１０を示すブロック図であり、図２は、カウント制御器２０を示すブロック図である。

図２において、水平カウンターナンバーは、クロックカウンター２２から出力され、基準クロックｃｌｋの入力に応じて増加し、出力しようとするピクセルのスキャンライン上における水平位置（順序）を表す。基準クロックｃｌｋはまた、図２の累積加算器２４にも入力され、累積加算器２４は基準クロックｃｌｋが入力されるごとに１．４９ｈの値（１６進表示）を累積、即ち、内部に格納されている累積値に加算する。累積加算器２４の累積値は、整数部係数カウンターナンバーと小数部係数カウンターナンバーとに分離されて出力される。小数部係数カウンターナンバーは、ピクセル値変換器１０に出力され加重値Ａｍとして使用される。整数比較器２６は、整数部係数カウンターナンバーと水平カウンターナンバーとが同じ値であるか否かを検査し、同じでなければ、待ち信号ｗａｉｔを出力する。待ち信号ｗａｉｔはピクセル値を出力するための経路上の装置に供給され、この水平カウンターナンバーの期間の間にはピクセルに対するディスプレイの実行を待つ、即ち表示しないようにする。待ち信号ｗａｉｔはまた、累積加算器２４にも供給され、待ち信号ｗａｉｔが活性化されている間には、累積加算器２４は累積演算を一時停止する。

図１に示したピクセル値変換器１０は、現在のピクセル値が格納される第１の入力データレジスタ１２、１つ前のピクセル値（以下、以前のピクセル値と記す）が格納される第２の入力データレジスタ１４、入力される現在のピクセル値に加重値Ａｍを乗算し、その結果の値を出力する第１の積算器１６、入力される以前のピクセル値に補数加重値（１−Ａｍ）を乗算し、その結果の値を出力する第２の積算器１８、及び第１の積算器１６の出力値と第２の積算器１８の出力値とを加算して、最終的に変換されたピクセル値（以下、変換ピクセル値と記す）を出力する加算器１９から構成されている。

加重値Ａｍは、小数部係数カウンターナンバーであり、補数加重値（１−Ａｍ）は「１」から小数部係数カウンターナンバー、即ち加算値Ａｍを減算した値であるので、ピクセル値変換器は図４に示したように、隣接する２つのピクセル値に所定の加重値を適用してマージし、変換ピクセル値を生成することとなる。

しかし、上記した従来技術では、１つのピクセルを生成するためには２つの乗算器１６、１８による乗算が必要であり、乗算器は、デジタル回路で具現するとき、大きい空間及び高額の製造費用を必要とし、乗算演算は、その他の演算よりも時間が掛かるという問題があった。

本発明は、これらの問題点を解決するためになされたものであって、その目的は、速い動作速度を有する解像度低減器を提供することにある。

本発明の別の目的は、半導体チップ素子内に占める空間を低減できる解像度低減器を提供することにある。

本発明のさらに別の目的は、製造費用を低減できる解像度低減器を提供することにある。

上記の目的を達成するために、本発明の第１の解像度低減器は、現在のピクセル値が格納される第１の入力データレジスタと、以前のピクセル値が格納される第２の入力データレジスタと、前記現在のピクセル値を指定された第１の回数だけシフトさせて求めた１つ以上の第１のシフト演算値、及び、前記以前のピクセル値を指定された第２の回数だけシフトさせて求めた１つ以上の第２のシフト演算値を加算して、最終変換ピクセル値を出力するシフト加算器とを備えることを特徴としている。

また、本発明の第２の解像度低減器は、連続するＮ個（Ｎは自然数）のピクセル値ストリームが格納される入力データレジスタと、該入力データレジスタに格納された隣接した２つのピクセル値のうち、一方のピクセル値を指定された第１の回数だけシフトさせて求めた１つ以上の第１のシフト演算値、及び、前記隣接した２つのピクセル値のうち、他方のピクセル値を指定された第２の回数だけシフトさせて求めた１つ以上の第２のシフト演算値を加算し、その結果の値を最終変換ピクセル値として出力する、Ｍ個（ＭはＮよりも小さい自然数）のシフト加算器とを備えることを特徴としている。

本発明に係る解像度低減器は、原ピクセルデータの変換過程において乗算演算を省略し、より速い動作速度を実現する効果を奏する。

また、本発明に係る解像度低減器は、半導体チップ素子内に具現される場合に占有する空間を低減させ、及び／または製造費用を低減できる効果を奏する。

以下、添付した図面を参照して本発明の好ましい実施の形態を詳細に説明する。

（第１の実施の形態）
以下に示す本実施の形態に係る解像度低減器の説明においては、変換前の水平解像度が７２０であり、変換後の水平解像度が５６０であると仮定する。この場合、解像度低減器は、水平解像度が７２０であるフレームデータを基準クロックに合せて受信するので、７２０個の基準クロックに対応する期間、解像度が５６０であるスキャンライン上の１つの画素に対するピクセルデータを出力しなければならない。従って、解像度低減器は、７２０個の基準クロックの間、５６０個の変換ピクセルデータを出力するので、１つの変換ピクセルデータの出力には、約７２０／５６０＝１．２８６のクロック周期を要することとなる。デジタル回路の特性上、基準クロックの実数倍の周期に合せることは技術的に困難であるが、９個の基準クロックの入力の間、７個の変換ピクセルデータを出力すれば、平均として１．２８６のクロック周期を満たすこととなる。即ち、９個の基準クロックの入力ごとに、７個の変換ピクセルデータを出力し、２回だけ待てば、入力されるフレームデータと変換されて出力されるディスプレイデータとのラインスキャンタイミングを合わせることができる。

５６０の水平解像度で表示される各ピクセルデータは、次のようにして生成される。５６０の水平解像度のデータは、７２０の水平解像度のデータの１．２８６ピクセル毎に、１つずつ位置することになるので、フレームデータのうち、１番目のピクセルデータをそのままディスプレイデータの１番目のピクセルデータとして用いる場合、ディスプレイデータの２番目のピクセルデータは、フレームデータのうち２番目のピクセルデータと３番目のピクセルデータとの間、即ち、２番目のピクセルデータから画素間隔の約０．２８６倍の地点に位置することとなり、色相の影響もこの数値に応じて加えられなければならない。即ち、ディスプレイデータの２番目のピクセルデータは、フレームデータのうち、２番目のピクセルデータの色相からその０．２８６倍だけ、３番目のピクセルデータの色相からその０．７１４（＝１−０．２８６）倍だけ影響を受けた値（即ち、加重値を適用した加重平均値）でなければならない。ディスプレイデータの３番目のピクセルデータは、１．２８６＋１．２８６＝２．５７２であるから、３番目のピクセルデータと４番目のピクセルデータとの間にあり、小数部の値０．５７２が加重値として使用されて同様に計算される。

図４に示したように、従来の技術では、小数点以下の特定の桁までの加重値の二進値をそのまま乗算演算に適用した。それに対して、本実施の形態に係る解像度低減器では、加重値をいくつかのシフト回数の集合で近似し、ビットシフト処理とその結果の値の加算を行う。例えば、上記の加重値０．７１４を近似する場合、２つのシフト回数の集合で近似すれば０．７５となり、３つのシフト回数の集合で近似すれば０．６８７５となり、４つのシフト回数の集合で近似化すれば０．７１８となる。このように近似された加重値の適用は、正確な色相から微少な誤差を発生させるが、この程度の誤差は画像の品質に影響を与えない。近似するシフト回数が多ければ、より誤差が小さい解像度変換データを得ることができ、シフト回数が少なければ、具現が容易で、駆動速度が速くなる。

本実施の形態に係る解像度低減器は、ピクセル値変換器及びカウント制御器を備えている。図３は、本実施の形態に係るピクセル値変換器３０の構成を示すブロック図である。図３に示したように、本実施の形態に係るピクセル値変換器３０は、現在のピクセル値が格納される第１の入力データレジスタ３２と、以前のピクセル値が格納される第２の入力データレジスタ３４と、入力される現在のピクセル値を指定された回数だけシフトさせて求めた１つ以上のシフト演算値を加算し、その結果の値を出力する第１のシフト加算器３６と、以前のピクセル値を指定された回数だけシフトさせて求めた１つ以上のシフト演算値を加算し、その結果の値を出力する第２のシフト加算器３８と、第１のシフト加算器３６の出力値及び第２のシフト加算器３８の出力値を加算して、最終の変換ピクセル値を出力する加算器３９とを備えて構成されている。

本実施の形態に係るカウント制御器は、図２に示したカウント制御器２０と類似しているので図示を省略し、便宜的に図２の符号を参照して説明する。即ち、本実施の形態に係るカウント制御器は、基準クロックの入力回数をカウントするクロックカウンター２２と、基準クロックが入力されるごとに所定の実数値（１．２８６）を累積し、累積加算結果の値の整数部を整数部係数カウンターナンバーとして出力する累積加算器２４と、クロックカウンターのカウント数と整数部係数カウンターナンバーとが同じでなければ、待ち信号を出力する比較器２６とを備えて構成されている。即ち、従来の技術のカウンター制御器とその構成はほぼ同じであるが、累積加算器２４の累積加算結果の値のうち、小数部は本実施の形態では用いられない点だけが従来技術と異なる。

水平解像度が７２０のフレームデータは、ピクセル毎の複数のデータからなるストリームとして入力される。即ち、フレームデータストリームは、基準クロックに合せて、１つのピクセルずつ第１の入力データレジスタ３２に入力され、次の基準クロックが入力されると、第１の入力データレジスタ３２のデータは第２の入力データレジスタ３４に移動され、第１の入力データレジスタ３２には次のピクセルデータが入力される。

第１の入力データレジスタ３２に格納されたピクセルデータは第１のシフト加算器３６に、第２の入力データレジスタ３４に格納されたピクセルデータは第２のシフト加算器３８に入力される。第１のシフト加算器３６及び第２のシフト加算器３８は、入力されたピクセルデータを、下記の表１〜表４に記載されたシフト回数だけシフトさせて求めたシフト演算値を加算する。第１のシフト加算器３６に適用するシフト回数は、表１または表３に記載の値であり、第２のシフト加算器３８に適用するシフト回数は、表２または表４に記載の値である。加算器３９は、第１のシフト加算器３６及び第２のシフト加算器３８の出力値を加算して、最終の変換値Ｒｎを生成する。

基準クロックｃｌｋは、クロックカウンター２２のカウントークロックとして用いられるだけでなく、本実施例における解像度低減器の構成要素の動作タイミングの基準となり、第１及び第２の入力データレジスタ３２、３４のデータラッチ及び出力タイミングの基準信号となり、累積加算器２４及び整数比較器２６の駆動タイミング基準信号としても用いられる。

累積加算器２４は、７２０→５６０の解像度変換の場合、初期値が０である累積加算値に基準クロックｃｌｋの入力ごとに１．２８６（１６進数で１．４８ｈ）を続けて加算し、その結果である累積加算値の整数部の値（整数部係数カウンターナンバー）を出力する。

整数比較器２６は、９個の基準クロックのうち、水平解像度が５６０であるピクセルデータの出力を一時停止（待ち）する２個のクロックを決めるためのものであって、２個のクロック周期の間には、活性化された待ち信号ｗａｉｔを出力する。

表１〜表４は、第１のシフト加算器３６及び第２のシフト加算器３８に適用する加重値を記録した一種のデータテーブル（以下、加重値デーブルと記す）である。表１〜表４におけるデータは１６進値である。表１及び表２は、最大２つのシフト回数を適用するものであり、表３及び表４は、最大４つのシフト回数を適用するものである。第１及び第２のシフト加算器３６、３８は、最初のピクセルデータには表の最上位の行（ｍ＝１）の加重値Ｓｍを適用し、次のピクセルデータには次の行（ｍ＝２）の加重値Ｓｍを適用し、これを順に繰り返し、最下位の行（ｍ＝７）の加重値Ｓｍを適用した後、次のピクセルデータにはさらに最上位の行（ｍ＝１）の加重値Ｓｍを適用する。各加重値Ｓｍは、１つ〜３つのシフト回数の集合からなり、第１及び第２のシフト加算器３６、３８は、入力されたピクセルデータをシフト回数だけシフトさせて１つ〜３つのシフト演算値を生成する。これらのシフト演算値を加算して加重値を適用したピクセルデータを生成する。

以下、本実施の形態に係る解像度低減器のピクセル値変換動作を基準クロック入力の順に説明する。

基準クロックに合せてフレームピクセルデータストリームが入力されるが、１つのスキャンラインをなすデータストリームＤｎのうち、最初に入力されるピクセルデータは、第１の入力データレジスタ３２に入力される。最初は、０の加重値を適用して第１の入力データレジスタ３２に記録されたデータは、そのままディスプレイデータの最初のピクセルデータとして出力される。

次の基準クロックに合せてデータストリームのうち、２番目のピクセルデータが第１の入力データレジスタ３２に入力され、第１の入力データレジスタ３２に格納されていた最初のピクセルデータは第２の入力データレジスタ３４に記録される。

第１のデータレジスタ３２に記録されたピクセルデータは第１のシフト加算器３６に入力され、第２のデータレジスタ３４に記録されたピクセルデータは第２のシフト加算器３８に入力される。

第１のシフト加算器３６及び第２のシフト加算器３８は、加重値テーブル（表１〜４）で最上の列に記録された加重値（シフト回数の集合）を読み出して、入力された最初のピクセルデータ及び２番目のピクセルデータに適用し、各々その結果値（シフト演算値）を出力する。加算器３９は、第１のシフト加算器３６と第２のシフト加算器３８とのシフト演算値を加算し、変換されたピクセルデータを生成して出力する。

さらに、次の基準クロックが入力されると、第１の入力データレジスタ３２及び第２の入力データレジスタ３４にはそれぞれ３番目のピクセルデータ及び２番目のピクセルデータが記録され、第１のシフト加算器３６及び第２のシフト加算器３８は加重値テーブルの次の列に記録された加重値を読み出して適用する。

例えば表３及び表４を使用する場合、３番目のピクセルデータに対して表３のｍ＝２の行を適用し、３番目のピクセルデータを１回及び４回シフトしてシフト演算値ＳＨ１、ＳＨ２を求め、これらを加算してシフト演算値ＳＨ１＋ＳＨ２を求める。これは、３番目のピクセルデータに０．９０を乗算することに相当し、従来技術ではＡｍ＝０．９２を加重値として用いることに相当する。また、２番目のピクセルデータに対しては、表４のｍ＝２の行を適用し、２番目のピクセルデータを、２回、３回及び５回シフトしてシフト演算値ＳＨ３、ＳＨ４、ＳＨ５を求め、これらを加算してシフト演算値ＳＨ３＋ＳＨ４＋ＳＨ５を求める。これは、２番目のピクセルデータに０．６８を乗算することに相当し、従来技術ではＡｍ＝０．６ｅを加重値として用いることに相当する。そして、３番目のピクセルデータから求めたシフト演算値ＳＨ１＋ＳＨ２と、２番目のピクセルデータから求めたシフト演算値ＳＨ３＋ＳＨ４＋ＳＨ５とを加算して、変換されたピクセルデータ（ＳＨ１＋ＳＨ２＋ＳＨ３＋ＳＨ４＋ＳＨ５）とする。

上記のような過程が４番目のピクセルデータまで同様に行われる。ところが、図２のカウント制御器２０も最初のピクセルデータの入力時から同じ基準クロックに合せて動作を行っているので、５番目のクロックではクロックカウンター２２のカウンタ値は「４」となり、累積加算器２４に出力する整数部係数カウンターナンバーは「５」となる。従って、整数比較器２６は待ち信号ｗａｉｔを活性化させ、活性化された待ち信号ｗａｉｔに従って６番目のクロック周期の間にも、第１の入力データレジスタ３２及び第２の入力データレジスタ３４のデータラッチ動作及びクロックカウンター２２のカウントは続けて行われるが、第１のシフト加算器３６、第２のシフト加算器３８及び累積加算器２４は動作を一時停止する。９番目のクロックでも同様に待ち信号ｗａｉｔが発生し、１０番目のクロックはさらに上記した最初のクロックとして循環される。

待ち信号ｗａｉｔの活性化の際、動作を停止させる機能は論理ゲートを使用して容易に具現できるので、その説明は省略する。

（第２の実施の形態）
上記した第１の実施の形態では、７２０→５６０の水平解像度の低減時には、フレームデータのうち、９個のピクセルデータに対して適用する加重値が繰り返される。より速い駆動速度のために、本第２の実施の形態に係る解像度低減器では、９個のピクセルデータのうち、隣接する２個ずつが入力され、変換されたピクセルデータを生成する変換モジュールを７個備える。

本実施の形態に係る解像度低減器は、連続するＮ個（Ｎは自然数であり、上記した解像度変換の場合は９）のピクセル値が格納される入力データレジスタと、入力データレジスタに格納された隣接する２つのピクセル値のうち、一方のピクセル値を指定された回数だけシフトさせて求めた１個以上のシフト演算値と、隣接する２つのピクセル値のうち、他方のピクセル値を指定された回数だけシフトさせて求めた１個以上のシフト演算値とを加算し、その結果の値を最終の変換ピクセル値として出力するシフト加算器をＭ個（ＭはＮよりも小さい自然数であり、上記した解像度変換の場合は７）備える。

本実施の形態では、フレームデータのうち、９個のピクセルデータが入力される時間の間、７個のディスプレイピクセルデータが出力されるので、同期のための第１の実施の形態におけるカウント制御器及び加重値テーブルを備えていなくてもよい。

本実施の形態に係る解像度低減器も水平解像度を低減させたディスプレイデータを生成し、正確な実数の加算値の代わりに、シフト演算及び加算として適用可能な加重値を用いる思想の具現方法は、第１の実施の形態と同様である。但し、第1の実施の形態では、１つの解像度低減器ユニット（または、シフト加算器ユニット）を備えて、順次変更される加重値を加重値テーブルから読み込んで、演算を行うのに対して、本第２の実施の形態では、解像度低減処理を行う時、加重値が繰り返される期間の出力ピクセル数に対応する数の解像度低減器ユニット（または、シフト加算器ユニット）を備えるので、各解像度低減器ユニット（または、シフト加算器ユニット）に適用する加重値を固定させて具現できる。

以上では、水平解像度７２０を水平解像度５６０に変換する場合に関して説明したが、本発明は、これら以外の水平解像度にも適用可能である。変換される水平解像度が異なる場合、上記した方法で表１〜表４と同様の加重値テーブルを作成して使用すればよい。

また、水平解像度７２０を水平解像度５６０に変換する場合、表１〜表４と異なる加重値テーブルを用いることも可能である。例えば、最大のシフト回数を変更すれば、表１〜表４と異なる加重値テーブルを生成することができる。

本発明は、上記した実施の形態に限定されるものではなく、本発明の技術的思想から逸脱しない範囲内で様々な変更が可能であり、それらも本発明の技術的範囲に属する。

従来の技術に係る解像度低減器の構造を示すブロック図である。 解像度低減器に通常装備されるカウント制御器を示すブロック図である。 本発明の実施の形態に係る解像度低減器の構造を示すブロック図である。 従来の技術に係る解像度の低減過程を示す説明図である。

符号の説明

２２ クロックカウンター
２４ 累積加算器
２６ 整数比較器
３０ ピクセル値変換器
３２ 第１の入力データレジスタ
３４ 第２の入力データレジスタ
３６ 第１のシフト加算器
３８ 第２のシフト加算器
４０ 加算器

Claims (7)

1. 現在のピクセル値が格納される第１の入力データレジスタと、
   以前のピクセル値が格納される第２の入力データレジスタと、
   前記現在のピクセル値を指定された第１の回数だけシフトさせて求めた１つ以上の第１のシフト演算値、及び、前記以前のピクセル値を指定された第２の回数だけシフトさせて求めた１つ以上の第２のシフト演算値を加算して、最終変換ピクセル値を出力するシフト加算器と
   を備えることを特徴とする解像度低減器。
2. 前記シフト加算器が、
   前記現在のピクセル値を指定された前記第１の回数だけシフトさせて求めた、１つ以上の前記第１のシフト演算値を加算した結果の値を出力する第１のシフト加算器と、
   前記以前のピクセル値を指定された前記第２の回数だけシフトさせて求めた、１つ以上の前記第２のシフト演算値を加算した結果の値を出力する第２のシフト加算器と、
   前記第１のシフト加算器の出力値及び第２のシフト加算器の出力値を加算して、前記最終変換ピクセル値を出力する加算器と
   を備えることを特徴とする請求項１に記載の解像度低減器。
3. 前記シフト加算器が、
   前記現在のピクセル値に適用する１つ以上の前記第１の回数と、前記以前のピクセル値に適用する１つ以上の前記第２の回数とが記録された加重値テーブルをさらに備えることを特徴とする請求項１に記載の解像度低減器。
4. 基準クロックの入力回数をカウントするクロックカウンターと、
   基準クロックを入力するごとに所定の実数値を加算して累積し、累積加算結果値の整数部を整数部係数カウンターナンバーとして出力する累積加算器と、
   前記クロックカウンターのカウント数と、前記整数部係数カウンターナンバーとが同じでなければ、待ち信号を出力する比較器とを備えるカウント制御器
   をさらに備えることを特徴とする請求項１〜請求項３のいずれか１項に記載の解像度低減器。
5. 連続するＮ個（Ｎは自然数）のピクセル値が格納される入力データレジスタと、
   該入力データレジスタに格納された隣接した２つのピクセル値のうち、一方のピクセル値を指定された第１の回数だけシフトさせて求めた１つ以上の第１のシフト演算値、及び、前記隣接した２つのピクセル値のうち、他方のピクセル値を指定された第２の回数だけシフトさせて求めた１つ以上の第２のシフト演算値を加算し、その結果の値を最終変換ピクセル値として出力する、Ｍ個（ＭはＮよりも小さい自然数）のシフト加算器と
   を備えることを特徴とする解像度低減器。
6. 前記Ｍ及び前記Ｎが、変換前の水平解像度：変換後の水平解像度＝Ｎ：Ｍ、且つ、ＮをＭで除した値が整数でない関係にあることを特徴とする請求項５に記載の解像度低減器。
7. 前記シフト加算器が、
   前記一方のピクセル値を指定された前記第１の回数だけシフトさせて求めた１つ以上の前記第１のシフト演算値を加算した結果の値を出力する第１のシフト加算器と、
   前記他方のピクセル値を指定された前記第２の回数だけシフトさせて求めた１つ以上の前記第２のシフト演算値を加算した結果の値を出力する第２のシフト加算器と、
   前記第１のシフト加算器の出力値及び第２のシフト加算器の出力値を加算して、前記最終変換ピクセル値を出力する加算器と
   を備えることを特徴とする請求項５または請求項６に記載の解像度低減器。

Images