JP2006066612A - Flip-mounted high-frequency module - Google Patents
Flip-mounted high-frequency module Download PDFInfo
- Publication number
- JP2006066612A JP2006066612A JP2004246904A JP2004246904A JP2006066612A JP 2006066612 A JP2006066612 A JP 2006066612A JP 2004246904 A JP2004246904 A JP 2004246904A JP 2004246904 A JP2004246904 A JP 2004246904A JP 2006066612 A JP2006066612 A JP 2006066612A
- Authority
- JP
- Japan
- Prior art keywords
- conductive
- chip
- integrated circuit
- circuit element
- module
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73253—Bump and layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19107—Disposition of discrete passive components off-chip wires
Abstract
Description
本発明は、高周波回路のモジュールに関するものである。 The present invention relates to a module of a high frequency circuit.
携帯電話等に内蔵するモジュールは、特に厚さ方向において、小型であることが要求される。
そこで、従来、モジュールを薄くするために、プリント基板にICチップをフリップ実装する技術が実施されている(例えば、特許文献1)。
A module built in a mobile phone or the like is required to be small, particularly in the thickness direction.
Therefore, conventionally, a technique of flip-mounting an IC chip on a printed circuit board in order to make the module thinner has been implemented (for example, Patent Document 1).
図4は、フリップ実装を使用した従来のアナログ高周波モジュールの一例を示す概略図である。
図4に示すように、アナログ高周波モジュール1は、外部接続用半田ボール8が接続されているプリント基板2を有する。そして、プリント基板2とシールドケース4及び半田6,6によって形成された空間Sに高周波ICチップ10が格納されている。高周波ICチップ10は半田12によってプリント基板2にフリップ実装されている。
ここで、フリップ実装とは、パッケージに格納されていない集積回路素子(いわゆるベアチップ)の実装方法であり、図4に示すように、高周波ICチップ10のプリント基板2側の外面に半田バンプ12,12を形成し、プリント基板2上に半田付けして実装するものである。
また、プリント基板2には、ベースバンド用ICチップ14が半田16によってフリップ実装されている。
なお、プリント基板2にはGND(Ground)用板3が配置され、半田6とGND確保用電線8によって接続されている。
このような構成によって、アナログ高周波モジュールの薄型化が図られている。
As shown in FIG. 4, the analog high-frequency module 1 has a printed circuit board 2 to which external connection solder balls 8 are connected. The high frequency IC chip 10 is stored in a space S formed by the printed board 2, the shield case 4 and the solders 6 and 6. The high frequency IC chip 10 is flip-mounted on the printed circuit board 2 by
Here, the flip mounting is a method of mounting an integrated circuit element (so-called bare chip) that is not stored in a package. As shown in FIG. 4,
Further, a baseband IC chip 14 is flip-mounted on the printed circuit board 2 by
Note that a GND (Ground) plate 3 is disposed on the printed circuit board 2 and connected to the solder 6 by a GND securing wire 8.
With such a configuration, the analog high-frequency module is reduced in thickness.
しかし、アナログ高周波ICチップにも複数の種類があり例えば、プリント基板に対向する面にGND電位確保用のパッド等のGND電位を確保するための構成を有しないアナログ高周波ICチップがある。このようなアナログ高周波ICチップをフリップ実装すると、アナログ高周波ICチップのGND電位が確保できない場合があるという問題がある。このため、アナログ高周波ICチップ上のトランジスタのバックゲート端子の電位が設計時と異なり、回路全体の動作も設計性能とは異なる場合がある。
また、例えばICチップ上に形成されたコイル等の、ICチップシリコン基板との間に大きな寄生容量のつくデバイスがあった場合、これらのコイル等に流れる交流電流がICチップシリコン基板に流れ込むが、アナログ高周波ICチップのGND電位が確保できないと、ICチップシリコン基板に流れ込んだ上述の交流電流が近傍のコイル等にこのコイルの寄生容量を通して流れ込み、正常な回路動作を阻害するという問題もある。
However, there are a plurality of types of analog high-frequency IC chips. For example, there is an analog high-frequency IC chip that does not have a configuration for securing a GND potential such as a GND potential securing pad on the surface facing the printed circuit board. When such an analog high frequency IC chip is flip-mounted, there is a problem that the GND potential of the analog high frequency IC chip may not be ensured. For this reason, the potential of the back gate terminal of the transistor on the analog high frequency IC chip is different from that at the time of design, and the operation of the entire circuit may be different from the design performance.
In addition, when there is a device with a large parasitic capacitance between the IC chip silicon substrate such as a coil formed on the IC chip, for example, an alternating current flowing through these coils flows into the IC chip silicon substrate. If the GND potential of the analog high-frequency IC chip cannot be secured, there is a problem that the above-described alternating current that has flowed into the IC chip silicon substrate flows into a nearby coil or the like through the parasitic capacitance of this coil, thereby hindering normal circuit operation.
そこで、本発明は、GND電位を確保するための構成を有しないICチップについて、設計性能を維持し、かつ、ノイズ特性を確保し、さらに薄い形態のモジュールを提供することを目的とする。 Accordingly, an object of the present invention is to provide a module having a thinner form while maintaining design performance and ensuring noise characteristics for an IC chip that does not have a configuration for ensuring a GND potential.
前記目的は、第1の発明によれば、配線基板に集積回路素子をフリップ実装したモジュールであって、前記配線基板と接続され、前記集積回路素子を外部と遮断する導電性収容容器を有し、前記集積回路素子は、前記導電性収容容器と導電性部材で接続されていることを特徴とするモジュールにより達成される。 According to the first aspect of the present invention, there is provided a module in which an integrated circuit element is flip-mounted on a wiring board, and has a conductive container that is connected to the wiring board and blocks the integrated circuit element from the outside. The integrated circuit element is achieved by a module that is connected to the conductive container by a conductive member.
第1の発明の構成によれば、前記モジュールは、配線基盤に集積回路素子がフリップ実装されている。
したがって、モジュールを非常に薄く構成することができる。
また、前記導電性収容容器は前記配線基板と接続されているから、前記配線基板のGND電位が確保されていれば、前記配線基板に接続されている前記導電性収容容器のGND電位も確保することができる。そして、前記集積回路素子が、前記導電性収容容器と前記導電性部材で接続されているから前記集積回路素子のGND電位も確保される。なお、前記配線基板のGND電位を確保することは、容易である。
したがって、ICチップ自体がGND電位を確保するための構成を有しない場合でも、上述の構成によってGND電位を確保することができるから、設計性能を維持することができる。
さらに、前記導電性収容容器によって、外部からのノイズを遮断することができる。
これにより、GND電位を確保するための構成を有しないICチップについて、設計性能を維持し、かつ、ノイズ特性を確保し、さらに薄い形態のモジュールを提供することができる。
According to the configuration of the first invention, in the module, the integrated circuit element is flip-mounted on the wiring board.
Therefore, the module can be configured very thin.
In addition, since the conductive container is connected to the wiring board, if the GND potential of the wiring board is secured, the GND potential of the conductive container connected to the wiring board is also secured. be able to. And since the said integrated circuit element is connected with the said electroconductive container and the said electroconductive member, the GND electric potential of the said integrated circuit element is also ensured. It is easy to secure the GND potential of the wiring board.
Therefore, even when the IC chip itself does not have a configuration for ensuring the GND potential, the above-described configuration can ensure the GND potential, so that the design performance can be maintained.
Furthermore, external noise can be blocked by the conductive container.
Thereby, it is possible to provide a module with a thinner configuration while maintaining design performance and ensuring noise characteristics for an IC chip that does not have a configuration for securing the GND potential.
第2の発明は、第1の発明の構成において、前記集積回路素子は、前記導電性部材側に導電性層部を有し、前記導電性層部が前記導電性収容容器と前記導電性部材で接続されていることを特徴とする。 According to a second invention, in the configuration of the first invention, the integrated circuit element has a conductive layer portion on the conductive member side, and the conductive layer portion includes the conductive container and the conductive member. It is connected by.
第2の発明の構成によれば、前記集積回路素子は、前記導電性層部を有し、前記導電性層部が前記導電性収容容器と前記導電性部材で接続されているから、前記集積回路素子のGND電位を効果的に確保することができる。 According to the configuration of the second invention, the integrated circuit element has the conductive layer portion, and the conductive layer portion is connected to the conductive container and the conductive member. The GND potential of the circuit element can be effectively ensured.
第3の発明は、第2の発明の構成において、前記導電性部材は、前記導電性層部の全面に接していることを特徴とする。 According to a third invention, in the configuration of the second invention, the conductive member is in contact with the entire surface of the conductive layer portion.
第3の発明の構成によれば、前記導電性部材は、前記導電性層部の全面に接しているから、前記導電性層部の一部がGND電位とならないことを、防止することができる。 According to the structure of 3rd invention, since the said electroconductive member is contacting the whole surface of the said electroconductive layer part, it can prevent that a part of said electroconductive layer part does not become a GND electric potential. .
第4の発明は、第1の発明乃至第3の発明のいずれかの構成において、前記導電性部材は、軟性部材であることを特徴とする。 According to a fourth invention, in any one of the first to third inventions, the conductive member is a soft member.
第4の発明の構成によれば、前記導電性部材は、軟性部材であるから、前記導電性収容容器から応力を受けた場合にその応力を吸収することができる。このため、前記導電性収容容器からの応力が前記集積回路素子に及ぶことを未然に防止することができる。 According to the structure of 4th invention, since the said electroconductive member is a soft member, when the stress is received from the said electroconductive storage container, the stress can be absorbed. For this reason, it is possible to prevent the stress from the conductive container from reaching the integrated circuit element.
第5の発明は、第1の発明乃至第4の発明のいずれかの構成において、前記集積回路素子は、アナログ高周波集積回路素子であることを特徴とする。 According to a fifth invention, in any one of the first to fourth inventions, the integrated circuit element is an analog high-frequency integrated circuit element.
第5の発明の構成によれば、前記集積回路素子は、アナログ高周波集積回路素子であるから、フリップ実装を行うための設計になっていないアナログ高周波集積回路素子について、設計性能を維持し、かつ、ノイズ特性を確保し、さらに薄い形態のモジュールを提供することができる。 According to the configuration of the fifth invention, since the integrated circuit element is an analog high-frequency integrated circuit element, the design performance is maintained for the analog high-frequency integrated circuit element that is not designed for flip mounting, and Therefore, it is possible to provide a module having a thinner form while ensuring noise characteristics.
第6の発明は、第1の発明乃至第5の発明の構成において、前記導電性部材は、導電性ペースト、導電性ゴム、導電性バネ、導電性スポンジ、導電性接着剤又は金属板のいずれかであることを特徴とする請求項1乃至請求項5のいずれかに記載のモジュール。 A sixth invention is the structure of the first to fifth inventions, wherein the conductive member is any one of a conductive paste, a conductive rubber, a conductive spring, a conductive sponge, a conductive adhesive, or a metal plate. 6. The module according to claim 1, wherein the module is any one of the above.
第6の発明の構成によれば、前記導電性部材は、前記導電性部材は、導電性ペースト、導電性ゴム、導電性バネ、導電性スポンジ、導電性接着剤又は金属板のいずれかであるから、確実に前記集積回路素子と前記導電性収容容器との電気的物理的接続確保し、かつ、前記導電性収容容器からの応力が前記集積回路素子に及ぶことを確実に防止することができる。 According to the configuration of the sixth invention, the conductive member is one of a conductive paste, a conductive rubber, a conductive spring, a conductive sponge, a conductive adhesive, or a metal plate. Therefore, the electrical and physical connection between the integrated circuit element and the conductive container can be ensured, and the stress from the conductive container can be reliably prevented from reaching the integrated circuit element. .
第7の発明は、第1の発明乃至第6の発明のいずれかの構成において、前記導電性層部の全面と接する導電性確保部材を有することを特徴とする。 A seventh invention is characterized in that in any one of the first to sixth inventions, a conductive securing member is provided in contact with the entire surface of the conductive layer portion.
第7の発明の構成によれば、前記導電性層部の全面と接する導電性確保部材を有するから、前記集積回路素子のGND電位を確実に確保することができる。 According to the structure of 7th invention, since it has the electroconductive ensuring member which contact | connects the whole surface of the said electroconductive layer part, the GND potential of the said integrated circuit element can be ensured reliably.
第8の発明は、第1の発明乃至第7の発明のいずれかの構成において、前記導電性部材の寄生インダクタンスが、前記集積回路素子の正常な動作のための許容範囲内であることを特徴とする。 According to an eighth invention, in any one of the first to seventh inventions, the parasitic inductance of the conductive member is within an allowable range for normal operation of the integrated circuit element. And
第8の発明の構成によれば、前記導電性部材の寄生インダクタンスが、前記集積回路素子の正常な動作のための許容範囲内であるから、前記寄生インダクタンスによって前記集積回路素子の正常な動作を阻害されることを防止することができる。 According to the configuration of the eighth invention, since the parasitic inductance of the conductive member is within an allowable range for normal operation of the integrated circuit element, normal operation of the integrated circuit element is controlled by the parasitic inductance. Inhibition can be prevented.
以下、この発明の好適な実施の形態を添付図面等を参照しながら、詳細に説明する。
尚、以下に述べる実施の形態は、本発明の好適な具体例であるから、技術的に好ましい種々の限定が付されているが、本発明の範囲は、以下の説明において特に本発明を限定する旨の記載がない限り、これらの態様に限られるものではない。
Preferred embodiments of the present invention will be described below in detail with reference to the accompanying drawings.
The embodiments described below are preferred specific examples of the present invention, and thus various technically preferable limitations are given. However, the scope of the present invention is particularly limited in the following description. Unless otherwise stated, the present invention is not limited to these embodiments.
(第1の実施の形態)
図1は、本発明の第1の実施の形態のアナログ高周波モジュール100を示す概略図である。このアナログ高周波モジュール100は、モジュールの一例である。
(First embodiment)
FIG. 1 is a schematic diagram showing an analog high-frequency module 100 according to the first embodiment of the present invention. This analog high frequency module 100 is an example of a module.
図1に示すように、アナログ高周波モジュール100は、配線基板である例えば、プリント基板101を有する。このプリント基板101は、図示しないGND電位確保手段によって、GND電位が確保されている。
プリント基板101の外面101bには、外部と接続するための外部接続用半田ボール106,106及び、ベースバンド用ICチップ108が配置されている。ベースバンド用ICチップ108は、プリント基板101に、半田110,110によってフリップ実装されている。
As shown in FIG. 1, the analog high-frequency module 100 includes a printed circuit board 101 that is a wiring board, for example. The printed circuit board 101 has a GND potential secured by a GND potential securing means (not shown).
On the
また、このプリント基板101の外面101aには、集積回路素子である例えば、高周波ICチップ112がフリップ実装されている。この高周波ICチップ112はアナログ高周波ICチップであり、アナログ高周波集積回路素子の一例である。
Further, on the
すなわち、高周波ICチップ112は、パッケージに格納されていない、いわゆるベアチップであり、高周波ICチップ112のプリント基板101側の外面112bに半田バンプ114,114を形成し、プリント基板101上に半田付けして実装されている。上述のように、ベースバンド用ICチップ108もプリント基板101にフリップ実装されている。このように、プリント基板101にベースバンド用ICチップ108及び高周波ICチップ112がフリップ実装されているから、モジュールを非常に薄く構成することができる。
また、プリント基板101の外面101bにベースバンド用ICチップ108がフリップ実装され、プリント基板101の外面101aに高周波ICチップ112がフリップ実装されているから、図4のアナログ高周波モジュール1の構成よりも、平面的な寸法も小さくすることができる。
That is, the high-frequency IC chip 112 is a so-called bare chip that is not stored in a package, and
Since the baseband IC chip 108 is flip-mounted on the
図1に示すようにアナログ高周波モジュール100は、導電性収容容器である例えば、シールドケース102を有する。シールドケース102は金属で形成されており、半田104,104によってプリント基板101に接続されている。上述のように、プリント基板101はGND電位が確保されているから、プリント基板101と電気的物理的に接続されているシールドケース102もGND電位が確保されている。
図1に示すように、プリント基板101とシールドケース102とで空間Tを形成し、空間Tに高周波ICチップ112を格納することで、高周波ICチップ112を外部と遮断する構成となっている。これにより、アナログ高周波モジュール100の外部からの電磁波によるノイズが、高周波ICチップ112に影響することを防止することができる。
As shown in FIG. 1, the analog high frequency module 100 includes a shield case 102 that is a conductive container. The shield case 102 is made of metal and connected to the printed circuit board 101 by
As shown in FIG. 1, the printed circuit board 101 and the shield case 102 form a space T, and the high frequency IC chip 112 is stored in the space T, whereby the high frequency IC chip 112 is blocked from the outside. As a result, noise due to electromagnetic waves from outside the analog high-frequency module 100 can be prevented from affecting the high-frequency IC chip 112.
図1に示すように、高周波ICチップ112は、シールドケース102と導電性部材である例えば、導電性ペースト116で接続されている。すなわち、高周波ICチップ112は、導電性ペースト116によって、シールドケース102に電気的物理的に接続されている。そして、上述のように、シールドケース102はGND電位が確保されているから、高周波ICチップ112のGND電位も確保される。
したがって、高周波ICチップ112自体が、GND電位を確保するための構成を有しなくても、上述の構成によって高周波ICチップ112のGND電位を確保することができるから、高周波ICチップ112の設計性能を維持することができる。
また、導電性ペースト116は軟性部材であるから、シールドケース102から応力を受けた場合にその応力を吸収することができる。このため、シールドケース102からの応力が高周波ICチップ112に及ぶことを未然に防止することができる。
As shown in FIG. 1, the high frequency IC chip 112 is connected to the shield case 102 by a conductive paste 116 which is a conductive member. That is, the high frequency IC chip 112 is electrically and physically connected to the shield case 102 by the conductive paste 116. As described above, since the GND potential is secured in the shield case 102, the GND potential of the high frequency IC chip 112 is also secured.
Therefore, even if the high frequency IC chip 112 itself does not have a configuration for securing the GND potential, the above-described configuration can secure the GND potential of the high frequency IC chip 112. Therefore, the design performance of the high frequency IC chip 112 can be ensured. Can be maintained.
In addition, since the conductive paste 116 is a soft member, when stress is received from the shield case 102, the stress can be absorbed. For this reason, it is possible to prevent the stress from the shield case 102 from reaching the high frequency IC chip 112 in advance.
図1に示すように、高周波ICチップ112は、導電性ペースト116側に導電性部である例えば、金属被覆層112cを有する。金属被覆層112cは、高周波ICチップ112の製造過程において例えば、ウエハ製造の段階でAu等の金属を加えることによって生成される。
そして、図1に示すように、金属被覆層112cの外面112aがシールドケース102と導電性ペースト116で接続されている。
このため、高周波ICチップ112のGND電位を効果的に確保することができる。
As shown in FIG. 1, the high frequency IC chip 112 has, for example, a
As shown in FIG. 1, the
For this reason, the GND potential of the high frequency IC chip 112 can be effectively secured.
図1に示すように、導電性ペースト116は、金属被覆層112の全面に接している。 このため、金属被覆層112の一部がGND電位とならないことを、防止することができる。 As shown in FIG. 1, the conductive paste 116 is in contact with the entire surface of the metal coating layer 112. For this reason, it can prevent that a part of metal coating layer 112 does not become a GND potential.
以上の構成により、GND電位を確保するための構成を有しないICチップについて、設計性能を維持し、かつ、ノイズ特性を確保し、さらに薄い形態のモジュールを提供することができる。 With the above configuration, it is possible to provide a thinner module that maintains design performance and noise characteristics for an IC chip that does not have a configuration for securing the GND potential.
なお、本実施の形態とは異なり、高周波ICチップ112とシールドケース102を導
導電性ゴム、導電性バネ、導電性スポンジ、導電性接着剤で接続するように構成してもよい。
Unlike the present embodiment, the high frequency IC chip 112 and the shield case 102 may be connected by a conductive rubber, a conductive spring, a conductive sponge, or a conductive adhesive.
(第1の実施の形態の変形例)
図2は、アナログ高周波モジュール200を示す概略図である。
図2に示すように、アナログ高周波モジュール200の導電性ペースト116Aは、シールドケース102の空間T側の上面102aの全面と接触している。
このため、高周波ICチップ112のGND電位をより効果的に確保することができる。
(Modification of the first embodiment)
FIG. 2 is a schematic diagram showing the analog high-frequency module 200.
As shown in FIG. 2, the conductive paste 116 </ b> A of the analog high-frequency module 200 is in contact with the entire
For this reason, the GND potential of the high frequency IC chip 112 can be more effectively ensured.
(第2の実施の形態)
次に、第2の実施の形態について、説明する。
第2の実施の形態におけるアナログ高周波モジュール300の構成は、上記第1の実施の形態のアナログ高周波モジュール100と多くの構成が共通するため共通する部分は同一の符号等とし、説明を省略し、以下、主な相違点を中心に説明する。
(Second Embodiment)
Next, a second embodiment will be described.
Since the configuration of the analog high-frequency module 300 in the second embodiment has many configurations in common with the analog high-frequency module 100 of the first embodiment, common portions are denoted by the same reference numerals, and the description thereof is omitted. Hereinafter, the main differences will be mainly described.
図3は、アナログ高周波モジュール300等を示す概略図である。
図3(a)に示すように、アナログ高周波モジュール300は、高周波ICチップ112の金属被覆層112cの外面112aの全面と接する導電性確保部材である例えば、金属板118を有する。
そして、金属板118とシールドケース102が、金属バネ120によって電気的物理的に接続されている。
FIG. 3 is a schematic diagram showing the analog high-frequency module 300 and the like.
As shown in FIG. 3A, the analog high-frequency module 300 includes, for example, a metal plate 118 that is a conductive ensuring member that contacts the entire
The metal plate 118 and the shield case 102 are electrically and physically connected by a metal spring 120.
上述のように、高周波ICチップ112は、金属バネ120だけではなく、金属板118を介してシールドケース102と接続されているから、高周波ICチップ112のGND電位を確実に確保することができる。 As described above, since the high frequency IC chip 112 is connected not only to the metal spring 120 but also to the shield case 102 via the metal plate 118, the GND potential of the high frequency IC chip 112 can be reliably ensured.
なお、金属バネ120は、その寄生インダクタンスが、高周波ICチップ112の正常な動作の許容範囲内になるように構成されている。例えば、図3(b)に示すように、金属バネ120の幅W1は、金属バネ120の寄生インダクタンスが高周波ICチップ112の正常な動作の許容範囲内になるように例えば、幅W2よりも大きい。
このため、寄生インダクタンスによって高周波ICチップ112の正常な動作が阻害されることを防止することができる。
The metal spring 120 is configured such that its parasitic inductance is within an allowable range for normal operation of the high-frequency IC chip 112. For example, as shown in FIG. 3B, the width W1 of the metal spring 120 is larger than, for example, the width W2 so that the parasitic inductance of the metal spring 120 is within the allowable range of normal operation of the high-frequency IC chip 112. .
For this reason, it is possible to prevent the normal operation of the high frequency IC chip 112 from being hindered by the parasitic inductance.
本発明は、上述の各実施の形態に限定されない。さらに、上述の各実施の形態は、相互に組み合わせて構成するようにしてもよい。 The present invention is not limited to the embodiments described above. Furthermore, the above-described embodiments may be combined with each other.
100,200,300・・・アナログ高周波モジュール、101・・・プリント基板、102・・・シールドケース、104,110・・・半田、106・・・外部接続用半田ボール、108・・・ベースバンド用ICチップ、112・・・高周波ICチップ、116,116A・・・導電性ペースト、118・・・金属板、120・・・金属バネ DESCRIPTION OF SYMBOLS 100,200,300 ... Analog high frequency module, 101 ... Printed circuit board, 102 ... Shield case, 104, 110 ... Solder, 106 ... Solder ball for external connection, 108 ... Baseband IC chip, 112... High frequency IC chip, 116, 116 A, conductive paste, 118, metal plate, 120, metal spring
Claims (8)
前記配線基板と接続され、前記集積回路素子を外部と遮断する導電性収容容器を有し、
前記集積回路素子は、前記導電性収容容器と導電性部材で接続されていることを特徴とするモジュール。 A module in which an integrated circuit element is flip-mounted on a wiring board,
A conductive container connected to the wiring board and blocking the integrated circuit element from the outside;
The module, wherein the integrated circuit element is connected to the conductive container by a conductive member.
前記導電性層部が前記導電性収容容器と前記導電性部材で接続されていることを特徴とする請求項1に記載のモジュール。 The integrated circuit element has a conductive layer portion on the conductive member side,
The module according to claim 1, wherein the conductive layer portion is connected to the conductive container by the conductive member.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004246904A JP2006066612A (en) | 2004-08-26 | 2004-08-26 | Flip-mounted high-frequency module |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004246904A JP2006066612A (en) | 2004-08-26 | 2004-08-26 | Flip-mounted high-frequency module |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006066612A true JP2006066612A (en) | 2006-03-09 |
Family
ID=36112816
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004246904A Pending JP2006066612A (en) | 2004-08-26 | 2004-08-26 | Flip-mounted high-frequency module |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006066612A (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013522917A (en) * | 2010-04-06 | 2013-06-13 | インテル コーポレイション | Method for forming metal filled die backside film for electromagnetic interference shield with coreless package |
WO2021255963A1 (en) * | 2020-06-17 | 2021-12-23 | 株式会社フジクラ | Wireless module |
-
2004
- 2004-08-26 JP JP2004246904A patent/JP2006066612A/en active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013522917A (en) * | 2010-04-06 | 2013-06-13 | インテル コーポレイション | Method for forming metal filled die backside film for electromagnetic interference shield with coreless package |
WO2021255963A1 (en) * | 2020-06-17 | 2021-12-23 | 株式会社フジクラ | Wireless module |
JP7038255B1 (en) * | 2020-06-17 | 2022-03-17 | 株式会社フジクラ | Wireless module |
US11901317B2 (en) | 2020-06-17 | 2024-02-13 | Fujikura Ltd. | Wireless module |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7868462B2 (en) | Semiconductor package including transformer or antenna | |
JP5103032B2 (en) | Semiconductor device | |
JP2006060128A (en) | Semiconductor device | |
JP2006203176A (en) | Semiconductor device and semiconductor module | |
KR20050001368A (en) | Stacked-type semiconductor device | |
CN101091250A (en) | Semiconductor component and installation structure | |
JP2010109269A (en) | Semiconductor device | |
US8310062B2 (en) | Stacked semiconductor package | |
JP4395166B2 (en) | Semiconductor device with built-in capacitor and manufacturing method thereof | |
JP2007318003A (en) | Semiconductor device | |
JP2008085362A (en) | Semiconductor device and semiconductor module | |
KR20080004731A (en) | Semiconductor package | |
JP2008017421A (en) | Semiconductor device | |
US20060284310A1 (en) | Offset via on pad | |
JP4746847B2 (en) | Manufacturing method of semiconductor device | |
JP2006066612A (en) | Flip-mounted high-frequency module | |
JP2009266964A (en) | Semiconductor device | |
JP2007288038A (en) | Semiconductor device | |
JP2007234840A (en) | Semiconductor device, electronic apparatus, and manufacturing method thereof | |
US8802556B2 (en) | Barrier layer on bump and non-wettable coating on trace | |
JP2009111333A (en) | Semiconductor device | |
TW432649B (en) | A heat sink | |
JP2007081267A (en) | Semiconductor device and manufacturing method therefor | |
JP2010050136A (en) | Semiconductor device | |
KR20050027384A (en) | Chip size package having rerouting pad and stack thereof |