KR20080004731A - Semiconductor package - Google Patents

Semiconductor package Download PDF

Info

Publication number
KR20080004731A
KR20080004731A KR1020060063386A KR20060063386A KR20080004731A KR 20080004731 A KR20080004731 A KR 20080004731A KR 1020060063386 A KR1020060063386 A KR 1020060063386A KR 20060063386 A KR20060063386 A KR 20060063386A KR 20080004731 A KR20080004731 A KR 20080004731A
Authority
KR
South Korea
Prior art keywords
substrate
semiconductor chip
plating layer
spacer
semiconductor
Prior art date
Application number
KR1020060063386A
Other languages
Korean (ko)
Inventor
임재청
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020060063386A priority Critical patent/KR20080004731A/en
Publication of KR20080004731A publication Critical patent/KR20080004731A/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

A semiconductor package is provided to prevent mutual interference and noise due to electromagnetic field generated between laminated semiconductor chips by mounting a spacer having a metallic plating layer between the laminated semiconductor chips. A semiconductor package includes a substrate(120) having a ground connection pad, semiconductor chips(122,123) being mounted and laminated on the substrate, and a spacer(130) for shielding electromagnetic filed generated between the semiconductor chips. The spacer is a metallic plating layer made of one plating layer out of gold, aluminum, and nickel. A ground wire is bonded to the spacer so as to be grounded on the substrate.

Description

반도체 패키지{SEMICONDUCTOR PACKAGE}Semiconductor Package {SEMICONDUCTOR PACKAGE}

도 1은 종래 반도체 패키지의 단면도1 is a cross-sectional view of a conventional semiconductor package

도 2는 종래의 반도체 패키지의 단면도2 is a cross-sectional view of a conventional semiconductor package

도 3은 본 발명의 제 1 실시예에 따른 반도체 패키지의 단면도3 is a cross-sectional view of a semiconductor package according to a first embodiment of the present invention.

도 4는 본 발명의 제 2 실시예에 따른 반도체 패키지의 단면도4 is a cross-sectional view of a semiconductor package according to a second embodiment of the present invention.

도 5는 본 발명의 다른 실시예에 따른 반도체 패키지의 단면도5 is a cross-sectional view of a semiconductor package according to another embodiment of the present invention.

도 6은 본 발명의 또 다른 실시예에 따른 반도체 패키지의 단면도6 is a cross-sectional view of a semiconductor package according to still another embodiment of the present invention.

*도면의 주요부분에 대한 부호의 설명** Description of the symbols for the main parts of the drawings *

120; 기판 121; 접속 패드120; Substrate 121; Contact pad

122.123; 반도체 칩 124,125; 에폭시 접착제122.123; Semiconductor chips 124,125; Epoxy adhesive

126,127; 본딩 패드 128,129; 그라운드 와이어126,127; Bonding pads 128,129; Ground wire

130; 스페이서 131; 금속성 도금층130; Spacer 131; Metallic plating layer

132; 에폭시 접착제 133; 그라운드 와이어132; Epoxy adhesive 133; Ground wire

162; 솔더 볼 163; 플립 반도체 칩       162; Solder ball 163; Flip semiconductor chip

본 발명은 반도체 패키지에 관한 것이다.The present invention relates to a semiconductor package.

일반적으로 반도체 패키지는 반도체 칩을 외부 장치와 전기적으로 연결할 수 있도록 하며, 상기 반도체 칩은 컴퓨터 및 모바일 기기를 비롯한 각종 전자 기기에 탑재되어 사용되고 있다.In general, a semiconductor package enables a semiconductor chip to be electrically connected to an external device, and the semiconductor chip is mounted and used in various electronic devices including computers and mobile devices.

최근 모바일 기기를 비롯한 전자기기는 고성능화되고 있으며, 이와 동시에 소형화 및 경량화가 요구되고 있고, 상기 요구를 충족시키기 위하여 반도체 패키지 분야에서도 여러 가지 패키지 방법이 도입되었는데, 예를 들어 플립 칩 패키지(FCP), 칩 스케일 패키지(CSP) 또는 멀티 칩 패키지(MCP) 등의 반도체 패키지가 널리 알려져 사용되고 있다.In recent years, electronic devices including mobile devices have been improved in performance, and at the same time, miniaturization and light weight have been required, and various packaging methods have been introduced in the semiconductor package field, for example, flip chip package (FCP), BACKGROUND Semiconductor packages such as chip scale packages (CSPs) or multi chip packages (MCPs) are widely known and used.

이 중에서 멀티 칩 패키지는 2개 이상의 반도체 칩을 하나의 기판에 실장하는 것으로, 이때 상기 2개 이상의 반도체 칩은 동일한 유형의 반도체 칩이거나 다른 유형의 반도체 칩이 실장 될 수 있다. Among them, the multi-chip package mounts two or more semiconductor chips on a single substrate, wherein the two or more semiconductor chips may be the same type of semiconductor chip or different types of semiconductor chips.

상기 멀티 칩 패키지에서는 각 반도체 칩을 동일 평면에 나란히 배열하거나, 아니면 수직방향으로 적층 시킬 수 있는데, 이 중에서 수직으로 적층 하는 것을 적층형 반도체 패키지라 하는데, 상기 적층형 반도체 패키지는 하나의 기판에 점유하고 있는 면적을 줄일 수 있는 장점이 있다.In the multi-chip package, each semiconductor chip may be arranged side by side on the same plane, or may be stacked in a vertical direction. Among them, a vertical stack is called a stacked semiconductor package, and the stacked semiconductor package occupies one substrate. There is an advantage to reduce the area.

그리고 상기 적층 반도체 패키지는 일반적으로 반도체 칩의 활성면(active surface)이 기판의 반대편을 향하도록 기판에 부착하고, 상기 반도체 칩의 활성면 상에는 본딩 패드를 형성하며, 상기 본딩 패드는 와이어에 의하여 기판의 접속 단자(또는 리드)와 전기적으로 연결한다. The laminated semiconductor package is generally attached to the substrate such that an active surface of the semiconductor chip faces away from the substrate, and forms a bonding pad on the active surface of the semiconductor chip, wherein the bonding pad is formed of a substrate by a wire. Electrical connection with the connection terminal (or lead) of the

즉 도 1에 도시한 바와 같이, 그라운드되는 접속 패드(101)가 형성된 기판(100)상에 반도체 칩(102)(103)의 활성면을 상방으로 하여 비 활성면에 에폭시 접착제(104)(105)로 부착하고, 상기 반도체 칩(102)(103)의 활성면의 가장자리에는 본딩 패드(106)(107)를 형성하여 상기 본딩 패드(106)(107)를 그라운드 와이어(108)(109)로 기판(100)의 접속 패드(101)와 전기적으로 접속하게 된다. That is, as shown in FIG. 1, the epoxy adhesive 104, 105 on the inactive surface with the active surface of the semiconductor chip 102, 103 facing upward on the substrate 100 on which the connection pad 101 to be grounded is formed. Bond pads 106 and 107 are formed on the edges of the active surfaces of the semiconductor chips 102 and 103 so that the bonding pads 106 and 107 are connected to the ground wires 108 and 109. Electrical connection with the connection pad 101 of the board | substrate 100 is carried out.

그러나 상기 기판(100)에 적층 된 반도체 칩(102)(103)이 고속 또는 잡음에 민감한 경우에 상기 반도체 칩(102)와 반도체 칩(103) 사이에는 전자기에 의한 상호 간섭 현상 및 잡음으로 반도체 칩(102)(103)이 오동작을 일으키는 문제점이 있다.However, when the semiconductor chips 102 and 103 stacked on the substrate 100 are sensitive to high speed or noise, the semiconductor chips 102 and the semiconductor chip 103 may be exposed to each other due to electromagnetic interference and noise. There is a problem that (102) (103) causes a malfunction.

도 2는 종래의 반도체 패키지의 단면도이다.2 is a cross-sectional view of a conventional semiconductor package.

도 2와 같이 작은 면적의 반도체 칩(102)이 반드시 하부에 위치해야 하는 패키지에서 상기 반도체 칩(102)의 와이어 본드 패드의 공간 확보를 위해 상기 적층 반도체 칩(102)(103)사이에 절연성을 갖는 스페이서(spacer)(110)를 실장하여 전자기의 간섭을 차단하도록 하였다.In the package in which the semiconductor chip 102 having a small area as shown in FIG. 2 must be located below, insulation between the stacked semiconductor chips 102 and 103 is secured to secure a space of the wire bond pad of the semiconductor chip 102. The spacer 110 has a mounting to block the electromagnetic interference.

이 경우에도 상기 스페이서(110)는 상기 적층 반도체 칩(102)(103)사이에서 발생되는 전자기에 의한 상호 간섭을 효과적으로 차단하지 못하는 문제점이 있다.Even in this case, the spacer 110 may not effectively block mutual interference caused by electromagnetic waves generated between the stacked semiconductor chips 102 and 103.

본 발명은 적층 반도체 칩 사이에 발생되는 전자기의 상호 간섭 및 잡음을 효과적으로 차단한다.The present invention effectively blocks electromagnetic interference and noise generated between the stacked semiconductor chips.

본 발명의 반도체 패키지는 그라운드 접속 패드를 갖는 기판과; 상기 기판에 실장되고 적층되는 적어도 하나의 반도체 칩과; 상기 반도체 칩 사이에서 발생하는 전자기를 차단하는 스페이서를 포함한다.The semiconductor package of the present invention comprises a substrate having a ground connection pad; At least one semiconductor chip mounted and stacked on the substrate; It includes a spacer to block the electromagnetic generated between the semiconductor chip.

상기 스페이서는 금, 알루미늄, 니켈 중 어느 하나의 금속성 도금층을 갖는 것을 특징으로 한다.The spacer is characterized in that it has a metallic plating layer of any one of gold, aluminum, nickel.

상기 스페이서는 기판에 그라운드 되도록 그라운드 와이어를 본딩한 것을 특징으로 한다.The spacer is characterized in that the ground wire bonded to the ground to the substrate.

상기 기판에 적층된 반도체 칩이 2개의 경우, 상기 스페이서는 상기 2개의 반도체 칩 사이에 구비한 것을 특징으로 한다.In the case where two semiconductor chips are stacked on the substrate, the spacer is provided between the two semiconductor chips.

또한 본 발명은 그라운드 되는 접속 패드를 갖는 기판과; 상기 기판에 활성면을 상부로 향하여 에폭시 접착제로 실장되고 가장자리에 본딩 패드를 형성하여 상기 본딩 패드를 그라운드 와이어로 기판의 접속 패드에 접속되는 반도체 칩과; 상기 반도체 칩에 에폭시 접착제로 실장되고 상기 기판의 접속 패드에 접속되는 그라운드 와이어로 본딩되는 금속성 도금층을 갖는 스페이서를 실장한 것을 특징으로 한다.In addition, the present invention is a substrate having a connection pad to the ground; A semiconductor chip mounted on the substrate with an epoxy adhesive facing upwards and forming a bonding pad at an edge thereof to connect the bonding pad to a connection pad of the substrate with a ground wire; A spacer having a metallic plating layer mounted on the semiconductor chip with an epoxy adhesive and bonded with a ground wire connected to a connection pad of the substrate is mounted.

또한 본 발명은 그라운드 되는 접속 패드를 갖는 기판과; 상기 기판에 솔더 볼이 구비된 활성면이 실장되는 플립 반도체 칩과; 상기 플립 반도체 칩의 비활성면에 전자기를 차단하는 금속성 도금층과; 상기 금속성 도금층을 상기 기판에 접속 패드에 그라운드 되게 본딩되는 그라운드 와이어를 포함한 것을 특징으로 한다.In addition, the present invention is a substrate having a connection pad to the ground; A flip semiconductor chip on which an active surface having solder balls is mounted on the substrate; A metallic plating layer blocking electromagnetic waves on an inactive surface of the flip semiconductor chip; And a ground wire bonded to the metal plating layer to the substrate to the connection pad.

이하 첨부되는 도면에 의거 본 발명을 상세히 설명하면 다음과 같다.Hereinafter, the present invention will be described in detail with reference to the accompanying drawings.

도 3은 본 발명의 제 1 실시예에 따른 반도체 패키지의 단면도이고, 도 4는 본 발명의 제 2 실시예에 따른 반도체 패키지의 단면도로서, 그라운드 되는 접속 패드(121)가 형성된 기판(120), 반도체 칩(122)(123), 에폭시 접착제(124)(125), 본딩 패드(126)(127), 그라운드 와이어(128)(129), 스페이서(130), 금속성 도금층(131), 에폭시 접착제(132), 그라운드 와이어(133)로 구성된다. 3 is a cross-sectional view of the semiconductor package according to the first embodiment of the present invention, and FIG. 4 is a cross-sectional view of the semiconductor package according to the second embodiment of the present invention, wherein the substrate 120 having the connection pad 121 to be grounded is formed; Semiconductor chips 122, 123, epoxy adhesives 124, 125, bonding pads 126, 127, ground wires 128, 129, spacers 130, metallic plating layers 131, epoxy adhesives ( 132 and the ground wire 133.

상기 인쇄회로의 접속 패드(121)가 형성되어 있는 기판(120)의 상면에 에폭시 접착제(124)로 본딩 패드(126)를 가장자리에 갖고 활성면을 상방으로 하여 반도체 칩(122)을 실장하고, 상기 반도체 칩(122)의 상면에 에폭시 접착제(132)로 금속성 도금층(131)이 도금된 스페이서(130)를 실장한다.The semiconductor chip 122 is mounted on the upper surface of the substrate 120 on which the connection pad 121 of the printed circuit is formed, with the bonding pad 126 on the edge with an epoxy adhesive 124, and the active surface upward. The spacer 130 having the metallic plating layer 131 plated with the epoxy adhesive 132 is mounted on the upper surface of the semiconductor chip 122.

상기 스페이서(130)의 금속성 도금층(131) 상면에 에폭시 접착제(132)를 도포하여 가장자리에 본딩 패드(127)를 갖는 반도체 칩(123)을 실장한다.The epoxy chip 132 is coated on the upper surface of the metallic plating layer 131 of the spacer 130 to mount the semiconductor chip 123 having the bonding pads 127 on the edge thereof.

이어서 상기 반도체 칩(122)(123)의 본딩 패드(126)(127)와 상기 기판(120)의 접속 패드(121) 사이에는 그라운드 와이어(128)(129)를 접속하여 그라운드하고, 이어서 스페이서(130)의 금속성 도금층(131)에 그라운드 와이어(133)로 본딩하여 상기 기판(120)의 접속 패드(121)에 그라운드 한다. Subsequently, the ground wires 128 and 129 are connected and grounded between the bonding pads 126 and 127 of the semiconductor chips 122 and 123 and the connection pads 121 of the substrate 120. A ground wire 133 is bonded to the metallic plating layer 131 of 130 to ground the connection pad 121 of the substrate 120.

이때 상기 스페이서(130)에 실장되는 반도체 칩(123)의 크기가 하부에 실장되는 반도체 칩(122)의 크기보다 큰 칩이 실장되는 경우, 상기 스페이서(130)의 금속성 도금층(131)에 일반적인 방식으로 본딩되는 그라운드 와이어(133)는 상기 반도체 칩(123)에 닿게 된다.In this case, when the size of the semiconductor chip 123 mounted on the spacer 130 is larger than the size of the semiconductor chip 122 mounted on the lower portion, the general method is applied to the metallic plating layer 131 of the spacer 130. The ground wire 133 bonded to the semiconductor chip 123 contacts the semiconductor chip 123.

이에 따라 본 실시예에서는 도 4에 도시한 바와 같이, 상기 스페이서(130)의 금속성 도금층(131)에 본딩되는 그라운드 와이어(133)를 울트라 로우 루프 본딩(ULTRA LOW LOOP BONDING)을 사용하여 상기 기판(120)의 접속 패드(121)에 그라운드 한다. Accordingly, in the present embodiment, as shown in FIG. 4, the substrate wire (ULTRA LOW LOOP BONDING) is bonded to the ground wire 133 bonded to the metallic plating layer 131 of the spacer 130. The connection pad 121 of the ground terminal 120 is grounded.

그러므로 반도체 패키지 동작시 상기 반도체 칩(122)(123) 사이에서 발생되는 전자기의 간섭 및 잡음은 스페이서(130)에 도금된 전기적 특성이 우수한 금속성 도금층(131)에 의하여 차단되면서 그라운드 와이어(133)를 통해서 상기 기판(120)의 접속 패드(121)로 그라운드 되므로, 상기 반도체 칩(122)(123) 사이에서 발생되는 전자기에 의한 간섭 및 잡음을 제거하게 된다.Therefore, electromagnetic interference and noise generated between the semiconductor chips 122 and 123 during the operation of the semiconductor package are blocked by the metallic plating layer 131 having excellent electrical characteristics plated on the spacer 130, thereby disconnecting the ground wire 133. Since it is grounded to the connection pad 121 of the substrate 120, the interference and noise caused by the electromagnetic generated between the semiconductor chips 122 and 123 are removed.

도 5는 본 발명의 다른 실시예에 따른 반도체 패키지의 단면도로서, 인쇄회로의 접속 패드(151)가 형성되어 있는 기판(150)상에 반도체 칩(152)의 활성면을 상방으로 하여 에폭시 접착제(153)로 부착하고, 상기 반도체 칩(152)의 가장자리에는 본딩 패드(154)를 형성하여 상기 본딩 패드(154)를 그라운드 와이어(155)로 상기 기판(150)의 접속 패드(151)와 전기적으로 접속한다.5 is a cross-sectional view of a semiconductor package according to another exemplary embodiment of the present invention, wherein an epoxy adhesive (with an active surface of a semiconductor chip 152 upward) is placed on a substrate 150 on which a connection pad 151 of a printed circuit is formed. 153, and bonding pads 154 formed at edges of the semiconductor chip 152 to electrically connect the bonding pads 154 with the ground wires 155 to the connection pads 151 of the substrate 150. Connect.

상기 반도체 칩(152)의 활성면에는 에폭시 접착제(156)로 금속성 도금층(157)을 도금한 스페이서(158)를 접착하여 실장하고, 상기 금속성 도금층(157)은 그라운드 와이어(159)로 상기 기판(150)의 접속 패드(151)에 전기적으로 접속하여 그라운드 한다.The active surface of the semiconductor chip 152 is bonded by mounting a spacer 158 plated with a metallic plating layer 157 with an epoxy adhesive 156, the metallic plating layer 157 is a ground wire 159 to the substrate ( It is electrically connected to the connection pad 151 of 150 to ground.

따라서 반도체 패키지 동작시, 외부로부터 전자기가 반도체 칩(152)에 유입또는 발생되는 전자기가 상기 스페이서(158)의 금속성 도금층(157)과, 금속성 도금층(157)에 접속된 그라운드 와이어(159)에 의하여 기판(150)의 접속 패드(151)로 그라운드시키게 되어 전자기의 간섭이나 잡음을 제거하게 된다.Therefore, during operation of the semiconductor package, electromagnetic waves introduced or generated from the outside into the semiconductor chip 152 are induced by the metallic plating layer 157 of the spacer 158 and the ground wire 159 connected to the metallic plating layer 157. The connection pad 151 of the substrate 150 is grounded to remove electromagnetic interference or noise.

도 6은 본 발명의 또 다른 실시예에 따른 반도체 패키지의 단면도로서, 6 is a cross-sectional view of a semiconductor package according to still another embodiment of the present invention;

인쇄회로의 접속 패드(161)가 형성되어 있는 기판(160)상에 활성면을 하방으로 하여 솔더 볼(162)로 플립 반도체 칩(163)을 실장하고, 상기 플립 반도체 칩(163)의 비활성면에는 금속성 도금층(164)을 도금 형성하며, 상기 금속성 도금층(164)은 그라운드 와이어(165)로 상기 기판(160)의 접속 패드(161)에 그라운드 한다.The flip semiconductor chip 163 is mounted on the solder pad 162 with the active surface facing downward on the substrate 160 on which the connection pad 161 of the printed circuit is formed, and the inactive surface of the flip semiconductor chip 163 is formed. The metal plating layer 164 is plated to form the metal plating layer 164, and the metal plating layer 164 is grounded to the connection pad 161 of the substrate 160 by the ground wire 165.

따라서 반도체 패키지 동작시, 외부로부터 전자기가 플립 반도체 칩(163)에 유입 또는 발생되는 전자기가 상기 플립 반도체 칩(163)의 비활성면에 도금된 금속성 도금층(164)과, 그라운드 와이어(165)에 의하여 기판(160)의 접속 패드(161)로 그라운드시키게 되어 전자기의 간섭이나 잡음을 제거하게 된다.Therefore, during operation of the semiconductor package, the electromagnetic plating, from which the electromagnetic is introduced into or generated from the flip semiconductor chip 163, is formed by the metallic plating layer 164 and the ground wire 165 plated on the inactive surface of the flip semiconductor chip 163. The connection pads 161 of the substrate 160 are grounded to remove electromagnetic interference or noise.

도 3 내지 도 6에서의 금속성 도금층은 전기적 도전특성이 우수한 금(Au), 알루미늄(Al) 및 니켈(Ni) 중 어느 하나로 형성할 수 있다.3 to 6 may be formed of any one of gold (Au), aluminum (Al), and nickel (Ni) having excellent electrical conductivity.

이상에서 설명한 바와 같이 본 발명은 그라운드되는 접속 패드를 갖는 기판에 에폭시 접착체로 실장되는 적층 반도체 칩 사이에 금속성 도금층을 갖는 스페이서를 실장하고, 상기 스페이서의 금속성 도금층은 그라운드 와이어로 기판에 그라운드 시킴으로써, 상기 적층 반도체 칩 사이에 발생되는 전자기에 의한 상호 간섭 및 잡음을 차단 및 제거하게 되어 상기 전자기 및 잡음에 의한 반도체 칩의 오동작을 방지할 수 있는 효과를 제공하게 되는 것이다. As described above, the present invention mounts a spacer having a metallic plating layer between laminated semiconductor chips mounted with an epoxy adhesive on a substrate having a connection pad to be grounded, and the metallic plating layer of the spacer is grounded to the substrate with a ground wire. By blocking and removing mutual interference and noise caused by electromagnetic waves generated between the stacked semiconductor chips, it is possible to provide an effect of preventing malfunction of the semiconductor chip due to the electromagnetic and noise.

Claims (7)

그라운드 접속 패드를 갖는 기판과; 상기 기판에 실장되고 적층되는 적어도 하나의 반도체 칩과; 상기 반도체 칩 사이에서 발생하는 전자기를 차단하는 스페이서를 포함하는 반도체 패키지.A substrate having a ground connection pad; At least one semiconductor chip mounted and stacked on the substrate; A semiconductor package comprising a spacer to block the electromagnetic generated between the semiconductor chip. 제 1 항에 있어서, The method of claim 1, 상기 스페이서는 금, 알루미늄, 니켈 중 어느 하나의 도금층으로 형성한 금속성 도금층인 것을 특징으로 하는 반도체 패키지.The spacer is a semiconductor package, characterized in that the metal plating layer formed of any one of the gold, aluminum, nickel plating layer. 제 1 항에 있어서, The method of claim 1, 상기 스페이서는 기판에 그라운드 되도록 그라운드 와이어를 본딩한 것을 특징으로 하는 반도체 패키지.The spacer is a semiconductor package, characterized in that for bonding the ground wire to the ground to the substrate. 제 1 항 또는 제 3 항중 어느 하나의 항에 있어서, The method according to any one of claims 1 to 3, 상기 기판에 적층된 반도체 칩이 2개의 경우, 상기 스페이서는 상기 2개의 반도체 칩 사이에 구비한 것을 특징으로 하는 반도체 패키지.And two spacers stacked on the substrate, wherein the spacers are provided between the two semiconductor chips. 제 4 항에 있어서, The method of claim 4, wherein 상기 적층된 반도체 칩 중에서 하층에 적층된 반도체 칩이 상층에 적층된 반 도체 칩보다 작은 경우, 상기 그라운드 와이어는 울트라 로우 루프 본딩한 것을 특징으로 하는 반도체 패키지.And wherein the ground wire is ultra low loop bonded when the semiconductor chip stacked on the lower layer among the stacked semiconductor chips is smaller than the semiconductor chip stacked on the upper layer. 그라운드 되는 접속 패드를 갖는 기판과; 상기 기판에 활성면을 상부로 향하여 에폭시 접착제로 실장되고 가장자리에 본딩 패드를 형성하여 상기 본딩 패드를 그라운드 와이어로 기판의 접속 패드에 접속되는 반도체 칩과; 상기 반도체 칩에 에폭시 접착제로 실장되고 상기 기판의 접속 패드에 접속되는 그라운드 와이어로 본딩되는 금속성 도금층을 갖는 스페이서를 실장한 것을 특징으로 하는 반도체 패키지.A substrate having a connection pad grounded; A semiconductor chip mounted on the substrate with an epoxy adhesive facing upwards and forming a bonding pad at an edge thereof to connect the bonding pad to a connection pad of the substrate with a ground wire; And a spacer having a metallic plating layer mounted on the semiconductor chip with an epoxy adhesive and bonded with a ground wire connected to a connection pad of the substrate. 그라운드 되는 접속 패드를 갖는 기판과; 상기 기판에 솔더 볼이 구비된 활성면이 실장되는 플립 반도체 칩과; 상기 플립 반도체 칩의 비활성면에 전자기를 차단하는 금속성 도금층과; 상기 금속성 도금층을 상기 접속 패드에 그라운드 되게 본딩되는 그라운드 와이어를 포함한 것을 특징으로 하는 반도체 패키지.A substrate having a connection pad grounded; A flip semiconductor chip on which an active surface having solder balls is mounted on the substrate; A metallic plating layer blocking electromagnetic waves on an inactive surface of the flip semiconductor chip; And a ground wire bonded to the metal plating layer to the connection pad to ground.
KR1020060063386A 2006-07-06 2006-07-06 Semiconductor package KR20080004731A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060063386A KR20080004731A (en) 2006-07-06 2006-07-06 Semiconductor package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060063386A KR20080004731A (en) 2006-07-06 2006-07-06 Semiconductor package

Publications (1)

Publication Number Publication Date
KR20080004731A true KR20080004731A (en) 2008-01-10

Family

ID=39215329

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060063386A KR20080004731A (en) 2006-07-06 2006-07-06 Semiconductor package

Country Status (1)

Country Link
KR (1) KR20080004731A (en)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100887638B1 (en) * 2007-08-31 2009-03-11 한국과학기술원 System in package of protecting noise transfer between stacked dies
US9355969B2 (en) 2014-09-05 2016-05-31 Samsung Electronics Co., Ltd. Semiconductor package
US10008476B2 (en) 2013-10-28 2018-06-26 Samsung Electronics Co., Ltd. Stacked semiconductor package including a smaller-area semiconductor chip
CN111342814A (en) * 2020-02-10 2020-06-26 诺思(天津)微系统有限责任公司 Bulk acoustic wave filter, multiplexer and electronic equipment
US10943872B2 (en) 2018-06-26 2021-03-09 Samsung Electronics Co., Ltd. Fabrication method of semiconductor package including shielding wall and cover
US11694969B2 (en) 2020-06-18 2023-07-04 Samsung Electronics Co, Ltd. Semiconductor package and method of fabricating the same

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100887638B1 (en) * 2007-08-31 2009-03-11 한국과학기술원 System in package of protecting noise transfer between stacked dies
US10008476B2 (en) 2013-10-28 2018-06-26 Samsung Electronics Co., Ltd. Stacked semiconductor package including a smaller-area semiconductor chip
US9355969B2 (en) 2014-09-05 2016-05-31 Samsung Electronics Co., Ltd. Semiconductor package
US10943872B2 (en) 2018-06-26 2021-03-09 Samsung Electronics Co., Ltd. Fabrication method of semiconductor package including shielding wall and cover
US11923319B2 (en) 2018-06-26 2024-03-05 Samsung Electronics Co., Ltd. Semiconductor package including sheilding cover that covers molded body
CN111342814A (en) * 2020-02-10 2020-06-26 诺思(天津)微系统有限责任公司 Bulk acoustic wave filter, multiplexer and electronic equipment
US11694969B2 (en) 2020-06-18 2023-07-04 Samsung Electronics Co, Ltd. Semiconductor package and method of fabricating the same

Similar Documents

Publication Publication Date Title
KR100714917B1 (en) Chip stack structure interposing shield plate and system in package comprising the same
JP5757448B2 (en) Wearable integrated circuit package in package system
US7501697B2 (en) Integrated circuit package system
US8624370B2 (en) Integrated circuit packaging system with an interposer and method of manufacture thereof
TWI409924B (en) Semiconductor package and manufacturing method thereof
KR20090065434A (en) Integrated circuit package system with flip chip
US8970044B2 (en) Integrated circuit packaging system with vertical interconnects and method of manufacture thereof
KR20160001117A (en) Semiconductor package
US7964953B2 (en) Stacked type chip package structure
KR20080004731A (en) Semiconductor package
KR20110020548A (en) Semiconductor package and method for fabricating the same
KR20130129712A (en) Semiconductor package and methods of fabricating the same
KR20120101965A (en) Semiconductor package and method of manufacturing the same
KR101394647B1 (en) Semiconductor package and method for fabricating the same
KR100743649B1 (en) Multi chip package
KR20120126365A (en) Unit package and stack package having the same
KR20160112345A (en) Semiconductor chip
US7656021B2 (en) Integrated circuit package system with pedestal structure
JP2007221133A (en) Integrated circuit package
KR20050027384A (en) Chip size package having rerouting pad and stack thereof
KR20110040102A (en) Semiconductor package
JP2011119619A (en) Semiconductor package
KR20080074654A (en) Stack semiconductor package
KR20050053246A (en) Multi chip package
KR100650770B1 (en) Flip chip double die package

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid