JP2006065616A

JP2006065616A - Ｓｒｐ制御装置及び通信装置

Info

Publication number: JP2006065616A
Application number: JP2004248158A
Authority: JP
Inventors: Kazuya Miura; 和也三浦
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 2004-08-27
Filing date: 2004-08-27
Publication date: 2006-03-09

Abstract

【課題】ソフトウェアの構成を簡素化するとともに、ＳＲＰ実行から通信再開までの時間短縮や消費電力の低減を図る上で有利となるＳＲＰ制御装置を提供する。
【解決手段】ＯＴＧコントローラ１００内にパルス生成部１０１とパルス制御部１０２とを設けて、ＳＲＰ開始条件が成立したことをトリガとして、前記パルス制御部１０２から前記パルス生成部１０１に対して最適なデータラインパルシング及びＶＢＵＳパルシングの実行命令を行い、ＯＴＧに準拠するパルス生成を行う。
【選択図】図２

Description

本発明は、ＵＳＢ−ＯＴＧに準拠するＳＲＰを実現するＳＲＰ制御装置、及びこれを備えた通信装置に関する。

ＵＳＢ（Universal Serial Bus）は、パーソナルコンピュータと周辺機器とのインターフェース規格として広く普及している。このＵＳＢに対して新たに追加制定された規格として「ＵＳＢ−Ｏｎ−Ｔｈｅ−Ｇｏ（以下、ＯＴＧと表す）」がある。このＯＴＧは、ＵＳＢによるデータ転送において不可欠なホスト機能を周辺機器に取り入れることにより、周辺機器間におけるデータ転送を可能とする規格である。

近年、周辺機器はインテリジェント化が増してきており、この周辺機器をホストとして動作させる一方、周辺機器としても動作させたいという要望があり、この要望を実現できるＯＴＧは、大変将来性がある規格として期待されている。

このようなＯＴＧの仕様として、Session Request Protocol（以下、ＳＲＰと表す）が規定されている（非特許文献１，２参照）。

以下に、ＯＴＧ仕様に定められるＳＲＰについて説明する。電源供給に関するＯＴＧ仕様では、ＯＴＧに準拠したデバイスコア同士の通信において、電源を供給する側の機能と電源の供給を受ける側の機能とが明確に定義されている。つまり、通信をしているＯＴＧ準拠のデバイスコアは、どちらか一方が電源供給を行っており他方が電源供給を受けている。この関係はＵＳＢケーブルを差し換えるまで継続される。

また、ＯＴＧ仕様は、モバイル機器を対象とした仕様となっているため、低消費電力が考慮されており、通信ごとに電源駆動を切断することができる。

以下、電源供給を行うデバイスコアをＡデバイス、電源供給を受けるデバイスコアをＢデバイスと表す。ここで、Ａデバイスによる電源切断後に電源供給を再開する場合、Ａデバイスの要求により電源供給が行われる場合は問題ないが、Ｂデバイスの要求により電源供給を再開をする場合には、その要求を電源供給側のＡデバイスに伝える必要がある。その実現方法にはデータラインパルシングとＶＢＵＳパルシングとの２種類がある。

前記データラインパルシングとは、電源が供給されていない状態で、ＢデバイスがＵＳＢシリアルバス上のデータラインを一時的（パルス状）に駆動することでＡデバイスに電源供給の要求を行うことである。

一方、前記ＶＢＵＳパルシングとは、電源が供給されていない状態で、ＢデバイスがＵＳＢシリアルバス上の電源ラインを一時的（パルス状）に駆動することでＡデバイスに電源供給の要求を行うことである。

Ａデバイスは、Ｂデバイスからの電源供給の要求信号を受け、それを受諾すると電源供給を再開する。Ｂデバイスは、Ａデバイスからの電源供給を検出した後、通常の動作に戻る。ＳＲＰにおいて、Ｂデバイスは前記２種類のパルシングを生成する必要があり、Ａデバイスはこの２種類のパルシングのうち何れか１つを検出すればよい。
「On-The-Go Supplement to the USB 2.0 Specification. Revision 1.0a」, USB Implementers Forum Inc., June 24,2003 「OTG Transceiver Specification. Release Candidate」, July 11,2003

ここで、Ｂデバイスが生成する前記２種類のパルシングを実行するためには、ＶＢＵＳが駆動されておらず且つデータラインがＳＥ０であるという条件を満たさなければならない。Ｂデバイスは、この条件を検出した後で２種類のパルスを発行する。

具体的には、データラインパルシングを５〜１０ｍｓ間駆動し、その後ＶＢＵＳパルシングを２．１〜５．２５Ｖまで駆動する。この２種類のパルス実行期間は、データラインパルシングが開始されてから１００ｍｓ以内とする。つまりＳＲＰを実現するためには、ＳＲＰ実行条件を満たしているかどうかを判定し、且つＯＴＧ仕様を満たすパルスを生成してＳＲＰを実行することが必要となる。

また、非特許文献２に記載されているＯＴＧの仕様を満足するデバイスにおいてＳＲＰを実行する場合は、ＳＲＰの実行条件を判定する際に、データラインとＶＢＵＳの状態を示す信号を一定期間チェックし続ける必要がある。データラインパルシングはプルアップ信号のスイッチの切り替えによってパルス生成を実現する一方、ＶＢＵＳパルシングは電源駆動回路の起動によってパルス生成を実現している。

上記のような処理は、すべてソフトウェアによって実現されており、デバイスの状態検出に始まり、デバイスの状態に応じた制御をすべて実行する必要がある。

しかしながら、これらの処理を実現するためには、ミリ秒オーダーのタイマ回路等が必要となるため、ソフトウェアの構成が複雑化してしまうという問題がある。

また、システム的な観点においては、ソフトウェアが網羅すべき処理（タスク）が増えることとなり、個々のタスク処理のタイムラグが多く発生し冗長なＳＲＰが実行されることとなり、ＳＲＰ実行から通信再開までの経過時間が増大し、その結果消費電力が増大してしまうという問題がある。

本発明は、かかる点に鑑みてなされたものであり、その目的とするところは、ソフトウェアの構成を簡素化するとともに、ＳＲＰ実行から通信再開までの時間短縮や消費電力の低減を図る上で有利となるＳＲＰ制御装置を提供することにある。

前記目的を達成するため、本発明では、パルス制御部によりパルス生成を制御し、最適なデータラインパルシング及びＶＢＵＳパルシングの実行命令を行うようにした。

すなわち、請求項１の発明は、ＵＳＢ−ＯＴＧに準拠するＳＲＰ制御装置であって、
パルス生成を行うパルス生成部と、
前記パルス生成部を制御するパルス制御部とを備え、
前記パルス制御部は、前記パルス生成部に対して最適なデータラインパルシング及びＶＢＵＳパルシングの実行命令を行うものであることを特徴とする。

請求項２の発明は、請求項１に記載されたＳＲＰ制御装置において、
前記パルス制御部は、前記パルス生成部に対して前記データラインパルシング及び前記ＶＢＵＳパルシングの実行命令を自動的且つ連続的に行うものであることを特徴とする。

請求項３の発明は、請求項１に記載されたＳＲＰ制御装置において、
前記パルス制御部は、前記データラインパルシング及び前記ＶＢＵＳパルシングの特性を設定する機能をさらに備えていることを特徴とする。

請求項４の発明は、請求項１に記載されたＳＲＰ制御装置において、
前記パルス制御部は、実行中の前記パルシングを強制停止する機能をさらに備えていることを特徴とする。

請求項５の発明は、請求項１に記載されたＳＲＰ制御装置において、
前記パルス制御部は、ＳＲＰの実行期間を測定する機能をさらに備えていることを特徴とする。

請求項６の発明は、請求項１に記載されたＳＲＰ制御装置において、
前記パルス制御部は、ＳＲＰの実行開始条件を判定してＳＲＰ起動信号を生成する機能をさらに備えていることを特徴とする。

請求項７の発明は、通信装置であって、
パルス生成を行うパルス生成部と、
前記パルス生成部を制御するパルス制御部とを備え、
前記パルス制御部は、前記パルス制御部に対して最適なデータラインパルシング及びＶＢＵＳパルシングの実行命令を行うものであることを特徴とする。

以上のように、本発明によれば、ＵＳＢ−ＯＴＧに準拠したＳＲＰ制御装置に様々な機能を有するパルス制御部を設けることにより、ＯＴＧ仕様に準拠するだけではなく最適なＳＲＰを実行することができる。これにより、ＳＲＰがハードウェアによって実行されることとなり、ソフトウェアの構成を簡素化することができる。

さらに、ソフトウェアが網羅すべき処理（タスク）が減少することで冗長なＳＲＰの実行を防ぐことが可能となり、ＳＲＰ実行から通信再開（ＶＢＵＳ供給）までの時間短縮や低消費電力化を実現する上で有利な効果が得られる。

以下、本発明の実施形態を図面に基づいて詳細に説明する。以下の好ましい実施形態の説明は、本質的に例示に過ぎず、本発明、その適用物或いはその用途を制限することを意図するものでは全くない。

＜実施形態１＞
図１は、本発明の実施形態１における通信システムの構成を示す図である。このシステムでは、２つのＵＳＢデバイス１０，２０の間でＵＳＢシリアルバスを介して通信が行われる。

前記ＵＳＢシリアルバスは、電源（ＶＢＵＳ）ラインと信号（データ）ラインとを有している。前記ＵＳＢデバイス１０，２０は、ＵＳＢ−ＯＴＧ（以下、ＯＴＧと表す）の仕様に準拠しており、ＵＳＢシリアルバスを介した通信はこのＯＴＧ仕様に準拠して行われる。

このようなＯＴＧに準拠したデバイス間の通信中には、どちらか一方のデバイスがＵＳＢシリアルバスのＶＢＵＳラインを介して他方のデバイスに電源を供給する。また、ＵＳＢシリアルバスのデータラインを介してＵＳＢデバイス１０，２０間でデータのやりとりが行われる。

前記ＵＳＢデバイス１０，２０は、ＯＴＧコントローラ１００と、ＵＳＢデバイス１０，２０の製品（携帯電話、デジタルカメラやプリンタ等）としての機能を司る製品機能２００とを備えている。

前記ＯＴＧコントローラ１００は、基本機能１０３と、ＳＲＰ実行に使用されるデータラインパルシング及びＶＢＵＳパルシングを生成するパルス生成部１０１と、このパルス生成部１０１を制御するパルス制御部１０２とを備えている。

図２は、ＵＳＢデバイス１０，２０におけるＯＴＧコントローラ１００の内部構成の一部を示す図である。図２に示すように、パルス生成部１０１は、データラインパルシングを生成するプルアップ抵抗スイッチ３２０と、ＶＢＵＳパルシングを生成する電源駆動回路３３０とを備える。

前記パルス制御部１０２は、データラインパルシングとＶＢＵＳパルシングの起動及び停止を司るパルス制御回路３００を備えており、このパルス制御回路３００にはパルス生成制御部３０１が内蔵されている。

前記パルス生成制御部３０１は、パルス生成部１０１に対してパルス生成信号を与えてデータラインパルシング及びＶＢＵＳパルシングを生成させるものである。

上述の通り、ＯＴＧ準拠のデバイス同士の間で通信を行う場合には、どちらか一方のデバイスがＵＳＢシリアルバスの電源ラインを介して他方のデバイスに電源を供給する。ここでは、ＵＳＢデバイス１０が電源供給を行いＵＳＢデバイス２０が電源供給を受けるものとする。ＵＳＢデバイス２０が電源供給の要求をしたい場合には、ＳＲＰを実行することでその意思をＵＳＢデバイス１０に伝える。

以下、ＵＳＢデバイス２０（Ｂデバイス）のＯＴＧコントローラ１００におけるＳＲＰ制御装置について説明する。

ＵＳＢデバイス２０がＳＲＰにより電源供給の要求を行う場合、データラインパルシングとしてデータラインのプルアップ抵抗スイッチ３２０を５〜１０ｍｓ間ＯＮし、その後、ＶＢＵＳパルシングとして接続相手がＯＴＧ準拠のデバイスのときに２．１〜５．２５Ｖの範囲で電源駆動回路３３０を駆動する。これら２種類のパルス実行期間は１００ｍｓであり、データラインパルシング、ＶＢＵＳパルシングの順にて行う。

これらのＯＴＧ仕様を満たすデータラインパルシング、ＶＢＵＳパルシングはパルス制御回路３００において制御される。パルス出力の命令信号を受けたパルス生成部１０１は、その命令に従いパルスを出力する。

図３に、本発明の実施形態１に係るＯＴＧコントローラ１００におけるＳＲＰ実行内容を示す。まず、ＳＲＰを実行するための条件である“ＶＢＵＳが駆動されていないこと”及び“データラインがＳＥ０（Ｄ＋、Ｄ−ともＬｏｗレベル）であること”が満たされていることを確認した後（Ｔ１）、最初にデータラインのプルアップ抵抗スイッチ３２０をＯＮ／ＯＦＦすることでデータラインパルシングを行う。なお、データラインパルシングは５〜１０ｍｓ間行うものとする。

その後、電源駆動回路３３０を駆動／停止することでＶＢＵＳパルシングを行い、ＳＲＰを終了する（Ｔ２）。なお、ＶＢＵＳパルシングは接続相手がＯＴＧ準拠のデバイスのときに２．１〜５．２５Ｖの範囲で行うものとする。

さらに、ＡデバイスはＢデバイスによる電源供給の要求を受諾した後（Ｔ２）、ＶＢＵＳラインに電源を供給する。その後、通信を再開する（Ｔ３）。

以下に具体的な例を挙げて説明する。上述したＳＲＰ開始条件が成立したことを確認した後、パルス制御回路３００内のパルス生成制御部３０１は、データラインパルシングの生成開始信号をパルス生成部１０１に出力する。そして、５〜１０ｍｓ間データラインパルシングを実行した後、パルス生成制御部３０１はデータラインパルシングの生成終了信号をパルス生成部１０１に出力する。

ここで、データラインパルシングは、データラインに接続されているプルアップ抵抗スイッチ３２０をＯＮさせる信号をパルス生成制御部３０１が出力することでその実行を開始し、プルアップ抵抗スイッチ３２０をＯＦＦさせる信号をパルス生成制御部３０１が出力することでその実行を終了する。

データラインパルシング終了後、ＶＢＵＳパルシングの生成開始信号をパルス生成部１０１に出力する。ＶＢＵＳを２．１Ｖ〜５．２５Ｖの範囲で駆動した後、パルス生成制御部３０１はＶＢＵＳパルシングの生成終了信号をパルス生成部１０１に出力する。

ここで、ＶＢＵＳパルシングは、ＶＢＵＳラインを駆動している電源駆動回路３３０をＯＮさせる信号をパルス生成制御部３０１が出力することでその実行を開始し、電源駆動回路３３０をＯＦＦさせる信号をパルス生成制御部３０１が出力することでその実行を終了する。その後、ＳＲＰを終了する。

なお、これら一連のパルス生成は、上述したＳＲＰ開始条件が成立したことをトリガとして、パルス生成制御部３０１により自動的且つ連続的に行われるようになっている。

以上のように、本実施形態１では、パルス生成制御部３０１を設けて、ＳＲＰの開始条件の成立が明示された外部信号のみに基づいてＯＴＧに準拠するパルス生成を自動的且つ連続的に行うことにより、従来よりも簡素化したソフトウェアでＳＲＰを実現でき、システムの複雑化を低減することができる。

また、冗長なＳＲＰの実行を防ぐことが可能となり、ＳＲＰ実行から通信再開（ＶＢＵＳ供給）までの時間短縮や低消費電力化を実現する上で有利となるＳＲＰシステムの提供を可能とする。

＜実施形態２＞
図４は、本発明の実施形態２におけるＯＴＧコントローラ１００の内部構成の一部を示す図である。前記実施形態１との違いは、パルス制御回路３００が、データラインパルシングとＶＢＵＳパルシングの詳細な設定を行うためのＳＲＰ制御部３０２をさらに備え、このＳＲＰ制御部３０２内部に、データラインパルシング及びＶＢＵＳパルシングのパルス特性の設定を行うパルス設定部３０３を備えている点である。以下、実施形態１と同じ部分については同じ符号を付し、相違点についてのみ説明する（以下の実施形態３〜５についても同様とする）。

以下、図４に示したパルス設定部３０３によるパルス設定動作について、図３を参照しながら説明する。

ＳＲＰ仕様では、データラインパルシングは５〜１０ｍｓ以内、ＶＢＵＳパルシングは接続相手がＯＴＧ準拠のデバイスのときに２．１〜５．２５Ｖの範囲で駆動、これら２種類のパルス実行期間は１００ｍｓ以内という規格が定められている。これはデータラインのプルアップ抵抗スイッチ３２０がＯＮの期間及び電源駆動回路３３０の駆動時間を意味している。

例えば、前記規格内においてＳＲＰの実行が最大時間となる設定、つまりデータラインパルシングを１０ｍｓ期間とし、ＶＢＵＳパルシング実行においてＶＢＵＳラインが５．２５Ｖ以下を継続するように駆動し且つこれら２種類のパルス実行期間が１００ｍｓ以内という設定でＳＲＰを実行する場合について考察する。このとき、ＳＲＰの仕様は満足するものの、ＳＲＰ実行期間が長くなってしまい結果的にＶＢＵＳ供給までの時間が増大してしまう。

一方、最小時間による設定、つまりデータラインパルシングを５ｍｓ期間とし、ＶＢＵＳパルシング実行においてＶＢＵＳラインを２．１Ｖ以上になるまで駆動するという設定でこれら２種類のパルスを実行する場合について考察する。このときは、理想的な状況においてＳＲＰの仕様は満足しているが、ＯＴＧコントローラ及びＯＴＧ内蔵製品を組み上げるときの諸条件によりＳＲＰの仕様を満足しない製品となってしまうおそれが考えられる。

以上のような考察から、パルス生成の設定をＯＴＧコントローラの設計段階において一概に決定することは得策ではないことが判る。従って、製品として実装された後においても外部から設定可能な構成とした方が理想的である。この点は、前記パルス設定部３０３を設けることにより可能となる。すなわち、このパルス設定部３０３により、例えばデータラインパルシングの期間を８ｍｓに設定し、ＶＢＵＳラインへの駆動期間を接続相手によってプログラマブルに設定することが可能となる。これにより、ＯＴＧコントローラ製作時の条件のバラツキに対応することが可能となる。

以上のように、本実施形態２では、データラインパルシングとＶＢＵＳパルシングのパルス特性を設定可能とするパルス設定部３０３を設けることにより、ＯＴＧコントローラ及びＯＴＧ内蔵製品の製作条件に依存しない最適なＳＲＰ実行能力を備えるデバイスの提供を可能とし、パルス生成制御部３０１のみによる構成よりもＳＲＰ実現に際してプログラマブルに設定可能な要素を含むＳＲＰシステムの提供を可能とする。

また、冗長なＳＲＰの実行を防ぐことも可能となり、ＳＲＰ実行から通信再開（ＶＢＵＳ供給）までの時間短縮や低消費電力化を実現する上で有利となるＳＲＰシステムの提供を可能とする。

＜実施形態３＞
図５は、本発明の実施形態３におけるＯＴＧコントローラ１００の内部構成の一部を示す図である。前記実施形態１との違いは、パルス制御回路３００が、データラインパルシングとＶＢＵＳパルシングの詳細な設定を行うためのＳＲＰ制御部３０２をさらに備え、このＳＲＰ制御部３０２内部に、各パルシングを強制停止するための強制停止部３０４を備えている点である。

以下、図５に示した強制停止部３０４によるパルス強制停止動作について、図６を参照しながら説明する。

電源供給を行うＵＳＢデバイス１０は、ＳＲＰのパルシングについてはどちらか一方、つまりデータラインパルシング又はＶＢＵＳパルシングのどちらか一方を検出して、その要求に対応してＶＢＵＳ供給の開始・通信を再開する。

図６に、本発明の実施形態３に係るＯＴＧコントローラにおけるＳＲＰ実行内容を示す。まず、ＳＲＰを実行するための条件が満たされていることを確認した後（Ｔ１）、データラインのプルアップ抵抗スイッチ３２０をＯＮすることでデータラインパルシングを行う。

ＵＳＢデバイス１０は、ＵＳＢデバイス２０がデータラインパルシング実行中であることを検出する（Ｔ２’）。ここで、ＵＳＢデバイス１０がＳＲＰ検出した後、引き続きデータラインパルシング及びＶＢＵＳパルシングを実行することは消費電力やＳＲＰの実行時間を増加させることとなり好ましくない。そこで、ＵＳＢデバイス１０がＳＲＰ検出した後は、前記強制停止部３０４によりパルス生成を強制的に止め、ＵＳＢデバイス２０をＶＢＵＳ供給モード又は通信再開待機モードに遷移しておく。これは、ＶＢＵＳパルシング中にＳＲＰを検出したときも同様である。

以上のように、本実施形態３では、データラインパルシング及びＶＢＵＳパルシングを強制停止できる強制停止部３０４を設けて必要に応じてパルス生成を強制停止するように制御することにより、パルス生成制御部３０１のみに基づいてパルス生成を制御する場合に比べて、ＳＲＰ実行から通信再開（ＶＢＵＳ供給）までの時間短縮や低消費電力化を実現する上で有利となるＳＲＰシステムの提供を可能とする。

＜実施形態４＞
図７は、本発明の実施形態４におけるＯＴＧコントローラ１００の内部構成の一部を示す図である。前記実施形態１との違いは、パルス制御回路３００が、データラインパルシングとＶＢＵＳパルシングの詳細な設定を行うためのＳＲＰ制御部３０２をさらに備え、このＳＲＰ制御部３０２内部に、ＳＲＰの実行期間（データラインパルシングを開始してからＶＢＵＳが供給されて通信可能な状態へ復帰するまでの期間）を測定するためのＳＲＰタイマ３０５を備えている点である。

ＳＲＰの仕様では、データラインパルシングを生成することで開始し、ＶＢＵＳが供給されて通信可能な状態へ復帰することで終了すると規定されており、このＳＲＰ実行期間は５秒以内に完了する必要がある。

前記ＳＲＰタイマ３０５は、このＳＲＰ実行期間を管理するタイマであり、データラインパルシングが実行されると同時にタイマカウントがスタートする。そして、ＳＲＰ開始後、５秒間経過してもＶＢＵＳが供給されて通信可能な状態へ復帰しない場合には、ＳＲＰによる電源供給の要請が未遂で終了したことをＳＲＰタイマ３０５により外部へ伝える。

以上のように、本実施形態４では、ＳＲＰの実行期間を測定できるＳＲＰタイマ３０５を設けることにより、従来よりも簡素化したソフトウェアでＳＲＰを実現でき、システムの複雑化を低減することができる。

また、冗長なＳＲＰの実行を防ぐことが可能となり、低消費電力化を実現する上で有利となるＳＲＰシステムの提供を可能とする。

＜実施形態５＞
図８は、本発明の実施形態５におけるＯＴＧコントローラ１００の内部構成の一部を示す図である。前記実施形態１との違いは、パルス制御部１０２に、ＳＲＰ実行開始条件が成立しているか否かを判定するためのＳＲＰ実行条件検出回路３１０を備えている点である。

以下、図８に示したＳＲＰ実行条件検出回路３１０によるＳＲＰ実行開始条件の検出動作について、図３を参照しながら説明する。

ＵＳＢデバイス２０が２種類のパルシングにより電源供給を要求する場合には、“ＶＢＵＳが駆動されていないこと”及び“データラインがＳＥ０（Ｄ＋、Ｄ−ともＬｏｗレベル）であること”という２つの条件を満たしている必要がある。具体的には、データラインにおけるＳＥ０の状態が２ｍｓ以上継続されていることと、ＶＢＵＳが０．２Ｖ以下であることが要請される。

前記ＳＲＰ実行条件検出回路３１０は、データライン及びＶＢＵＳの状態を把握することができ、前記２つの条件が成立したときに、パルス制御回路３００へＳＲＰ実行への起動信号を出力する。また、パルス制御回路３００は前記起動信号が入力されたとき、パルス生成部１０１に対して２種類のパルスの生成を開始させる。

また、前記ＳＲＰ実行条件検出回路３１０は、ＶＢＵＳをディスチャージする機能を備えており、ＳＲＰ実行条件を検出するタイミングにおいてＶＢＵＳが０．２Ｖ以上であった場合は、ＶＢＵＳをＢデバイス自身がディスチャージすることが可能である。これによりＢデバイスはＳＲＰを実行できる状態へと遷移することができる。

以上のように、本実施形態５では、ＳＲＰを実行するための２つの条件を検出できるＳＲＰ実行条件検出回路３１０を設けることにより、従来よりも簡素化したソフトウェアでＳＲＰを実現でき、システムの複雑化を低減することができる。

なお、本発明に係るＳＲＰ制御装置は、上述した実施形態１〜５で示した構成に限定されず、例えば、図９に示すように、実施形態１〜４に記載した回路構成及び機能をすべて内蔵したＯＴＧコントローラを構成するようにしても構わない。

本発明のＳＲＰ制御装置は、ＳＲＰを最適に実行するための機能を有し、ＵＳＢ−ＯＴＧ機能を搭載したＯＴＧコントローラ等に有用である。さらにＵＳＢ−ＯＴＧ機能を有する携帯電話・ＰＤＡ等のモバイル機器への組み込みの用途にも応用できる。

ＵＳＢ−ＯＴＧに準拠する通信システムの構成を示す図である。実施形態１におけるＯＴＧコントローラの内部構成の一部を示す図である。図２に示したＯＴＧコントローラにおけるＳＲＰ動作について説明するための図である。実施形態２におけるＯＴＧコントローラの内部構成の一部を示す図である。実施形態３におけるＯＴＧコントローラの内部構成の一部を示す図である。図５に示したＯＴＧコントローラにおけるＳＲＰ動作について説明するための図である。実施形態４におけるＯＴＧコントローラの内部構成の一部を示す図である。実施形態５におけるＯＴＧコントローラの内部構成の一部を示す図である。本明細書に記載の機能をすべて内蔵したＯＴＧコントローラの内部構成の一部を示す図である。

符号の説明

１０ＵＳＢデバイス
２０ＵＳＢデバイス
１００ＯＴＧコントローラ
１０１パルス生成部
１０２パルス制御部
１０３基本機能
２００製品機能
３００パルス制御回路
３０１パルス生成制御部
３０２ＳＲＰ制御部
３０３パルス設定部
３０４強制停止部
３０５ＳＲＰタイマ
３１０ＳＲＰ実行条件検出回路
３２０プルアップ抵抗スイッチ
３３０電源駆動回路

Claims

ＵＳＢ−ＯＴＧに準拠するＳＲＰ制御装置であって、
パルス生成を行うパルス生成部と、
前記パルス生成部を制御するパルス制御部とを備え、
前記パルス制御部は、前記パルス生成部に対して最適なデータラインパルシング及びＶＢＵＳパルシングの実行命令を行うものであることを特徴とするＳＲＰ制御装置。
請求項１に記載されたＳＲＰ制御装置において、
前記パルス制御部は、前記パルス生成部に対して前記データラインパルシング及び前記ＶＢＵＳパルシングの実行命令を自動的且つ連続的に行うものであることを特徴とするＳＲＰ制御装置。
請求項１に記載されたＳＲＰ制御装置において、
前記パルス制御部は、前記データラインパルシング及び前記ＶＢＵＳパルシングの特性を設定する機能をさらに備えていることを特徴とするＳＲＰ制御装置。
請求項１に記載されたＳＲＰ制御装置において、
前記パルス制御部は、実行中の前記パルシングを強制停止する機能をさらに備えていることを特徴とするＳＲＰ制御装置。
請求項１に記載されたＳＲＰ制御装置において、
前記パルス制御部は、ＳＲＰの実行期間を測定する機能をさらに備えていることを特徴とするＳＲＰ制御装置。
請求項１に記載されたＳＲＰ制御装置において、
前記パルス制御部は、ＳＲＰの実行開始条件を判定してＳＲＰ起動信号を生成する機能をさらに備えていることを特徴とするＳＲＰ制御装置。
電源ラインを介して相手装置に電源を供給し又は該相手装置から電源の供給を受け、信号ラインを介して該相手装置とデータのやりとりを行う通信装置であって、
パルス生成を行うパルス生成部と、
前記パルス生成部を制御するパルス制御部とを備え、
前記パルス制御部は、前記パルス制御部に対して最適なデータラインパルシング及びＶＢＵＳパルシングの実行命令を行うものであることを特徴とする通信装置。