JP2006065320A5 - - Google Patents

Download PDF

Info

Publication number
JP2006065320A5
JP2006065320A5 JP2005220492A JP2005220492A JP2006065320A5 JP 2006065320 A5 JP2006065320 A5 JP 2006065320A5 JP 2005220492 A JP2005220492 A JP 2005220492A JP 2005220492 A JP2005220492 A JP 2005220492A JP 2006065320 A5 JP2006065320 A5 JP 2006065320A5
Authority
JP
Japan
Prior art keywords
layer
opening
forming
interlayer insulating
electrode layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005220492A
Other languages
English (en)
Other versions
JP5072202B2 (ja
JP2006065320A (ja
Filing date
Publication date
Application filed filed Critical
Priority to JP2005220492A priority Critical patent/JP5072202B2/ja
Priority claimed from JP2005220492A external-priority patent/JP5072202B2/ja
Publication of JP2006065320A publication Critical patent/JP2006065320A/ja
Publication of JP2006065320A5 publication Critical patent/JP2006065320A5/ja
Application granted granted Critical
Publication of JP5072202B2 publication Critical patent/JP5072202B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Claims (8)

  1. 画素領域にゲート電極層を形成し、
    前記ゲート電極層上に、第1の層間絶縁層を前記画素領域及び接続領域に渡って形成し、
    前記画素領域の前記第1の層間絶縁層第1の開口を形成し、
    前記第1の開口ソース電極層又はドレイン電極層を形成するとともに、前記接続領域の前記第1の層間絶縁層上に配線層を形成し、
    前記第1の層間絶縁層上と、前記配線層上と、前記ソース電極層又はドレイン電極層上第2の層間絶縁層を前記画素領域及び前記接続領域に渡って形成し、
    前記画素領域の前記第2の層間絶縁層に前記ソース電極層又はドレイン電極層に達する第2の開口を形成するとともに前記接続領域の前記第2の層間絶縁層に前記配線層に達する第3の開口を形成し、
    前記第2の開口に画素電極層を形成し、
    前記第2の開口の面積は前記第3の開口の面積よりも小さいことを特徴とする表示装置の作製方法。
  2. 請求項1において、
    前記第2の開口の側面と、前記第3の開口付近の前記第2の層間絶縁層の上端部とを覆い、前記画素領域に第4の開口を有する絶縁層を、前記画素領域及び前記接続領域に渡って形成し、
    前記第4の開口に発光層を形成し、
    前記発光層上に第2の電極層を形成するとともに、前記第3の開口に前記配線層と電気的に接続する配線を形成することを特徴とする表示装置の作製方法。
  3. 画素領域にゲート電極層を形成し、
    前記ゲート電極層上に、第1の層間絶縁層を前記画素領域及び接続領域に渡って形成し、
    前記画素領域の前記第1の層間絶縁層に第1の開口を形成し、
    前記第1の開口にソース電極層又はドレイン電極層を形成するとともに、前記接続領域の前記第1の層間絶縁層上に配線層を形成し、
    前記ソース電極層又はドレイン電極層上に画素電極層を形成し、
    前記配線層上と、前記ソース電極層又はドレイン電極層上とに、前記画素電極層の端部を覆う第2の層間絶縁層を、前記画素領域及び前記接続領域に渡って形成し、
    前記画素領域の前記第2の層間絶縁層に前記ソース電極層又はドレイン電極層に達する第2の開口を形成するとともに、前記接続領域の前記第2の層間絶縁層に前記配線層に達する第3の開口を形成し、
    前記第2の開口の面積は前記第3の開口の面積よりも小さいことを特徴とする表示装置の作製方法。
  4. 画素領域にゲート電極層を形成し、
    前記ゲート電極層上に、第1の層間絶縁層を前記画素領域及び接続領域に渡って形成し、
    前記画素領域の前記第1の層間絶縁層に第1の開口を形成し、
    前記第1の層間絶縁層上に画素電極層を形成し、
    前記第1の開口に前記画素電極層の端部を覆うソース電極層又はドレイン電極層を形成するとともに、前記接続領域の前記第1の層間絶縁層上に配線層を形成し、
    前記配線層上と、前記ソース電極層又はドレイン電極層上とに、第2の層間絶縁層を前記画素領域及び前記接続領域に渡って形成し、
    前記画素領域の前記第2の層間絶縁層に前記ソース電極層又はドレイン電極層に達する第2の開口を形成するとともに、前記接続領域の前記第2の層間絶縁層に前記配線層に達する第3の開口を形成し、
    前記第2の開口の面積は前記第3の開口の面積よりも小さいことを特徴とする表示装置の作製方法。
  5. 請求項3又は請求項4において、
    前記第2の開口に発光層を形成し、
    前記発光層上に第2の電極層を形成するとともに、前記第3の開口に前記配線層と電気的に接続する配線を形成することを特徴とする表示装置の作製方法。
  6. 請求項1乃至請求項5のいずれか一項において、
    前記第1の層間絶縁層は、無機絶縁材料又は有機絶縁性材料を用いて形成することを特徴とする表示装置の作製方法。
  7. 請求項1乃至請求項6のいずれか一項において、
    前記第2の層間絶縁層は、無機絶縁性材料又は有機絶縁性材料を用いて形成することを特徴とする表示装置の作製方法。
  8. 請求項1乃至請求項7のいずれか一項において、
    前記第1の層間絶縁層又は前記第2の層間絶縁層は、塗布法を用いて形成することを特徴とする表示装置の作製方法。
JP2005220492A 2004-07-30 2005-07-29 表示装置の作製方法 Active JP5072202B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005220492A JP5072202B2 (ja) 2004-07-30 2005-07-29 表示装置の作製方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2004224660 2004-07-30
JP2004224660 2004-07-30
JP2005220492A JP5072202B2 (ja) 2004-07-30 2005-07-29 表示装置の作製方法

Publications (3)

Publication Number Publication Date
JP2006065320A JP2006065320A (ja) 2006-03-09
JP2006065320A5 true JP2006065320A5 (ja) 2008-07-10
JP5072202B2 JP5072202B2 (ja) 2012-11-14

Family

ID=36111814

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005220492A Active JP5072202B2 (ja) 2004-07-30 2005-07-29 表示装置の作製方法

Country Status (1)

Country Link
JP (1) JP5072202B2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5455753B2 (ja) 2009-04-06 2014-03-26 株式会社半導体エネルギー研究所 Icカード
WO2011043163A1 (en) 2009-10-05 2011-04-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP5971679B2 (ja) * 2011-11-21 2016-08-17 株式会社ジャパンディスプレイ 液晶表示装置
US9692008B2 (en) 2013-06-11 2017-06-27 Sharp Kabushiki Kaisha Organic electroluminescent display device
KR102161600B1 (ko) 2013-12-17 2020-10-06 삼성디스플레이 주식회사 유기 발광 표시 장치 및 이의 제조 방법

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4094437B2 (ja) * 1999-06-04 2008-06-04 株式会社半導体エネルギー研究所 電気光学装置の作製方法
JP2001102169A (ja) * 1999-10-01 2001-04-13 Sanyo Electric Co Ltd El表示装置
JP2002164181A (ja) * 2000-09-18 2002-06-07 Semiconductor Energy Lab Co Ltd 表示装置及びその作製方法
JPWO2002095834A1 (ja) * 2001-05-18 2004-09-09 三洋電機株式会社 薄膜トランジスタ及びアクティブマトリクス型表示装置及びそれらの製造方法
JP4493905B2 (ja) * 2001-11-09 2010-06-30 株式会社半導体エネルギー研究所 発光装置及びその作製方法
JP3989763B2 (ja) * 2002-04-15 2007-10-10 株式会社半導体エネルギー研究所 半導体表示装置
JP4391126B2 (ja) * 2002-05-15 2009-12-24 株式会社半導体エネルギー研究所 発光装置の作製方法
US7109650B2 (en) * 2002-07-08 2006-09-19 Lg.Philips Lcd Co., Ltd. Active matrix organic electroluminescent display device and method of fabricating the same

Similar Documents

Publication Publication Date Title
JP2004127933A5 (ja)
JP2021073521A5 (ja)
JP2010040520A5 (ja)
JP2005302707A5 (ja)
JP2009049001A5 (ja)
JP2007073499A5 (ja)
JP2011077512A5 (ja) 発光装置の作製方法
JP2006303476A5 (ja)
JP2015069854A5 (ja)
JP2015041489A5 (ja)
JP2010153813A5 (ja) 発光装置
JP2012124175A5 (ja)
JP2006032010A5 (ja)
JP2007525713A5 (ja)
JP2013033998A5 (ja)
JP2011071503A5 (ja) 半導体装置
JP2005093396A5 (ja)
JP2009027154A5 (ja)
EP1921679A3 (en) Organic light emitting display and fabrication method thereof
JP2012009420A5 (ja)
JP2010245032A5 (ja)
JP2009038243A5 (ja)
JP2008527739A5 (ja)
EP1906467A3 (en) Organic light emitting display and fabricating method thereof and moving device therefor
JP2009278072A5 (ja)