JP2006039861A - Series regulator circuit - Google Patents

Series regulator circuit Download PDF

Info

Publication number
JP2006039861A
JP2006039861A JP2004217569A JP2004217569A JP2006039861A JP 2006039861 A JP2006039861 A JP 2006039861A JP 2004217569 A JP2004217569 A JP 2004217569A JP 2004217569 A JP2004217569 A JP 2004217569A JP 2006039861 A JP2006039861 A JP 2006039861A
Authority
JP
Japan
Prior art keywords
output
current
circuit
voltage
operating current
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004217569A
Other languages
Japanese (ja)
Inventor
Hidefumi Kushibe
部 秀 文 櫛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2004217569A priority Critical patent/JP2006039861A/en
Publication of JP2006039861A publication Critical patent/JP2006039861A/en
Pending legal-status Critical Current

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To provide a series regulator circuit capable of achieving the enhancement of AC (Alternating Current) characteristics. <P>SOLUTION: The series regulator circuit comprises: a current source circuit 10 which generates a first operating current; an amplifier circuit 20 which operates after being supplied with the first operating current, compares a reference voltage with a feedback voltage after being supplied with them and outputs a comparison result voltage corresponding to the comparison result; an output circuit 30 having an output section which outputs an output current corresponding to the comparison result voltage after being supplied the comparison result voltage and a feedback voltage generation section which generates a feedback voltage corresponding to the output current and feeds it to the amplifier circuit 20; and an addition circuit 40 having an output extraction section which extracts part of the output current outputted by the output section and an addition section which adds a second operating current corresponding to part of the output current and feeds it to the amplifier circuit 20. <P>COPYRIGHT: (C)2006,JPO&NCIPI

Description

本発明は、シリーズレギュレータ回路に関する。   The present invention relates to a series regulator circuit.

近年、携帯用電子機器等の電源装置において、シリーズレギュレータ回路に対する低消費電力化の要求が高まっている。   In recent years, there has been an increasing demand for low power consumption for series regulator circuits in power supply devices such as portable electronic devices.

シリーズレギュレータ回路の消費電力を低減するために、シリーズレギュレータ回路内のアンプへ供給する動作電流を削減すると、アンプのgmが低下するためにシリーズレギュレータ回路のAC特性が劣化する。   When the operating current supplied to the amplifier in the series regulator circuit is reduced in order to reduce the power consumption of the series regulator circuit, the gm of the amplifier is lowered, so that the AC characteristics of the series regulator circuit are deteriorated.

ここでAC特性とは、入力電圧変動応答、負荷の過渡変動応答、レギュレータの立ち上がり時間等を意味する。   Here, the AC characteristic means an input voltage fluctuation response, a load transient fluctuation response, a regulator rise time, and the like.

シリーズレギュレータ回路のAC特性が劣化すると、そのシリーズレギュレータ回路を電源として使用したシステム全体の特性に悪影響を与えるという問題が発生する。   When the AC characteristics of the series regulator circuit deteriorate, there arises a problem that the characteristics of the entire system using the series regulator circuit as a power source are adversely affected.

以下に、従来のシリーズレギュレータ回路を開示する文献名を記載する。
特開2002−343874号公報
The literature names disclosing the conventional series regulator circuit are described below.
JP 2002-343874 A

本発明は、上記事情に鑑みてなされたものであり、AC特性の向上を実現することが可能なシリーズレギュレータ回路を提供することを目的とする。   The present invention has been made in view of the above circumstances, and an object thereof is to provide a series regulator circuit capable of realizing improvement in AC characteristics.

本発明の一態様によるシリーズレギュレータ回路は、
第1の動作電流を生成する電流源回路と、
前記第1の動作電流を与えられて動作し、基準電圧とフィードバック用電圧とを与えられて比較し、この比較結果に対応した比較結果電圧を出力するアンプ回路と、
前記比較結果電圧を与えられ、この比較結果電圧に対応した出力電流を出力する出力部と、前記出力電流に対応した前記フィードバック用電圧を発生して前記アンプ回路に与えるフィードバック用電圧発生部とを有する出力回路と、
前記出力部が出力した前記出力電流の一部を取り出す出力取り出し部と、この出力電流の一部に対応した第2の動作電流を、前記アンプ回路に対して加算して与える加算部とを有する加算回路と、
を備えることを特徴とする。
A series regulator circuit according to an aspect of the present invention includes:
A current source circuit for generating a first operating current;
An amplifier circuit which operates by being supplied with the first operating current, compares a reference voltage and a feedback voltage, and outputs a comparison result voltage corresponding to the comparison result;
An output section that is supplied with the comparison result voltage and outputs an output current corresponding to the comparison result voltage; and a feedback voltage generation section that generates the feedback voltage corresponding to the output current and supplies the feedback voltage to the amplifier circuit. An output circuit having
An output extraction unit that extracts a part of the output current output by the output unit; and an addition unit that adds a second operating current corresponding to the part of the output current to the amplifier circuit. An adder circuit;
It is characterized by providing.

また、本発明の一態様によるシリーズレギュレータ回路は、
第1の動作電流を生成する電流源と、前記第1の動作電流に対応した動作電流対応電圧を出力する動作電流対応電圧出力部とを有する電流源回路と、
前記第1の動作電流を与えられて動作し、基準電圧とフィードバック用電圧とを与えられて比較し、この比較結果に対応した比較結果電圧を出力するアンプ回路と、
前記比較結果電圧を与えられ、この比較結果電圧に対応した出力電流を出力する出力部と、前記出力電流に対応した前記フィードバック用電圧を発生して前記アンプ回路に与えるフィードバック用電圧発生部とを有する出力回路と、
前記出力部が出力した前記出力電流の一部を取り出す出力取り出し部と、この出力電流の一部に対応した第2の動作電流を、前記アンプ回路に対して加算して与える加算部と、前記動作電流対応電圧出力部が出力した前記動作電流対応電圧に基づいて、前記第2の動作電流が所定値を超えないように制限するリミッタ部とを有する加算回路と、
を備えることを特徴とする。
A series regulator circuit according to an aspect of the present invention includes:
A current source circuit comprising: a current source that generates a first operating current; and an operating current corresponding voltage output unit that outputs an operating current corresponding voltage corresponding to the first operating current;
An amplifier circuit which operates by being supplied with the first operating current, compares a reference voltage and a feedback voltage, and outputs a comparison result voltage corresponding to the comparison result;
An output section that is supplied with the comparison result voltage and outputs an output current corresponding to the comparison result voltage; and a feedback voltage generation section that generates the feedback voltage corresponding to the output current and supplies the feedback voltage to the amplifier circuit. An output circuit having
An output extraction unit for extracting a part of the output current output by the output unit; an addition unit for adding a second operating current corresponding to a part of the output current to the amplifier circuit; and An adder circuit having a limiter unit that limits the second operating current so as not to exceed a predetermined value based on the operating current corresponding voltage output by the operating current corresponding voltage output unit;
It is characterized by providing.

さらに、本発明の一態様によるシリーズレギュレータ回路は、
第1の動作電流を生成する電流源回路と、
前記第1の動作電流に対応した動作電流対応電圧を出力する動作電流対応電圧出力回路と、
前記第1の動作電流を与えられて動作し、基準電圧とフィードバック用電圧とを与えられて比較し、この比較結果に対応した比較結果電圧を出力するアンプ回路と、
前記比較結果電圧を与えられ、この比較結果電圧に対応した出力電流を出力する出力部と、前記出力電流に対応した前記フィードバック用電圧を発生して前記アンプ回路に与えるフィードバック用電圧発生部とを有する出力回路と、
前記出力部が出力した前記出力電流の一部を取り出す出力取り出し部と、この出力電流の一部に対応した第2の動作電流を、前記アンプ回路に対して加算して与える加算部と、前記動作電流対応電圧出力回路が出力した前記動作電流対応電圧に基づいて、前記第2の動作電流が所定値を超えないように制限するリミッタ部とを有する加算回路と、
を備えることを特徴とする。
Furthermore, a series regulator circuit according to an aspect of the present invention includes:
A current source circuit for generating a first operating current;
An operating current corresponding voltage output circuit for outputting an operating current corresponding voltage corresponding to the first operating current;
An amplifier circuit which operates by being supplied with the first operating current, compares a reference voltage and a feedback voltage, and outputs a comparison result voltage corresponding to the comparison result;
An output section that is supplied with the comparison result voltage and outputs an output current corresponding to the comparison result voltage; and a feedback voltage generation section that generates the feedback voltage corresponding to the output current and supplies the feedback voltage to the amplifier circuit. An output circuit having
An output extraction unit for extracting a part of the output current output by the output unit; an addition unit for adding a second operating current corresponding to a part of the output current to the amplifier circuit; and An adder circuit having a limiter unit that limits the second operating current so as not to exceed a predetermined value based on the operating current corresponding voltage output by the operating current corresponding voltage output circuit;
It is characterized by providing.

本発明のシリーズレギュレータ回路によれば、AC特性を改善することが可能である。   According to the series regulator circuit of the present invention, the AC characteristics can be improved.

以下、本発明の実施の形態について図面を参照して説明する。   Hereinafter, embodiments of the present invention will be described with reference to the drawings.

(1)実施の形態1
本発明の実施の形態1によるシリーズレギュレータ回路について、その回路構成を示した図1を用いて説明する。
(1) Embodiment 1
A series regulator circuit according to the first embodiment of the present invention will be described with reference to FIG.

このシリーズレギュレータ回路は、電流源回路10、アンプ回路20、基準電圧源Vref、出力回路30、加算回路40を備えている。   This series regulator circuit includes a current source circuit 10, an amplifier circuit 20, a reference voltage source Vref, an output circuit 30, and an adder circuit 40.

電流源回路10は、定電流源CS及びNチャネル型MOSトランジスタMN01が直列に接続された構成を備えている。   The current source circuit 10 has a configuration in which a constant current source CS and an N-channel MOS transistor MN01 are connected in series.

アンプ回路20は、2つのPチャネル型MOSトランジスタMP01及びMP02、2つのNチャネル型MOSトランジスタMN03及びMN04を含む差動増幅器と、差動増幅器を駆動するNチャネル型MOSトランジスタMN02とを有する。ここで、トランジスタMN02は電流源回路10のトランジスタMN01とカレントミラー回路を構成する
The amplifier circuit 20 includes a differential amplifier including two P-channel MOS transistors MP01 and MP02, two N-channel MOS transistors MN03 and MN04, and an N-channel MOS transistor MN02 that drives the differential amplifier. Here, the transistor MN02 forms a current mirror circuit with the transistor MN01 of the current source circuit 10.

出力回路30は、負荷駆動用出力トランジスタに相当するPチャネル型MOSトランジスタMP03と、抵抗分圧用の抵抗R01及びR02、位相補償用の容量C01及びC02を有する。   The output circuit 30 includes a P-channel MOS transistor MP03 corresponding to a load driving output transistor, resistors R01 and R02 for resistance voltage division, and capacitors C01 and C02 for phase compensation.

加算回路40は、出力トランジスタMP03に流れる電流の一部を取り込むPチャネル型MOSトランジスタMP04と、Nチャネル型MOSトランジスタMN05及びMN06を有する。ここで、トランジスタMP04は、出力回路30のトランジスタMP03とカレントミラー回路を構成する。また、トランジスタMN05とトランジスタMN06とでカレントミラー回路を構成する。   The adder circuit 40 includes a P-channel MOS transistor MP04 that captures part of the current flowing through the output transistor MP03, and N-channel MOS transistors MN05 and MN06. Here, the transistor MP04 forms a current mirror circuit with the transistor MP03 of the output circuit 30. The transistor MN05 and the transistor MN06 constitute a current mirror circuit.

このような構成を備えた本実施の形態1の動作について説明する。   The operation of the first embodiment having such a configuration will be described.

電流源回路10のトランジスタMN01とアンプ回路20のトランジスタMN02とでカレントミラー回路が構成されているため、これらのトランジスタのサイズW/Lの比により決定される一定電流がトランジスタMN02に流れて、これがアンプ回路20に供給される動作電流となる。   Since the transistor MN01 of the current source circuit 10 and the transistor MN02 of the amplifier circuit 20 form a current mirror circuit, a constant current determined by the ratio of the size W / L of these transistors flows to the transistor MN02. This is an operating current supplied to the amplifier circuit 20.

出力回路30における出力トランジスタMP03のドレインにおける出力電圧を、フィードバック用電圧発生部を構成する抵抗R01と抵抗R02とで抵抗分割したノードN14のフィードバック用電圧が、トランジスタMN04のゲートに入力される。一方、トランジスタMN03のゲートに基準電圧Vrefが入力される。これにより、ノードN14の電位と基準電圧Vrefとが比較された比較結果電圧が、トランジスタMN03のドレインが接続されたノードN11から出力される。   A feedback voltage at the node N14 obtained by resistance-dividing the output voltage at the drain of the output transistor MP03 in the output circuit 30 by the resistors R01 and R02 constituting the feedback voltage generator is input to the gate of the transistor MN04. On the other hand, the reference voltage Vref is input to the gate of the transistor MN03. As a result, a comparison result voltage obtained by comparing the potential of the node N14 with the reference voltage Vref is output from the node N11 to which the drain of the transistor MN03 is connected.

出力回路30において、ノードN11から出力された電圧が、出力トランジスタMP03のゲートに入力されると共に、加算回路40における出力取り出し部を構成するトランジスタMP04のゲートにも入力される。   In the output circuit 30, the voltage output from the node N <b> 11 is input to the gate of the output transistor MP <b> 03 and also input to the gate of the transistor MP <b> 04 constituting the output extraction unit in the adder circuit 40.

ここで、トランジスタMP03とMP04とは上述したようにカレントミラー回路を構成しており、ここではトランジスタMP04に供給される電流が無視できる程小さいように相対的なサイズが設定されている。例えば、トランジスタMP03:トランジスタMP04=100:1程度に設定してもよい。   Here, the transistors MP03 and MP04 form a current mirror circuit as described above, and the relative sizes are set so that the current supplied to the transistor MP04 is negligibly small. For example, transistor MP03: transistor MP04 = 100: 1 may be set.

これにより、トランジスタMP03に流れて図示されていない負荷に供給される出力電流の1%程度の電流が、トランジスタMP04にミラーされることになる。   As a result, a current of about 1% of the output current flowing through the transistor MP03 and supplied to a load not shown is mirrored in the transistor MP04.

加算回路40において、トランジスタMP04のドレインに接続されたノードN15に流れる電流がトランジスタMN06に流れ、この電流がトランジスタMN06とカレントミラー回路を構成するトランジスタMN05にミラーされる。このトランジスタMN06とMN05とで、加算部を構成する。すなわち、ノードN15に流れる電流に対し、トランジスタMN06とMN05とのサイズの比に対応した電流が、トランジスタMN05のドレインに接続されたノードN13に流れる。   In the adder circuit 40, a current flowing through the node N15 connected to the drain of the transistor MP04 flows through the transistor MN06, and this current is mirrored to the transistor MN05 that forms a current mirror circuit with the transistor MN06. The transistors MN06 and MN05 constitute an adding unit. That is, the current corresponding to the ratio of the sizes of the transistors MN06 and MN05 flows to the node N13 connected to the drain of the transistor MN05 with respect to the current flowing to the node N15.

これにより、アンプ回路20においてトランジスタMP01及びMP02、MN03及びMN04から成る差動増幅器に供給される動作電流が、ノードN12にドレインが接続されたトランジスタMN02に流れる一定電流のみならず、ノードN13にドレインが接続されたトランジスタMN05に流れる電流が加算されることになる。トランジスタMN02のサイズを大きくしなくとも、アンプ回路20に流れる動作電流を増加させ、シリーズレギュレータ回路の性能を高めることができる。   As a result, the operating current supplied to the differential amplifier composed of the transistors MP01 and MP02, MN03 and MN04 in the amplifier circuit 20 is not only a constant current flowing through the transistor MN02 whose drain is connected to the node N12, but also the drain at the node N13. The current flowing through the transistor MN05 connected to is added. Even if the size of the transistor MN02 is not increased, the operating current flowing through the amplifier circuit 20 can be increased and the performance of the series regulator circuit can be improved.

このように本実施の形態1では、アンプ回路20の出力に相当するノードN11を、出力トランジスタMP03のゲートと、このトランジスタMP03とカレントミラー回路を構成するトランジスタMP04のゲートに接続することで、出力トランジスタMP03から負荷に流す出力電流の一部をミラーする。そして、トランジスタMP04と直列に接続されたトランジスタMN06にこの出力電流の一部に対応した電流を流すことで、トランジスタMN06とカレントミラー回路を構成するトランジスタMN06にこの電流をミラーする。   As described above, in the first embodiment, the node N11 corresponding to the output of the amplifier circuit 20 is connected to the gate of the output transistor MP03 and to the gate of the transistor MP04 constituting the current mirror circuit together with the transistor MP03. A part of the output current flowing from the transistor MP03 to the load is mirrored. Then, a current corresponding to a part of the output current is passed through the transistor MN06 connected in series with the transistor MP04, so that this current is mirrored on the transistor MN06 and the transistor MN06 constituting the current mirror circuit.

これにより、アンプ回路20のノードN13からトランジスタNM06によって電流を引くことにより、負荷に流す出力電流の大きさに対応した電流をアンプ回路20の動作電流に加算する。   Thereby, a current corresponding to the magnitude of the output current flowing through the load is added to the operating current of the amplifier circuit 20 by drawing a current from the node N13 of the amplifier circuit 20 by the transistor NM06.

この結果、負荷に流す出力電流が小さいときは、トランジスタMP04にミラーされる電流も小さくなるので、全体の消費電流は抑制される。   As a result, when the output current flowing through the load is small, the current mirrored by the transistor MP04 is also small, so that the overall current consumption is suppressed.

一方、負荷に流す出力電流が大きいときは、この出力電流における無視できる程度に十分に小さい電流をトランジスタMP04にミラーし、この電流に対応した電流をアンプ回路20の動作電流として加算することで、有負荷時における消費電流にもほとんど影響を与えず抑制することができる。   On the other hand, when the output current flowing through the load is large, a sufficiently small current that is negligible in this output current is mirrored in the transistor MP04, and the current corresponding to this current is added as the operating current of the amplifier circuit 20, It is possible to suppress the current consumption at the time of loading with little influence.

そして、アンプ回路20に加算する動作電流は、負荷の大きさに応じて増加させることができるので、シリーズレギュレータ回路のAC特性を改善することが可能であり、AC的な電源変動がシステムに悪影響をもたらすことを防止することができる。   Since the operating current added to the amplifier circuit 20 can be increased according to the size of the load, it is possible to improve the AC characteristics of the series regulator circuit, and AC power fluctuations adversely affect the system. Can be prevented.

(2)実施の形態2
本発明の実施の形態2によるシリーズレギュレータ回路について、図2を用いて説明する。
(2) Embodiment 2
A series regulator circuit according to the second embodiment of the present invention will be described with reference to FIG.

上記実施の形態1では、出力トランジスタMP03から負荷に与える出力電流が大きくなると、それに伴ってトランジスタMP04からノードN15に流れる電流が増加し、この電流をミラーするトランジスタMN05からノードN13に流れる電流が増加する。このため、負荷に供給する電流があるレベル以上になると、アンプ回路20に含まれるトランジスタMP01及びMP02、MN03及びMN04に流れる動作電流が大きくなりすぎてリニア領域で動作することとなり、アンプ回路20が正常に動作しなくなるおそれがある。   In the first embodiment, when the output current applied from the output transistor MP03 to the load increases, the current flowing from the transistor MP04 to the node N15 increases accordingly, and the current flowing from the transistor MN05 mirroring this current to the node N13 increases. To do. For this reason, when the current supplied to the load exceeds a certain level, the operating currents flowing in the transistors MP01 and MP02, MN03 and MN04 included in the amplifier circuit 20 become too large and operate in the linear region. There is a risk of malfunction.

そこで本実施の形態2では、アンプ回路20に供給する電流に所定の制限値を設け、この値以上の電流がアンプ回路20に供給されないように構成している。   Therefore, in the second embodiment, a predetermined limit value is provided for the current supplied to the amplifier circuit 20, and current exceeding this value is not supplied to the amplifier circuit 20.

本実施の形態2は、電流源回路11と加算回路41の構成が上記実施の形態1と異なっており、他の共通する構成については説明を省略する。   In the second embodiment, the configurations of the current source circuit 11 and the adder circuit 41 are different from those of the first embodiment, and description of other common configurations is omitted.

電流源回路11は、アンプ回路20に動作電流を供給する電流源として動作する定電流源CS及びトランジスタMN01と、この動作電流に対応した電圧を出力する動作電流対応電圧出力部として動作するトランジスタMN07とを有する。   The current source circuit 11 includes a constant current source CS and a transistor MN01 that operate as a current source that supplies an operating current to the amplifier circuit 20, and a transistor MN07 that operates as an operating current corresponding voltage output unit that outputs a voltage corresponding to the operating current. And have.

加算回路41は、上記実施の形態1で説明した加算回路40として動作するトランジスタMP04、MN05及びMN06と、リミッタ部として動作するトランジスタMN08とを有する。   The adder circuit 41 includes transistors MP04, MN05, and MN06 that operate as the adder circuit 40 described in the first embodiment, and a transistor MN08 that operates as a limiter unit.

ここで、トランジスタMN07とMN08とはカレントミラー回路を構成する。   Here, the transistors MN07 and MN08 constitute a current mirror circuit.

上記実施の形態1と同様に、トランジスタMP03に流れて負荷に供給される出力電流の例えば1%程度の電流が、トランジスタMP04にミラーされる。   As in the first embodiment, a current of, for example, about 1% of the output current flowing through the transistor MP03 and supplied to the load is mirrored by the transistor MP04.

加算回路41において、トランジスタMP04のドレインに接続されたノードN15に流れる電流が、直列に接続されたトランジスタMN08及びMN0606に流れ、この電流がトランジスタMN06とカレントミラー回路を構成するトランジスタMN05にミラーされ、ノードN13に流れる。   In the adder circuit 41, the current flowing through the node N15 connected to the drain of the transistor MP04 flows through the transistors MN08 and MN0606 connected in series, and this current is mirrored to the transistor MN06 and the transistor MN05 constituting the current mirror circuit. It flows to the node N13.

これによりアンプ回路20において、差動増幅器に供給される動作電流として、トランジスタMN02に流れる一定電流に、トランジスタMN05に流れる電流が加算される。   As a result, in the amplifier circuit 20, the current flowing through the transistor MN05 is added to the constant current flowing through the transistor MN02 as the operating current supplied to the differential amplifier.

しかし、加算回路41のトランジスタMN08には、電流源回路11におけるトランジスタMN07に流れる電流がミラーされた電流、すなわち電流源回路11がアンプ回路20に供給する動作電流に対応した電流しか流れることがない。よって、所定の電流以上の電流がトランジスタMN08及びMN06に流れないように制限される。   However, the transistor MN08 of the adder circuit 41 flows only to the current mirrored from the current flowing through the transistor MN07 in the current source circuit 11, that is, the current corresponding to the operating current supplied from the current source circuit 11 to the amplifier circuit 20. . Therefore, the current more than the predetermined current is limited so as not to flow through the transistors MN08 and MN06.

この結果、トランジスタMN06に流れる制限された電流がトランジスタMN05にミラーされるので、アンプ回路20のノードN13に加算される動作電流は制限された電流しか流れないことになる。   As a result, since the limited current flowing through the transistor MN06 is mirrored by the transistor MN05, only the limited current flows as the operation current added to the node N13 of the amplifier circuit 20.

例えば、トランジスタMN07とトランジスタMN08のサイズの比を、MN07:MN08=1:1000というように設定する。これにより、電流源回路11においてトランジスタMN07に流れる電流が例えば1μAとすると、加算回路41におけるトランジスタMN08及びMN06に流れる電流は1mAとなり、この電流がトランジスタMN06とMN05のサイズの比で決定される値でトランジスタMN05にミラーされて、アンプ回路20に動作電流が加算されることになる。   For example, the ratio of the sizes of the transistors MN07 and MN08 is set so that MN07: MN08 = 1: 1000. Thus, if the current flowing through the transistor MN07 in the current source circuit 11 is 1 μA, for example, the current flowing through the transistors MN08 and MN06 in the adder circuit 41 is 1 mA, and this current is determined by the ratio of the sizes of the transistors MN06 and MN05. Thus, the operation current is added to the amplifier circuit 20 by being mirrored by the transistor MN05.

すなわち、本実施の形態2によれば、出力トランジスタMP03に流れて負荷に供給される出力電流が小さいときは、トランジスタMN08はリミッタとして作用せず、上記実施の形態1と同様に動作する。   That is, according to the second embodiment, when the output current flowing through the output transistor MP03 and supplied to the load is small, the transistor MN08 does not act as a limiter and operates in the same manner as in the first embodiment.

負荷に供給される出力電流が過大になる場合には、トランジスタMN08とMN07のサイズ比、並びにトランジスタMN06とトランジスタMN05のサイズ比で決定される電流以上の動作電流がアンプ回路20に加算される事態が回避されるので、アンプ回路20の動作電流が過大になり誤動作することが防止される。   When the output current supplied to the load becomes excessive, the operating current exceeding the current determined by the size ratio of the transistors MN08 and MN07 and the size ratio of the transistors MN06 and MN05 is added to the amplifier circuit 20 Therefore, the operation current of the amplifier circuit 20 becomes excessive and the malfunction is prevented.

また、上記実施の形態1と同様に、出力トランジスタMP03から負荷に与えられる出力電流が小さいときは、その出力電流の一部を取り出すトランジスタMP04にミラーされる電流も小さいので、無負荷時における消費電流が増加することが防止される。   Similarly to the first embodiment, when the output current supplied from the output transistor MP03 to the load is small, the current mirrored by the transistor MP04 for extracting a part of the output current is also small, so that the consumption at no load is achieved. An increase in current is prevented.

さらに、有負荷時には、負荷に流れる出力電流に対して無視できる程度に十分に小さい電流がトランジスタMP04にミラーされるようにトランジスタMP03とMP04のサイズが決定されていることにより、有負荷時における消費電流にもほとんど影響を与えない。   Further, when the load is loaded, the size of the transistors MP03 and MP04 is determined so that the transistor MP04 mirrors a sufficiently small current that is negligible with respect to the output current flowing through the load. Almost no effect on current.

有負荷時においてアンプ回路20に流す動作電流は、所定値以下の範囲内で負荷の大きさに応じて増加させることができるので、シリーズレギュレータ回路としてのAC特性が改善され、AC的な電源変動がシステムへ悪影響を及ぼすことを防止することができる。   The operating current flowing through the amplifier circuit 20 when there is a load can be increased in accordance with the size of the load within a range of a predetermined value or less, so that the AC characteristics as a series regulator circuit are improved and AC power fluctuations Can be prevented from adversely affecting the system.

(3)実施の形態3
本発明の実施の形態3によるシリーズレギュレータ回路について、その回路構成を示した図3を用いて説明する。
(3) Embodiment 3
A series regulator circuit according to a third embodiment of the present invention will be described with reference to FIG. 3 showing its circuit configuration.

上記実施の形態2では、アンプ回路20に供給する電流源としての機能と、動作電流対応電圧出力部としての機能とを、1つの電流源回路11により実現している。   In the second embodiment, the function as the current source supplied to the amplifier circuit 20 and the function as the operating current corresponding voltage output unit are realized by one current source circuit 11.

これに対し本実施の形態3では、アンプ回路20の電流源としての機能を電流源回路10に、動作電流対応電圧出力部としての機能を動作電流対応電圧出力回路12にそれぞれ持たせることで、両者を独立させて構成している。   In contrast, in the third embodiment, the function as the current source of the amplifier circuit 20 is provided in the current source circuit 10 and the function as the operating current corresponding voltage output unit is provided in the operating current corresponding voltage output circuit 12, respectively. Both are made independent.

電流源回路10は、図1に示された上記実施の形態1における電流源回路10と同様の構成を備え、定電流源CS1とNチャネル型MOSトランジスタMN01aとを有する。   The current source circuit 10 has the same configuration as that of the current source circuit 10 in the first embodiment shown in FIG. 1, and includes a constant current source CS1 and an N-channel MOS transistor MN01a.

動作電流対応電圧出力回路12は、図2に示された上記実施の形態2における電流源回路11と同様に、定電流源CS2とNチャネル型MOSトランジスタMN07及びMN01bとを有する。   Similarly to the current source circuit 11 in the second embodiment shown in FIG. 2, the operating current corresponding voltage output circuit 12 includes a constant current source CS2 and N-channel MOS transistors MN07 and MN01b.

上記実施の形態2では、上述したように1つの電流源回路11に、アンプ回路20に供給する電流源としての機能と、リミッタ回路として機能とを持たせる必要がある。このため、アンプ回路20に供給すべき電流値が制約となり、トランジスタMN01及びMN07のサイズ比に制約が存在する。このため、トランジスタMN07とカレントミラー回路を構成するトランジスタMN08のサイズの設定にも制約が生じて、トランジスタMN08のサイズを大きく設定せざるを得なくなり、素子面積の増大を招く虞がある。   In the second embodiment, as described above, one current source circuit 11 needs to have a function as a current source supplied to the amplifier circuit 20 and a function as a limiter circuit. For this reason, the current value to be supplied to the amplifier circuit 20 becomes a restriction, and there is a restriction on the size ratio of the transistors MN01 and MN07. For this reason, the setting of the size of the transistor MN08 constituting the current mirror circuit with the transistor MN07 is also restricted, and the size of the transistor MN08 has to be set large, which may increase the element area.

これに対し、本実施の形態3によれば、アンプ回路20用の電流源としての機能と、動作電流対応電圧出力部としての機能をそれぞれ独立した回路に持たせることにより、動作電流対応電圧出力回路12に含まれる定電流源CS2とトランジスタMN07のサイズとの組み合わせにより自由に設定することができる。その結果、加算回路41におけるトランジスタMN08のサイズを小さく抑えることができるので、素子面積の増大を防止することが可能である。   On the other hand, according to the third embodiment, the function as the current source for the amplifier circuit 20 and the function as the operating current corresponding voltage output unit are provided in independent circuits, respectively, so that the operating current corresponding voltage output is obtained. The constant current source CS2 included in the circuit 12 and the size of the transistor MN07 can be set freely. As a result, the size of the transistor MN08 in the adder circuit 41 can be kept small, and an increase in element area can be prevented.

ここで、実施の形態1〜3を比較すると、実施の形態1及び2は定電流源の数が1つであるため、より消費電流の低減を実現することができる。   Here, comparing Embodiments 1 to 3, since Embodiments 1 and 2 have one constant current source, it is possible to achieve further reduction in current consumption.

ただし、本実施の形態3においても、上記実施の形態1又は2と同様に、負荷が小さいときにおける消費電流が増加することなく、負荷が大きいときに負荷に流す出力電流における一部を取り出して、負荷の大きさに対応した電流をアンプ回路の動作電流として加算することにより、全体の消費電流への影響を抑制しつつ、AC特性を改善することが可能であり、AC的な電源変動がシステムに悪影響をもたらすことを防止することができる。   However, also in the third embodiment, as in the first or second embodiment, the current consumption when the load is small does not increase, and a part of the output current that flows to the load when the load is large is extracted. By adding the current corresponding to the size of the load as the operating current of the amplifier circuit, it is possible to improve the AC characteristics while suppressing the influence on the overall current consumption. An adverse effect on the system can be prevented.

上述した実施の形態はいずれも一例であって、本発明を限定するものではなく、必要に応じて様々に変形することが可能である。例えば、図1〜図3に示された各トランジスタの極性は反転させることが可能である。また、トランジスタMN01及びMN02、MP03及びMP04、MN05及びMN06、MN07及びMN08がそれぞれ構成するカレントミラー回路におけるサイズの比は、所望の値に自由に設定することができる。   Each of the above-described embodiments is an example, and the present invention is not limited thereto, and various modifications can be made as necessary. For example, the polarity of each transistor shown in FIGS. 1 to 3 can be reversed. Further, the size ratio in the current mirror circuit formed by the transistors MN01 and MN02, MP03 and MP04, MN05 and MN06, MN07 and MN08 can be freely set to a desired value.

本発明の実施の形態1によるシリーズレギュレータ回路の構成を示す回路図。1 is a circuit diagram showing a configuration of a series regulator circuit according to a first embodiment of the present invention. 本発明の実施の形態2によるシリーズレギュレータ回路の構成を示す回路図。The circuit diagram which shows the structure of the series regulator circuit by Embodiment 2 of this invention. 本発明の実施の形態3によるシリーズレギュレータ回路の構成を示す回路図。The circuit diagram which shows the structure of the series regulator circuit by Embodiment 3 of this invention.

符号の説明Explanation of symbols

10、11 電流源回路
12 動作電流対応電圧出力回路
20 アンプ回路
30 出力回路
40、41 加算回路
CS、CS1、CS2 定電流源
MP01〜MP04 Pチャネル型MOSトランジスタ
MN01〜MN08 Nチャネル型MOSトランジスタ
R01、R02 抵抗
10, 11 Current source circuit 12 Operating current corresponding voltage output circuit 20 Amplifier circuit 30 Output circuit 40, 41 Adder circuits CS, CS1, CS2 Constant current sources MP01-MP04 P-channel MOS transistors MN01-MN08 N-channel MOS transistor R01, R02 resistance

Claims (5)

第1の動作電流を生成する電流源回路と、
前記第1の動作電流を与えられて動作し、基準電圧とフィードバック用電圧とを与えられて比較し、この比較結果に対応した比較結果電圧を出力するアンプ回路と、
前記比較結果電圧を与えられ、この比較結果電圧に対応した出力電流を出力する出力部と、前記出力電流に対応した前記フィードバック用電圧を発生して前記アンプ回路に与えるフィードバック用電圧発生部とを有する出力回路と、
前記出力部が出力した前記出力電流の一部を取り出す出力取り出し部と、この出力電流の一部に対応した第2の動作電流を、前記アンプ回路に対して加算して与える加算部とを有する加算回路と、
を備えることを特徴とするシリーズレギュレータ回路。
A current source circuit for generating a first operating current;
An amplifier circuit which operates by being supplied with the first operating current, compares a reference voltage and a feedback voltage, and outputs a comparison result voltage corresponding to the comparison result;
An output section that is supplied with the comparison result voltage and outputs an output current corresponding to the comparison result voltage; and a feedback voltage generation section that generates the feedback voltage corresponding to the output current and supplies the feedback voltage to the amplifier circuit. An output circuit having
An output extraction unit that extracts a part of the output current output by the output unit; and an addition unit that adds a second operating current corresponding to the part of the output current to the amplifier circuit. An adder circuit;
A series regulator circuit comprising:
前記出力部は、ソースが第1の電源端子に接続され、ドレインが前記出力電流を出力する第1の出力端子に接続され、ゲートが前記比較結果電圧を出力する第2の出力端子に接続された第1のPチャネル型MOSトランジスタを有し、
前記出力取り出し部は、ソースが前記第1の電源端子に接続され、ドレインが前記加算部の入力側に接続され、ゲートが前記第2の出力端子に接続された第2のPチャネル型MOSトランジスタを有することを特徴とする請求項1記載のシリーズレギュレータ回路。
The output unit has a source connected to a first power supply terminal, a drain connected to a first output terminal that outputs the output current, and a gate connected to a second output terminal that outputs the comparison result voltage. A first P-channel MOS transistor,
A second P-channel MOS transistor having a source connected to the first power supply terminal, a drain connected to the input side of the adder, and a gate connected to the second output terminal; The series regulator circuit according to claim 1, comprising:
第1の動作電流を生成する電流源と、前記第1の動作電流に対応した動作電流対応電圧を出力する動作電流対応電圧出力部とを有する電流源回路と、
前記第1の動作電流を与えられて動作し、基準電圧とフィードバック用電圧とを与えられて比較し、この比較結果に対応した比較結果電圧を出力するアンプ回路と、
前記比較結果電圧を与えられ、この比較結果電圧に対応した出力電流を出力する出力部と、前記出力電流に対応した前記フィードバック用電圧を発生して前記アンプ回路に与えるフィードバック用電圧発生部とを有する出力回路と、
前記出力部が出力した前記出力電流の一部を取り出す出力取り出し部と、この出力電流の一部に対応した第2の動作電流を、前記アンプ回路に対して加算して与える加算部と、前記動作電流対応電圧出力部が出力した前記動作電流対応電圧に基づいて、前記第2の動作電流が所定値を超えないように制限するリミッタ部とを有する加算回路と、
を備えることを特徴とするシリーズレギュレータ回路。
A current source circuit comprising: a current source that generates a first operating current; and an operating current corresponding voltage output unit that outputs an operating current corresponding voltage corresponding to the first operating current;
An amplifier circuit which operates by being supplied with the first operating current, compares a reference voltage and a feedback voltage, and outputs a comparison result voltage corresponding to the comparison result;
An output section that is supplied with the comparison result voltage and outputs an output current corresponding to the comparison result voltage; and a feedback voltage generation section that generates the feedback voltage corresponding to the output current and supplies the feedback voltage to the amplifier circuit. An output circuit having
An output extraction unit for extracting a part of the output current output by the output unit; an addition unit for adding a second operating current corresponding to a part of the output current to the amplifier circuit; and An adder circuit having a limiter unit that limits the second operating current so as not to exceed a predetermined value based on the operating current corresponding voltage output by the operating current corresponding voltage output unit;
A series regulator circuit comprising:
前記電流源回路は、第1の電源端子に入力側が接続された前記電流源と、
ドレイン及びゲートが前記第1の動作電流を出力する第1の出力端子に接続され、ソースが第2の電源端子に接続された第1のNチャネル型MOSトランジスタと、
前記動作電流対応電圧出力部に含まれ、前記電流源の出力側にドレイン及びゲートが接続され、ソースが前記第1のNチャネル型MOSトランジスタのドレイン及びゲートに接続された第2のNチャネル型MOSトランジスタとを有し、
前記出力部は、ソースが前記第1の電源端子に接続され、ドレインが前記出力電流を出力する第2の出力端子に接続され、ゲートが前記比較結果電圧を出力する第3の出力端子に接続された第1のPチャネル型MOSトランジスタを有し、
前記出力取り出し部は、ソースが前記第1の電源端子に接続され、ゲートが前記第3の出力端子に接続された第2のPチャネル型MOSトランジスタを有し、
前記リミッタ部は、ゲートが前記第2のNチャネル型MOSトランジスタのゲートに接続され、ドレインが前記第2のPチャネル型MOSトランジスタのドレインに接続され、ソースが前記加算部の入力側に接続された第3のNチャネル型MOSトランジスタを有することを特徴とする請求項3記載のシリーズレギュレータ回路。
The current source circuit includes the current source having an input side connected to a first power supply terminal;
A first N-channel MOS transistor having a drain and a gate connected to a first output terminal that outputs the first operating current, and a source connected to a second power supply terminal;
A second N-channel type included in the operating current corresponding voltage output unit, having a drain and a gate connected to an output side of the current source, and a source connected to a drain and a gate of the first N-channel MOS transistor; A MOS transistor,
The output unit has a source connected to the first power supply terminal, a drain connected to a second output terminal that outputs the output current, and a gate connected to a third output terminal that outputs the comparison result voltage. A first P-channel MOS transistor,
The output extraction unit includes a second P-channel MOS transistor having a source connected to the first power supply terminal and a gate connected to the third output terminal.
The limiter has a gate connected to the gate of the second N-channel MOS transistor, a drain connected to the drain of the second P-channel MOS transistor, and a source connected to the input side of the adder. 4. The series regulator circuit according to claim 3, further comprising a third N-channel MOS transistor.
第1の動作電流を生成する電流源回路と、
前記第1の動作電流に対応した動作電流対応電圧を出力する動作電流対応電圧出力回路と、
前記第1の動作電流を与えられて動作し、基準電圧とフィードバック用電圧とを与えられて比較し、この比較結果に対応した比較結果電圧を出力するアンプ回路と、
前記比較結果電圧を与えられ、この比較結果電圧に対応した出力電流を出力する出力部と、前記出力電流に対応した前記フィードバック用電圧を発生して前記アンプ回路に与えるフィードバック用電圧発生部とを有する出力回路と、
前記出力部が出力した前記出力電流の一部を取り出す出力取り出し部と、この出力電流の一部に対応した第2の動作電流を、前記アンプ回路に対して加算して与える加算部と、前記動作電流対応電圧出力回路が出力した前記動作電流対応電圧に基づいて、前記第2の動作電流が所定値を超えないように制限するリミッタ部とを有する加算回路と、
を備えることを特徴とするシリーズレギュレータ回路。
A current source circuit for generating a first operating current;
An operating current corresponding voltage output circuit for outputting an operating current corresponding voltage corresponding to the first operating current;
An amplifier circuit which operates by being supplied with the first operating current, compares a reference voltage and a feedback voltage, and outputs a comparison result voltage corresponding to the comparison result;
An output section that is supplied with the comparison result voltage and outputs an output current corresponding to the comparison result voltage; and a feedback voltage generation section that generates the feedback voltage corresponding to the output current and supplies the feedback voltage to the amplifier circuit. An output circuit having
An output extraction unit for extracting a part of the output current output by the output unit; an addition unit for adding a second operating current corresponding to a part of the output current to the amplifier circuit; and An adder circuit having a limiter unit that limits the second operating current so as not to exceed a predetermined value based on the operating current corresponding voltage output by the operating current corresponding voltage output circuit;
A series regulator circuit comprising:
JP2004217569A 2004-07-26 2004-07-26 Series regulator circuit Pending JP2006039861A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004217569A JP2006039861A (en) 2004-07-26 2004-07-26 Series regulator circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004217569A JP2006039861A (en) 2004-07-26 2004-07-26 Series regulator circuit

Publications (1)

Publication Number Publication Date
JP2006039861A true JP2006039861A (en) 2006-02-09

Family

ID=35904808

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004217569A Pending JP2006039861A (en) 2004-07-26 2004-07-26 Series regulator circuit

Country Status (1)

Country Link
JP (1) JP2006039861A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015116122A (en) * 2013-12-13 2015-06-22 マイクロナス ゲー・エム・ベー・ハー Voltage regulator and method for switching voltage regulator between first mode as switching regulator and second mode as linear regulator

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015116122A (en) * 2013-12-13 2015-06-22 マイクロナス ゲー・エム・ベー・ハー Voltage regulator and method for switching voltage regulator between first mode as switching regulator and second mode as linear regulator
US9335773B2 (en) 2013-12-13 2016-05-10 Micronas Gmbh Voltage regulator

Similar Documents

Publication Publication Date Title
JP5008472B2 (en) Voltage regulator
JP5279544B2 (en) Voltage regulator
JP3575453B2 (en) Reference voltage generation circuit
JP5527056B2 (en) Differential amplifier circuit and series regulator
US20060132240A1 (en) Source follower and current feedback circuit thereof
JP6482566B2 (en) Low dropout voltage regulator circuit
JP6354720B2 (en) Regulator circuit with protection circuit
JP2008276566A (en) Constant voltage power supply circuit
JP2008197749A (en) Series regulator circuit
JP2008276611A (en) Overcurrent protection circuit
KR101274280B1 (en) Voltage regulator
TWI672572B (en) Voltage Regulator
JP2017134743A (en) Regulator circuit
JP2008217203A (en) Regulator circuit
JP6700550B2 (en) regulator
JP4344646B2 (en) Power circuit
JP2009289048A (en) Voltage regulator
JP4374388B2 (en) Voltage control circuit
JP2007140755A (en) Voltage regulator
CN107193317B (en) Voltage stabilizer
JP2008197723A (en) Voltage generating circuit
JP2014164702A (en) Voltage regulator
JP2006039861A (en) Series regulator circuit
JP2007011947A (en) Power source regulator circuit
JP2021184256A (en) Constant current circuit and semiconductor device