JP2008217203A - Regulator circuit - Google Patents
Regulator circuit Download PDFInfo
- Publication number
- JP2008217203A JP2008217203A JP2007051216A JP2007051216A JP2008217203A JP 2008217203 A JP2008217203 A JP 2008217203A JP 2007051216 A JP2007051216 A JP 2007051216A JP 2007051216 A JP2007051216 A JP 2007051216A JP 2008217203 A JP2008217203 A JP 2008217203A
- Authority
- JP
- Japan
- Prior art keywords
- regulator circuit
- transistor
- output
- resistor
- drain
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
Description
本発明は、入力電圧を所定の出力電圧に変換するレギュレータ回路に関し、特に高温時の動作の安定化に関する。 The present invention relates to a regulator circuit that converts an input voltage into a predetermined output voltage, and more particularly to stabilization of operation at a high temperature.
レギュレータ回路は、入力電圧の変動や出力する負荷電流の変動に関わらず基本的に一定の電圧を出力することができ、電子回路で従来より広く用いられている。図2は、従来のレギュレータ回路の回路図である。このレギュレータ回路は、出力段トランジスタ2、抵抗R1,R2、オペアンプ4、基準電圧回路6を含んで構成される。出力段トランジスタ2は、ソースに入力電圧VINを印加され、ゲートにオペアンプ4の出力電圧を印加される。抵抗R1,R2は、出力段トランジスタ2のドレインと接地電位GNDとの間に直列接続される。オペアンプ4の反転入力端子は基準電圧回路6から基準電圧VREFを印加され、非反転入力端子はR1,R2の接続点NRに接続される。出力段トランジスタ2のドレインと抵抗R1との接続点がレギュレータ回路の出力端子NOUTとなり、ここからレギュレータ回路の出力電圧VOUTが取り出される。
The regulator circuit can basically output a constant voltage regardless of fluctuations in the input voltage and fluctuations in the output load current, and has been widely used in electronic circuits. FIG. 2 is a circuit diagram of a conventional regulator circuit. This regulator circuit includes an output stage transistor 2, resistors R 1 and R 2 , an
この構成において、オペアンプ4の2つの入力端子間の仮想短絡により、接続点NRの電位は基本的にVREFに設定される。これにより、R1,R2に流れる電流IRの値は基本的には次式で与えられる。なお、消費電力低減のため通常、R2を高抵抗として、IRは小さな値に設定される。
IR = VREF/R2 ………(1)
In this configuration, the potential at the connection point N R is basically set to V REF due to a virtual short circuit between the two input terminals of the
I R = V REF / R 2 (1)
出力端子NOUTに負荷を接続していない状態では、出力段トランジスタ2のソース-ドレイン間電流IDは、(1)式で表すIRに一致するように制御される。このとき、基本的に出力段トランジスタ2はほぼオフ状態であり、ソース-ドレイン間にオフ状態で流れるリーク電流(オフリーク電流)ILEAKがIDの一部を占める。 In a state where the output terminal N OUT no load, the source of the output stage transistor 2 - drain current I D is controlled so as to match the I R expressed by equation (1). At this time, the output stage transistor 2 is basically in an off state, and a leak current (off leak current) I LEAK that flows in an off state between the source and drain occupies a part of ID .
なお、オペアンプ4のオープンループゲインをA、また、
β = R2/(R1+R2) ………(2)
とすると、
VOUT = VREF・A/{β(1+A)} ………(3)
であり、Aが1より十分に大きい場合には、VOUTは、
VOUT = VREF/β ………(3’)
で与えられる。
β = R 2 / (R 1 + R 2 ) (2)
Then,
V OUT = V REF · A / {β (1 + A)} (3)
And when A is sufficiently larger than 1, V OUT is
V OUT = V REF / β (3 ')
Given in.
高温では、出力段トランジスタ2のオフリーク電流ILEAKが増加し、IRが(1)式で示される値より大きくなると、オペアンプ4を介したフィードバック制御が機能しなくなり、VOUTはVREFに応じて設定される値を超える。リーク電流は温度上昇と共に指数関数的に増加し、温度が高くなるとVOUTはVINにまで上昇し得る。このように高温時には、レギュレータ回路が正常に動作しなくなるという問題があった。また、リーク電流はトランジスタのサイズと共に増加する。そのため例えば、出力段トランジスタのサイズを大きくして負荷電流の供給能力を高めたレギュレータ回路では、上記問題が顕著となり得る。ここで、IRを大きく設定して上記問題の解決を図ることには、消費電力の増加の点で限界がある。 At higher temperatures, increased off leak current I LEAK of the output stage transistor 2 becomes larger than the value represented by I R is (1), no longer function feedback control through an operational amplifier 4, V OUT is according to V REF The value set by the Leakage current increases exponentially with increasing temperature, and VOUT can rise to VIN as the temperature increases. Thus, there is a problem that the regulator circuit does not operate normally at high temperatures. Also, the leakage current increases with the size of the transistor. Therefore, for example, in a regulator circuit in which the size of the output stage transistor is increased to increase the load current supply capability, the above problem can be significant. Here, there is a limit in increasing power consumption in order to solve the above problem by setting IR large.
本発明は上記問題点を解決するためになされたものであり、消費電力を抑制しつつ、高温時においても正常な動作が可能なレギュレータ回路を提供することを目的とする。 The present invention has been made to solve the above problems, and an object of the present invention is to provide a regulator circuit capable of operating normally even at high temperatures while suppressing power consumption.
本発明に係るレギュレータ回路は、ソースに入力電圧を印加された出力トランジスタと、前記出力トランジスタのドレインと接地電位との間に直列接続された第1の抵抗及び第2の抵抗と、第1差動入力端子に基準電圧を印加され、第2差動入力端子に前記第1の抵抗と前記第2の抵抗との接続点の電位を印加され、出力端に前記出力トランジスタのゲートが接続された演算増幅器と、前記第1の抵抗及び前記第2の抵抗とは並列に、前記ドレインと前記接地電位との間にダイオード接続されたバイパストランジスタと、を有し、前記基準電圧に応じた出力電圧を前記ドレインと前記第1の抵抗との接続点から出力するものであって、前記バイパストランジスタが、前記出力トランジスタのオフリーク電流に応じた大きさのオフリーク電流を流すものである。 The regulator circuit according to the present invention includes an output transistor having an input voltage applied to a source, a first resistor and a second resistor connected in series between a drain of the output transistor and a ground potential, and a first difference. The reference voltage is applied to the dynamic input terminal, the potential at the connection point between the first resistor and the second resistor is applied to the second differential input terminal, and the gate of the output transistor is connected to the output terminal. An operational amplifier and a bypass transistor diode-connected between the drain and the ground potential in parallel with the first resistor and the second resistor, and an output voltage corresponding to the reference voltage Is output from a connection point between the drain and the first resistor, and the bypass transistor has an off-leakage current having a magnitude corresponding to an off-leakage current of the output transistor. It is be one.
本発明によれば、レギュレータ回路の出力端子にドレインを接続された出力トランジスタと、当該出力端子に接続されたバイパストランジスタとにオフリーク電流が流れる。例えば、温度が上昇すると、出力トランジスタのオフリーク電流は一般に増加するが、このときバイパストランジスタのオフリーク電流も増加する。また、両トランジスタのオフリーク電流は、レギュレータ回路の出力端子から見て向きが互いに反対である。すなわち、出力トランジスタのオフリーク電流の少なくとも一部を、バイパストランジスタのオフリーク電流により相殺することが可能となり、第1の抵抗及び第2の抵抗に流れる電流が(1)式で表されるIRを超えることを抑制できる。その結果、レギュレータ回路の出力電圧VOUTの上昇を回避でき、高温時においてもレギュレータ回路の正常な動作が可能となる。この効果は、両トランジスタのオフリーク電流の温度依存性を同等とした場合に特に好適に実現される。また、オフリーク電流が相殺される分、第1の抵抗及び第2の抵抗に流れる電流の設定値IRは小さくすることができ、消費電力の低減が図れる。 According to the present invention, an off-leakage current flows through the output transistor whose drain is connected to the output terminal of the regulator circuit and the bypass transistor connected to the output terminal. For example, when the temperature rises, the off-leakage current of the output transistor generally increases, but at this time, the off-leakage current of the bypass transistor also increases. The off-leakage currents of both transistors are opposite to each other when viewed from the output terminal of the regulator circuit. That is, at least a portion of the off-leak current of the output transistor, it is possible to offset the off-leakage current of the bypass transistor, the I R the current flowing through the first resistor and the second resistor is represented by (1) It can suppress exceeding. As a result, an increase in the output voltage VOUT of the regulator circuit can be avoided, and the regulator circuit can operate normally even at high temperatures. This effect is particularly preferably realized when the temperature dependence of the off-leakage current of both transistors is made equal. Furthermore, minute off-leakage current is canceled out, can be the set value I R of the current flowing through the first resistor and the second resistor to decrease, power consumption can be reduced.
以下、本発明の実施の形態(以下実施形態という)について、図面に基づいて説明する。 Hereinafter, embodiments of the present invention (hereinafter referred to as embodiments) will be described with reference to the drawings.
図1は、実施形態であるレギュレータ回路の概略の回路図である。本レギュレータ回路20は、1つの半導体チップ上に形成された集積回路(IC)であり、出力段トランジスタTr1、抵抗R1,R2、オペアンプ22、バイパストランジスタTr2、基準電圧回路24を含んで構成される。
FIG. 1 is a schematic circuit diagram of a regulator circuit according to an embodiment. The
出力段トランジスタTr1は、ソースをレギュレータ回路20の入力端子NINに接続され、当該端子NINから入力電圧VINを印加される。またTr1のドレインはR1の一方端に接続され、この接続点がレギュレータ回路20の出力端子NOUTとなる。Tr1のゲートは、オペアンプ22の出力端に接続され、その出力電圧を印加される。Tr1は、NOUTに接続される負荷に電流を供給する。例えば、本回路20では、Tr1はPチャネル型MOSトランジスタ(pMOS)で構成される。
Output stage transistor Tr 1 has a source connected to the input terminal N IN of the
抵抗R1,R2は、Tr1のドレインと接地電位GNDとの間に直列接続される。 The resistors R 1 and R 2 are connected in series between the drain of Tr 1 and the ground potential GND.
オペアンプ22は、反転入力端子を基準電圧回路24の出力端に接続され、基準電圧回路24から基準電圧VREFを印加される。一方、オペアンプ22の非反転入力端子はR1,R2の接続点NRに接続される。オペアンプ22の出力端は既に述べたようにTr1のゲートに接続される。
The
基準電圧回路24は、例えば、VINとGNDとに基づいて動作し、温度補償された基準電圧VREFを生成してオペアンプ22の反転入力端子へ印加する。
The
この構成において、オペアンプ22は、VREFと、R1,R2で抵抗分割された出力電圧VOUTとを検出、比較し出力電圧VOUTを制御する。ちなみに、VOUTは、上記(3)式又は(3')式で与えられる。
In this configuration, the
バイパストランジスタTr2は、R1,R2からなる抵抗の直列接続体に並列に、NOUTにダイオード接続される。具体的には、Tr2のソース及びゲートはNOUTに接続され、ドレインはGNDに接続される。 The bypass transistor Tr 2 is diode-connected to N OUT in parallel with a series connection of resistors composed of R 1 and R 2 . Specifically, the source and gate of Tr 2 are connected to N OUT and the drain is connected to GND.
Tr2は、そのオフリーク電流ILRAK2がTr1のオフリーク電流ILEAK1と大きさが同じになるように構成される。さらに、両トランジスタのオフリーク電流の大きさは、温度にかかわらず同じになるように構成される。すなわち両トランジスタは、オフリーク電流の温度依存性が同じになるように構成される。これは、例えば、Tr1とTr2とを、種類、サイズ、構造、製造プロセス等について共通のトランジスタとして構成することで実現可能である。例えば、本回路20ではTr1をpMOSで構成していることに対応して、Tr2もpMOSで構成される。
Tr 2 is configured such that the off-leakage current I LRAK2 has the same magnitude as the off-leakage current I LEAK1 of Tr 1 . Furthermore, the magnitude of the off-leakage current of both transistors is configured to be the same regardless of the temperature. That is, both transistors are configured so that the temperature dependence of off-leakage current is the same. This can be realized, for example, by configuring Tr 1 and Tr 2 as a common transistor with respect to type, size, structure, manufacturing process, and the like. For example, in this
本レギュレータ回路20は、バイパストランジスタTr2を出力段トランジスタTr1に直列に接続しているので、出力端子NOUTに負荷が接続されていない状態にてTr1に流れるオフリーク電流ILEAK1は、Tr2によってバイパスされ得る。すなわち、Tr1のILEAKは、NINからNOUTに流れ込み、それに相当する量のTr2のILEAK2がNOUTからGNDへ流れ出る。これにより、温度上昇によるILEAK1の増加に起因するTr1のソース-ドレイン間電流IDの増加分は、ILEAK2の増加により相殺され、抵抗R1,R2に流れる電流IRは(1)式で表される値を維持可能である。つまり、本レギュレータ回路20は、高温時においてもオペアンプ22による制御が正常に行われ、VOUTを(3)式又は(3')式で示される設定値に良好に保つことが可能となる。
The
なお、Tr1のソース-ドレイン間電流IDのうちILEAK1は、温度に関係なくTr2によりバイパスされる。つまり、Tr2によるバイパスが存在しない構成では、IRは常温時等におけるILEAK1を吸収可能なように或る程度余裕を持たせた値に設定する必要があったが、本構成では、IRはILEAK1を吸収しなくてよく、その分、IRを小さく設定することが可能となる。 Note that I LEAK1 of the source-drain current I D of Tr 1 is bypassed by Tr 2 regardless of the temperature. That is, in the configuration in which no bypass due Tr 2, I R is had to be set to a value which gave a degree margin to allow absorption of I leak1 at room temperature or the like, in this configuration, I R may not absorb I leak1, correspondingly, it is possible to set small I R.
20 レギュレータ回路、22 オペアンプ、24 基準電圧回路、R1,R2 抵抗、Tr1 出力段トランジスタ、Tr2 バイパストランジスタ。 20 regulator circuit, 22 operational amplifier, 24 reference voltage circuit, R 1 , R 2 resistance, Tr 1 output stage transistor, Tr 2 bypass transistor.
Claims (2)
前記出力トランジスタのドレインと接地電位との間に直列接続された第1の抵抗及び第2の抵抗と、
第1差動入力端子に基準電圧を印加され、第2差動入力端子に前記第1の抵抗と前記第2の抵抗との接続点の電位を印加され、出力端に前記出力トランジスタのゲートが接続された演算増幅器と、
前記第1の抵抗及び前記第2の抵抗とは並列に、前記ドレインと前記接地電位との間にダイオード接続されたバイパストランジスタと、
を有し、前記基準電圧に応じた出力電圧を前記ドレインと前記第1の抵抗との接続点から出力するレギュレータ回路であって、
前記バイパストランジスタは、前記出力トランジスタのオフリーク電流に応じた大きさのオフリーク電流を流すこと、
を特徴とするレギュレータ回路 。 An output transistor with an input voltage applied to the source;
A first resistor and a second resistor connected in series between the drain of the output transistor and a ground potential;
A reference voltage is applied to the first differential input terminal, a potential at a connection point between the first resistor and the second resistor is applied to the second differential input terminal, and the gate of the output transistor is connected to the output terminal. A connected operational amplifier;
A bypass transistor diode-connected between the drain and the ground potential in parallel with the first resistor and the second resistor;
A regulator circuit that outputs an output voltage corresponding to the reference voltage from a connection point between the drain and the first resistor,
The bypass transistor flows an off-leakage current having a magnitude corresponding to the off-leakage current of the output transistor,
Regulator circuit characterized by.
前記出力トランジスタ及び前記バイパストランジスタは、互いの前記オフリーク電流の温度依存性が同等であること、
を特徴とするレギュレータ回路 。 The regulator circuit according to claim 1,
The output transistor and the bypass transistor have the same temperature dependence of the off-leakage current;
Regulator circuit characterized by.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007051216A JP2008217203A (en) | 2007-03-01 | 2007-03-01 | Regulator circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007051216A JP2008217203A (en) | 2007-03-01 | 2007-03-01 | Regulator circuit |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008217203A true JP2008217203A (en) | 2008-09-18 |
Family
ID=39837200
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007051216A Pending JP2008217203A (en) | 2007-03-01 | 2007-03-01 | Regulator circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2008217203A (en) |
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010211721A (en) * | 2009-03-12 | 2010-09-24 | Rohm Co Ltd | Regulator circuit |
JP2012073168A (en) * | 2010-09-29 | 2012-04-12 | Asahi Kasei Electronics Co Ltd | Capacitance sensor circuit |
JP2012168899A (en) * | 2011-02-16 | 2012-09-06 | Seiko Instruments Inc | Voltage regulator |
US8514010B2 (en) | 2011-04-15 | 2013-08-20 | Rohm Co., Ltd. | Reference current generation circuit and power device using the same |
JP2015072606A (en) * | 2013-10-03 | 2015-04-16 | セイコーインスツル株式会社 | Voltage regulator |
CN104571243A (en) * | 2013-10-22 | 2015-04-29 | 精工电子有限公司 | Voltage regulator |
JP2016143117A (en) * | 2015-01-30 | 2016-08-08 | ラピスセミコンダクタ株式会社 | Constant-voltage device and reference voltage generating circuit |
US10241535B2 (en) | 2014-02-18 | 2019-03-26 | Taiwan Semiconductor Manufacturing Company, Ltd. | Flipped gate voltage reference having boxing region and method of using |
CN113672024A (en) * | 2021-07-21 | 2021-11-19 | 北京时代民芯科技有限公司 | Leakage current compensation circuit and method applied to low-power LDO (low dropout regulator) |
US11269368B2 (en) | 2014-02-18 | 2022-03-08 | Taiwan Semiconductor Manufacturing Company, Ltd. | Flipped gate voltage reference and method of using |
-
2007
- 2007-03-01 JP JP2007051216A patent/JP2008217203A/en active Pending
Cited By (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010211721A (en) * | 2009-03-12 | 2010-09-24 | Rohm Co Ltd | Regulator circuit |
JP2012073168A (en) * | 2010-09-29 | 2012-04-12 | Asahi Kasei Electronics Co Ltd | Capacitance sensor circuit |
JP2012168899A (en) * | 2011-02-16 | 2012-09-06 | Seiko Instruments Inc | Voltage regulator |
US8514010B2 (en) | 2011-04-15 | 2013-08-20 | Rohm Co., Ltd. | Reference current generation circuit and power device using the same |
JP2015072606A (en) * | 2013-10-03 | 2015-04-16 | セイコーインスツル株式会社 | Voltage regulator |
CN104571243A (en) * | 2013-10-22 | 2015-04-29 | 精工电子有限公司 | Voltage regulator |
US10241535B2 (en) | 2014-02-18 | 2019-03-26 | Taiwan Semiconductor Manufacturing Company, Ltd. | Flipped gate voltage reference having boxing region and method of using |
US11068007B2 (en) | 2014-02-18 | 2021-07-20 | Taiwan Semiconductor Manufacturing Company, Ltd. | Flipped gate voltage reference and method of using |
US11269368B2 (en) | 2014-02-18 | 2022-03-08 | Taiwan Semiconductor Manufacturing Company, Ltd. | Flipped gate voltage reference and method of using |
DE102014103597B4 (en) | 2014-02-18 | 2022-11-03 | Taiwan Semiconductor Manufacturing Co., Ltd. | FLIPPED GATE VOLTAGE REFERENCE AND METHODS OF USE |
JP2016143117A (en) * | 2015-01-30 | 2016-08-08 | ラピスセミコンダクタ株式会社 | Constant-voltage device and reference voltage generating circuit |
CN113672024A (en) * | 2021-07-21 | 2021-11-19 | 北京时代民芯科技有限公司 | Leakage current compensation circuit and method applied to low-power LDO (low dropout regulator) |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10481625B2 (en) | Voltage regulator | |
JP2008217203A (en) | Regulator circuit | |
JP5097664B2 (en) | Constant voltage power circuit | |
US7196504B2 (en) | Constant-voltage circuit, semiconductor device using the same, and constant-voltage outputting method | |
JP5008472B2 (en) | Voltage regulator | |
KR100393226B1 (en) | Internal reference voltage generator capable of controlling value of internal reference voltage according to temperature variation and internal power supply voltage generator including the same | |
US9372489B2 (en) | Voltage regulator having a temperature sensitive leakage current sink circuit | |
JP4859754B2 (en) | Reference voltage generation circuit and constant voltage circuit using the reference voltage generation circuit | |
US20070194768A1 (en) | Voltage regulator with over-current protection | |
JP2007066046A (en) | Reference voltage generating circuit and constant voltage circuit using the reference voltage generating circuit | |
US20090201006A1 (en) | Constant current circuit | |
JP2008015925A (en) | Reference voltage generation circuit | |
TWI489241B (en) | Voltage regulator | |
US9831757B2 (en) | Voltage regulator | |
US20110050197A1 (en) | Reference current or voltage generation circuit | |
US7872462B2 (en) | Bandgap reference circuits | |
JP4582705B2 (en) | Voltage regulator circuit | |
TWI629581B (en) | Voltage regulator | |
JP2002108465A (en) | Temperature detection circuit, heating protection circuit and various electronic equipment including these circuits | |
CN111090296A (en) | Reference voltage circuit and power-on reset circuit | |
JP2007140755A (en) | Voltage regulator | |
US20140375371A1 (en) | Semiconductor device for offset compensation of reference current | |
JP2010003115A (en) | Constant current circuit | |
JP2008197723A (en) | Voltage generating circuit | |
JP2018022280A (en) | Voltage Regulator |