JP2007140755A - Voltage regulator - Google Patents

Voltage regulator Download PDF

Info

Publication number
JP2007140755A
JP2007140755A JP2005331582A JP2005331582A JP2007140755A JP 2007140755 A JP2007140755 A JP 2007140755A JP 2005331582 A JP2005331582 A JP 2005331582A JP 2005331582 A JP2005331582 A JP 2005331582A JP 2007140755 A JP2007140755 A JP 2007140755A
Authority
JP
Japan
Prior art keywords
voltage
circuit
output
voltage regulator
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2005331582A
Other languages
Japanese (ja)
Inventor
Seiji Yoshikawa
清至 吉川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Instruments Inc
Original Assignee
Seiko Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Instruments Inc filed Critical Seiko Instruments Inc
Priority to JP2005331582A priority Critical patent/JP2007140755A/en
Publication of JP2007140755A publication Critical patent/JP2007140755A/en
Withdrawn legal-status Critical Current

Links

Images

Landscapes

  • Continuous-Control Power Sources That Use Transistors (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a voltage regulator with low fluctuation of output voltage against fluctuation of input voltage. <P>SOLUTION: The voltage regulator is constructed in such a way that a circuit for compensating the output voltage with feedback control by detecting the difference of the output voltage and target voltage works by the output voltage of the voltage regulator so that capacitive coupling does not exist between the input voltage and output voltage. <P>COPYRIGHT: (C)2007,JPO&INPIT

Description

本発明はボルテージレギュレータ回路に属し、特に入力電圧の変動に対する出力電圧の変動を小さくする技術に関する。   The present invention relates to a voltage regulator circuit, and more particularly to a technique for reducing fluctuations in output voltage with respect to fluctuations in input voltage.

技術背景Technical background

近年電子機器の高機能化、回路規模増大に伴い、消費電力が増加している。消費電力の増大は電源電圧の変動増大を招く。また、省エネルギーの観点から間欠動作させる回路が増え、その間欠動作するタイミングで電源電圧が大きく変動する。ボルテージレギュレータは、これらの原因により大きく変動する電源電圧を入力として動作するため出力電圧が変動してしまう。ボルテージレギュレータの出力電圧の変動は、ボルテージレギュレータの出力電圧を電源として動作する回路に様々な悪影響を及ぼす。電圧の低下は誤動作の原因となり、上昇は耐圧破壊を引き起こす。さらに連続的な電圧変動は遅延時間の変動によるジッタ増加の原因にもなる。   In recent years, power consumption has increased with the increase in functionality and circuit scale of electronic devices. An increase in power consumption leads to an increase in power supply voltage fluctuation. In addition, the number of circuits that perform intermittent operation increases from the viewpoint of energy saving, and the power supply voltage varies greatly at the timing of the intermittent operation. Since the voltage regulator operates using the power supply voltage that varies greatly due to these causes as an input, the output voltage varies. The fluctuation of the output voltage of the voltage regulator has various adverse effects on a circuit that operates using the output voltage of the voltage regulator as a power source. A decrease in voltage causes malfunction, and an increase causes breakdown of the breakdown voltage. Furthermore, the continuous voltage fluctuation causes an increase in jitter due to fluctuations in delay time.

これらの要因から入力電圧の変動に対する出力電圧の変動が小さいボルテージレギュレータが求められている(例えば、特許文献1参照)。一般に、入力電圧の変動に対する出力電圧の変動の割合をPSRR(パワーサプライリジェクションレシオ)と言い、PSRRは小さいほど良い。   Due to these factors, a voltage regulator is required in which the fluctuation of the output voltage is small relative to the fluctuation of the input voltage (see, for example, Patent Document 1). In general, the ratio of the output voltage fluctuation to the input voltage fluctuation is called PSRR (power supply rejection ratio), and the smaller the PSRR, the better.

図15に、従来のボルテージレギュレータのブロック図を示す。電源1と、基準電圧回路2と、出力電圧分割抵抗3および4と、オペアンプ5と、出力トランジスタ6とから成り、発振を防止するための位相補償容量8が出力トランジスタ6のゲートと出力端子の間に接続されている。   FIG. 15 shows a block diagram of a conventional voltage regulator. A power supply 1, a reference voltage circuit 2, output voltage dividing resistors 3 and 4, an operational amplifier 5, and an output transistor 6, and a phase compensation capacitor 8 for preventing oscillation are provided between the gate and the output terminal of the output transistor 6. Connected between.

図16は、図15のボルテージレギュレータ回路の等価回路である。電源1の電圧をVDD、分割抵抗3および4の抵抗値をR3およびR4、出力トランジスタ6のスレッショルド電圧をVth、位相補償容量8の容量をC8とすると、出力電圧Voutは次式で表される。   FIG. 16 is an equivalent circuit of the voltage regulator circuit of FIG. When the voltage of the power source 1 is VDD, the resistance values of the dividing resistors 3 and 4 are R3 and R4, the threshold voltage of the output transistor 6 is Vth, and the capacitance of the phase compensation capacitor 8 is C8, the output voltage Vout is expressed by the following equation. .

Vout=(R3+R4)/((1/jωC8)+R3+R4)×(VDD−Vth)・・・(1)
式(1)より、出力電圧Voutは電源電圧VDDに依存することが分かる。
特開2000−284843
Vout = (R3 + R4) / ((1 / jωC8) + R3 + R4) × (VDD−Vth) (1)
From Expression (1), it can be seen that the output voltage Vout depends on the power supply voltage VDD.
JP 2000-284843 A

従来の回路構成では、位相余裕を確保するための位相補償容量8を挿入することにより入力電圧の変動に応じた出力電圧の変動を招いていた。   In the conventional circuit configuration, the output voltage fluctuates according to the fluctuation of the input voltage by inserting the phase compensation capacitor 8 for securing the phase margin.

本発明は、上記課題を解決し入力電圧の変動に対して出力電圧の変動が小さいボルテージレギュレータ回路を提供するものである。   The present invention solves the above-described problems and provides a voltage regulator circuit in which the fluctuation of the output voltage is small with respect to the fluctuation of the input voltage.

本発明のボルテージレギュレータは、フィードバックした出力電圧と出力電圧の目標電圧との差を検出して出力電圧を補正するためのフィードバック制御系回路をボルテージレギュレータの出力電圧で動作させる構成とした。   According to the voltage regulator of the present invention, the feedback control system circuit for correcting the output voltage by detecting the difference between the fed back output voltage and the target voltage of the output voltage is operated with the output voltage of the voltage regulator.

本発明のボルテージレギュレータによれば、フィードバック制御系の回路の電源はボルテージレギュレータの出力電圧から得るように構成されるため、入力電圧が変動しても位相補償用容量によって出力電圧が変動することはない。   According to the voltage regulator of the present invention, the power supply of the circuit of the feedback control system is configured to be obtained from the output voltage of the voltage regulator. Therefore, even if the input voltage varies, the output voltage varies depending on the phase compensation capacitor. Absent.

出力電圧の目標電圧との差を検出してフィードバック制御する回路を、前記出力電圧で動作するよう構成し、位相補償用容量素子を前記出力電圧の目標電圧との差を検出してフィードバック制御する回路の中間ノードと出力端子間に接続することにより、入力電源端子−出力端子間に容量性の結合が存在せず、入力電圧の変動により出力電圧が変動しないようにボルテージレギュレータ回路を構成する。   A circuit that detects the difference between the output voltage and the target voltage and performs feedback control is configured to operate with the output voltage, and the phase compensation capacitance element is feedback-controlled by detecting the difference between the output voltage and the target voltage. By connecting between the intermediate node and the output terminal of the circuit, there is no capacitive coupling between the input power supply terminal and the output terminal, and the voltage regulator circuit is configured so that the output voltage does not fluctuate due to the fluctuation of the input voltage.

図1は、本発明のボルテージレギュレータの第1の実施例を示すブロック図である。電源1と、出力トランジスタ6と、出力電圧分割抵抗3および4と、電圧検出回路を構成する定電流源11および電圧検出トランジスタ51と、発振を防止するための位相補償容量81および82と、出力トランジスタ6のゲートを制御する定電流源12および制御トランジスタ52とで構成されている。出力電圧と目標電圧との差を検出し、フィードバック制御する回路を電圧検出回路で構成したものである。   FIG. 1 is a block diagram showing a first embodiment of a voltage regulator according to the present invention. Power supply 1, output transistor 6, output voltage dividing resistors 3 and 4, constant current source 11 and voltage detection transistor 51 constituting a voltage detection circuit, phase compensation capacitors 81 and 82 for preventing oscillation, output The constant current source 12 that controls the gate of the transistor 6 and the control transistor 52 are configured. A circuit for detecting a difference between the output voltage and the target voltage and performing feedback control is configured by a voltage detection circuit.

電圧検出回路は、電圧検出トランジスタ51を構成するNチャネル型MOSトランジスタのスレッショルド電圧を使用している。検出電圧は、定電流源11の電流を調整することで自由に設定可能である。出力トランジスタ6はPチャネル型MOSトランジスタによりGND―出力間電圧が一定となるよう構成されている。   The voltage detection circuit uses the threshold voltage of the N-channel MOS transistor that constitutes the voltage detection transistor 51. The detection voltage can be freely set by adjusting the current of the constant current source 11. The output transistor 6 is configured by a P-channel MOS transistor so that the GND-output voltage is constant.

位相補償用容量81および82は、片方のみでも良く、また両方接続しても良い。   The phase compensation capacitors 81 and 82 may be only one or both may be connected.

上記したような本発明のボルテージレギュレータによれば、フィードバック制御系の回路の電源はボルテージレギュレータの出力電圧から得るように構成されるため、入力電圧が変動しても位相補償用容量によって出力電圧が変動することがなく、安定した出力のボルテージレギュレータを提供することが可能である。   According to the voltage regulator of the present invention as described above, the power supply of the circuit of the feedback control system is configured to be obtained from the output voltage of the voltage regulator. Therefore, even if the input voltage varies, the output voltage is reduced by the phase compensation capacitor. It is possible to provide a voltage regulator with stable output without fluctuation.

図2は、本発明のボルテージレギュレータの第2の実施例を示すブロック図である。図1のボルテージレギュレータ同様、電圧検出回路を用いてGND―出力間電圧が一定となるよう構成した回路であるが、出力トランジスタ6をNチャネル型MOSトランジスタで構成したものである。   FIG. 2 is a block diagram showing a second embodiment of the voltage regulator of the present invention. Similar to the voltage regulator of FIG. 1, the voltage detection circuit is used to make the GND-output voltage constant, but the output transistor 6 is an N-channel MOS transistor.

出力トランジスタ6をNチャネル型MOSトランジスタにしたことにより、電圧検出回路には論理を反転するための回路、定電流源13および論理反転トランジスタ53を追加する必要があるが、本回路の追加はフィードバック回路のゲインを増加し特性を向上する効果がある。   Since the output transistor 6 is an N-channel MOS transistor, it is necessary to add a circuit for inverting logic, a constant current source 13 and a logic inverting transistor 53 to the voltage detection circuit. However, the addition of this circuit is a feedback. This has the effect of increasing the gain of the circuit and improving the characteristics.

さらに、出力トランジスタ6をNチャネル型MOSトランジスタにしたことにより、電源との間にMOSトランジスタの寄生容量による容量性結合が存在しなくなるため、図1の回路よりさらに高いPSRR特性を得られる。   Further, since the output transistor 6 is an N-channel type MOS transistor, there is no capacitive coupling due to the parasitic capacitance of the MOS transistor between the output transistor 6 and the power supply, so that a higher PSRR characteristic than the circuit of FIG. 1 can be obtained.

図3は、本発明のボルテージレギュレータの第3の実施例を示すブロック図である。図2のボルテージレギュレータ同様、出力トランジスタ6はNチャネル型MOSトランジスタで構成、高いPSRR特性を要求する回路に適しているが、図2より使用素子数を減らして小面積化を図ったものである。小面積化を優先した半導体装置に適している。   FIG. 3 is a block diagram showing a third embodiment of the voltage regulator of the present invention. Like the voltage regulator of FIG. 2, the output transistor 6 is composed of an N-channel MOS transistor and is suitable for a circuit that requires high PSRR characteristics. However, the area of the output transistor 6 is reduced by reducing the number of elements used as compared with FIG. . Suitable for semiconductor devices that prioritize reduction in area.

図4は、本発明のボルテージレギュレータの第4の実施例を示すブロック図である。基本的な回路構成は図2のボルテージレギュレータと同様であるが、入力電圧―出力間電圧が一定となるよう構成したものである。   FIG. 4 is a block diagram showing a fourth embodiment of the voltage regulator of the present invention. The basic circuit configuration is the same as that of the voltage regulator of FIG. 2, but the input voltage-output voltage is configured to be constant.

図5は、本発明のボルテージレギュレータの第5の実施例を示すブロック図である。図4のボルテージレギュレータと同様、電圧検出回路を用いて入力電圧―出力間電圧が一定となるよう構成されているが、出力トランジスタ6をPチャネル型MOSトランジスタで構成している。本構成にすることにより、GNDとの間にMOSトランジスタの寄生容量が存在しなくなるため、図4に示す回路よりさらに高いPSRR特性を得られる。   FIG. 5 is a block diagram showing a fifth embodiment of the voltage regulator of the present invention. As in the voltage regulator of FIG. 4, the voltage detection circuit is used to make the input voltage-output voltage constant, but the output transistor 6 is a P-channel MOS transistor. By adopting this configuration, the parasitic capacitance of the MOS transistor does not exist between the ground and GND, so that a higher PSRR characteristic than the circuit shown in FIG. 4 can be obtained.

図6は、本発明のボルテージレギュレータの第6の実施例を示すブロック図である。図1のボルテージレギュレータと同様、電圧検出回路を用いてGND―出力間電圧が一定となるよう構成されているが、出力トランジスタ6をPチャネル型MOSトランジスタで構成したものである。電圧検出回路の電圧検出部にPチャネル型MOSトランジスタのスレッショルド電圧を使用している点が図1に示す回路と異なる。なお、検出電圧は定電流源11の電流を調整することで自由に設定可能である。   FIG. 6 is a block diagram showing a sixth embodiment of the voltage regulator of the present invention. Similar to the voltage regulator of FIG. 1, the voltage detection circuit is used to make the GND-output voltage constant, but the output transistor 6 is a P-channel MOS transistor. 1 is different from the circuit shown in FIG. 1 in that the threshold voltage of the P-channel MOS transistor is used for the voltage detection unit of the voltage detection circuit. The detection voltage can be freely set by adjusting the current of the constant current source 11.

図7は、本発明のボルテージレギュレータの第7の実施例を示すブロック図である。図6のボルテージレギュレータと同様、Pチャネル型MOSトランジスタのスレッショルド電圧を検出電圧として使う電圧検出回路を用いてGND―出力間電圧が一定となるよう構成したボルテージレギュレータ回路で、出力トランジスタをNチャネル型MOSトランジスタで構成したものである。電圧検出回路には論理を反転するための回路、定電流源13および論理反転トランジスタ53を追加している。図6に示す回路よりさらに高いPSRR特性を求める回路に適している。   FIG. 7 is a block diagram showing a seventh embodiment of the voltage regulator of the present invention. Similar to the voltage regulator of FIG. 6, a voltage regulator circuit that uses a voltage detection circuit that uses the threshold voltage of a P-channel MOS transistor as a detection voltage so that the GND-output voltage is constant, and the output transistor is an N-channel type. It is composed of MOS transistors. A circuit for inverting logic, a constant current source 13 and a logic inverting transistor 53 are added to the voltage detection circuit. This circuit is suitable for a circuit that requires higher PSRR characteristics than the circuit shown in FIG.

図8は、本発明のボルテージレギュレータの第8の実施例を示すブロック図である。図4のボルテージレギュレータと同様、出力電圧の目標電圧との差を検出し、フィードバック制御する回路を電圧検出回路で構成し、入力電圧―出力間電圧が一定となるよう構成したものである。電圧検出回路の電圧検出トランジスタ51にPチャネル型MOSトランジスタのスレッショルド電圧を使用している点が図4に示す回路と異なる。   FIG. 8 is a block diagram showing an eighth embodiment of the voltage regulator of the present invention. Similar to the voltage regulator of FIG. 4, a circuit for detecting the difference between the output voltage and the target voltage and performing feedback control is configured by a voltage detection circuit so that the voltage between the input voltage and the output is constant. 4 is different from the circuit shown in FIG. 4 in that a threshold voltage of a P-channel MOS transistor is used for the voltage detection transistor 51 of the voltage detection circuit.

図9は、本発明のボルテージレギュレータの第9の実施例を示すブロック図である。図8のボルテージレギュレータと同様、電圧検出回路の電圧検出トランジスタ51にPチャネル型MOSトランジスタを用いて、そのスレッショルド電圧を検出電圧として使用し入力電圧―出力間電圧が一定となるよう構成したボルテージレギュレータ回路である。電圧検出回路には論理を反転するための回路、定電流源13および論理反転トランジスタ53を追加している。また、出力トランジスタ6はPチャネル型MOSトランジスタで構成している。図8に示す回路よりさらに高いPSRR特性を求める回路に適している。   FIG. 9 is a block diagram showing a ninth embodiment of the voltage regulator of the present invention. Similar to the voltage regulator of FIG. 8, a voltage regulator is configured such that a P-channel MOS transistor is used as the voltage detection transistor 51 of the voltage detection circuit and the threshold voltage is used as a detection voltage so that the input voltage-output voltage is constant. Circuit. A circuit for inverting logic, a constant current source 13 and a logic inverting transistor 53 are added to the voltage detection circuit. The output transistor 6 is a P-channel MOS transistor. This circuit is suitable for a circuit that requires higher PSRR characteristics than the circuit shown in FIG.

図10は、本発明のボルテージレギュレータの第10の実施例を示すブロック図である。図9のボルテージレギュレータと同様、Pチャネル型MOSトランジスタのスレッショルド電圧を検出電圧として使う電圧検出回路を用いて入力電圧―出力間電圧が一定となるよう構成したボルテージレギュレータ回路で、出力トランジスタ6をPチャネル型MOSトランジスタで構成したものである。図9同様高いPSRR特性を要求する回路に適しているが、図9より使用素子数を減らして小面積化を図ったものである。小面積化を優先した半導体装置に適している。   FIG. 10 is a block diagram showing a tenth embodiment of the voltage regulator of the present invention. Similar to the voltage regulator of FIG. 9, a voltage detection circuit using a voltage detection circuit that uses the threshold voltage of a P-channel MOS transistor as a detection voltage so that the voltage between the input voltage and the output is constant. It is composed of channel type MOS transistors. Although it is suitable for a circuit that requires high PSRR characteristics as in FIG. 9, the area used is reduced by reducing the number of elements used in FIG. Suitable for semiconductor devices that prioritize reduction in area.

図11は、本発明のボルテージレギュレータの第11の実施例を示すブロック図である。GND―出力間電圧が一定となるよう構成したボルテージレギュレータ回路で、出力トランジスタ6はPチャネル型MOSトランジスタで構成している。目標電圧との差を検出し、フィードバック制御する電圧検出回路をオペアンプ5で構成している。オペアンプ5を駆動するための電源を出力電圧Voutとすることで、入力電源の変動によりオペアンプの出力が変動せず、ボルテージレギュレータの出力VoutのPSRR劣化を生じない。   FIG. 11 is a block diagram showing an eleventh embodiment of the voltage regulator of the present invention. In the voltage regulator circuit configured so that the GND-output voltage is constant, the output transistor 6 is configured by a P-channel MOS transistor. A voltage detection circuit that detects a difference from the target voltage and performs feedback control is configured by the operational amplifier 5. By setting the power supply for driving the operational amplifier 5 to the output voltage Vout, the output of the operational amplifier does not fluctuate due to fluctuations in the input power supply, and PSRR deterioration of the output Vout of the voltage regulator does not occur.

オペアンプ5を使用することにより高いゲインを容易に得られるため、目標電圧との誤差を小さくすることが容易である。   Since a high gain can be easily obtained by using the operational amplifier 5, it is easy to reduce an error from the target voltage.

基準電圧回路2を、入力電源の変動の影響を受けないVout―GND間に形成すると、より高いPSRR特性を得ることが可能である。このように回路構成とした場合は、電源投入時に正常に起動しない場合があるため、オペアンプ5にスタートアップ回路9を付加する必要がある。   If the reference voltage circuit 2 is formed between Vout and GND that is not affected by fluctuations in the input power supply, higher PSRR characteristics can be obtained. In such a circuit configuration, the startup circuit 9 needs to be added to the operational amplifier 5 because it may not start normally when the power is turned on.

図12は、本発明のボルテージレギュレータの第12の実施例を示すブロック図である。図11のボルテージレギュレータと同様、オペアンプ5を用いてGND―出力間電圧が一定となるよう構成したボルテージレギュレータ回路であるが、出力トランジスタ6をNチャネル型MOSトランジスタで構成したものである。   FIG. 12 is a block diagram showing a twelfth embodiment of the voltage regulator of the present invention. Similar to the voltage regulator of FIG. 11, the voltage regulator circuit is configured such that the GND-output voltage is constant using the operational amplifier 5, but the output transistor 6 is configured of an N-channel MOS transistor.

入力電源VDDと出力Voutとの間にMOSトランジスタの寄生容量による容量性結合が存在せず、高いPSRR特性を求める用途に適している。   There is no capacitive coupling due to the parasitic capacitance of the MOS transistor between the input power supply VDD and the output Vout, which is suitable for applications requiring high PSRR characteristics.

図13は、本発明のボルテージレギュレータの第13の実施例を示すブロック図である。出力電圧の目標電圧との差を検出しフィードバック制御する回路をオペアンプ5で構成し、入力電圧―出力間電圧が一定となるよう構成したものである。   FIG. 13 is a block diagram showing a thirteenth embodiment of the voltage regulator of the present invention. A circuit that detects a difference between the output voltage and the target voltage and performs feedback control is configured by the operational amplifier 5 so that the voltage between the input voltage and the output is constant.

図14は、本発明のボルテージレギュレータの第14の実施例を示すブロック図である。図13のボルテージレギュレータと同様、オペアンプを用いて入力電圧―出力間電圧が一定となるよう構成したボルテージレギュレータ回路であるが、出力トランジスタ6をPチャネル型MOSトランジスタで構成したものである。   FIG. 14 is a block diagram showing a fourteenth embodiment of the voltage regulator of the present invention. Similar to the voltage regulator of FIG. 13, the voltage regulator circuit is configured such that the input voltage-output voltage is constant using an operational amplifier, but the output transistor 6 is configured by a P-channel MOS transistor.

入力電源VDDと出力Voutとの間にMOSトランジスタの寄生容量による容量性結合が存在せず、高いPSRR特性を求める用途に適している。   There is no capacitive coupling due to the parasitic capacitance of the MOS transistor between the input power supply VDD and the output Vout, which is suitable for applications requiring high PSRR characteristics.

本発明のボルテージレギュレータの第1の実施例を示すブロック図である。1 is a block diagram illustrating a first embodiment of a voltage regulator according to the present invention. 本発明のボルテージレギュレータの第2の実施例を示すブロック図である。It is a block diagram which shows the 2nd Example of the voltage regulator of this invention. 本発明のボルテージレギュレータの第3の実施例を示すブロック図である。It is a block diagram which shows the 3rd Example of the voltage regulator of this invention. 本発明のボルテージレギュレータの第4の実施例を示すブロック図である。It is a block diagram which shows the 4th Example of the voltage regulator of this invention. 本発明のボルテージレギュレータの第5の実施例を示すブロック図である。It is a block diagram which shows the 5th Example of the voltage regulator of this invention. 本発明のボルテージレギュレータの第6の実施例を示すブロック図である。It is a block diagram which shows the 6th Example of the voltage regulator of this invention. 本発明のボルテージレギュレータの第7の実施例を示すブロック図である。It is a block diagram which shows the 7th Example of the voltage regulator of this invention. 本発明のボルテージレギュレータの第8の実施例を示すブロック図である。It is a block diagram which shows the 8th Example of the voltage regulator of this invention. 本発明のボルテージレギュレータの第9の実施例を示すブロック図である。It is a block diagram which shows the 9th Example of the voltage regulator of this invention. 本発明のボルテージレギュレータの第10の実施例を示すブロック図である。It is a block diagram which shows the 10th Example of the voltage regulator of this invention. 本発明のボルテージレギュレータの第11の実施例を示すブロック図である。It is a block diagram which shows the 11th Example of the voltage regulator of this invention. 本発明のボルテージレギュレータの第12の実施例を示すブロック図である。It is a block diagram which shows the 12th Example of the voltage regulator of this invention. 本発明のボルテージレギュレータの第13の実施例を示すブロック図である。It is a block diagram which shows the 13th Example of the voltage regulator of this invention. 本発明のボルテージレギュレータの第14の実施例を示すブロック図である。It is a block diagram which shows the 14th Example of the voltage regulator of this invention. 従来のボルテージレギュレータのブロック図である。It is a block diagram of the conventional voltage regulator. 従来のボルテージレギュレータの出力部の等価回路図である。It is the equivalent circuit schematic of the output part of the conventional voltage regulator.

符号の説明Explanation of symbols

1 電源
2 基準電圧回路
3、4 出力電圧分割抵抗
5 オペアンプ
6 出力トランジスタ
7 出力負荷
8 位相補償用容量
9 スタートアップ回路
11、12、13 検出電圧調整要定電流源
51 電圧検出トランジスタ
52 制御トランジスタ
53 論理反転トランジスタ
81、82 位相補償用容量
DESCRIPTION OF SYMBOLS 1 Power supply 2 Reference voltage circuit 3, 4 Output voltage dividing resistor 5 Operational amplifier 6 Output transistor 7 Output load 8 Phase compensation capacitor 9 Startup circuit 11, 12, 13 Detection voltage adjustment required constant current source 51 Voltage detection transistor 52 Control transistor 53 Logic Inverting transistors 81 and 82 Capacitors for phase compensation

Claims (6)

出力端子の出力電圧をフィードバック制御するフィードバック回路と、前記フィードバック回路により制御され前記出力電圧を一定に保持する出力トランジスタとで構成されたボルテージレギュレータにおいて、前記フィードバック回路の電源が出力電圧であるボルテージレギュレータ。   A voltage regulator composed of a feedback circuit that feedback-controls an output voltage of an output terminal and an output transistor that is controlled by the feedback circuit and holds the output voltage constant, wherein the power supply of the feedback circuit is an output voltage . 前記フィードバック回路は、定電流源とトランジスタで構成された電圧検出回路である請求項1記載のボルテージレギュレータ。   The voltage regulator according to claim 1, wherein the feedback circuit is a voltage detection circuit including a constant current source and a transistor. 前記フィードバック回路は、基準電圧回路とオペアンプで構成された請求項1記載のボルテージレギュレータ。   The voltage regulator according to claim 1, wherein the feedback circuit includes a reference voltage circuit and an operational amplifier. 前記基準電圧回路を前記出力電圧から生成するよう構成された請求項3記載のボルテージレギュレータ。   The voltage regulator according to claim 3, wherein the voltage regulator is configured to generate the reference voltage circuit from the output voltage. 前記オペアンプにスタートアップ回路を付加した請求項3記載のボルテージレギュレータ回路。   The voltage regulator circuit according to claim 3, wherein a startup circuit is added to the operational amplifier. さらに前記フィードバック回路に位相補償用容量素子を設け、前記位相補償用容量素子の電源は出力電圧である請求項1から5のいずれかに記載のボルテージレギュレータ。   6. The voltage regulator according to claim 1, further comprising a phase compensation capacitive element provided in the feedback circuit, wherein a power source of the phase compensation capacitive element is an output voltage.
JP2005331582A 2005-11-16 2005-11-16 Voltage regulator Withdrawn JP2007140755A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005331582A JP2007140755A (en) 2005-11-16 2005-11-16 Voltage regulator

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005331582A JP2007140755A (en) 2005-11-16 2005-11-16 Voltage regulator

Publications (1)

Publication Number Publication Date
JP2007140755A true JP2007140755A (en) 2007-06-07

Family

ID=38203549

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005331582A Withdrawn JP2007140755A (en) 2005-11-16 2005-11-16 Voltage regulator

Country Status (1)

Country Link
JP (1) JP2007140755A (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009199435A (en) * 2008-02-22 2009-09-03 Nec Corp Regulator circuit
JP2009301551A (en) * 2008-06-12 2009-12-24 O2 Micro Inc Power regulator
CN108076558A (en) * 2017-08-09 2018-05-25 肖志军 The LED light method for stabilizing voltage and circuit of input voltage fluctuation variation can be adapted to automatically
JP2018165940A (en) * 2017-03-28 2018-10-25 新日本無線株式会社 Regulator circuit
CN112698682A (en) * 2019-10-23 2021-04-23 意法半导体(鲁塞)公司 Voltage regulator

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5028830A (en) * 1973-07-14 1975-03-24
JPS50139350A (en) * 1974-04-25 1975-11-07
JPH0371317A (en) * 1989-08-11 1991-03-27 Nec Corp Series control type voltage stabilizing circuit
JPH0546263A (en) * 1991-08-20 1993-02-26 Pioneer Electron Corp Direct current stabilizing power circuit
JP2003177829A (en) * 2001-12-10 2003-06-27 Fuji Electric Co Ltd Regulator circuit

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5028830A (en) * 1973-07-14 1975-03-24
JPS50139350A (en) * 1974-04-25 1975-11-07
JPH0371317A (en) * 1989-08-11 1991-03-27 Nec Corp Series control type voltage stabilizing circuit
JPH0546263A (en) * 1991-08-20 1993-02-26 Pioneer Electron Corp Direct current stabilizing power circuit
JP2003177829A (en) * 2001-12-10 2003-06-27 Fuji Electric Co Ltd Regulator circuit

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009199435A (en) * 2008-02-22 2009-09-03 Nec Corp Regulator circuit
JP2009301551A (en) * 2008-06-12 2009-12-24 O2 Micro Inc Power regulator
US8143872B2 (en) 2008-06-12 2012-03-27 O2Micro, Inc Power regulator
US8570013B2 (en) 2008-06-12 2013-10-29 O2Micro, Inc. Power regulator for converting an input voltage to an output voltage
JP2018165940A (en) * 2017-03-28 2018-10-25 新日本無線株式会社 Regulator circuit
CN108076558A (en) * 2017-08-09 2018-05-25 肖志军 The LED light method for stabilizing voltage and circuit of input voltage fluctuation variation can be adapted to automatically
CN112698682A (en) * 2019-10-23 2021-04-23 意法半导体(鲁塞)公司 Voltage regulator
CN112698682B (en) * 2019-10-23 2024-01-30 意法半导体(鲁塞)公司 Voltage regulator

Similar Documents

Publication Publication Date Title
US10481625B2 (en) Voltage regulator
US9400515B2 (en) Voltage regulator and electronic apparatus
US20080303588A1 (en) Reference voltage generating circuit and constant voltage circuit
US8461812B2 (en) Shunt regulator having over-voltage protection circuit and semiconductor device including the same
JP2009116679A (en) Linear regulator circuit, linear regulation method, and semiconductor device
JP2008165763A (en) Voltage regulator
US9395730B2 (en) Voltage regulator
JP2010140254A (en) Voltage regulator
JP2008217203A (en) Regulator circuit
JP2008197749A (en) Series regulator circuit
JP4855197B2 (en) Series regulator circuit
JP3964148B2 (en) Voltage regulator
JP2007140755A (en) Voltage regulator
JP2008211707A (en) Input circuit
US8102163B2 (en) Voltage regulator
KR20090048327A (en) Voltage regulator
US7420414B2 (en) Amplifier, and step-down regulator and operational amplifier using the amplifier
JP4344646B2 (en) Power circuit
JP2007109267A (en) Voltage regulator
JP2007188533A (en) Voltage regulator and phase compensation method of voltage regulator
TW201602750A (en) Current source for voltage regulator and voltage regulator thereof
US8237502B2 (en) Amplifier with bias stabilizer
JP2007128457A (en) Ripple filter circuit
JP2010141589A (en) Differential amplifier circuit
JP2010277192A (en) Voltage regulator

Legal Events

Date Code Title Description
A621 Written request for application examination

Effective date: 20080909

Free format text: JAPANESE INTERMEDIATE CODE: A621

RD01 Notification of change of attorney

Effective date: 20091105

Free format text: JAPANESE INTERMEDIATE CODE: A7421

RD01 Notification of change of attorney

Effective date: 20091113

Free format text: JAPANESE INTERMEDIATE CODE: A7421

A131 Notification of reasons for refusal

Effective date: 20110601

Free format text: JAPANESE INTERMEDIATE CODE: A131

A761 Written withdrawal of application

Effective date: 20110722

Free format text: JAPANESE INTERMEDIATE CODE: A761