JP2006032878A

JP2006032878A - 積層型電子部品の製造方法

Info

Publication number: JP2006032878A
Application number: JP2004236205A
Authority: JP
Inventors: Yoichi Midorikawa; 要一緑川
Original assignee: Individual
Current assignee: Individual
Priority date: 2004-07-20
Filing date: 2004-07-20
Publication date: 2006-02-02

Abstract

【課題】高いＳＲＦと高いＱを示すとともに、基板への実装方向による特性変動の低減ができるチップコイルを低コストで製造する方法を提供する。
【解決手段】コイル導体層と絶縁層を交互に積層してなる積層型電子部品において、絶縁層に有機材料を用い、レジストによりダミーのコイルパターンを積層する。そして、レジストを除去し、レジスト除去後に形成された空隙にめっきを施しコイル導体層とする。前記めっきにより、端子電極も同時に形成され、その後、個々のチップに切断する。印刷工法を使って、低コストな製造方法とした。
【選択図】図１

Description

本発明はチップタイプの積層型電子部品の製造方法に係り、とくに低温プロセスかつ低コストで特性良好な積層型電子部品を作製できる製造方法に関する。

積層型電子部品のひとつに高周波積層コイルがある。

この高周波積層コイルを例にとり、以下説明する。

従来、特開平１１−２６２４１号公報にあるように、セラッミク積層工法によりコイル導体をヘリカル状に形成し、この導体への通電により生じる積層体の磁束方向の両端部に端子電極を形成し、前記端子電極を積層体の端面のみに形成したものがある。

この構成でチップコイルを作製すると、チップの実装方向によるインダクタンス値の変動がなくなり、また実装基板とコイル導体との浮遊容量が減少するために、実装時のＳＲＦ（自己共振周波数）が上昇し、また、端子電極が端面から側面へ延出していないために、端子電極間の間隔のばらつきが解消され、特性のばらつきが減少することが知られている。

また、特開２００２−１３４３２１号公報にあるように、コイルをヘリカル状に形成し、この導体への通電により生じる積層体の磁束方向の両端部に端子電極を形成し、なおかつ絶縁体に有機材料を使用し導体にめっき導体を使用し、低温プロセスでチップコイルを作製したものがある。

この構成でチップコイルを作製すると、有機材料の比誘電率が低く、また、めっき導体の抵抗率が低いために、より高ＳＲＦ、高Ｑとなることが知られている。

ところで、上記従来構成であると、以下の課題がある。

セラミック積層工法の場合、製造コストは低いものの、誘電体材料の比誘電率が高く、コイル導体が金属の焼結体で構成されているのでコイル導体の抵抗率が高く、ＳＲＦやＱの特性にいまだ上昇の余地がある。

低温プロセスの場合、ＳＲＦやＱの特性は良いものの、リソグラフィ技術を使うために製造コストや時間がかかる。

本発明は上記の点に鑑み、高いＳＲＦ、高いＱを示し、基板へのコイル実装方向による特性変動が小さく、端子電極間の間隔のばらつきによる特性のばらつきが小さい積層型電子部品を低コストで製造できる製造方法を提供することを目的とする。

上記目的を達成するために、本願請求項１の発明は、コイル導体層と絶縁層を交互に積層してなる積層型電子部品の製造方法であって、前記コイル導体層を作製する工程が、（１）レジストを積層し、前記レジストからなるダミーのコイルパターンを形成し、（２）積層終了後に前記レジストを除去することによって前記コイルパターンの内部に空隙を形成し、（３）めっきにより前記コイルパターンの内部に導体膜を形成し、前記導体膜をコイル導体層とする工程を有することを特徴としている。

本願請求項２の発明に係る積層型電子部品の製造方法は、請求項１において、前記コイル導体層への通電によって生じる磁束方向の両端部に、前記めっきにより前記導体膜形成と同時に端子電極を形成することを特徴としている。

本願請求項３の発明に係る積層型電子部品の製造方法は、請求項１又は２において、前記端子電極を形成した後に、前記コイル導体層を複数個含む積層シートを個々のコイルごとにチップ状に切断することを特徴としている。

本願請求項４の発明に係る積層型電子部品の製造方法は、請求項１、２又は３において、前記コイルパターンがヘリカル巻きであることを特徴としている。

本願請求項５の発明に係る積層型電子部品の製造方法は、請求項１、２、３又は４において、前記絶縁層が有機材料または有機材料を混入した複合材料であることを特徴としている。

本願請求項６の発明に係る積層型電子部品の製造方法は、請求項１、２、３、４又は５において、前記めっきが無電解銅めっきであることを特徴としている。

請求項１によれば、コスト、時間のかかるリソグラフィ技術を用いず、従来の低コストの印刷技術を用いながら、焼成工程を必要とせず、低比誘電率の有機材料や低抵抗率のめっき導体を使用できるので、その結果、より高ＳＲＦ、高Ｑのチップコイルを低コストで製造できる。

請求項２によれば、コイル導体層への通電によって生じる磁束方向の両端部に端子電極が形成されるので、その結果、チップの実装方向によるインダクタンス値の変動がない積層型電子部品を製造できる。

請求項３によれば、積層体の端面のみに端子電極が形成されているので、端面から側面への端子電極の延出部分がなく、その結果、端子電極間の間隔のばらつきがなく、特性のばらつきが少ない積層型電子部品を製造できる。

請求項４によれば、スパイラル巻きに比べ、ヘリカル巻きのコイルはＳＲＦ、Ｑが高いことから、より高ＳＲＦ、高Ｑのチップコイルが製造できる。

請求項５によれば、絶縁層に低比誘電率、高Ｑの有機材料を使用することにより、導体間の浮遊容量を減少させ、また、誘電体損失を減少させることができ、その結果、より高ＳＲＦ、高Ｑのチップコイルが製造できる。

請求項６によれば、低抵抗率の銅をめっきすることにより、より低抵抗のコイルパターンが形成できるので、その結果、より高Ｑのチップコイルが製造できる。

以下、本発明に係る積層型電子部品の製造方法の実施するための最良の形態を図面に従って説明する。

図１及び図２で本発明に係る積層型電子部品の製造方法の実施の形態について説明する。

第１工程では、シートもしくは印刷により、図１に示すように積層する。

図１（Ａ）は第１有機絶縁層１０を、同図（Ｂ）はその絶縁層１０の片面上にレジストにより積層形成された第１コイルパターン１１を、同図（Ｃ）はその上に積層形成された層間絶縁層としての第２有機絶縁層１２を、同図（Ｄ）はその上にレジストにより積層形成された第２のコイルパターン１３を、同図（Ｅ）はその上に積層形成された層間絶縁層としての第３有機絶縁層１４を、同図（Ｆ）はその上にレジストにより積層形成された第３コイルパターン１５を、同図（Ｇ）はその上に積層形成された層間絶縁層としての第４有機絶縁層１６を、同図（Ｈ）はその上にレジストにより積層形成された第４コイルパターン１７を、同図（Ｉ）はその上に積層形成された層間絶縁層としての第５有機絶縁層１８を、同図（Ｊ）はその上にレジストにより積層形成された第５コイルパターン１９を、同図（Ｋ）はその上に積層形成された第６有機絶縁層２０をそれぞれ示す。

第１乃至第５コイルパターン１１、１３、１５、１７、１９は第２乃至第５有機絶縁層１２、１４、１６、１８のスルーホール２１を介して接続され、全体としてヘリカル巻きのコイルパターン３０を構成している。

また、図１（Ａ）の有機絶縁層１０にはレジストで埋められたスルーホール２２が設けられ、同様に同図（Ｋ）の有機絶縁層２０にはスルーホール２３が設けられている。

このように積層された積層体は図２に示すような構造となる。

図２において、３０はヘリカル巻きのコイルパターンを、３１は有機材料を、２２、２３はスルーホールを、１０（ａ）、２０（ａ）は端子電極面を示す。

前記有機絶縁層１０、１２、１４、１６、１８、２０を構成する有機材料は比誘電率は４以下で、Ｑは１００以上が好ましい。

絶縁層の比誘電率を下げることで導体層間の浮遊容量の発生を少なくすることができ、その結果チップコイルのＳＲＦとＱを上昇させることができる。

また、絶縁層のＱを上げることで誘電体損失を少なくすることができ、その結果チップコイルのＱを上昇させることができる。

第２工程では、図２に示すような積層体を複数個含む積層シート全体を溶剤に浸す等により、レジストを除去し、ヘリカル巻きのコイルパターンの内部に空隙を形成する。

第３工程では、レジストが除去された前記積層シート全体をめっき槽に浸し、前記コイルパターン内部の空隙に導体を無電解めっきする。

このとき、めっきする導体は比抵抗が小さく、加工性及び形成性が良好で、安価である必要性から銅が好ましい。

また、５００ＭＨｚでの高周波の表皮深さは３μｍ程度なので、使用される周波数を考慮すると、めっき厚は３μｍ以上あればよい。

この第３工程のめっきにより、図２に示す端子電極面１０（ａ）と２０（ａ）も同時にめっきされる。

めっき終了後にコイルパターン内部にめっき液が残留したりコイルパターン内部に空隙が残っている場合は、コイルパターン内部のめっき液を除去した後、シリコン等の物質を真空中で含浸させると信頼性が増す。

第４工程では、めっきされた前記積層シートを個々のコイルごとにチップ状に切断する。

必要があれば端子電極面１０（ａ）と２０（ａ）にニッケルと錫の電気めっき等を施し、半田付け性を向上させる。

以上、本発明を実施するための最良の形態について説明したが、本発明はこれに限定されることなく請求項記載の範囲内において各種の変形、変更が可能なことは当業者には自明であろう。

一例を挙げると、絶縁層に有機材料と磁性体を混入した複合材料等を用いればインダクタンスの大きいチップコイルやチップビーズが低温プロセスかつ低コストで製造できる。

本発明に係る積層型電子部品の製造方法の実施の形態であって、有機絶縁層及びコイルパターンの積層工程を示す平面図である。本発明に係る積層型電子部品の製造方法の実施の形態であって、ヘリカル巻きのコイルパターンを有する積層体の斜視図である。

符号の説明

１０、１２、１４、１６、１８、２０有機絶縁層
１１、１３、１５、１７、１９コイルパターン
２１、２２、２３スルーホール
３０ヘリカル巻きのコイルパターン
３１有機材料
１０（ａ）、２０（ａ）端子電極面

Claims

コイル導体層と絶縁層を交互に積層してなる積層型電子部品の製造方法であって、前記コイル導体層を作製する工程が、（１）レジストを積層し、前記レジストからなるダミーのコイルパターンを形成し、（２）積層終了後に前記レジストを除去することによって前記コイルパターンの内部に空隙を形成し、（３）めっきにより前記コイルパターンの内部に導体膜を形成し、前記導体膜を前記コイル導体層とする工程を有することを特徴とする積層型電子部品の製造方法。
前記コイル導体層への通電によって生じる磁束方向の両端部に、前記めっきにより前記導体膜形成と同時に端子電極を形成することを特徴とする請求項１記載の積層型電子部品の製造方法。
前記端子電極を形成した後に、前記コイル導体層を複数個含む積層シートを個々のコイルごとにチップ状に切断することを特徴とする請求項１又は２記載の積層型電子部品の製造方法。
前記コイルパターンがヘリカル巻きである請求項１、２又は３記載の積層型電子部品の製造方法。
前記絶縁層が有機材料または有機材料を混入した複合材料である請求項１、２、３又は４記載の積層型電子部品の製造方法。
前記めっきが無電解銅めっきである請求項１、２、３、４又は５記載の積層型電子部品の製造方法。