JP2006030855A - 制御装置および方法、記録媒体、プログラム、並びに入出力装置 - Google Patents

制御装置および方法、記録媒体、プログラム、並びに入出力装置 Download PDF

Info

Publication number
JP2006030855A
JP2006030855A JP2004212986A JP2004212986A JP2006030855A JP 2006030855 A JP2006030855 A JP 2006030855A JP 2004212986 A JP2004212986 A JP 2004212986A JP 2004212986 A JP2004212986 A JP 2004212986A JP 2006030855 A JP2006030855 A JP 2006030855A
Authority
JP
Japan
Prior art keywords
light
input
pixel
outside
control
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004212986A
Other languages
English (en)
Other versions
JP4635498B2 (ja
Inventor
Mitsuru Tateuchi
満 建内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2004212986A priority Critical patent/JP4635498B2/ja
Priority to US11/182,409 priority patent/US20060017717A1/en
Publication of JP2006030855A publication Critical patent/JP2006030855A/ja
Application granted granted Critical
Publication of JP4635498B2 publication Critical patent/JP4635498B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00—Aspects of the architecture of display systems
    • G09G2360/14—Detecting light within display terminals, e.g. using a single or a plurality of photosensors
    • G09G2360/141—Detecting light within display terminals, e.g. using a single or a plurality of photosensors the light conveying information used for selecting or modulating the light emitting or modulating element
    • G09G2360/142—Detecting light within display terminals, e.g. using a single or a plurality of photosensors the light conveying information used for selecting or modulating the light emitting or modulating element the light being detected by light detection means within each pixel

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Control Of El Displays (AREA)

Abstract

【課題】外部から照射された光に対する検出感度を向上させることができるようにする。
【解決手段】 I/Oディスプレイ１の各画素においては、画像の表示を行う発光動作と、外部から照射された光の検出を行う受光動作が行われる。発光動作のとき、スイッチ１１が導通状態となり、EL素子１２が発光する。一方、受光動作のとき、スイッチ１１が非導通状態となり、外部からの光を受けることに応じてEL素子１２により発生された電荷が寄生容量１３に蓄積される。この状態は所定の期間保持され、その期間内にEL素子１２により発生された全ての電荷が寄生容量１３に蓄積される。所定の時間経過後、寄生容量１３に蓄積されていた電荷が取り出され、外部からの入力が検出される。本発明は、画像の表示とともに、外部からの光の検出も可能なディスプレイに適用することができる。
【選択図】図１

Description

本発明は、制御装置および方法、記録媒体、プログラム、並びに入出力装置に関し、特に、外部から照射された光に対する検出感度を向上させることができるようにする制御装置および方法、記録媒体、プログラム、並びに入出力装置に関する。
近年、タッチパネルなどを重畳して設けることなく、表示装置に対して各種の情報を直接入力することができる技術が各種提案されている（特許文献１，２）。
例えば、特許文献２には、印加する電圧を制御することによって、それぞれの画素に、画像を表示する動作である発光動作と、外部からの光を検出する動作である受光動作を行わせることができるディスプレイが開示されている。このディスプレイにおいては、受光動作の際、発光動作のときと逆方向の電圧が印加され、そのような逆方向の電圧が印加された状態で光が照射されたときに画素内で発生されるリーク電流を用いて外部からの光が検出される。これにより、ユーザは、所定のデータを表す光をディスプレイに照射することによって、そのデータをディスプレイに直接入力することができる。
同様に、外部からの光に応じた所定の動作を行うものとして、特許文献３には、光応答性を有する膜を用い、光入力に応じた発光表示が行われるようにした発光表示素子が、特許文献４には、ストライプ状の電極群を直交させ、その交点にアモルファスシリコンの層を挟み込むことによって、各交点に光電池を配置するようにした装置がそれぞれ開示されている。
また、特許文献５には、発光素子である有機EL素子により、光入力された情報を検出させる技術が開示されている。
特開平１１−５３１１１号公報 特開２００４−１２７２７２号公報 特開２００３−１７３８７６号公報 特開平９−２８２０７８号公報 特開平７−１７５４２０号公報
ところで、例えば、特許文献２に開示されているディスプレイのように、画素で発生されたリーク電流を用いることによって外部からの光の有無を検出する装置においては、単位面積に含まれる画素を照射した光の量（エネルギー）によって検出感度が定まる。
すなわち、十分の量の光が照射された場合には、それに応じて十分な量のリーク電流が発生されるから検出感度が高まり、少ない量の光が照射された場合には、それに応じて少ない量のリーク電流が発生されるから検出感度が低くなる。
このように、照射された光の量によって検出感度が定まることから、光の量が多い場合には問題ないものの、照射された光の量が少ない場合には、外部からの入力を正しく検出させることができないおそれがあり、問題である。
このことは、外部からの光の入力に応じて所定の動作を行う、他の文献に開示されている素子や装置などにも共通することである。
本発明はこのような状況に鑑みてなされたものであり、外部から照射された光に対する検出感度を向上させることができるようにするものである。
本発明の制御装置は、印加される電圧に応じて発光動作と受光動作の切り替えが可能な素子を含む画素からなるアクティブマトリクス駆動の入出力装置を制御する制御装置であって、受光動作を行わせている画素に含まれる素子が外部からの光を受けることに応じて発生した電荷を所定の期間蓄積させる蓄積制御手段と、蓄積制御手段により蓄積された電荷に基づいて、入出力装置に対する外部からの光の入力を検出する検出手段とを備えることを特徴とする。
前記素子はEL素子であり、蓄積制御手段は、素子が発生した電荷をEL素子の寄生容量に蓄積させるようにすることができる。
蓄積制御手段は、素子が発生した電荷を、画素内に設けられる容量に蓄積させるようにすることができる。
蓄積制御手段は、素子が発生した電荷を、素子を含む画素の外に設けられる容量に蓄積させるようにすることができる。
本発明の制御方法は、印加される電圧に応じて発光動作と受光動作の切り替えが可能な素子を含む画素からなるアクティブマトリクス駆動の入出力装置を制御する制御装置の制御方法であって、受光動作を行わせている画素に含まれる素子が外部からの光を受けることに応じて発生した電荷を所定の期間蓄積させる蓄積制御ステップと、蓄積制御ステップの処理により蓄積された電荷に基づいて、入出力装置に対する外部からの光の入力を検出する検出ステップとを含むことを特徴とする。
本発明の記録媒体は、印加される電圧に応じて発光動作と受光動作の切り替えが可能な素子を含む画素からなるアクティブマトリクス駆動の入出力装置の制御処理をコンピュータに実行させるプログラムが記録されている記録媒体であって、受光動作を行わせている画素に含まれる素子が外部からの光を受けることに応じて発生した電荷を所定の期間蓄積させる蓄積制御ステップと、蓄積制御ステップの処理により蓄積された電荷に基づいて、入出力装置に対する外部からの光の入力を検出させる検出制御ステップとを含むことを特徴とする。
本発明のプログラムは、印加される電圧に応じて発光動作と受光動作の切り替えが可能な素子を含む画素からなるアクティブマトリクス駆動の入出力装置の制御処理をコンピュータに実行させるプログラムであって、受光動作を行わせている画素に含まれる素子が外部からの光を受けることに応じて発生した電荷を所定の期間蓄積させる蓄積制御ステップと、蓄積制御ステップの処理により蓄積された電荷に基づいて、入出力装置に対する外部からの光の入力を検出させる検出制御ステップとを含むことを特徴とする。
本発明の入出力装置は、印加される電圧に応じて発光動作と受光動作の切り替えが可能な素子を含む画素からなるアクティブマトリクス駆動の入出力装置であって、各画素は、受光動作時に外部からの光を受けることに応じて画素に含まれる素子により発生された電荷を制御装置による制御に従って所定の期間蓄積する蓄積手段と、蓄積手段により蓄積された電荷を制御装置に出力する出力手段とを備えることを特徴とする。
本発明の制御装置および方法、記録媒体、並びにプログラムにおいては、受光動作を行わせている画素に含まれる素子が外部からの光を受けることに応じて発生した電荷が所定の期間蓄積され、蓄積された電荷に基づいて、入出力装置に対する外部からの光の入力が検出される。
本発明の入出力装置においては、受光動作時に外部からの光を受けることに応じて画素に含まれる素子により発生された電荷が制御装置による制御に従って所定の期間蓄積され、蓄積された電荷が制御装置に出力される。
本発明によれば、画像の表示と、外部からの光の検出が可能になる。
また、本発明によれば、外部からの光に対する検出感度を向上させることができる。
以下に本発明の実施の形態を説明するが、本明細書に記載の発明と、発明の実施の形態との対応関係を例示すると、次のようになる。この記載は、請求項に記載されている発明をサポートする実施の形態が本明細書に記載されていることを確認するためのものである。従って、発明の実施の形態中には記載されているが、発明に対応するものとして、ここには記載されていない実施の形態があったとしても、そのことは、その実施の形態が、その発明に対応するものではないことを意味するものではない。逆に、実施の形態が発明に対応するものとしてここに記載されていたとしても、そのことは、その実施の形態が、その発明以外の発明には対応しないものであることを意味するものでもない。
さらに、この記載は、本明細書に記載されている発明の全てを意味するものではない。換言すれば、この記載は、本明細書に記載されている発明であって、この出願では請求されていない発明の存在、すなわち、将来、分割出願されたり、補正により追加される発明の存在を否定するものではない。
請求項１に記載の制御装置は、印加される電圧に応じて発光動作と受光動作の切り替えが可能な素子（例えば、図１のEL素子１２）を含む画素からなるアクティブマトリクス駆動の入出力装置（例えば、図１のI/Oディスプレイ１）を制御する制御装置（例えば、図１の制御装置２）であって、受光動作を行わせている画素に含まれる素子が外部からの光を受けることに応じて発生した電荷を所定の期間蓄積させる蓄積制御手段（例えば、図１５のステップＳ５の処理を実行させる図１４の受光制御部１２３）と、前記蓄積制御手段により蓄積された電荷に基づいて、前記入出力装置に対する外部からの光の入力を検出する検出手段（例えば、図１８の検出部１２４）とを備えることを特徴とする。
請求項５に記載の制御方法は、印加される電圧に応じて発光動作と受光動作の切り替えが可能な素子（例えば、図１のEL素子１２）を含む画素からなるアクティブマトリクス駆動の入出力装置（例えば、図１のI/Oディスプレイ１）を制御する制御装置（例えば、図１の制御装置２）の制御方法であって、受光動作を行わせている画素に含まれる素子が外部からの光を受けることに応じて発生した電荷を所定の期間蓄積させる蓄積制御ステップ（例えば、図１５のステップＳ５）と、前記蓄積制御ステップの処理により蓄積された電荷に基づいて、前記入出力装置に対する外部からの光の入力を検出する検出ステップ（例えば、図１５のステップＳ８）とを含むことを特徴とする。
請求項６に記載の記録媒体に記録されているプログラム、および、請求項７に記載のプログラムにおいても、各ステップが対応する実施の形態（但し一例）は、請求項５に記載の制御方法と同様である。
請求項８に記載の入出力装置は、印加される電圧に応じて発光動作と受光動作の切り替えが可能な素子（例えば、図１のEL素子１２）を含む画素からなるアクティブマトリクス駆動の入出力装置（例えば、図１のI/Oディスプレイ１）であって、各画素は、受光動作時に外部からの光を受けることに応じて画素に含まれる素子により発生された電荷を所定の期間蓄積する蓄積手段（例えば、図１の寄生容量１３）と、制御装置による制御に従って、前記蓄積手段により蓄積された電荷を前記制御装置に出力する出力手段（例えば、図８の回路群３２）とを備えることを特徴とする。
以下、本発明の実施の形態について図を参照して説明する。
図１は、本発明を適用したI/O（IN/OUT）ディスプレイ１の外観の例を示す図である。
I/Oディスプレイ１は、それを構成する各画素により、外部から照射された光を検出するIN機能（検出機能）と、所定の画像を表示するOUT機能（表示機能）を実現可能なディスプレイである。
図１の円の中に拡大して示すように、I/Oディスプレイ１を構成する各画素は、例えば、TFT(Thin Film Transistor)よりなるスイッチ１１、有機または無機のEL素子１２、EL素子１２に寄生する容量である寄生容量１３で表される。すなわち、I/Oディスプレイ１は、アクティブマトリクス駆動が可能な自発光型のELディスプレイである。
I/Oディスプレイ１においては、その各画素の動作が制御装置２により制御され、IN機能とOUT機能が実現される。
ここで、IN機能とOUT機能について説明する。
図２および図３は、I/Oディスプレイ１の１画素に相当する回路の例を示す図である。
表示ライン選択線（ゲート線）によりTFTのゲート電極Ｇに正方向の電圧（バイアス）が印加されたとき、図２の実線矢印で示すように、表示データ信号線（ソース線）によりソース電極Ｓに印加された電圧に応じて、アモルファスシリコンやポリシリコンからなる活性半導体層（チャネル）中をソース電極Ｓからドレイン電極Ｄ方向に電流が流れる。
TFTのドレイン電極ＤにはEL素子のアノード電極が接続されており、TFTのチャネル中を電流が流れることにより生じるアノード−カソード電極間の電位差に応じて、図２の白抜き矢印で示すようにEL素子が発光する。
EL素子からの光はディスプレイの外部に出射される。従って、このような画素の動作により画像の表示、すなわち、OUT機能が実現される。
一方、TFTのゲート電極Ｇに０Ｖ近傍かまたは逆方向の電圧が表示ライン選択線により印加された場合、ソース電極Ｓに表示データ信号線により電圧が印加されているときでもチャネル中を電流が流れず、EL素子のアノード−カソード電極間には電位差が生じないから発光しない。
この状態で、外部からの光が白抜き矢印で示すように図３の画素を照射したとき、TFTのチャネルの光伝導性によりゲート電極Ｇが開き（チャネルができ）、微量ではあるがドレイン電極Ｄからソース電極Ｓ方向にリーク電流（オフ電流）が流れる。また、EL素子においては、リーク電流が発生される。
このことから、０Ｖ近傍かまたは逆方向の電圧を印加した画素（TFT、EL素子）を流れるリーク電流を増幅してその有無を検出することによって、画素に対して外部から光が照射されたのか否かを識別することが可能になる。また、リーク電流の量によって、光の量も識別することが可能になる。すなわち、これによりIN機能が実現される。
例えば、ユーザは、このような画素からなるディスプレイに所定のデータを表す光を当てることによって、当てた光をディスプレイに検出させることができ、光を介してデータを入力することができる。
以下、図２に示すように正方向の電圧が印可されたときの画素（EL素子）の動作を発光動作と、図３に示すように、逆方向の電圧が印可され、外部から照射された光に応じてリーク電流を発生する画素の動作を受光動作という。
図４は、図２および図３に示す画素の電流特性を示す図である。縦軸は画素中の電流の値を表し、横軸はゲート電極Ｇに印加された電圧の値を表す。
計測結果を表す線Ｌ1は、正方向の電圧が印加された状態で光が照射されたときに画素で検出される電流（TFTのチャネル中を流れる電流と、EL素子が発生する電流）の値を表しており、線Ｌ2は、正方向の電圧が印加された状態で光が照射されていないときに画素で検出される電流の値を表している。
この線Ｌ1およびＬ2により、正方向の電圧が印加されている場合は、外部からの光の有無に関わらず、検出される電流値には差がみられないことがわかる。
一方、図４の線Ｌ3は、逆方向の電圧が印加されている状態で外部から光が照射されたときに、その画素で検出された電流の値を表しており、線Ｌ4は、逆方向の電圧が印加されている状態で外部から光が照射されていないときに、その画素で検出された電流の値を表している。
線Ｌ3と線Ｌ4を比較してわかるように、逆方向の電圧が印加されている場合、外部から光が照射されたときと、照射されていないときとで、その画素で検出される電流に差が生じている。例えば、約−５ボルトの電圧（逆方向の電圧）が印加されている状態において、外部から所定の光量の光が照射された場合、「１Ｅ−８（Ａ）」程度の電流（TFTの活性半導体層中を流れる電流と、EL素子により発生された電流）が検出される。
図４においては、外部から光が照射されていない場合であっても、「１Ｅ−１０（Ａ）」程度の微小な電流が発生していることが線Ｌ4により示されているが、これは計測中のノイズによるものである。なお、RGBのうちのいずれの色を発光するEL素子の画素であっても、図４に示すものとほぼ同様の計測結果が得られる。
図５は、図４の０Ｖ近傍を拡大して示す図である。
図５の線Ｌ3と線Ｌ4により示されるように、０Ｖ近傍の電圧が印加されている状態でも、光が照射されている場合と、照射されていない場合とで、その電流値に差が検出される。
従って、０Ｖ近傍の電圧を印加している状態でも、発生した電流を増幅させることで、この差、すなわち、光が照射されているか否かの検出が可能となる。
このことから、積極的に逆方向の電圧を印加することなく、ゲート電圧が０Ｖ近傍の値になるように制御することで、ある画素に受光動作を行わせることができる。
ゲート電圧が０Ｖ近傍の値になるように制御して受光動作を行わせることにより、逆方向の電圧を印加してその動作を行わせる場合に較べて、逆方向の電圧の分だけ消費電力を抑えることができる。
また、制御する電圧の数が少なくなるため、その制御、さらにはシステム構成が容易になる。すなわち、ゲート電圧が０Ｖ近傍の値になるように制御することは、正方向の電圧が印加されないように制御することでもあるから、正方向の電圧が印加されるようにゲート電圧を制御する制御線や電源回路だけをもって実現することができる（逆方向の電圧が印加されるようにゲート電圧を制御する制御線を別に設ける必要がない）。
これにより、ディスプレイの駆動基板やシステム基板上の電源回路の構成を簡略化することができ、低消費電力化を実現することができるだけでなく、基板上の限られたスペースの効率的な利用も実現することができる。
さらに、逆方向の電圧を印加しないようにすることにより、逆方向の電圧を印加したときに生じることのあるTFTやEL素子の破壊を回避することができる。例えば、チャネル長（Ｌ長）を長くすることでTFTの耐電圧性を高めることができるが、この場合、導通時の電流が下がってしまい、十分な電流を確保するためには、チャネル幅（Ｗ長）を大きくする必要がある。
この結果、TFTを流れる電流値を変えることなく耐電圧性を高めるためには、１つのTFTのサイズを大きくする必要があり、各画素のサイズが小さい高精細なディスプレイの各画素に、そのTFTを配置することが困難となる。
従って、逆方向の電圧をなくすことで、TFTやEL素子の耐圧設計が容易になり、かつ、TFTやEL素子そのもののサイズを小さくすることができ、これにより、高精細なディスプレイを実現することが可能になる。
以上のように、各画素にTFTとEL素子が設けられているI/Oディスプレイ１によっては、画像の表示だけでなく、０Ｖ近傍か、それより逆方向の電圧を印加することによって、画素を用いて外部からの光を検出させることが可能になる。
ところで、このように発光動作だけでなく受光動作が可能な画素からなるディスプレイにおいては、受光動作を行っている画素を照射する光の量（エネルギー）によって、EL素子の光電効果により発生されるリーク電流の量が異なる。
従って、照射する光の量が多い程、発生されるリーク電流の量が多くなることから、受光感度は上がり、一方、照射する光の量が少ない程、発生されるリーク電流の量が少なくなることから、受光感度は下がることになる。
そこで、図１のI/Oディスプレイ１においては、受光動作を行っている画素が外部からの光を受けることに応じて発生した電荷を所定の期間だけ所定の容量に蓄積させておき、蓄積させておいた電荷の量（電流の量）をまとめて検出することにより、受光感度を上げるようになされている。
すなわち、光を受けることに応じて発生された電流の量を、その発生直後に検出し、外部からの光の入力の有無を検出するのではなく、所定の期間に発生された全体の電流の量に基づいて、外部からの光の入力の有無が検出されることになる。
電荷を蓄積する容量には、例えば、EL素子１２に並列に接続される寄生容量１３が用いられる。
ここで、図６および図７を参照して回路の動作について説明する。図１の回路と対応する構成には同一の符号を付してある。
この例においては、外部からの光の検出がEL素子１２が発生するリーク電流に基づいて行われるものとする。また、受光動作は、逆方向のバイアスを積極的に印可するのではなく、スイッチ１１（TFT）に印可する電圧を０Ｖ近傍とすること（スイッチ１１を非導通にすること）により行われるものとする。
図６は、発光動作（画像の表示）を行う回路の状態の例を示す図である。
図６に示すように、スイッチ１１を導通状態とし、正方向のバイアスを印加した場合、EL素子１２に順方向の発光電流I_el１が流れ、素子が発光する。このとき、寄生容量１３には、EL素子１２のアノード電極側に正電荷が、カソード電極側に負電荷が、それぞれ発光電流I_el１の量に応じた量だけ蓄積される。例えば、発光電流I_el１の量が多く、発光のレベルが高い程（輝度が高い程）、EL素子１２の両電極間にかかる電位差が大きくなり、寄生容量１３に蓄積される電荷の量も多くなる。
図７は、受光動作を行う回路の状態の例を示す図である。
図７に示すように、０Ｖ近傍のバイアスを印可した状態（スイッチ１１を非導通にした状態）で外部から光が照射された場合、発光電流I_el１と反対方向の受光電流I_el２が流れる。
このときEL素子１２は発光しない。また、発光電流I_el１と受光電流I_el２は向きが逆であるため、発光動作のときと反対の極性の電荷が寄生容量１３に蓄積される。
この状態は所定の期間保持される。従って、その所定の期間にEL素子１２により発生された電荷が全て寄生容量１３に蓄積される。
所定の期間の経過後、寄生容量１３に蓄積された全体の電荷の量に基づいて外部からの入力が検出される。すなわち、寄生容量１３に接続されるパス（図示せず）から、蓄積された電荷全体が取り出され、入力が検出される。
このように、所定の期間に発生された電荷全体に基づいて外部からの入力を検出するようにしたため、発生された電荷を順次取り出して外部からの入力を検出する場合に較べて、電荷の量を表す信号（電流値を表す信号、電流値を電圧値に変換して得られる電圧値を表す信号）の振幅を大きくとることができ、それに基づいて行う入力の検出が容易になる。
次に、図８乃至図１２を参照して、発光から受光までの一連の動作を、より具体的な回路の例を用いて説明する。
図８は、I/Oディスプレイ１を構成する各画素内の回路の例を示す図である。図６等に対応する構成には同一の符号を付してある。
スイッチSW１乃至SW３は、アモルファスシリコンやポリシリコンなどで形成されるスイッチング素子である。
このうちのスイッチSW１（例えば、図６のスイッチ１１に対応する）は、表示ライン選択線２２によりその導通／非導通が制御され、導通状態のとき、表示データ信号線２１から供給される、表示データを表す信号を回路群３１に出力する。表示データを表す信号は、例えば、制御装置２から供給されてくるものである。
スイッチSW２は、制御装置２によるEL素子発光制御に従って、その導通／非導通が制御され、導通状態のとき、回路群３１の出力をEL素子１２に供給する。
スイッチSW３は、読み出しライン選択線２３によりその導通／非導通が制御され、導通状態のとき、EL素子１２が所定の期間光の照射を受けることにより発生したリーク電流（寄生容量１３に蓄積された電荷）を回路群３２に供給する。すなわち、スイッチSW３は、受光動作が開始されてから所定の期間経過後に導通状態にされるスイッチである。
回路群３１は、例えば、表示データ書き込み回路、閾値ばらつき補正回路などからなる。表示データ書き込み回路は、スイッチSW１から供給されてきた信号を一時的に蓄積し、EL素子１２を発光させるためのI/V（電流／電圧）変換を行う回路である。閾値ばらつき補正回路は、例えば、スイッチSW１の出力に現れる信号のばらつきを補正する回路（TFTの閾値補正回路）である。
回路群３２は、例えば、読み出し回路、電流・電圧増幅回路、A/D(Analog/Digital)変換回路などからなる。読み出し回路は、EL素子１２で発生された受光信号をスイッチSW３を介して読み出す回路であり、電流・電圧増幅回路は、受光電流や、受光電流に対応する電圧を増幅させる回路である。A/D変換回路は、電流・電圧増幅回路により増幅された電流値、電圧値をディジタルデータ（受光データ）に変換し、受光データ信号線２４に出力する。受光データ信号線２４に出力された受光データは制御装置２に供給され、制御装置２により外部からの光の入力が検出される。
図８においては、スイッチSW１乃至SW３がいずれも非導通の状態である。この状態は、発光動作、受光動作のいずれの動作も行われていない状態である。
このような状態の画素に発光動作を行わせる場合、始めに、図９に示すように、表示ライン選択線２２によりスイッチSW１が導通状態にされる。このとき、表示データ信号線２１から供給されてきた表示データを表す信号がスイッチSW１を介して回路群３１に入力される。回路群３１においてはI/V変換やばらつきの補正が行われる。
次に、図１０に示すように、スイッチSW１が非導通状態にされた後に、制御装置２によりEL素子発光制御が行われ、スイッチSW２が導通状態にされることに応じて、表示データに相当する発光電流I_el１が回路群３１からEL素子１２に流れる。これにより、表示データに応じたレベルでEL素子１２が発光する。
このとき、EL素子１２のアノード−カソード電極間には、発光のレベルに相当する電位差、すなわち表示データに相当する電位差がかかっており、電位差に応じた電荷が寄生容量１３に蓄積される。この図１０の状態が、図６の状態に相当する。
次に、発光動作を受光動作に切り替える場合、図１１に示すように、スイッチSW２が非導通状態にされ、この状態が所定の期間保持される。外部からの光を受けることに応じてEL素子１２により発生された電荷（受光信号I_el２）は寄生容量１３に蓄積される。図１１の例においては、EL素子１２のカソード電極側のインピーダンスがアノード電極側と較べて低いため、寄生容量１３のカソード電極側の電荷は抜けることになるが、アノード電極側には電荷を放電するパスが無いため負電荷が蓄積され続ける。この図１１の状態が、図７の状態に相当する。
図１１の状態が所定の期間保持された後、図１２に示すように、読み出しライン選択線２３によりスイッチSW３が導通状態にされ、寄生容量１３に蓄積された量の電荷に対応する電流がスイッチSW３を介して回路群３２に供給される。また、スイッチSW３が導通状態にされている間にEL素子１２により発生された受光信号I_el２も回路群３２に供給される。
回路群３２においては、供給されてきた信号に対して増幅等の所定の処理が施され、得られた受光データが受光データ信号線２４を介して制御装置２に出力される。
以上の動作により、寄生容量１３に蓄積された全体の電荷の量に基づいて、外部からの入力の検出が行われることになる。このように各画素の動作を制御する制御装置２の処理についてはフローチャートを参照して後述する。
図１３は、制御装置２の構成例を示すブロック図である。
CPU(Central Processing Unit)１０１は、ROM(Read Only Memory)１０２に記憶されているプログラム、または、記憶部１０６からRAM(Random Access Memory)１０３にロードされたプログラムに従って各種の処理を実行する。RAM１０３にはまた、CPU１０１が各種の処理を実行する上において必要なデータなどが適宜記憶される。
CPU１０１、ROM１０２、およびRAM１０３は、バス１０４を介して相互に接続されている。このバス１０４にはまた、入出力インタフェース１０５も接続されている。
入出力インタフェース１０５には、I/Oディスプレイ１の他、ハードディスクなどより構成される記憶部１０６、ネットワークを介しての通信処理を行う通信部１０７などが接続される。
入出力インタフェース１０５にはまた、必要に応じてドライブ１０８が接続され、磁気ディスク、光ディスク、光磁気ディスク、或いは半導体メモリなどよりなるリムーバブルメディア１０９が適宜装着され、それから読み出されたコンピュータプログラムが、必要に応じて記憶部１０６にインストールされる。
図１４は、制御装置２の機能構成例を示すブロック図である。
図１４に示す構成の少なくとも一部は、図１３のCPU１０１により所定のプログラムが実行されることで実現される。
制御部１２１は、例えば、取得した表示データを表示制御部１２２に出力し、発光動作を行うI/Oディスプレイ１の画素を用いて表示データを表示させる（表示データに対応するレベルで発光させる）。
また、制御部１２１は、受光制御部１２３を制御して、I/Oディスプレイ１の所定の画素に受光動作を行わせる。制御部１２１は、検出部１２４から受光データが供給されてきたとき、それに基づいて所定の処理を行う。
表示制御部１２２は、制御部１２１から供給されてきた表示データに基づいて、発光動作を行わせる画素のラインを表示ライン選択線２２により選択し、表示データを表す信号を表示データ信号線２１から供給させることによって、選択したラインの画素に発光動作を行わせる。また、表示制御部１２２は、所定のタイミングでEL素子発光制御を行い、スイッチSW２を導通状態にさせる。
受光制御部１２３は、制御部１２１による制御に従って、受光動作を行わせる画素のラインを読み出しライン選択線２３により選択し、受光動作が開始されてから所定の期間検出後、スイッチSW３を導通状態にする。
検出部１２４は、受光データ信号線２４を介して供給されてくる受光データに基づいて、光を介して外部から入力されたデータを検出し、検出した受光データを制御部１２１に出力する。
次に、図１５のフローチャートを参照して、以上のような構成を有する制御装置２により行われるI/Oディスプレイ１の制御処理について説明する。例えば、図８に示すような状態で、制御部１２１から表示制御部１２２に表示データが供給されたときにこの処理が開始される。
ステップＳ１において、表示制御部１２２は、制御部１２１から供給されてきた表示データに基づいて、発光動作を行わせる画素のラインを表示ライン選択線２２により選択し、選択したラインの画素のスイッチSW１を導通状態（ON）にさせる（図９）。
また、表示制御部１２２は、ステップＳ２において、発光動作を行わせる画素に対して、表示データを表す信号を表示データ信号線２１から供給し、ステップＳ３に進み、EL素子発光制御を行う。これによりスイッチSW２が導通状態になり、回路群３１において所定の処理が施されることによって得られた発光電流I_el１がEL素子１２に流れ、EL素子１２が発光する（図１０）。
なお、表示制御部１２２によっては、EL素子発光制御の前にスイッチSW１を非導通状態（OFF）にすること、および、EL素子１２を発光させた後にスイッチSW２を非導通状態にすることも行われる。
表示制御部１２２は、ステップＳ４において、発光動作を行わせた画素の動作を受光動作に切り替えるか否かを判定し、切り替えないと判定した場合、ステップＳ１に戻り、上述した処理を繰り返す。
ステップＳ４において、発光動作を行わせた画素の動作を受光動作に切り替えると表示制御部１２２により判定された場合、処理はステップＳ５に進む。
ステップＳ５においては、スイッチSW２の非導通状態は保持され、光を受けることに応じてEL素子１２により発生された電荷が寄生容量１３に蓄積され続ける（図１１）。
ステップＳ６において、受光制御部１２３は、受光動作を行わせている画素のスイッチSW２が非導通状態になってから所定の期間経過したか否かを判定し、経過したと判定するまで待機する。
受光制御部１２３は、ステップＳ６において、スイッチSW２が非導通状態になってから所定の期間経過したと判定した場合、ステップＳ７に進み、受光動作を行わせた画素のスイッチSW３を導通状態にすることで、EL素子１２により発生され、寄生容量１３に蓄積されていた電荷に対応する信号を回路群３２に供給させる。
回路群３２に供給された受光電流I_el２に対しては、増幅等の所定の処理が施され、得られた受光データが受光データ信号線２４を介して制御装置２の検出部１２４に供給される（図１２）。
ステップＳ８において、検出部１２４は、受光データ信号線２４を介して供給されてきた受光データを検出し、検出した受光データを制御部１２１に出力する。
ステップＳ９において、受光制御部１２３は、受光動作を終了させるか否かを判定し、終了させないと判定した場合、スイッチSW３を非導通状態にさせた後、ステップＳ５に戻り、それ以降の処理を行わせる。受光制御部１２３は、ステップＳ９において、終了させると判定したとき、処理を終了させる。
以上の処理をそれぞれの画素に繰り返し行わせることによって、画像の表示と光の検出を行わせることができる。また、その光の検出の際の受光感度を上げることが可能になる。
以上においては、EL素子１２により発生された電荷を蓄積する素子として寄生容量１３が用いられるとしたが、図１６に示すように、EL素子１２に寄生する容量ではない容量１３１を、EL素子１２に並列に設けるようにしてもよい。
これにより、EL素子１２により発生された電荷を、寄生容量１３に依存することなく任意の量だけ容量１３１に蓄積させることができる。
また、図１７に示すように、EL素子１２に対して容量１３１を並列に接続するかしないかを切り替えることができるように、EL素子１２のアノード電極と容量１３１の間にスイッチSW４を挿入するようにしてもよい。
スイッチSW４は、EL素子１２が受光動作を行っているときには導通状態にされ、発光動作を行っているとき（発光動作を開始するとき）には非導通状態にされる。EL素子１２に並列に接続される容量１３１は、発光動作時には時定数を増加させる素子として働き、EL素子１２に常時接続されている場合には発光の応答性を損う作用を及ぼすため、このように発光動作のときにEL素子１２に対して切り離すことができるようにすることにより、発光時の応答性が損なわれることを防止することができる。
このように、EL素子１２により発生された電荷を蓄積する容量である容量１３１は、それぞれの画素内に設けられるものに限らず、図１８に示すように、画素の外に、読み出しライン選択線２３に接続されるようにして設けられるようにしてもよい。図１８の例においては、画素の内部にはスイッチSW１，SW２，SW３、EL素子１２、寄生容量１３、および回路群３１が設けられるものとし、容量１３１は、その外側（ゲート線（表示ライン選択線２２）とソース線（表示データ信号線２１）で囲まれる範囲の外側）に設けられる。
図１９は、EL素子１２により発生された電荷を蓄積する容量である容量１３１が、ディスプレイの外側に設けられる例を示している。ここで、ディスプレイとは、スイッチSW１，SW２，SW３、EL素子１２、寄生容量１３、および回路群３１が設けられる画素が複数配列して構成されるディスプレイ面をいい、図１９の例においては、このディスプレイ面の外側に容量１３１と回路群３２が設けられている。
すなわち、EL素子１２により発生された電荷を蓄積することができる位置であれば、図１８、図１９に示すように、画素の外部、ディスプレイの外部などの様々な位置に容量１３１を設けることが可能である。
以上においては、図１に示したように、制御装置２はI/Oディスプレイ１に内蔵されるとしたが、当然、I/Oディスプレイ１の外部に設けられるようにしてもよい。
上述した一連の処理は、ハードウェアにより実行させることもできるが、ソフトウェアにより実行させることもできる。
一連の処理をソフトウェアにより実行させる場合には、そのソフトウェアを構成するプログラムが、専用のハードウェアに組み込まれているコンピュータ、または、各種のプログラムをインストールすることで、各種の機能を実行することが可能な、例えば、汎用のパーソナルコンピュータなどに、ネットワークや記録媒体からインストールされる。
この記録媒体は、図１３に示されるように、装置本体とは別に、ユーザにプログラムを提供するために配布される、プログラムが記録されている磁気ディスク（フレキシブルディスクを含む）、光ディスク（CD-ROM(Compact Disk-Read Only Memory)，DVD(Digital Versatile Disk)を含む）、光磁気ディスク（MD（登録商標）(Mini-Disk)を含む）、もしくは半導体メモリなどよりなるリムーバブルメディア１０９により構成されるだけでなく、装置本体に予め組み込まれた状態でユーザに提供される、プログラムが記録されているROM１０２や、記憶部１０６に含まれるハードディスクなどで構成される。
なお、本明細書において、各ステップは、記載された順序に従って時系列的に行われる処理はもちろん、必ずしも時系列的に処理されなくとも、並列的あるいは個別に実行される処理をも含むものである。
本発明を適用したI/Oディスプレイの外観の例を示す図である。 OUT機能について示す図である。 IN機能について示す図である。 電流特性の例を示す図である。 図４の０Ｖ近傍を拡大して示す図である。 画素内に設けられる回路の動作を示す図である。 画素内に設けられる回路の他の動作を示す図である。 回路の具体例を示す図である。 図８の回路の動作を示す図である。 図８の回路の他の動作を示す図である。 図８の回路のさらに他の動作を示す図である。 図８の回路の動作を示す図である。 制御装置の構成例を示すブロック図である。 制御装置の機能構成例を示すブロック図である。 制御装置の制御処理を説明するフローチャートである。 回路の具体例を示す図である。 回路の他の具体例を示す図である。 回路のさらに他の具体例を示す図である。 回路の具体例を示す図である。
符号の説明
１ I/Oディスプレイ， ２ 制御装置， １１ スイッチ， １２ EL素子， １３ 寄生容量， １２１ 制御装置， １２２ 表示制御部， １２３ 受光制御部， １２４ 検出部

Claims (8)

  1. 印加される電圧に応じて発光動作と受光動作の切り替えが可能な素子を含む画素からなるアクティブマトリクス駆動の入出力装置を制御する制御装置において、
    受光動作を行わせている画素に含まれる素子が外部からの光を受けることに応じて発生した電荷を所定の期間蓄積させる蓄積制御手段と、
    前記蓄積制御手段により蓄積された電荷に基づいて、前記入出力装置に対する外部からの光の入力を検出する検出手段と
    を備えることを特徴とする制御装置。
  2. 前記素子はEL(Electroluminescence)素子であり、
    前記蓄積制御手段は、前記素子が発生した電荷を前記EL素子の寄生容量に蓄積させる
    ことを特徴とする請求項１に記載の制御装置。
  3. 前記蓄積制御手段は、前記素子が発生した電荷を、画素内に設けられる容量に蓄積させる
    ことを特徴とする請求項１に記載の制御装置。
  4. 前記蓄積制御手段は、前記素子が発生した電荷を、前記素子を含む画素の外に設けられる容量に蓄積させる
    ことを特徴とする請求項１に記載の制御装置。
  5. 印加される電圧に応じて発光動作と受光動作の切り替えが可能な素子を含む画素からなるアクティブマトリクス駆動の入出力装置を制御する制御装置の制御方法において、
    受光動作を行わせている画素に含まれる素子が外部からの光を受けることに応じて発生した電荷を所定の期間蓄積させる蓄積制御ステップと、
    前記蓄積制御ステップの処理により蓄積された電荷に基づいて、前記入出力装置に対する外部からの光の入力を検出する検出ステップと
    を含むことを特徴とする制御方法。
  6. 印加される電圧に応じて発光動作と受光動作の切り替えが可能な素子を含む画素からなるアクティブマトリクス駆動の入出力装置の制御処理をコンピュータに実行させるプログラムが記録されている記録媒体において、
    受光動作を行わせている画素に含まれる素子が外部からの光を受けることに応じて発生した電荷を所定の期間蓄積させる蓄積制御ステップと、
    前記蓄積制御ステップの処理により蓄積された電荷に基づいて、前記入出力装置に対する外部からの光の入力を検出させる検出制御ステップと
    を含むことを特徴とするコンピュータが読み取り可能なプログラムが記録されている記録媒体。
  7. 印加される電圧に応じて発光動作と受光動作の切り替えが可能な素子を含む画素からなるアクティブマトリクス駆動の入出力装置の制御処理をコンピュータに実行させるプログラムにおいて、
    受光動作を行わせている画素に含まれる素子が外部からの光を受けることに応じて発生した電荷を所定の期間蓄積させる蓄積制御ステップと、
    前記蓄積制御ステップの処理により蓄積された電荷に基づいて、前記入出力装置に対する外部からの光の入力を検出させる検出制御ステップと
    を含むことを特徴とするプログラム。
  8. 印加される電圧に応じて発光動作と受光動作の切り替えが可能な素子を含む画素からなるアクティブマトリクス駆動の入出力装置において、
    各画素は、
    受光動作時に外部からの光を受けることに応じて画素に含まれる素子により発生された電荷を制御装置による制御に従って所定の期間蓄積する蓄積手段と、
    前記蓄積手段により蓄積された電荷を前記制御装置に出力する出力手段と
    を備えることを特徴とする入出力装置。
JP2004212986A 2004-07-21 2004-07-21 表示装置、制御方法、記録媒体、およびプログラム Expired - Fee Related JP4635498B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2004212986A JP4635498B2 (ja) 2004-07-21 2004-07-21 表示装置、制御方法、記録媒体、およびプログラム
US11/182,409 US20060017717A1 (en) 2004-07-21 2005-07-15 Controlling apparatus and method, recording medium, program, and inputting/outputting apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004212986A JP4635498B2 (ja) 2004-07-21 2004-07-21 表示装置、制御方法、記録媒体、およびプログラム

Publications (2)

Publication Number Publication Date
JP2006030855A true JP2006030855A (ja) 2006-02-02
JP4635498B2 JP4635498B2 (ja) 2011-02-23

Family

ID=35656642

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004212986A Expired - Fee Related JP4635498B2 (ja) 2004-07-21 2004-07-21 表示装置、制御方法、記録媒体、およびプログラム

Country Status (2)

Country Link
US (1) US20060017717A1 (ja)
JP (1) JP4635498B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006267696A (ja) * 2005-03-24 2006-10-05 Sony Corp 表示装置及び表示方法
US8487916B2 (en) 2005-11-22 2013-07-16 Japan Display West, Inc. Inputting apparatus, inputting method and fabrication method for inputting apparatus
WO2022024239A1 (ja) * 2020-07-29 2022-02-03 シャープ株式会社 発光素子及び当該発光素子の駆動方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4838090B2 (ja) * 2006-10-13 2011-12-14 グローバル・オーエルイーディー・テクノロジー・リミテッド・ライアビリティ・カンパニー パネル電流測定方法およびパネル電流測定装置
KR100879059B1 (ko) * 2006-11-14 2009-01-15 기아자동차주식회사 컷 밸브

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1069238A (ja) * 1996-08-26 1998-03-10 Pioneer Electron Corp 有機エレクトロルミネッセンス表示装置
JPH11274444A (ja) * 1998-03-19 1999-10-08 Toshiba Corp Ｘ線撮像装置
JP2001203078A (ja) * 2000-01-19 2001-07-27 Tdk Corp 発光受光素子の駆動装置、発光受光装置、通信システムおよび表示装置
JP2004127272A (ja) * 2002-09-10 2004-04-22 Sony Corp 情報処理装置および方法、記録媒体、並びにプログラム

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5382975A (en) * 1991-08-30 1995-01-17 Fuji Xerox Co., Ltd. Image reading apparatus

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1069238A (ja) * 1996-08-26 1998-03-10 Pioneer Electron Corp 有機エレクトロルミネッセンス表示装置
JPH11274444A (ja) * 1998-03-19 1999-10-08 Toshiba Corp Ｘ線撮像装置
JP2001203078A (ja) * 2000-01-19 2001-07-27 Tdk Corp 発光受光素子の駆動装置、発光受光装置、通信システムおよび表示装置
JP2004127272A (ja) * 2002-09-10 2004-04-22 Sony Corp 情報処理装置および方法、記録媒体、並びにプログラム

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006267696A (ja) * 2005-03-24 2006-10-05 Sony Corp 表示装置及び表示方法
US8487916B2 (en) 2005-11-22 2013-07-16 Japan Display West, Inc. Inputting apparatus, inputting method and fabrication method for inputting apparatus
WO2022024239A1 (ja) * 2020-07-29 2022-02-03 シャープ株式会社 発光素子及び当該発光素子の駆動方法

Also Published As

Publication number Publication date
JP4635498B2 (ja) 2011-02-23
US20060017717A1 (en) 2006-01-26

Similar Documents

Publication Publication Date Title
US11651736B2 (en) Electronic display with hybrid in-pixel and external compensation
JP4734529B2 (ja) 表示装置
US11164520B2 (en) Power off method of display device, and display device
KR101451584B1 (ko) 유기발광다이오드표시장치
US10089932B2 (en) Method for powering off display apparatus, and display apparatus
JP2007310034A (ja) 表示装置
US20140055042A1 (en) Controlling apparatus and method, recording medium, program and inputting and outputting apparatus
KR20080061268A (ko) 화소 회로, 표시장치, 및 화소 회로의 구동방법
KR20080084730A (ko) 화소 회로 및 표시 장치와 그 구동 방법
JPWO2008152817A1 (ja) 画像表示装置
JP2006259373A (ja) 表示装置
CN109754754B (zh) 驱动像素驱动电路的驱动控制电路及显示装置
JP2006053539A (ja) 半導体装置または表示装置または表示装置の駆動方法
US10726771B2 (en) Pixel circuit, driving method and display device
CN107424564B (zh) 像素装置、用于像素装置的驱动方法和显示设备
KR20090055476A (ko) 표시장치
JP2005202255A (ja) 表示装置及びその駆動方法
JP5015428B2 (ja) 表示装置
KR20100072509A (ko) 유기발광다이오드표시장치 및 그 구동방법
JP5028207B2 (ja) 画像表示装置および画像表示装置の駆動方法
JP4635498B2 (ja) 表示装置、制御方法、記録媒体、およびプログラム
JP5305242B2 (ja) 画素駆動回路、発光装置及びその駆動制御方法、並びに電子機器
JPWO2008152793A1 (ja) 画像表示装置
JP2005227310A (ja) 発光素子の駆動方法、画素回路、および表示装置
JP2008310075A (ja) 画像表示装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070607

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100722

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100727

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100916

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20101026

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101108

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131203

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131203

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees