JP2006024921A - Inspection method and device by charged particle beam - Google Patents

Inspection method and device by charged particle beam Download PDF

Info

Publication number
JP2006024921A
JP2006024921A JP2005176062A JP2005176062A JP2006024921A JP 2006024921 A JP2006024921 A JP 2006024921A JP 2005176062 A JP2005176062 A JP 2005176062A JP 2005176062 A JP2005176062 A JP 2005176062A JP 2006024921 A JP2006024921 A JP 2006024921A
Authority
JP
Japan
Prior art keywords
inspection
image
electron beam
resistance
electrons
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005176062A
Other languages
Japanese (ja)
Other versions
JP2006024921A5 (en
JP4625375B2 (en
Inventor
Hidetoshi Nishiyama
英利 西山
Mari Nozoe
真理 野副
Hiroyuki Shinada
博之 品田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP2005176062A priority Critical patent/JP4625375B2/en
Publication of JP2006024921A publication Critical patent/JP2006024921A/en
Publication of JP2006024921A5 publication Critical patent/JP2006024921A5/ja
Application granted granted Critical
Publication of JP4625375B2 publication Critical patent/JP4625375B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To provide an inspection method, capable of obtaining the distribution or the trend of the electric resistance and electric capacity of the entire surface of a substrate in a short time in inspection of defect in a substrate, such as a semiconductor device or liquid crystal. <P>SOLUTION: A substrate to be inspected 9 such as a semiconductor wafer etc. is irradiated with charged particle beams 19, generated secondary electrons or back scattered electrons are captured into a detector 20, signals in proportion to the number of taken-in electrons are caused to occur, and an inspection image is formed on the basis of the signals. The current value and the irradiation energy of the charged particle beams, the electric field on the surface of the substrate to be inspected, the emission efficiency of the secondary electrons and back scattered electrons, etc., all taken into consideration, the electrical resistance and the electrical capacity are determined so as to match with those of the inspection image. By utilizing the charge by the electron beam irradiation, a defect is detected by performing inspection, by acquiring a potential contrast image in a state in which the difference in the electrical resistance value between the normal part and the defective part is increased sufficiently. Thus, by estimating the electrical resistance or the electrical capacity, and providing measures against abnormality at an early stage in the substrate manufacturing process, the ratio of defective substrates can be reduced and productivity can be increased. <P>COPYRIGHT: (C)2006,JPO&NCIPI

Description

本発明は、半導体装置や液晶等微細な回路パターンを有する基板製造方法及び装置に係わり、特に、半導体装置やフォトマスクのパターン検査技術に係わり、半導体装置製造過程での未完成な半導体ウエハ上の任意の部分における欠陥検査のための、荷電粒子ビームを使用した検査方法および装置に関する。   The present invention relates to a method and an apparatus for manufacturing a substrate having a fine circuit pattern such as a semiconductor device or a liquid crystal, and more particularly to a pattern inspection technique for a semiconductor device or a photomask, and on an unfinished semiconductor wafer in a semiconductor device manufacturing process. The present invention relates to an inspection method and apparatus using a charged particle beam for inspecting a defect in an arbitrary portion.

例えば、半導体装置は、半導体ウエハ上にホトマスクで形成されたパターンをリソグラフィー処理およびエッチング処理により転写する工程を繰り返すことにより製造される。半導体装置の製造過程において、リソグラフィー処理やエッチング処理、その他の良否は、半導体装置の歩留まりに大きく影響を及ぼすため、異常や不良発生を早期にあるいは事前に検知することは重要である。特に、製造工程の初期の段階における、部分的に完成した半導体ウエハのコンタクトホールおよび配線の電気抵抗や電気容量を測定しておくことは、歩留まり向上のために重要なことである。これら電気的欠陥を検出する検査を行う従来の技術は以下のものがある。   For example, a semiconductor device is manufactured by repeating a process of transferring a pattern formed with a photomask on a semiconductor wafer by lithography and etching. In the manufacturing process of a semiconductor device, lithography processing, etching processing, and other good and bad influences greatly on the yield of the semiconductor device, so it is important to detect abnormalities and defects early or in advance. In particular, it is important for improving the yield to measure the electrical resistance and capacitance of the contact holes and wirings of the partially completed semiconductor wafer in the initial stage of the manufacturing process. Conventional techniques for inspecting these electrical defects include the following.

一つは、先鋭化させたタングステン(W)針(先端の曲率半径:約0.1μm)を直接測定部に接触させるナノプローブ装置(特開平8−160109号公報)である。これは、電気抵抗の測定を行うものである。しかし、近年のパターン微細化に伴い、測定したい部分の大きさがW針と同程度もしくは小さくなり、測定は非常に困難なものとなっている。これに対応する手段として、W針の先端曲率半径を小さくすることが考えられる。しかし、その場合、先端が非常に柔らかくなるため、測定部への接触と同時に先端が変形してしまい、現実的な方法とはいえない。また、それ以外にも問題点として、接触抵抗があげられる。針と測定部が異種の物質、特に少なくとも一方が半導体の場合、ショットキー接合が生じ、その部分で電圧に依存した電気抵抗が生じるため正確な測定が出来なかった。   One is a nanoprobe device (Japanese Patent Laid-Open No. 8-160109) in which a sharpened tungsten (W) needle (tip radius of curvature: about 0.1 μm) is brought into direct contact with the measurement unit. This is to measure the electrical resistance. However, with the recent miniaturization of patterns, the size of the portion to be measured has become the same as or smaller than the W needle, making measurement very difficult. As a means corresponding to this, it is conceivable to reduce the radius of curvature of the tip of the W needle. However, in that case, the tip becomes very soft, and the tip is deformed simultaneously with the contact with the measurement unit, which is not a practical method. Another problem is contact resistance. When the needle and the measuring part are different materials, particularly when at least one of them is a semiconductor, a Schottky junction is formed, and an electric resistance depending on the voltage is generated at that part, so that an accurate measurement cannot be performed.

もう一つは、SEM(走査型電子顕微鏡:Scanning Electron Microscope)を用いたものである。これは、特開平5−258703号公報、特開平11−121561号公報、特開平6−326165号公報に開示されている。   The other one uses a SEM (Scanning Electron Microscope). This is disclosed in JP-A-5-258703, JP-A-11-121561, and JP-A-6-326165.

特開平5−258703号公報は、検査画像と隣接するパターンの画像を比較して、電位コントラスト(明るさ)の異なる箇所を欠陥と判断し、欠陥を検出するものである。しかし、電気的特性(電気抵抗および電気容量)を求め、表示する手段がなかったため、その箇所が致命であるか非致命であるかを判断することが不可能であった。   Japanese Patent Application Laid-Open No. 5-258703 compares an inspection image with an image of an adjacent pattern, determines a portion having a different potential contrast (brightness) as a defect, and detects the defect. However, since there was no means for obtaining and displaying electric characteristics (electrical resistance and electric capacity), it was impossible to determine whether the part was fatal or non-fatal.

特開平11−121561号公報は、ウエハ上方にある制御電極によって、二次電子の放出の程度を制御し、ウエハ表面を正もしくは負に帯電させ、そのときの電位コントラスト像から正常部、低抵抗欠陥部、および高抵抗欠陥部を判別するものである。   In JP-A-11-121561, the degree of secondary electron emission is controlled by a control electrode above the wafer, the wafer surface is charged positively or negatively, and a normal portion, low resistance is detected from the potential contrast image at that time. A defective part and a high resistance defective part are discriminated.

この制御電極による二次電子の放出の制御は、特開昭59−155941号公報に開示されている。例えば、正に帯電するように制御電極を調整した場合の電位コントラスト像は、低抵抗欠陥部(例えば、数百Ω以下の低抵抗)は明部、高抵抗欠陥部(電気抵抗:∞)は暗部、そして正常部は、低抵抗欠陥部よりも抵抗は大きいため、画像は明部であるが若干暗いものとなる。この画像の明暗から抵抗の大小を決定することが可能であるが、絶対値の算出はできない。また、リーク電流を測定することによって、電気抵抗の算出を行うことができたが、検査に時間を要し、高速に測定できなかった。   The control of the emission of secondary electrons by this control electrode is disclosed in Japanese Patent Laid-Open No. 59-155941. For example, when the control electrode is adjusted to be positively charged, the potential contrast image shows that the low-resistance defect part (for example, low resistance of several hundred Ω or less) is bright and the high-resistance defect part (electric resistance: ∞) The dark part and the normal part have a resistance larger than that of the low resistance defect part, so that the image is a bright part but slightly dark. Although it is possible to determine the magnitude of resistance from the brightness of this image, the absolute value cannot be calculated. Moreover, although the electrical resistance could be calculated by measuring the leakage current, it took time for the inspection and could not be measured at high speed.

特開平6−326165号公報は、基板上の配線に電子ビームを照射させて生ずる帯電により、基板とアース間に誘導電流を発生させ、その時間変化を測定するものである。これにより、電気容量の大小を測定できるが、絶対値の測定は不可能であった。   Japanese Patent Laid-Open No. 6-326165 discloses that an induced current is generated between a substrate and the ground by charging caused by irradiating an electron beam onto a wiring on the substrate, and the change with time is measured. Thereby, the magnitude of the electric capacity can be measured, but the absolute value cannot be measured.

また、このようなSEMの電位コントラスト像を用いた検査では、ウエハの構造によっては正常部と欠陥部の電位コントラストの差が少なく、欠陥検出が困難となる場合もあった。例えば、回路にpn接合をもつ場合、電子ビーム照射に伴う帯電がpn接合に対して逆バイアスであれば、この部分は高抵抗となる。そのため、高抵抗な導通不良欠陥と判別が困難であった。   Further, in such an inspection using the SEM potential contrast image, there is a case where the difference in potential contrast between the normal part and the defective part is small depending on the structure of the wafer, and it may be difficult to detect the defect. For example, when the circuit has a pn junction, this portion has a high resistance if the charging due to the electron beam irradiation is a reverse bias with respect to the pn junction. Therefore, it was difficult to distinguish from a high-resistance conduction failure defect.

特開平8−160109号公報JP-A-8-160109 特開平5−258703号公報JP-A-5-258703 特開平11−121561号公報Japanese Patent Laid-Open No. 11-121561 特開平6−326165号公報JP-A-6-326165 特開昭59−155941号公報JP 59-155941 A

上述したように、ナノプローブ装置では、針の先端よりも測定対象のほうが小さい場合もあるという問題や、針と試料の接触抵抗の問題があるため、試料によっては正確な電気抵抗を見積もれなかった。また、ウエハ全面検査には膨大な時間を必要とし、実質上不可能であった。SEMを用いた装置では、電位コントラスト像から電気抵抗や電気容量の大小を決定することは可能であったが、絶対値を見積もることは不可能であった。また、リーク電流測定によって抵抗値の算出が可能であったが、検査に時間を要し高速検査が不可能であり、ウエハの全面検査に非常に長い時間が必要であった。さらに、ウエハの構造によっては(例えば、pn接合を加工してある場合)、電位コントラスト像で正常部と欠陥部の判別が困難であった。   As described above, in the nanoprobe device, there is a problem that the measurement target may be smaller than the tip of the needle, and there is a problem of contact resistance between the needle and the sample, and therefore, an accurate electric resistance cannot be estimated depending on the sample. . In addition, the entire wafer inspection requires a tremendous amount of time and is virtually impossible. In an apparatus using an SEM, it was possible to determine the magnitude of electric resistance and electric capacity from a potential contrast image, but it was impossible to estimate an absolute value. In addition, although the resistance value can be calculated by measuring the leakage current, it takes a long time for the inspection and the high-speed inspection is impossible, and the entire surface inspection of the wafer requires a very long time. Furthermore, depending on the structure of the wafer (for example, when a pn junction is processed), it is difficult to distinguish between a normal part and a defective part from a potential contrast image.

本発明の目的は、電位コントラスト像を取得するだけで電気抵抗および電気容量の値を高速に自動的に算出したり、ウエハ等の基板表面の電気抵抗および電気容量の分布や傾向を短時間に求められる検査方法および検査装置を提供することにある。また、ウエハの構造に対応した適切な検査条件を提供することにある。   The purpose of the present invention is to automatically calculate the values of electric resistance and electric capacity at high speed only by acquiring a potential contrast image, or to quickly determine the distribution and tendency of electric resistance and electric capacity on the surface of a substrate such as a wafer. An object is to provide a required inspection method and inspection apparatus. It is another object of the present invention to provide appropriate inspection conditions corresponding to the wafer structure.

上記課題を解決するために、試料に荷電粒子ビームを照射した際に得られる荷電粒子ビーム画像(電位コントラスト像)が、照射領域とアース間の電気抵抗、電気容量、および照射時間に依存することを利用すればよい、ということを見出した。   In order to solve the above problem, the charged particle beam image (potential contrast image) obtained when the sample is irradiated with the charged particle beam depends on the electrical resistance between the irradiation region and the ground, the electric capacity, and the irradiation time. I found out that I should use.

そのメカニズムを、図2を用いて説明する。照射粒子として、電子を例にとり、その入射エネルギーEPEを二次電子と後方散乱電子との和の放出効率σが1より大きい500eV程度とする。通常、50eV以下のエネルギーを持つものを二次電子、それ以上のエネルギーを持つものを後方散乱電子とすることが多い。絶縁体60に、電子ビームを照射すると照射された領域61は正に帯電し(ここでは、例として、4Vに帯電した場合を示す。)、表面にUs[eV]のポテンシャル障壁が形成される。   The mechanism will be described with reference to FIG. As an irradiation particle, electrons are taken as an example, and the incident energy EPE is set to about 500 eV where the emission efficiency σ of the sum of secondary electrons and backscattered electrons is larger than 1. Usually, those having an energy of 50 eV or less are secondary electrons, and those having an energy of 50 eV or more are often backscattered electrons. When the insulator 60 is irradiated with an electron beam, the irradiated region 61 is positively charged (in this example, the case where it is charged to 4 V is shown as an example), and a potential barrier of Us [eV] is formed on the surface. .

そのため、図3の二次電子および後方散乱電子数の和NSEのエネルギーESE分布に示すように、これよりも低いエネルギーの二次電子および後方散乱電子は放出されず、二次電子および後方散乱電子は放出しても絶縁体側へ引き戻される。引き戻される電子数をN1とし、放出電子数をN2として、引き戻されずに放出する二次電子および後方散乱電子の割合をσSEとすれば、σSE=N2/(N1+N2)であり、実質上の放出効率σeffは、σeff=σSE×σであらわされる。電子ビーム照射と共に帯電電圧は上昇し、引き戻される二次電子および後方散乱電子の割合は増加していく。そのため、σeffは徐々に減少し、最終的には、σeffが1になる帯電電圧で安定することとなる。 Therefore, as shown in the energy ESE distribution of the sum NSE of secondary electrons and backscattered electrons in FIG. 3, secondary electrons and backscattered electrons having lower energy are not emitted, and secondary electrons and backscattered electrons are not emitted. Even if released, it is pulled back to the insulator side. The number of electrons is pulled back and N 1, the number of emitted electrons as N 2, if the proportion of the secondary electrons and backscattered electrons emitted without pulled back σ SE, σ SE = N 2 / (N 1 + N 2) The effective emission efficiency σ eff is expressed as σ eff = σ SE × σ. The charging voltage increases with irradiation of the electron beam, and the ratio of secondary electrons and backscattered electrons that are pulled back increases. Therefore, σ eff gradually decreases, and finally becomes stable at a charging voltage at which σ eff becomes 1.

一方、導電体で十分に電気抵抗が小さい場合、電子の供給が可能であるため帯電は緩和され、σとσeffはほぼ等しい。そのため、絶縁体は暗く、導電体は明るく見える。 On the other hand, when the electric resistance is sufficiently small with a conductor, charging can be relaxed because electrons can be supplied, and σ and σ eff are almost equal. Therefore, the insulator appears dark and the conductor appears bright.

このことを利用して、電気抵抗の測定が可能であることを見出した例について述べる。用いた試料は、例えば、図4に示すようなシリコン(Si)407上にSiO2膜402が形成されたウエハに、タングステン(W)プラグ400(直径0.25μm)を埋め込んだコンタクトホール401の加工を行ったものである。各プラグは、プラグ底部のSiO2(402)の残膜403に起因する電気抵抗を持っており、残膜があるものは高抵抗なオープン欠陥404、プラグ同士がつながっているものは低抵抗なショート欠陥405である。 An example where it has been found that the electrical resistance can be measured using this fact will be described. The sample used is, for example, a contact hole 401 in which a tungsten (W) plug 400 (diameter: 0.25 μm) is embedded in a wafer in which a SiO 2 film 402 is formed on silicon (Si) 407 as shown in FIG. It has been processed. Each plug has an electric resistance due to the residual film 403 of SiO 2 (402) at the bottom of the plug, where there is a residual film, a high-resistance open defect 404, and those where the plugs are connected have a low resistance. This is a short defect 405.

電子輸送経路の電気抵抗R、電気容量Cを含む等価回路としては、図5を仮定した。電気容量Cはプラグの形状から10-17F(ファラッド)とした。電子ビーム照射条件は、図23を仮定した。電子銃10から放出される電子ビーム19の初期エネルギーは10keV、リターディング電極63は接地、被検査基板9(ウエハ)にはリターディング電圧−9.5kVを印加してある。そのため、電子ビームのウエハへの入射エネルギーEPEは、500eVである。 FIG. 5 is assumed as an equivalent circuit including the electric resistance R and electric capacity C of the electron transport path. The electric capacity C was set to 10 -17 F (Farad) due to the shape of the plug. The electron beam irradiation conditions were assumed as shown in FIG. The initial energy of the electron beam 19 emitted from the electron gun 10 is 10 keV, the retarding electrode 63 is grounded, and a retarding voltage of −9.5 kV is applied to the substrate 9 (wafer) to be inspected. Therefore, the incident energy EPE of the electron beam on the wafer is 500 eV.

その結果、検出される二次電子および後方散乱電子の数の和NSEの経時変化まは、図6のようになることを見出した。縦軸は検出されるNSEを電子ビーム電流IP[A]で割ったもの、横軸は電子ビームの照射時間Te(もしくは走査電子ビームがプラグを横切る時間)とIPの積である。さらに、十分な時間が経過し、NSEが安定した状態での、NSEと電気抵抗Rの関係は図7のようになることを見出した。ただし、縦軸はNSEをIPでわったもの、横軸はRとIPの積である。電気抵抗Rを算出するためにはNSEに変化が必要である。   As a result, the inventors have found that the change over time of the sum NSE of the number of secondary electrons and backscattered electrons detected is as shown in FIG. The vertical axis represents the detected NSE divided by the electron beam current IP [A], and the horizontal axis represents the product of the electron beam irradiation time Te (or the time that the scanning electron beam crosses the plug) and IP. Furthermore, it has been found that the relationship between NSE and electrical resistance R is as shown in FIG. 7 when sufficient time has elapsed and NSE is stable. However, the vertical axis represents NSE divided by IP, and the horizontal axis represents the product of R and IP. In order to calculate the electrical resistance R, NSE needs to be changed.

このようなことから、このグラフから電気抵抗Rを算出するための電子ビームの電流IPの条件は、0<log(R・IP)<3であることを、本発明者らは、初めて見出した。図7のグラフは物質および試料形状に依存するが、変化分は僅かである。また、リターディング電圧VRを変化させたり、検査前に電子ビーム照射を行いプラグ周りを帯電(電圧VB)させることにより、図8、9のようにNSEを変えることができるため、高感度な検査条件が存在する。この計算予測を確認するために、各プラグに電子ビームを照射させ、各プラグからの二次電子および後方散乱電子の数の検出を行った。 For these reasons, the present inventors have found for the first time that the condition of the current IP of the electron beam for calculating the electrical resistance R from this graph is 0 <log (R · IP) <3. . The graph of FIG. 7 depends on the substance and the sample shape, but the change is slight. Also, or by changing the retarding voltage V R, by charging around plugs perform electron beam irradiation before the test (voltage V B), it is possible to change the NSE as shown in Figure 8, high sensitivity Inspection conditions exist. In order to confirm this calculation prediction, each plug was irradiated with an electron beam, and the number of secondary electrons and backscattered electrons from each plug was detected.

その後、各プラグの電気抵抗をナノプローバにより測定した。プラグ最上層はWであるため、ナノプローバのW針との接触抵抗は十分小さく出来る。その結果得られたNSEの電気抵抗R依存性を、図10に示した。ただし、縦軸はNSEとビーム電流IPの商であり、横軸は電気抵抗Rとビーム電流IPの積である。図中、実線は計算値、○印は実験値である。このように計算値と実験値は一致することを見出すことができた。すなわち、このような二次電子および後方散乱電子の数の和の抵抗依存性計算によって、電位コントラスト像から抵抗値を算出可能であることを見出した。   Thereafter, the electrical resistance of each plug was measured with a nanoprober. Since the uppermost layer of the plug is W, the contact resistance with the W needle of the nanoprober can be made sufficiently small. The electric resistance R dependence of NSE obtained as a result is shown in FIG. However, the vertical axis is the quotient of NSE and beam current IP, and the horizontal axis is the product of electrical resistance R and beam current IP. In the figure, the solid line is the calculated value, and the ◯ mark is the experimental value. Thus, it was found that the calculated value and the experimental value agree. That is, it was found that the resistance value can be calculated from the potential contrast image by calculating the resistance dependence of the sum of the number of secondary electrons and backscattered electrons.

次に、この半導体ウエハを用いて、電気容量の測定も可能であることを見出したので、そのことについて述べる。ビーム電流IPは100nAとした。用いたプラグは、上記ナノプローブ法により確認した抵抗1012Ω(オーム)以上のものを用いた。電子ビームの照射時間(もしくは電子ビームがプラグを横切る時間)を変化させることによって得られる検出されるNSEの変化を計算結果と比較し、比較結果により電気容量を見積もる。実験結果と計算結果を図11に示すように、計算結果において電気容量を10-17F(ファラッド)としたときのNSEの経時変化は、実験結果をほぼ忠実に再現した。この値はプラグ形状等から算出した値とほぼ等しい。 Next, since it has been found that the capacitance can be measured using this semiconductor wafer, this will be described. The beam current IP was 100 nA. The plug used was one having a resistance of 10 12 Ω (ohms) or more confirmed by the nanoprobe method. The change in the detected NSE obtained by changing the irradiation time of the electron beam (or the time when the electron beam crosses the plug) is compared with the calculation result, and the electric capacity is estimated based on the comparison result. As shown in FIG. 11, the experimental results and the calculation results are shown in FIG. 11. The change in NSE with time when the electric capacity was 10 -17 F (Farad) in the calculation results reproduced the experimental results almost faithfully. This value is almost equal to the value calculated from the plug shape and the like.

さらに、ウエハの構造に対応した適切な検査条件を提供する方法について述べる。図8では、リターディング電圧VRを変化させることによってNSEが変わることを示した。このとき、電子ビーム照射域の帯電電圧US(V)も、図24のように変化する。ここでは、検査のためにこの現象を利用した。例えば、pn接合を持つ回路パターンに電子ビームを照射してpn接合が逆バイアス状態に帯電した場合、接合は高抵抗になるため、導通不良欠陥と判別が困難である。しかし、リターディング電圧を変化させることにより帯電電圧を増加させ、pn接合にブレークダウンを生じさせることによって抵抗値を減少可能である。この状態で検査を行えば、正常部と欠陥部の抵抗値の差が大きくなり、それら電位コントラスト像に差が生じ、検査が可能になる。 Further, a method for providing appropriate inspection conditions corresponding to the wafer structure will be described. FIG. 8 shows that NSE is changed by changing the retarding voltage V R. At this time, the charging voltage US (V) in the electron beam irradiation region also changes as shown in FIG. Here, this phenomenon was used for inspection. For example, when a circuit pattern having a pn junction is irradiated with an electron beam and the pn junction is charged in a reverse bias state, the junction has a high resistance, and it is difficult to discriminate it from a defective conduction. However, the resistance value can be decreased by increasing the charging voltage by changing the retarding voltage and causing breakdown in the pn junction. If the inspection is performed in this state, the difference in resistance value between the normal portion and the defective portion is increased, and a difference is generated between these potential contrast images, thereby enabling inspection.

また、pn接合自身に欠陥があり逆バイアス方向の抵抗値が小さい場合、リターディング電圧を調整し、欠陥部のpn接合のみをブレークダウンさせる帯電状態にする。このとき、正常部と欠陥部の抵抗値の差は増大され、それら電位コントラスト像に差が生じ、検査可能となる。ここでは、リターディング電圧を利用したが、それ以外の電子照射条件、例えば電子ビーム電流、電子ビームの試料への入射エネルギー、照射時間や照射回数を変化させることによっても、同様な効果を得ることができる。   When the pn junction itself has a defect and the resistance value in the reverse bias direction is small, the retarding voltage is adjusted so that only the defective pn junction is broken down. At this time, the difference between the resistance values of the normal portion and the defective portion is increased, and a difference is generated between these potential contrast images, thereby enabling inspection. Although the retarding voltage is used here, the same effect can be obtained by changing other electron irradiation conditions such as electron beam current, electron beam incident energy, irradiation time and number of irradiations. Can do.

以上のような手法により、電気抵抗および電気容量を見積もることが可能であることや、ウエハの構造に対応した適切な欠陥検出条件が提供できることを見出した。ここでは、電子ビームを用いたが、それ以外でもプラスイオン、マイナスイオン等のような荷電粒子ビームであれば同様のことは可能である。   It has been found that the electric resistance and electric capacity can be estimated by the above-described method, and that an appropriate defect detection condition corresponding to the wafer structure can be provided. Although an electron beam is used here, the same can be applied to other charged particle beams such as positive ions and negative ions.

実際の検査装置では、上記のような電気抵抗や電気容量の決定を次のように自動的に行う。   In an actual inspection apparatus, the determination of the electric resistance and the electric capacity as described above is automatically performed as follows.

まず、半導体ウエハに荷電粒子ビームを一回もしくは数回走査させる。このとき、各走査時間を変化させてもよい。そして、発生した二次電子や後方散乱電子を検出器に取りこみ、取りこんだ電子数に比例した信号を発生させ、その信号をもとに各走査に対応した検査画像を形成させる。   First, the semiconductor wafer is scanned with the charged particle beam once or several times. At this time, each scanning time may be changed. Then, the generated secondary electrons and backscattered electrons are taken into the detector, a signal proportional to the number of taken electrons is generated, and an inspection image corresponding to each scan is formed based on the signal.

次に、ワークステーションやパーソナルコンピュータ等の計算機で、荷電粒子ビームの電流値、照射エネルギー、走査時間、および走査回数、半導体ウエハ表面での電場、および二次電子や後方散乱電子の放出効率等を考慮し、電気抵抗や電気容量をパラメータとして画像を形成させる。そして、その画像が検査画像と一致するように電気抵抗や電気容量を決定する。   Next, with a computer such as a workstation or personal computer, the current value of the charged particle beam, the irradiation energy, the scanning time and the number of scans, the electric field on the surface of the semiconductor wafer, the emission efficiency of secondary electrons and backscattered electrons, etc. Considering this, an image is formed using the electric resistance and electric capacity as parameters. Then, the electrical resistance and capacitance are determined so that the image matches the inspection image.

なお、この検査で、荷電粒子ビームの電流値を変化させることによって、電気抵抗の測定範囲を変化させることが可能である。さらに、画像取得の前の処理として、荷電粒子ビームをあらかじめ一定量照射させておくことや、半導体ウエハにリターディング電圧を加えることによって、測定感度を変えることができる。 また、ウエハの構造に対応した適切な検査条件も提供することができる。   In this inspection, it is possible to change the measurement range of the electric resistance by changing the current value of the charged particle beam. Furthermore, as a process before image acquisition, the measurement sensitivity can be changed by irradiating a predetermined amount of charged particle beams in advance or applying a retarding voltage to the semiconductor wafer. In addition, appropriate inspection conditions corresponding to the wafer structure can be provided.

以上のように、本発明の検査方法および装置によれば、回路パターンを有する半導体装置、等の部分的に完成した基板の検査において、従来の検査装置では不可能であった、微小部分の電気抵抗および電気容量の測定に実現することができた。本発明を基板製造プロセスへ適用することにより、電気抵抗や電気容量を見積もることができるため、基板製造プロセスにいち早く異常対策処理を講ずることができ、その結果、半導体装置その他の基板の不良率を低減し生産性を高めることができる。   As described above, according to the inspection method and apparatus of the present invention, in the inspection of a partially completed substrate such as a semiconductor device having a circuit pattern, etc. It could be realized to measure resistance and capacitance. By applying the present invention to the substrate manufacturing process, it is possible to estimate the electrical resistance and capacitance, so that it is possible to take measures against the abnormality quickly in the substrate manufacturing process. As a result, the defect rate of semiconductor devices and other substrates can be reduced. It can be reduced and productivity can be increased.

また、上記測定により、異常発生をいち早く検知することができるので、多量の不良発生を未然に防止することができ、さらにその結果、不良の発生そのものを低減させることができるので、半導体装置等の信頼性を高めることができ、新製品等の開発効率が向上し、且つ製造コストが削減できる。   In addition, since the occurrence of abnormality can be quickly detected by the above measurement, it is possible to prevent the occurrence of a large number of defects, and as a result, the occurrence of defects itself can be reduced. Reliability can be increased, development efficiency of new products and the like can be improved, and manufacturing costs can be reduced.

(実施例1)
本発明の第1の実施例になる検査装置の構成を図1に示す。検査装置1は、室内が真空排気される検査室2と、検査室2内に被検査基板9を搬送するための予備室(本実施例では図示せず)を備えており、この予備室は検査室2とは独立して真空排気できるように構成されている。また、検査装置1は上記検査室2と予備室の他に制御部6、画像処理部5から構成されている。検査室2内は大別して、電子光学系3、検出部7、試料室8、光学顕微鏡部4から構成されている。
Example 1
The configuration of an inspection apparatus according to the first embodiment of the present invention is shown in FIG. The inspection apparatus 1 includes an inspection chamber 2 in which the chamber is evacuated, and a preliminary chamber (not shown in the present embodiment) for transporting the substrate 9 to be inspected into the inspection chamber 2. It is configured so that it can be evacuated independently of the inspection chamber 2. The inspection apparatus 1 includes a control unit 6 and an image processing unit 5 in addition to the inspection room 2 and the spare room. The inspection chamber 2 is roughly divided into an electron optical system 3, a detection unit 7, a sample chamber 8, and an optical microscope unit 4.

電子光学系3は、電子銃10、電子ビーム引き出し電極11、コンデンサレンズ12、ブランキング用偏向器13、走査偏向器15、絞り14、対物レンズ16、反射板17、E×B偏向器18から構成されている。検出部7のうち、検出器20が検査室2内の対物レンズ16の上方に配置されている。検出器20の出力信号は、検査室2の外に設置されたプリアンプ21で増幅され、AD変換機22によりデジタルデータとなる。試料室8は、試料台30、Xステージ31、Yステージ32、回転ステージ33、位置モニタ用測長器34、被検査基板高さ測定器35から構成されている。   The electron optical system 3 includes an electron gun 10, an electron beam extraction electrode 11, a condenser lens 12, a blanking deflector 13, a scanning deflector 15, an aperture 14, an objective lens 16, a reflector 17, and an E × B deflector 18. It is configured. In the detection unit 7, the detector 20 is disposed above the objective lens 16 in the examination room 2. The output signal of the detector 20 is amplified by a preamplifier 21 installed outside the examination room 2 and converted into digital data by an AD converter 22. The sample chamber 8 includes a sample stage 30, an X stage 31, a Y stage 32, a rotary stage 33, a position monitor length measuring device 34, and a substrate height measuring device 35 to be inspected.

光学顕微鏡部4は、検査室2の室内における電子光学系3の近傍であって、互いに影響を及ぼさない程度離れた位置に設備されており、電子光学系3と光学顕微鏡部4の間の距離は既知である。そして、Xステージ31またはYステージ32が電子光学系3と光学顕微鏡部4の間の既知の距離を往復移動するようになっている。光学顕微鏡部4は光源40、光学レンズ41、CCDカメラ42により構成されている。画像処理部5は、画像記憶部46、計算機48より構成されている。取り込まれた電子ビーム画像あるいは光学画像、測定した電気抵抗および電気容量はモニタ50に表示される。   The optical microscope unit 4 is installed in the vicinity of the electron optical system 3 in the examination room 2 and at a position that does not affect each other, and the distance between the electron optical system 3 and the optical microscope unit 4 Is known. Then, the X stage 31 or the Y stage 32 reciprocates a known distance between the electron optical system 3 and the optical microscope unit 4. The optical microscope unit 4 includes a light source 40, an optical lens 41, and a CCD camera 42. The image processing unit 5 includes an image storage unit 46 and a computer 48. The captured electron beam image or optical image, and measured electrical resistance and capacitance are displayed on the monitor 50.

装置各部の動作命令および動作条件は、制御部6から入出力される。制御部6には、あらかじめ電子ビーム発生時の加速電圧、電子ビーム偏向幅、偏向速度、検出装置の信号取り込みタイミング、試料台移動速度等々の条件が、目的に応じて任意にあるいは選択して設定できるよう入力されている。制御部6は、補正制御回路43を用いて、位置モニタ用測長器34、被検査基板高さ測定器35の信号から位置や高さのずれをモニタし、その結果より補正信号を生成し、電子ビームが常に正しい位置に照射されるよう対物レンズ電源45や走査偏向器44に補正信号を送る。被検査基板9の画像を取得するためには、細く絞った電子ビーム19を該被検査基板9に照射し、二次電子および後方散乱電子51を発生させ、これらを電子ビーム19の走査およびステージ31、32の移動と同期して検出することで被検査基板9表面の画像を得る。   Operation commands and operation conditions of each part of the apparatus are input / output from the control unit 6. In the control unit 6, conditions such as an acceleration voltage at the time of generating an electron beam, an electron beam deflection width, a deflection speed, a signal capturing timing of a detection device, a sample stage moving speed, etc. are arbitrarily or selectively set according to the purpose. It is entered so that it can. The control unit 6 uses the correction control circuit 43 to monitor the position and height deviation from the signals of the position monitor length measuring device 34 and the inspected substrate height measuring device 35, and generates a correction signal from the result. Then, a correction signal is sent to the objective lens power supply 45 and the scanning deflector 44 so that the electron beam is always applied to the correct position. In order to acquire an image of the substrate 9 to be inspected, the substrate 9 to be inspected is irradiated with a finely focused electron beam 19 to generate secondary electrons and backscattered electrons 51, which are scanned and staged by the electron beam 19. By detecting in synchronism with the movement of 31 and 32, an image of the surface of the substrate 9 to be inspected is obtained.

電子銃10には拡散補給型の熱電界放出電子源が使用されている。この電子銃10を用いることにより、従来の、例えばタングステン(W)フィラメント電子源や、冷電界放出型電子源に比べて安定した電子ビーム電流を確保することができるため、明るさ変動の少ない電位コントラスト像が得られる。電子ビーム19は、電子銃10と引き出し電極11との間に電圧を印加することで電子銃10から引き出される。電子ビーム19の加速は、電子銃10に高電圧の負の電位を印加することでなされる。   The electron gun 10 uses a diffusion replenishment type thermal field emission electron source. By using this electron gun 10, a stable electron beam current can be ensured as compared with a conventional tungsten (W) filament electron source or a cold field emission electron source. A contrast image is obtained. The electron beam 19 is extracted from the electron gun 10 by applying a voltage between the electron gun 10 and the extraction electrode 11. The electron beam 19 is accelerated by applying a high negative potential to the electron gun 10.

これにより、電子ビーム19は、その電位に相当するエネルギーで試料台30の方向に進み、コンデンサレンズ12で収束され、さらに対物レンズ16により細く絞られて試料台30上のX−Yステージ31、32の上に搭載された被検査基板9(半導体ウエハ、チップあるいは液晶、マスク等微細回路パターンを有する基板)に照射される。   Thereby, the electron beam 19 travels in the direction of the sample stage 30 with energy corresponding to the potential, is converged by the condenser lens 12, and is further narrowed down by the objective lens 16, and the XY stage 31 on the sample stage 30. The substrate 9 to be inspected (a substrate having a fine circuit pattern such as a semiconductor wafer, a chip or a liquid crystal, a mask) mounted on the substrate 32 is irradiated.

なお、ブランキング用偏向器13には、走査信号およびブランキング信号を発生する信号発生器44が接続され、コンデンサレンズ12および対物レンズ16には、各々レンズ電源45が接続されている。被検査基板9には、高圧電源36により負の電圧(リターディング電圧)を印加できるようになっている。この高圧電源36の電圧を調節することにより一次電子ビームを減速し、電子銃10の電位を変えずに被検査基板9への電子ビーム照射エネルギーを最適な値に調節することができる。   The blanking deflector 13 is connected to a signal generator 44 for generating a scanning signal and a blanking signal, and the condenser lens 12 and the objective lens 16 are connected to a lens power source 45, respectively. A negative voltage (retarding voltage) can be applied to the substrate 9 to be inspected by a high voltage power source 36. By adjusting the voltage of the high voltage power source 36, the primary electron beam is decelerated, and the electron beam irradiation energy to the substrate 9 to be inspected can be adjusted to an optimum value without changing the potential of the electron gun 10.

被検査基板9上に電子ビーム19を照射することによって発生した二次電子および後方散乱電子51は、基板9に印加された負の電圧により加速される。被検査基板9上方に、E×B偏向器18が配置され、これにより加速された二次電子および後方散乱電子51は所定の方向へ偏向される。E×B偏向器18にかける電圧と磁界の強度により、偏向量を調整することができる。また、この電磁界は、試料に印加した負の電圧に連動させて可変させることができる。E×B偏向器18により偏向された二次電子および後方散乱電子51は、所定の条件で反射板17に衝突する。この反射板17に加速された二次電子および後方散乱電子51が衝突すると、反射板17からは第二の二次電子および後方散乱電子52が発生する。   Secondary electrons and backscattered electrons 51 generated by irradiating the inspection target substrate 9 with the electron beam 19 are accelerated by a negative voltage applied to the substrate 9. An E × B deflector 18 is disposed above the substrate 9 to be inspected, and secondary electrons and backscattered electrons 51 accelerated thereby are deflected in a predetermined direction. The amount of deflection can be adjusted by the voltage applied to the E × B deflector 18 and the strength of the magnetic field. The electromagnetic field can be varied in conjunction with a negative voltage applied to the sample. The secondary electrons and backscattered electrons 51 deflected by the E × B deflector 18 collide with the reflector 17 under predetermined conditions. When the accelerated secondary electrons and backscattered electrons 51 collide with the reflector 17, second secondary electrons and backscattered electrons 52 are generated from the reflector 17.

検出部7は、真空排気された検査室2内の検出器20、検査室2の外のプリアンプ21、AD変換器22、光変換手段23、伝送手段24、電気変換手段25、高圧電源26、プリアンプ駆動電源27、AD変換器駆動電源28、逆バイアス電源29から構成されている。既に記述したように、検出部7のうち、検出器20が検査室2内の対物レンズ16の上方に配置されている。検出器20、プリアンプ21、AD変換器22、光変換器23、プリアンプ駆動電源27、AD変換器駆動電源28は、高圧電源26により正の電位にフローティングしている。
上記反射板17に衝突して発生した第二の二次電子および後方散乱電子52は、この吸引電界により検出器20に導かれる。
The detector 7 includes a detector 20 in the examination room 2 that has been evacuated, a preamplifier 21 outside the examination room 2, an AD converter 22, a light conversion means 23, a transmission means 24, an electrical conversion means 25, a high-voltage power supply 26, A preamplifier driving power source 27, an AD converter driving power source 28, and a reverse bias power source 29 are included. As already described, in the detection unit 7, the detector 20 is disposed above the objective lens 16 in the examination room 2. The detector 20, the preamplifier 21, the AD converter 22, the optical converter 23, the preamplifier drive power supply 27, and the AD converter drive power supply 28 are floated to a positive potential by the high voltage power supply 26.
Second secondary electrons and backscattered electrons 52 generated by colliding with the reflecting plate 17 are guided to the detector 20 by this attractive electric field.

検出器20は、電子ビーム19が被検査基板9に照射されている間に発生した二次電子および後方散乱電子51がその後加速されて反射板17に衝突して発生した第二の二次電子および後方散乱電子52を、電子ビーム19の走査のタイミングと連動して検出するように構成されている。検出器20の出力信号は、検査室2の外に設置されたプリアンプ21で増幅され、AD変換器22によりデジタルデータとなる。AD変換器22は、検出器20が検出したアナログ信号をプリアンプ21によって増幅された後に直ちにデジタル信号に変換して、画像処理部5に伝送するように構成されている。検出したアナログ信号を検出直後にデジタル化してから伝送するので、高速で且つSN比の高い信号を得ることができる。   The detector 20 is a second secondary electron generated when the secondary electrons and backscattered electrons 51 generated while the electron beam 19 is irradiated on the substrate 9 to be inspected are then accelerated and collide with the reflector 17. The backscattered electrons 52 are detected in conjunction with the scanning timing of the electron beam 19. The output signal of the detector 20 is amplified by a preamplifier 21 installed outside the examination room 2 and converted into digital data by an AD converter 22. The AD converter 22 is configured to immediately convert the analog signal detected by the detector 20 into a digital signal after being amplified by the preamplifier 21 and transmit the digital signal to the image processing unit 5. Since the detected analog signal is digitized immediately after detection and transmitted, a high-speed signal with a high S / N ratio can be obtained.

なお、ここでの検出器20として、例えば、半導体検出器を用いてもよい。   As the detector 20 here, for example, a semiconductor detector may be used.

X−Yステージ31、32上には被検査基板9が搭載されており、検査実行時にはX−Yステージ31、32を静止させて電子ビーム19を二次元に走査する方法と、検査実行時にX−Yステージ31、32をY方向に連続して一定速度で移動されるようにして電子ビーム19をX方向に直線に走査する方法のいずれかを選択できる。ある特定の比較的小さい領域を検査する場合には前者のステージを静止させて検査する方法、比較的広い領域を検査するときは、ステージを連続的に一定速度で移動して検査する方法が有効である。なお、電子ビーム19をブランキングする必要がある時には、ブランキング用偏向器13により電子ビーム19が偏向されて、電子ビームが絞り14を通過しないように制御できる。   A substrate 9 to be inspected is mounted on the XY stages 31 and 32, and a method of scanning the electron beam 19 two-dimensionally with the XY stages 31 and 32 stationary when performing inspection, and an X when performing inspection. A method of scanning the electron beam 19 in a straight line in the X direction by continuously moving the Y stages 31 and 32 at a constant speed in the Y direction can be selected. When inspecting a specific relatively small area, the former stage is inspected with the stationary stage, and when inspecting a relatively large area, the stage is continuously moved at a constant speed and inspected. It is. When it is necessary to blank the electron beam 19, it can be controlled so that the electron beam 19 is deflected by the blanking deflector 13 so that the electron beam does not pass through the diaphragm 14.

位置モニタ用測長器34として、本実施例ではレーザ干渉による測長計を用いた。Xステージ31およびYステージ32の位置が実時間でモニタでき、制御部6に転送されるようになっている。また、Xステージ31、Yステージ32、そして回転ステージ33のモータの回転数等のデータも同様に各々のドライバから制御部6に転送されるように構成されており、制御部6はこれらのデータに基いて電子ビーム19が照射されている領域や位置が正確に把握できるようになっており、必要に応じて実時間で電子ビーム19の照射位置の位置ずれを補正制御回路43より補正するようになっている。また、被検査基板毎に、電子ビームを照射した領域を記憶できるようになっている。   As the position monitor length measuring device 34, a length measuring device based on laser interference is used in this embodiment. The positions of the X stage 31 and the Y stage 32 can be monitored in real time and transferred to the control unit 6. Similarly, data such as the number of rotations of the motors of the X stage 31, the Y stage 32, and the rotary stage 33 is also transferred from each driver to the control unit 6, and the control unit 6 is configured to transmit these data. Thus, the region and position where the electron beam 19 is irradiated can be accurately grasped, and the displacement of the irradiation position of the electron beam 19 is corrected by the correction control circuit 43 in real time as necessary. It has become. In addition, the region irradiated with the electron beam can be stored for each substrate to be inspected.

光学式高さ測定器35は、電子ビーム以外の測定方式である光学式測定器、例えばレーザ干渉測定器や反射光の位置で変化を測定する反射光式測定器が使用されており、X−Yステージ上31、32に搭載された被検査基板9の高さを実時間で測定するように構成されている。本実施例では、スリットを通過した細長い白色光を透明な窓越しに被検査基板9に照射し、反射光の位置を位置検出モニタにて検出し、位置の変動から高さの変化量を算出する方式を用いた。この光学式高さ測定器35の測定データに基いて、電子ビーム19を細く絞るための対物レンズ16の焦点距離がダイナミックに補正され、常に非検査領域に焦点が合った電子ビーム19を照射できるようになっている。また、被検査基板9の反りや高さ歪みを電子ビーム照射前に予め測定しており、そのデータをもとに対物レンズ16の検査領域毎の補正条件を設定するように構成することも可能である。   The optical height measuring device 35 uses an optical measuring device that is a measuring method other than an electron beam, such as a laser interference measuring device or a reflected light measuring device that measures changes at the position of reflected light. The height of the substrate 9 to be inspected mounted on the Y stage 31 and 32 is measured in real time. In the present embodiment, elongated white light that has passed through the slit is irradiated onto the inspected substrate 9 through a transparent window, the position of the reflected light is detected by a position detection monitor, and the amount of change in height is calculated from the change in position. The method to be used was used. Based on the measurement data of the optical height measuring device 35, the focal length of the objective lens 16 for narrowing the electron beam 19 is dynamically corrected, so that the electron beam 19 always focused on the non-inspection region can be irradiated. It is like that. Further, the warpage and height distortion of the substrate 9 to be inspected can be measured in advance before the electron beam irradiation, and the correction condition for each inspection region of the objective lens 16 can be set based on the data. It is.

画像処理部5は、画像記憶部46、計算機48、モニタ50により構成されている。上記検出器20で検出された被検査基板9の画像信号は、プリアンプ21で増幅され、AD変換器22でデジタル化された後に光変換器23で光信号に変換され、光ファイバ24によって伝送され、電気変換器25にて再び電気信号に変換された後に画像記憶部46に記憶される。   The image processing unit 5 includes an image storage unit 46, a computer 48, and a monitor 50. The image signal of the inspected substrate 9 detected by the detector 20 is amplified by the preamplifier 21, digitized by the AD converter 22, converted into an optical signal by the optical converter 23, and transmitted by the optical fiber 24. The electric signal is converted again into an electric signal by the electric converter 25 and then stored in the image storage unit 46.

画像形成における電子ビームの照射条件および、検出系の各種検出条件は、あらかじめ検査条件設定時に設定され、ファイル化されてデータベースに登録されている。計算機48は、画像記憶部46に入力された画像信号を読み出し、電子ビーム照射条件をもとに、すでに述べた画像信号レベルと表面帯電電圧の対応を計算し、画像信号レベルに対応する電気抵抗および電気容量を計算する。モニタ50は、計算機48で求めた電気抵抗および電気容量、画像記憶部46に記憶された画像のいずれか、もしくはこれらを同時に表示する。   The irradiation conditions of the electron beam in image formation and various detection conditions of the detection system are set in advance when setting the inspection conditions, and are filed and registered in the database. The computer 48 reads the image signal input to the image storage unit 46, calculates the correspondence between the already described image signal level and the surface charging voltage based on the electron beam irradiation conditions, and the electrical resistance corresponding to the image signal level. And calculate the capacitance. The monitor 50 displays either the electric resistance and electric capacity obtained by the computer 48, the image stored in the image storage unit 46, or these simultaneously.

次に、検査装置1により被検査基板9として、例えば、図12に示す部分的に完成した300mmφの半導体ウエハ(断面構造は図4と同様)について電気抵抗および電気容量を測定した場合の作用について説明する。まず、図1には記載されていないが、被検査基板の搬送手段により半導体ウエハは試料交換室へロードされる。そこでこの被検査半導体ウエハ9は試料ホルダに搭載され、保持固定された後に真空排気され、試料交換室がある程度の真空度に達したら検査のための検査室2に移載される。検査室2では、試料台30、X−Yステージ31、32、回転ステージ33の上に試料ホルダごと載せられ、保持固定される。   Next, as an inspected substrate 9 by the inspection apparatus 1, for example, an operation when the electric resistance and the electric capacity are measured for a partially completed 300 mmφ semiconductor wafer shown in FIG. 12 (the cross-sectional structure is the same as FIG. 4). explain. First, although not shown in FIG. 1, the semiconductor wafer is loaded into the sample exchange chamber by the transfer means for the substrate to be inspected. Therefore, the semiconductor wafer 9 to be inspected is mounted on the sample holder, held and fixed, evacuated, and transferred to the inspection chamber 2 for inspection when the sample exchange chamber reaches a certain degree of vacuum. In the inspection chamber 2, the sample holder is placed on the sample stage 30, the XY stages 31 and 32, and the rotary stage 33, and is held and fixed.

セットされた被検査半導体ウエハ9は、予め登録された所定の検査条件に基きX−Yステージ31、32のXおよびY方向の移動により光学顕微鏡部4の下の所定の第一の座標に配置され、モニタ50により被検査半導体ウエハ9上に形成された回路パターンの光学顕微鏡画像が観察され、位置回転補正用に予め記憶された同じ位置の同等の回路パターン画像と比較され、第一の座標の位置補正値が算出される。次に第一の座標から一定距離離れ第一の座標と同等の回路パターンが存在する第二の座標に移動し、同様に光学顕微鏡画像が観察され、位置回転補正用に記憶された回路パターン画像と比較され、第二の座標の位置補正値および第一の座標に対する回転ずれ量が算出される。この算出された回転ずれ量分、回転ステージ33は回転し、その回転量を補正する。   The set semiconductor wafer 9 to be inspected is arranged at predetermined first coordinates under the optical microscope section 4 by moving the XY stages 31 and 32 in the X and Y directions based on predetermined inspection conditions registered in advance. Then, the optical microscope image of the circuit pattern formed on the semiconductor wafer 9 to be inspected is observed by the monitor 50 and compared with the equivalent circuit pattern image at the same position stored in advance for correcting the position rotation, and the first coordinates The position correction value is calculated. Next, move to a second coordinate where a circuit pattern equivalent to the first coordinate exists at a certain distance from the first coordinate, and similarly, an optical microscope image is observed and a circuit pattern image stored for position rotation correction And the position correction value of the second coordinate and the rotational deviation amount with respect to the first coordinate are calculated. The rotation stage 33 rotates by the calculated rotation deviation amount, and the rotation amount is corrected.

なお、本実施例では回転ステージ33の回転により回転ずれ量を補正しているが、回転ステージ33なしで、算出された回転ずれの量に基き電子ビームの走査偏向位置を補正する方法でも補正できる。この光学顕微鏡画像観察においては、光学顕微鏡画像のみならず電子ビーム画像でも観察可能な回路パターンが選定される。また、今後の位置補正のために、第一の座標、光学顕微鏡画像観察による第一の回路パターンの位置ずれ量、第二の座標、光学顕微鏡画像観察による第二の回路パターンの位置ずれ量が記憶され、制御部6に転送される。   In this embodiment, the amount of rotational deviation is corrected by the rotation of the rotary stage 33. However, it can also be corrected by a method of correcting the scanning deflection position of the electron beam based on the calculated amount of rotational deviation without the rotary stage 33. . In this optical microscope image observation, a circuit pattern that can be observed not only with an optical microscope image but also with an electron beam image is selected. Also, for future position correction, the first coordinate, the amount of displacement of the first circuit pattern by optical microscope image observation, the second coordinate, the amount of displacement of the second circuit pattern by optical microscope image observation It is stored and transferred to the control unit 6.

さらに、光学顕微鏡による画像が用いられて、被検査半導体ウエハ9上に形成された回路パターンが観察され、被検査半導体ウエハ9上の回路パターンのチップの位置やチップ間の距離、あるいはメモリセルのような繰り返しパターンの繰り返しピッチ等が予め測定され、制御部6に測定値が入力される。また、被検査半導体ウエハ9上における被検査チップおよびチップ内の被検査領域が光学顕微鏡の画像から設定され、上記と同様に制御部6に入力される。光学顕微鏡の画像は、比較的低い倍率によって観察が可能であり、また、被検査半導体ウエハ9の表面が、例えばシリコン酸化膜等により覆われている場合には下地まで透過して観察可能であるので、チップの配列やチップ内の回路パターンのレイアウトを簡便に観察することができ、検査領域の設定を容易にできるためである。   Further, an image obtained by an optical microscope is used to observe a circuit pattern formed on the semiconductor wafer 9 to be inspected, the position of the circuit pattern on the semiconductor wafer 9 to be inspected, the distance between the chips, or the memory cell. The repetitive pitch of such a repetitive pattern is measured in advance, and the measured value is input to the control unit 6. Further, the chip to be inspected on the semiconductor wafer 9 to be inspected and the area to be inspected in the chip are set from the image of the optical microscope and input to the control unit 6 in the same manner as described above. The image of the optical microscope can be observed with a relatively low magnification, and when the surface of the semiconductor wafer 9 to be inspected is covered with, for example, a silicon oxide film, it can be observed through the ground. Therefore, the chip arrangement and the layout of the circuit pattern in the chip can be easily observed, and the inspection area can be easily set.

以上のようにして、光学顕微鏡部4による所定の補正作業や検査領域設定等の準備作業が完了すると、Xステージ31およびYステージ32の移動により、被検査半導体ウエハ9が電子光学系3の下に移動される。被検査半導体ウエハ9が電子光学系3の下に配置されると、上記光学顕微鏡部4により実施された補正作業や検査領域の設定と同様の作業を電子ビーム画像により実施する。この際の電子ビーム画像の取得は、次の方法でなされる。
上記光学顕微鏡画像による位置合せにおいて記憶され補正された座標値に基き、光学顕微鏡部4で観察されたものと同じ回路パターンに、電子ビーム19が走査偏向器44によりXY方向に二次元に走査されて照射される。この電子ビームの二次元走査により、被観察部位から発生する二次電子および後方散乱電子51が、上述した電子検出のための各部の構成および作用によって検出されることにより、電子ビーム画像が取得される。既に光学顕微鏡画像により簡便な検査位置確認や位置合せ、および位置調整が実施され、且つ回転補正も予め実施されているため、光学画像に比べ分解能が高く高倍率で高精度に位置合せや位置補正、回転補正を実施することができる。
As described above, when the predetermined correction work and the preparation work such as the inspection area setting by the optical microscope unit 4 are completed, the semiconductor wafer 9 to be inspected is moved under the electron optical system 3 by the movement of the X stage 31 and the Y stage 32. Moved to. When the semiconductor wafer 9 to be inspected is placed under the electron optical system 3, the correction work performed by the optical microscope unit 4 and the work similar to the setting of the inspection area are performed using the electron beam image. Acquisition of the electron beam image at this time is performed by the following method.
Based on the coordinate values stored and corrected in the alignment by the optical microscope image, the electron beam 19 is scanned two-dimensionally in the XY directions by the scanning deflector 44 in the same circuit pattern as observed by the optical microscope unit 4. Is irradiated. By this two-dimensional scanning of the electron beam, secondary electrons and backscattered electrons 51 generated from the observed site are detected by the above-described configuration and operation of each part for electron detection, whereby an electron beam image is acquired. The Simple inspection position confirmation, alignment, and position adjustment have already been performed using an optical microscope image, and rotation correction has also been performed in advance, so the resolution and resolution are higher than optical images, and high-precision alignment and position correction are possible. Rotation correction can be performed.

なお、電子ビーム19を被検査半導体ウエハ9に照射すると、その箇所が帯電する。この帯電は、時々像を歪ませるため、検査にとって悪い影響を与える。検査の際にその帯電の影響を避けるために、上記位置回転補正あるいは検査領域設定等の検査前準備作業において、電子ビーム19を照射する回路パターンは予め被検査領域外に存在する回路パターンを選択するか、あるいは被検査チップ以外のチップにおける同等の回路パターンを制御部6から自動的に選択できるようにしておく。これにより、検査時に上記検査前準備作業により電子ビーム19を照射した影響が検査画像に及ぶことはない。   When the semiconductor wafer 9 to be inspected is irradiated with the electron beam 19, the portion is charged. This charge sometimes distorts the image and thus has a negative effect on the inspection. In order to avoid the influence of charging during the inspection, the circuit pattern for irradiating the electron beam 19 is selected in advance in the pre-inspection preparatory work such as position rotation correction or inspection area setting. Alternatively, an equivalent circuit pattern in a chip other than the chip to be inspected can be automatically selected from the control unit 6. Thereby, the influence which irradiated the electron beam 19 by the said pre-inspection preparatory work at the time of an inspection does not reach an inspection image.

次に、被検査ウエハ上の任意の領域について電気抵抗および電気容量の測定が実施される。入射エネルギー500eV、電子ビーム電流100nAで画像を取得した。そのときに得られた画像で、図12に示すような直線に並ぶプラグ400のAB間の二次電子および後方散乱電子の信号を、図13に示す。この図の各グラフは、プラグにビームが照射された時間Teを0.15〜40μsまで変えたものである。電子照射時間Teと共に、いくつかのピークは減少しているが、十分大きなTe(今回の場合は2.5μs以上)においては安定した信号が得られた。
このような状態において、図7で述べたような計算結果により電気抵抗を求めたところ、図14のような107〜1010Ω(オーム)範囲の値(右縦軸)が得られた。次に、図13に示す矢印のピークの電子照射時間Te変化から電気容量を求めた。図15に示すピークの強度とTeの関係において、計算により電気容量を求めたところ10-17F(ファラッド)という値が得られた。以降、この動作が繰り返されることにより、すべての選択された検査領域について電気抵抗および電気容量の測定が実行されていく。
Next, electric resistance and electric capacitance are measured for an arbitrary region on the wafer to be inspected. Images were acquired with an incident energy of 500 eV and an electron beam current of 100 nA. FIG. 13 shows signals of secondary electrons and backscattered electrons between AB of the plug 400 arranged in a straight line as shown in FIG. 12 in the image obtained at that time. Each graph in this figure is obtained by changing the time Te when the beam is irradiated to the plug from 0.15 to 40 μs. Although some peaks decreased with the electron irradiation time Te, a stable signal was obtained at a sufficiently large Te (2.5 μs or more in this case).
In such a state, when the electrical resistance was obtained from the calculation result as described in FIG. 7, values in the range of 10 7 to 10 10 Ω (ohms) as shown in FIG. 14 (right vertical axis) were obtained. Next, the capacitance was determined from the change in electron irradiation time Te at the peak of the arrow shown in FIG. In the relationship between the peak intensity and Te shown in FIG. 15, the electric capacity was obtained by calculation, and a value of 10 −17 F (farad) was obtained. Thereafter, by repeating this operation, measurement of electric resistance and electric capacitance is performed for all selected inspection regions.

また、この装置において、リターディング電圧を変化させたり、画像取得前にあらかじめ電子照射を行い絶縁部をある程度帯電させることにより、プラグ正面に形成されるポテンシャルを変化させ、図8、9のように抵抗測定の感度を変更することが可能である。図8によると、リターディング電圧を下げることによって測定範囲を狭めることができる。図9によると、絶縁部の帯電によって測定範囲を狭めることができる。なお、ここでは荷電粒子ビームとして電子ビームを用いたが、その代わりにイオンビームを用いても同様の測定が可能である。   Further, in this apparatus, the potential formed on the front face of the plug is changed by changing the retarding voltage or by preliminarily charging the insulating part to some extent by irradiating electrons before image acquisition, as shown in FIGS. It is possible to change the sensitivity of the resistance measurement. According to FIG. 8, the measurement range can be narrowed by lowering the retarding voltage. According to FIG. 9, the measurement range can be narrowed by charging the insulating portion. Although an electron beam is used here as the charged particle beam, the same measurement can be performed by using an ion beam instead.

(実施例2)
第2の実施例では、第1の実施例で説明した検査装置を用いて電子ビーム画像を取得し、画像記憶部46に画像を記憶し、隣接する同等の回路パターンの画像同士を計算機48で比較して、差信号レベルが所定の値より大きかった場合に上記電子ビーム画像のある箇所を欠陥部として認識し、その欠陥位置を表示する。
(Example 2)
In the second embodiment, an electron beam image is acquired using the inspection apparatus described in the first embodiment, the image is stored in the image storage section 46, and images of adjacent equivalent circuit patterns are obtained by a computer 48. In comparison, when the difference signal level is larger than a predetermined value, a certain portion of the electron beam image is recognized as a defect portion, and the defect position is displayed.

装置の詳細な説明は第1の実施例で述べているので省略する。この欠陥位置の画像信号レベルより計算機48で電気抵抗および容量を計算し、欠陥部が正常部に対してどの程度抵抗あるいは容量が異なるかを求める。該欠陥部の画像取得方法として、3つの方法がある。   Since the detailed description of the apparatus is described in the first embodiment, it will be omitted. The electrical resistance and capacitance are calculated by the computer 48 from the image signal level at this defect position to determine how much the resistance or capacitance of the defective portion differs from that of the normal portion. There are three methods for acquiring the defect image.

第一の方法は、上記画像を比較する検査を実施し、終了後に再度欠陥発生座標へ移動し、検査と同じ条件で画像を取得し、該画像より計算する方法である。   The first method is a method in which an inspection for comparing the images is performed, the image is moved again to the defect occurrence coordinate after completion, an image is acquired under the same conditions as the inspection, and the image is calculated from the image.

第二の方法は、第一の方法と同様に検査実施後に再度欠陥発生座標に移動し、検査とは異なる電子ビーム条件で画像を取得し、この画像取得条件との画像信号レベルの対応により欠陥部の電気抵抗や容量を計算する方法である。この第二の方法においては、検査と異なる画像取得条件として、ビーム電流や走査速度、照射回数を変える等があり、そのなかの一つの方法で画像を取得し計算しても、複数の条件で画像を取得して計算してもよい。   The second method, like the first method, moves to the defect occurrence coordinates again after the inspection is performed, acquires an image under an electron beam condition different from the inspection, and the image signal level corresponds to this image acquisition condition. This is a method of calculating the electrical resistance and capacitance of the part. In this second method, the image acquisition conditions different from the inspection include changing the beam current, the scanning speed, the number of irradiations, etc. Even if the image is acquired and calculated by one of the methods, there are a plurality of conditions. Images may be acquired and calculated.

第三の方法は、検査実施中に欠陥と判定された画像は自動的に保存し、欠陥部の画像信号を読み出して計算する方法である。この場合には、検査終了後に再度欠陥部に移動して画像を再取得する必要はない。   The third method is a method in which an image determined to be defective during inspection is automatically stored, and an image signal of the defective portion is read and calculated. In this case, it is not necessary to re-acquire the image by moving to the defective portion again after the inspection is completed.

このようにして、第2の実施例で検査を実施し、欠陥部の電気的不良レベルを表示する検査方法の例を示す。図16は、例として、300mmφの半導体ウエハの検査実施後の欠陥部を含む回路パターン(a)と、それに隣接する同等の回路パターン(b)を示す。この中の任意の欠陥を画面から指定すると、図17に示すように、欠陥部の画像が表示され、同時に欠陥部の電気抵抗Rと電気容量C(図中、(1)1010Ω、10-16Fの欠陥部と、(2)108Ω、10-17Fの欠陥部)が表示される。リファレンスとして、正常部の電気抵抗(107Ω)と電気容量(10-17F)も同様に表示させることができる。 In this way, an example of an inspection method for performing an inspection in the second embodiment and displaying an electrical failure level of a defective portion will be described. FIG. 16 shows, as an example, a circuit pattern (a) including a defective portion after inspection of a 300 mmφ semiconductor wafer and an equivalent circuit pattern (b) adjacent thereto. When an arbitrary defect is designated from the screen, an image of the defective part is displayed as shown in FIG. 17, and at the same time, the electric resistance R and electric capacity C of the defective part ((1) 10 10 Ω, 10 in the figure) -16 F defect and (2) 10 8 Ω, 10 -17 F defect) are displayed. As a reference, the electric resistance (10 7 Ω) and electric capacity (10 −17 F) of the normal part can be displayed in the same manner.

また、各電気抵抗Rおよび電気容量Cの値から、各欠陥部の種類が判定できる。例えば、上記(1)のような欠陥部は、リファレンスと比較して、抵抗Rの増加、容量Cの増加からして残膜による完全非導通であり、上記(2)のような欠陥部は、容量Cは変化していないにもかかわらず、抵抗Rが増加していることから、コンタクトホールの埋め込んだプラグ材質の不良と判定できる。   Further, the type of each defective portion can be determined from the values of each electric resistance R and electric capacitance C. For example, the defect portion as in (1) is completely non-conductive due to the remaining film due to the increase in resistance R and the increase in capacitance C compared to the reference, and the defect portion as in (2) is Since the resistance R increases despite the capacitance C not changing, it can be determined that the plug material embedded in the contact hole is defective.

(実施例3)
第3の実施例は、第1の実施例で述べた検査装置を用いて、電子ビーム画像を取得しながら同時に回路パターン位置の画像明るさを所定の明るさと比較することにより、画像明るさより求まる所定の電気抵抗と異なる抵抗の回路パターンを欠陥として検出する検査方法および検査装置である。
Example 3
The third embodiment is obtained from the image brightness by using the inspection apparatus described in the first embodiment and simultaneously comparing the image brightness at a circuit pattern position with a predetermined brightness while acquiring an electron beam image. An inspection method and an inspection apparatus for detecting a circuit pattern having a resistance different from a predetermined electric resistance as a defect.

まず、図18において、被検査ウエハ181を検査装置内にロードし、あらかじめ登録してある電子ビーム照射条件および信号検出条件を設定する。試料台180には、所定の電子ビーム条件における抵抗があらかじめわかっている標準サンプル182が貼り付けてある。検査を開始する前にこの標準サンプルの画像を取得し、抵抗および容量と電子ビーム画像信号レベルの対応を校正する。   First, in FIG. 18, a wafer 181 to be inspected is loaded into the inspection apparatus, and pre-registered electron beam irradiation conditions and signal detection conditions are set. A standard sample 182 whose resistance under a predetermined electron beam condition is known in advance is attached to the sample stage 180. Before starting the inspection, an image of this standard sample is acquired, and the correspondence between the resistance and capacitance and the electron beam image signal level is calibrated.

また、被検査ウエハ181の抵抗あるいは容量の設計値に基づき、所定の許容レベル範囲を決めて設定しておく。その後に、被検査ウエハ181の任意の領域について電子ビーム画像を取得し、検査時に取得した画像明るさ信号と設定された許容レベルとを比較して、許容レベルからはずれた回路パターンを欠陥として認識し検出する。   Further, a predetermined allowable level range is determined and set based on the design value of the resistance or capacitance of the wafer 181 to be inspected. Thereafter, an electron beam image is acquired for an arbitrary area of the wafer 181 to be inspected, and the image brightness signal acquired at the time of inspection is compared with a set allowable level, and a circuit pattern deviating from the allowable level is recognized as a defect. And detect.

(実施例4)
第4の実施例は、第1の実施例で述べた装置を用い、第3の実施例で述べた方法により電子ビーム画像明るさと電気抵抗および容量の対応を校正し、設定された任意の領域について電子ビーム画像を取得し、抵抗のレベルに応じて色を変えたり、等高線で表示する検査方法および検査装置である。図19に検査結果の例を示す。抵抗レベルに応じて色を変えたり等高線表示をすることにより、抵抗絶対レベルの分布が求まる。
Example 4
The fourth embodiment uses the apparatus described in the first embodiment, calibrates the correspondence between the electron beam image brightness, the electric resistance, and the capacity by the method described in the third embodiment, and sets an arbitrary region. An inspection method and an inspection apparatus for acquiring an electron beam image and changing a color according to a resistance level or displaying the image with contour lines. FIG. 19 shows an example of the inspection result. By changing the color according to the resistance level or displaying contour lines, the distribution of the absolute resistance level can be obtained.

(実施例5)
第5の実施例では、実施例1に記述した装置を用いて、電子ビームを走査させない条件で所定の回路パターン部に照射し、該回路パターンの信号レベルの変化により電気抵抗および電気容量を測定した例を示す。ここでは、被検査基板9の任意の場所から放出され、検出される二次電子および後方散乱電子の数の和NSEの経時変化を測定することにより、電気抵抗および電気容量を見積もる。そのために、まず前工程として細く絞った電子ビーム19を、その場所近傍に走査させることにより、その電位コントラスト像を得る。
(Example 5)
In the fifth embodiment, the apparatus described in the first embodiment is used to irradiate a predetermined circuit pattern portion under the condition that the electron beam is not scanned, and the electrical resistance and capacitance are measured by the change in the signal level of the circuit pattern. An example is shown. Here, the electrical resistance and the capacitance are estimated by measuring the change over time of the sum NSE of the number of secondary electrons and backscattered electrons emitted and detected from any location of the substrate 9 to be inspected. For this purpose, first, a potential contrast image is obtained by scanning the electron beam 19 narrowed down as a pre-process in the vicinity of the location.

その後、その画像から、任意の場所に電子ビームを照射させるための偏向条件を設定し、その条件で電子ビームを照射させ検出される二次電子および後方散乱電子の数の和NSEの経時変化を得る。そのときに得られた結果が、図20である。この値は、電気抵抗108Ω、電気容量10-17Fとした計算結果とよく合う。このように、電気抵抗、および電気容量を決定することができた。 After that, a deflection condition for irradiating an electron beam to an arbitrary place is set from the image, and the time variation of the sum NSE of the number of secondary electrons and backscattered electrons detected by irradiating the electron beam under the condition is changed. obtain. The result obtained at that time is shown in FIG. This value is in good agreement with the calculation results assuming an electric resistance of 10 8 Ω and an electric capacity of 10 -17 F. Thus, the electric resistance and electric capacity could be determined.

(実施例6)
第6の実施例は、実施例1で述べた装置を用い、例えば、半導体ウエハ212のレジスト213の残膜214を検査する方法および装置である。第3の実施例で述べた方法により電子ビーム画像明るさと電気抵抗および容量の対応を校正し、設定された任意の領域について電子ビーム画像を取得し、残膜を抵抗のレベルに置き換えて表示する検査方法および検査装置である。図21に、検査結果の一例として、検査画像210、および検査画像210のA−B間の予測されるウエハ断面構造211を示す。残膜214の程度に応じて色を変えたり等高線表示をすることが可能である。
(Example 6)
The sixth embodiment is a method and apparatus for inspecting the remaining film 214 of the resist 213 on the semiconductor wafer 212, for example, using the apparatus described in the first embodiment. The correspondence between the electron beam image brightness and the electrical resistance and capacitance is calibrated by the method described in the third embodiment, an electron beam image is acquired for an arbitrary set region, and the remaining film is replaced with the resistance level and displayed. An inspection method and an inspection apparatus. FIG. 21 shows an inspection image 210 and a predicted wafer cross-sectional structure 211 between A and B of the inspection image 210 as an example of the inspection result. It is possible to change the color or display contour lines according to the degree of the remaining film 214.

(実施例7)
第7の実施例は、実施例1で述べた装置を用い、回路が形成された300mmφの半導体ウエハの反完成品を全面検査する方法、装置である。第2の実施例で述べた方法により数時間でウエハ全面検査した結果を、図22に示す。ここでは、108Ω以上の抵抗をもつ部位を欠陥220として表示してある。
(Example 7)
The seventh embodiment is a method and apparatus for inspecting the entire surface of a 300 mmφ semiconductor wafer on which a circuit is formed using the apparatus described in the first embodiment. FIG. 22 shows the result of the entire wafer inspection in several hours by the method described in the second embodiment. Here, a portion having a resistance of 10 8 Ω or more is displayed as the defect 220.

(実施例8)
回路パターンの欠陥検査で、このパターンの電気抵抗値が電圧依存性を持った場合(例えば、pn接合部や、ショットキー接合部を持つ場合)の、適切な検査条件を提供した例を示す。
(Example 8)
An example in which an appropriate inspection condition is provided in the case of a defect inspection of a circuit pattern when the electrical resistance value of the pattern has voltage dependency (for example, in the case of having a pn junction or a Schottky junction) will be described.

図25は、pn接合(501はp型Si、502はn型Si)をもつコンタクトホールの例を示す断面図である。このようなコンタクトホールの導通不良検査を、入射エネルギー500eVの電子ビーム(IP=100nA)を用いて行った。リターディング電圧0Vのときの電位コントラスト像を図26に示す。コンタクトホールの電位コントラストが小さく、欠陥部との判別が不能であった。   FIG. 25 is a cross-sectional view showing an example of a contact hole having a pn junction (501 is p-type Si, 502 is n-type Si). Such a contact hole conduction failure inspection was performed using an electron beam with an incident energy of 500 eV (IP = 100 nA). FIG. 26 shows a potential contrast image when the retarding voltage is 0V. The potential contrast of the contact hole was small and it was impossible to distinguish it from a defective part.

この原因を解明するために、正常なコンタクトホール、残膜をもつコンタクトホールの抵抗値の電圧依存性を測定した。結果を図27の左のグラフに示す。正常なコンタクトホールが503、残膜をもつコンタクトホールが504である。正常な503のグラフは、順バイアス(電圧は負)では抵抗値は小さく、逆バイアス(電圧は正)では抵抗値が大きい。しかし、逆バイアスでも4V以上印加すればブレークダウンが起こり抵抗値は減少することがわかった。この場合、残膜をもつコンタクトホールの抵抗値504は高抵抗であるため、正常部と欠陥部の抵抗値の差は十分大きくなる。   In order to elucidate the cause, the voltage dependence of the resistance value of a normal contact hole and a contact hole having a residual film was measured. The results are shown in the left graph of FIG. The number of normal contact holes is 503, and the number of contact holes having a remaining film is 504. In the normal graph 503, the resistance value is small at forward bias (voltage is negative), and the resistance value is large at reverse bias (voltage is positive). However, it was found that if a voltage of 4 V or more is applied even with reverse bias, breakdown occurs and the resistance value decreases. In this case, since the resistance value 504 of the contact hole having the remaining film is high resistance, the difference between the resistance values of the normal part and the defective part becomes sufficiently large.

一方、実施例1では、リターディング電圧(もしくはウエハ近傍の電場)を変化させた場合、図8のようにNSEの抵抗依存性が変化し、抵抗値測定感度を変えることが可能であることを示した。このとき、同時に電子ビーム照射域の帯電電圧も変化している。リターディング電圧VRを変化させた場合について、帯電電圧の抵抗依存性を図24に示す。入射エネルギーは500eVであり、全電子放出効率は1より大きく、正に帯電する。リターディング電圧VRの減少(0→−28.5kV)によって、帯電電圧が増加していることがわかる。リターディング電圧が0Vの場合の帯電電圧は、最大でも3V程度である。すなわち、正常なコンタクトホールも抵抗値が十分大きいためリーク電流は発生せず、その程度の電圧まで帯電し、抵抗値が1018Ω程度になる。このとき、図27の右のグラフからわかるように放出電子数は少なく、電位コントラスト像は暗くなり、導通不良部と判別不可能となる。そのため、図26のような電位コントラスト像が得られたものであると考えられる。 On the other hand, in Example 1, when the retarding voltage (or the electric field in the vicinity of the wafer) is changed, the resistance dependency of NSE changes as shown in FIG. 8, and the resistance measurement sensitivity can be changed. Indicated. At this time, the charging voltage in the electron beam irradiation area also changes. FIG. 24 shows the resistance dependence of the charging voltage when the retarding voltage V R is changed. The incident energy is 500 eV, the total electron emission efficiency is greater than 1, and it is positively charged. By a reduction in the retarding voltage V R (0 → -28.5kV), it can be seen that the charging voltage is increasing. When the retarding voltage is 0V, the charging voltage is about 3V at the maximum. That is, a normal contact hole has a sufficiently large resistance value, so that no leak current is generated, and it is charged to such a voltage, resulting in a resistance value of about 10 18 Ω. At this time, as can be seen from the graph on the right side of FIG. 27, the number of emitted electrons is small, and the potential contrast image becomes dark and cannot be distinguished from a poor conduction portion. For this reason, it is considered that a potential contrast image as shown in FIG. 26 was obtained.

検査を可能にするためには、pn接合にブレークダウンを起こさせるほどの帯電電圧を生じさせることによって、pn接合の抵抗値を減少させる方法を用いた。リターディング電圧を−28.5kVにすることによって最大帯電電圧が5V以上になるため(図24)、pn接合にブレークダウンが起こり、抵抗値は十分減少(10Ω以下)することが予測される。そのため、正常部と導通不良部の抵抗値に差が生ずる。また、図27の右のグラフから、それらの電位コントラスト像(NSE)に十分な差がつき、検査が可能になると思われる。そこで、実際に、リターディング電圧を−28.5kVにして、電位コントラスト像を取得した(図28)。その結果、正常部と欠陥部の電位コントラスト像に十分な差が生じ、実施例2のように、欠陥部を「欠陥」と表示することができた。このように、帯電電圧の抵抗値依存性と回路の電気特性から電子ビーム照射条件を決定することができた。 In order to enable inspection, a method of reducing the resistance value of the pn junction by generating a charging voltage that causes breakdown in the pn junction was used. By setting the retarding voltage to −28.5 kV, the maximum charging voltage becomes 5 V or more (FIG. 24), and therefore it is predicted that breakdown occurs in the pn junction and the resistance value is sufficiently reduced (10 8 Ω or less). The Therefore, a difference occurs in the resistance value between the normal part and the poor conduction part. Further, from the graph on the right side of FIG. 27, it is considered that there is a sufficient difference between these potential contrast images (NSE) and the inspection can be performed. Therefore, actually, the retarding voltage was set to -28.5 kV, and a potential contrast image was acquired (FIG. 28). As a result, there was a sufficient difference in the potential contrast image between the normal part and the defective part, and the defective part could be displayed as “defect” as in Example 2. Thus, the electron beam irradiation conditions could be determined from the resistance dependency of the charging voltage and the electrical characteristics of the circuit.

また、pn接合に欠陥を持つもの(残膜無し)の検査も可能である。例えば、pn接合のn拡散層の濃度が十分でないという欠陥を持つため、低い帯電電圧でブレークダウンが生じ、抵抗値が小さいというものについての検査例を示す。その抵抗値は、図27の505のように、正常なものと比較して小さい。この場合、リターディング電圧0Vで、検査可能である。正常なpn接合ではブレークダウンが起こらないため抵抗値が十分大きく、電位コントラスト像は暗い。一方、欠陥のあるpn接合はブレークダウンが起こるため抵抗が小さく、電位コントラスト像は明るくなる。電位コントラスト像は図29のようになった。このように検査条件を決定することができた。   In addition, it is possible to inspect a pn junction having a defect (no remaining film). For example, an inspection example will be shown for a case where breakdown occurs at a low charging voltage and the resistance value is small because of the defect that the concentration of the n diffusion layer of the pn junction is not sufficient. The resistance value is smaller than that of a normal one as indicated by reference numeral 505 in FIG. In this case, the inspection is possible with the retarding voltage of 0V. In a normal pn junction, breakdown does not occur, so the resistance value is sufficiently large, and the potential contrast image is dark. On the other hand, a defective pn junction has a breakdown because breakdown occurs, and the potential contrast image becomes bright. The potential contrast image is as shown in FIG. In this way, the inspection conditions could be determined.

以上の場合、リターディング電圧を変化させたが、これはウエハ近傍の電場を変化させることが目的である。そのため、リターディング電圧を変化させる代わりに、対向する電極もしくは周辺の電極の位置を変位させ、ウエハ近傍の電場を変化させても同等の効果が得られる。   In the above case, the retarding voltage was changed, which is intended to change the electric field near the wafer. Therefore, instead of changing the retarding voltage, the same effect can be obtained by changing the electric field in the vicinity of the wafer by displacing the position of the opposing electrode or the peripheral electrode.

また、ここでは、リターディング電圧をパラメータにした場合について考察したが、他の電子ビーム照射条件(ビーム電流、ビームエネルギー、照射時間等)に関しても同様に、試料の特性に依存した最適な条件が存在する。   In addition, although the case where the retarding voltage is used as a parameter is considered here, other electron beam irradiation conditions (beam current, beam energy, irradiation time, etc.) are similarly optimized depending on the characteristics of the sample. Exists.

以上詳述した、これらの実施例では、荷電粒子ビームとして電子ビームを用いたが、その代わりにイオンビームを用いても同様の測定が可能である。   In these embodiments described in detail above, the electron beam is used as the charged particle beam, but the same measurement can be performed by using an ion beam instead.

本発明の検査装置の一実施例を示す構成図。The block diagram which shows one Example of the test | inspection apparatus of this invention. 電子ビーム照射にともなうウエハ表面の帯電およびポテンシャル障壁の形成の様子を示す図。The figure which shows the mode of the charge of the wafer surface in connection with electron beam irradiation, and formation of a potential barrier. 二次電子および後方散乱電子の数の和NSEのエネルギーESE分布を示す図。The figure which shows energy ESE distribution of the sum NSE of the number of a secondary electron and a backscattered electron. 半導体ウエハの断面構造を含んだ模式図。The schematic diagram containing the cross-sectional structure of a semiconductor wafer. 図4のコンタクトホールの等価回路の例を示す図。The figure which shows the example of the equivalent circuit of the contact hole of FIG. 検出される二次電子および後方散乱電子の数の和NSEの経時変化を示す図。The figure which shows the time-dependent change of the sum NSE of the number of the secondary electrons and backscattered electrons to be detected. 検出される二次電子および後方散乱電子の数の和NSEの電気抵抗R依存性を示す図。The figure which shows the electrical resistance R dependence of the sum NSE of the number of the secondary electrons and backscattered electrons to be detected. リターディング電圧VRを変えた場合の検出される二次電子および後方散乱電子の数の和NSEの電気抵抗R依存性を示す図。The figure which shows the electrical resistance R dependence of the sum NSE of the number of the secondary electrons and backscattered electrons to be detected when the retarding voltage VR is changed. プラグ周りの帯電電圧VBを変えた場合の検出される二次電子および後方散乱電子の数の和NSEの電気抵抗R依存性を示す図。The figure which shows the electrical resistance R dependence of the sum NSE of the number of the secondary electrons and backscattered electrons detected when the charging voltage VB around a plug is changed. 検出される二次電子および後方散乱電子の数の和NSEの電気抵抗R依存性の計算値と実験結果の比較を示す図。The figure which shows the comparison of the calculated value of the electrical resistance R dependence of the sum NSE of the number of the secondary electrons and backscattered electrons detected, and an experimental result. 検出される二次電子および後方散乱電子の数の和NSEの経時変化の計算値と実験値の比較を示す図。The figure which shows the comparison with the calculated value of the time-dependent change of the sum NSE of the number of the secondary electrons and backscattered electrons to be detected, and the experimental value. 実施例1で用いた半導体ウエハと電位コントラスト像を示す図。FIG. 3 is a diagram showing a semiconductor wafer used in Example 1 and a potential contrast image. 図12の半導体ウエハの電位コントラスト信号を示す図。The figure which shows the electric potential contrast signal of the semiconductor wafer of FIG. 図13の電位コントラスト信号と計算により算出された電気抵抗値を示す図。The figure which shows the electrical-resistance value calculated by the electric potential contrast signal and calculation of FIG. 図13における矢印のピーク強度のビーム照射時間変化を示す図。The figure which shows the beam irradiation time change of the peak intensity of the arrow in FIG. 実施例2で得られた検査画像1を示す図。FIG. 6 is a diagram showing an inspection image 1 obtained in Example 2. 実施例2で得られた検査画像2を示す図。FIG. 6 is a diagram showing an inspection image 2 obtained in Example 2. 実施例3で用いる抵抗標準サンプル付き試料台を示す図。FIG. 5 is a diagram showing a sample table with a resistance standard sample used in Example 3; 実施例4で得られた検査画像を示す図。The figure which shows the test | inspection image obtained in Example 4. FIG. 実施例5で得られた検出される二次電子および後方散乱電子の数の和の経時変化の検査結果および計算値を示す図。The figure which shows the test result and calculated value of a time-dependent change of the sum of the number of the secondary electron and backscattered electron which were obtained in Example 5. FIG. 実施例6で得られた検査画像を示す図。FIG. 10 shows an inspection image obtained in Example 6. 実施例7で得られた検査画像を示す図。The figure which shows the test | inspection image obtained in Example 7. FIG. 電子ビーム照射条件の一例を示す図。The figure which shows an example of electron beam irradiation conditions. リターディング電圧を変化させた場合の帯電電圧の抵抗依存性を示す図。The figure which shows the resistance dependence of the charging voltage at the time of changing a retarding voltage. pn接合をもつコンタクトホールを加工したウエハ断面を示す図。The figure which shows the wafer cross section which processed the contact hole which has a pn junction. リターディング電圧が適切でない場合の電位コントラスト像を示す図。The figure which shows an electric potential contrast image when a retarding voltage is not appropriate. pn接合の抵抗値電圧依存性を示す図。The figure which shows the resistance value voltage dependency of a pn junction. リターディング電圧が適切である場合の電位コントラスト像を示す図。The figure which shows an electric potential contrast image in case retarding voltage is appropriate. リターディング電圧が適切である場合の電位コントラスト像を示す図。The figure which shows an electric potential contrast image in case retarding voltage is appropriate.

符号の説明Explanation of symbols

1:回路パターン検査装置、2:検査室、3:電子光学系、4:光学顕微鏡部、5:画像処理部、6:制御部、7:検出部、8:試料室、9:被検査基板、10:電子銃、11:引き出し電極、12:コンデンサレンズ、13:ブランキング偏向器、14:絞り、15:走査偏向器、16:対物レンズ、17:反射板、18:E×B偏向器、19:電子ビーム、20:検出器、21:プリアンプ、22:AD変換器、23:光変換器、24:光ファイバ、25:電気変換器、26:高圧電源、27:プリアンプ駆動電源、28:AD変換器駆動電源、29:逆バイアス電源、30:試料台、31:Xステージ、32:Yステージ、33:回転ステージ、34:位置モニタ測長器、35:被検査基板高さ測定器、36:リターディング電源、40:白色光源、41:光学レンズ、42:CCDカメラ、43:補正制御回路、44:走査信号発生器、45:対物レンズ電源、46:画像記憶部、48:計算機、50:モニタ、51:二次電子および後方散乱電子、52:第二の二次電子および後方散乱電子、60:絶縁体、61:電子ビーム照射領域、62:試料交換室、63:リターデイング電極、180:試料台、181:ウエハ、182:抵抗標準サンプル、210:検査画像、211:断面予想図、212:Si、213:レジスト、214:レジストの残部、220:欠陥、400:プラグ、401:コンタクトホール、402:SiO2、403:残膜、404:オープン欠陥、405:ショート欠陥、406:電子ビーム、407:Si、501:p型Si、502:n型Si、503:正常なpn接合の抵抗値の電圧依存性、504:導通不良コンタクトホールの抵抗値の電圧依存性、505:欠陥をもつpn接合の抵抗値の電圧依存性。   1: circuit pattern inspection apparatus, 2: inspection room, 3: electron optical system, 4: optical microscope unit, 5: image processing unit, 6: control unit, 7: detection unit, 8: sample chamber, 9: substrate to be inspected 10: electron gun, 11: extraction electrode, 12: condenser lens, 13: blanking deflector, 14: stop, 15: scanning deflector, 16: objective lens, 17: reflector, 18: E × B deflector , 19: electron beam, 20: detector, 21: preamplifier, 22: AD converter, 23: optical converter, 24: optical fiber, 25: electrical converter, 26: high voltage power supply, 27: preamplifier drive power supply, 28 : AD converter drive power supply, 29: Reverse bias power supply, 30: Sample stage, 31: X stage, 32: Y stage, 33: Rotary stage, 34: Position monitor length measuring device, 35: Substrate height measuring device , 36: retarding power supply, 4 : White light source, 41: Optical lens, 42: CCD camera, 43: Correction control circuit, 44: Scanning signal generator, 45: Objective lens power supply, 46: Image storage unit, 48: Computer, 50: Monitor, 51: Two Secondary electrons and backscattered electrons, 52: Second secondary electrons and backscattered electrons, 60: Insulator, 61: Electron beam irradiation region, 62: Sample exchange chamber, 63: Retarding electrode, 180: Sample stage, 181 : Wafer, 182: Resistance standard sample, 210: Inspection image, 211: Predicted cross section, 212: Si, 213: Resist, 214: Resist remainder, 220: Defect, 400: Plug, 401: Contact hole, 402: SiO2 403: residual film, 404: open defect, 405: short defect, 406: electron beam, 407: Si, 501: p-type Si, 502: n-type Si, 503: voltage dependence of resistance value of normal pn junction, 504: voltage dependence of resistance value of poor contact hole, 505: voltage dependence of resistance value of defective pn junction.

Claims (1)

一次荷電粒子ビームを試料台に搭載された試料に照射することにより、該試料から発生する二次電子や後方散乱電子を検出する検出部と、該検出部からの信号に基づき検査されるべき画像を形成して記憶するための画像記憶部と、該一次荷電粒子ビームの照射条件および該二次電子や後方散乱電子の検出条件をもとに、該一次荷電粒子ビームが照射されている該試料の部位の電気抵抗や電気容量をパラメータとして検出される二次電子や後方散乱電子の数を算出し、検査されるべき該画像の二次電子や後方散乱電子の信号量と該二次電子や後方散乱電子の数とを比較して、その比較結果より、該試料の部位の電気抵抗や電気容量を決定するための演算部とを具備してなることを特徴とする荷電粒子ビームによる検査装置。   By irradiating a sample mounted on a sample stage with a primary charged particle beam, a detection unit for detecting secondary electrons and backscattered electrons generated from the sample, and an image to be inspected based on a signal from the detection unit And a sample irradiated with the primary charged particle beam based on the irradiation conditions of the primary charged particle beam and the detection conditions of the secondary electrons and backscattered electrons The number of secondary electrons and backscattered electrons detected using the electrical resistance and capacitance of the region as a parameter is calculated, and the amount of secondary electrons and backscattered electrons in the image to be examined and the amount of secondary electrons and An inspection apparatus using a charged particle beam, comprising: an arithmetic unit for comparing the number of backscattered electrons and determining the electrical resistance and capacitance of a portion of the sample based on the comparison result .
JP2005176062A 2000-02-22 2005-06-16 Inspection device Expired - Fee Related JP4625375B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005176062A JP4625375B2 (en) 2000-02-22 2005-06-16 Inspection device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2000050501 2000-02-22
JP2005176062A JP4625375B2 (en) 2000-02-22 2005-06-16 Inspection device

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2000276640A Division JP4015352B2 (en) 2000-02-22 2000-09-07 Inspection method using charged particle beam

Publications (3)

Publication Number Publication Date
JP2006024921A true JP2006024921A (en) 2006-01-26
JP2006024921A5 JP2006024921A5 (en) 2007-01-25
JP4625375B2 JP4625375B2 (en) 2011-02-02

Family

ID=35797943

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005176062A Expired - Fee Related JP4625375B2 (en) 2000-02-22 2005-06-16 Inspection device

Country Status (1)

Country Link
JP (1) JP4625375B2 (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007335083A (en) * 2006-06-12 2007-12-27 Hitachi Ltd Electron beam holography observing device
JP2008275513A (en) * 2007-05-01 2008-11-13 Hitachi High-Technologies Corp Electron beam irradiation condition decision support unit and electron beam type sample inspecting device
JP2009009882A (en) * 2007-06-29 2009-01-15 Hitachi High-Technologies Corp Charged particle beam application device, and sample inspection method
JP2021039826A (en) * 2019-08-30 2021-03-11 株式会社日立ハイテク Charged particle beam device

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11326247A (en) * 1998-05-15 1999-11-26 Toshiba Corp Substrate-inspection device and substrate-inspection system provided therewith and substrate-inspection method

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11326247A (en) * 1998-05-15 1999-11-26 Toshiba Corp Substrate-inspection device and substrate-inspection system provided therewith and substrate-inspection method

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007335083A (en) * 2006-06-12 2007-12-27 Hitachi Ltd Electron beam holography observing device
JP2008275513A (en) * 2007-05-01 2008-11-13 Hitachi High-Technologies Corp Electron beam irradiation condition decision support unit and electron beam type sample inspecting device
JP2009009882A (en) * 2007-06-29 2009-01-15 Hitachi High-Technologies Corp Charged particle beam application device, and sample inspection method
JP2021039826A (en) * 2019-08-30 2021-03-11 株式会社日立ハイテク Charged particle beam device

Also Published As

Publication number Publication date
JP4625375B2 (en) 2011-02-02

Similar Documents

Publication Publication Date Title
JP4015352B2 (en) Inspection method using charged particle beam
JP3955450B2 (en) Sample inspection method
US7521679B2 (en) Inspection method and inspection system using charged particle beam
JP4248382B2 (en) Inspection method and inspection apparatus using charged particle beam
JP3973372B2 (en) Substrate inspection apparatus and substrate inspection method using charged particle beam
JP3791095B2 (en) Circuit pattern inspection method and inspection apparatus
JP2000314710A (en) Inspection method and device for circuit pattern
JP3823073B2 (en) Inspection method and inspection apparatus using electron beam
JP4006119B2 (en) Circuit pattern inspection apparatus and circuit pattern inspection method
JP4625375B2 (en) Inspection device
JP4041630B2 (en) Circuit pattern inspection apparatus and inspection method
JP4728361B2 (en) Substrate inspection apparatus and substrate inspection method using charged particle beam
JP4625376B2 (en) Inspection method by electron beam
JP5016799B2 (en) Inspection equipment using charged particle beam
JP3751841B2 (en) Inspection apparatus using electron beam and inspection method using electron beam
JP2005181347A (en) Inspection device, inspection system and inspection method for circuit pattern
JP4274247B2 (en) Circuit pattern inspection method and inspection apparatus
JP4147233B2 (en) Electron beam equipment
JP2003133379A (en) Inspection apparatus and manufacturing method of semiconductor device
JP2004048002A (en) Circuit-pattern inspecting apparatus and method
JP2004157135A (en) Method of and apparatus for inspecting circuit pattern
JP2004347483A (en) Pattern inspection device using electron beam and pattern inspection method using electron beam
JP4090173B2 (en) Circuit pattern inspection device
JP2005223355A (en) Circuit pattern inspection device
JP2003100248A (en) Pattern inspecting device using charged particle beam

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061003

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061003

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061205

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090915

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091109

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100608

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100903

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20100914

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20101019

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101105

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131112

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees