JP2006019832A

JP2006019832A - デジタルカメラ

Info

Publication number: JP2006019832A
Application number: JP2004193190A
Authority: JP
Inventors: Hideki Shiba; 秀規芝
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 2004-06-30
Filing date: 2004-06-30
Publication date: 2006-01-19

Abstract

【課題】複数のＣＰＵを搭載したデジタルカメラにおいて、デジタルカメラをＯＮ状態に操作してから実際に起動するまでの期間が長くなってしまう問題や、また、節電モードにおいて、システムの電源をＯＦＦにしてしまうと、節電モードからの復帰において節電モードの前の状態に復帰しないという問題を解決する。
【解決手段】電源がＯＦＦ状態でも動作しているＣＰＵのＲＡＭを使用して、システム全体を管理するＣＰＵを起動する構成にする。
【選択図】図２

Description

本発明は、デジタルカメラにおける、システム構成に関するものである。

デジタルカメラの構成において、複数のＣＰＵを用いて構成されていることがある。近年、デジタルカメラに求められる機能も増えてきており、１つのＣＰＵですべてを処理していると、動作に時間がかかってしまうので、複数のＣＰＵを用いて構成し、それぞれに処理する機能を割り振り処理を行うような構成をとっている。

また、電源をＯＮにした時に、システムを起動するまでに多くの処理を行わなくてはならないので、起動するまでの時間が長くなっている傾向がある。それを防ぐために、最近では、性能は低いが消費電力が少なくてすむＣＰＵを搭載して、そのＣＰＵを常に起動状態にしておき、電源がＯＮになるたびにすべての起動処理をせずに、ある程度の起動処理で起動するような構成になっている。

図１に上記のような構成をとっているデジタルカメラの概略の構成図を示す。図１において、ＣＰＵ６００は、消費電力の少ないＣＰＵで構成されており、常に電源が供給されている。また、ＣＰＵ６００には、ＣＰＵ６００が使用するためのＲＡＭ６０１とＣＰＵ６００のプログラムが記憶されているＲＯＭ６０２が接続されている。また、カメラの動作モードを指示するモードダイヤルや各種ボタンなどの操作部６０３が接続されており、常にこれらのスイッチの監視を行っている。また、ＣＰＵ６００は、システム全体の電源を制御するために電源制御部６０４に接続されており、操作部６０３のスイッチの条件によって電源ＯＮ／ＯＦＦを判定して、電源制御部６０４を介してシステムの電源のＯＮ／ＯＦＦを行っている。電源制御部６０４は、バッテリ６０５に接続されており、バッテリ６０５の電圧からシステムに必要なそれぞれの電圧を作りそれぞれに電力を供給している。また、それぞれに供給している電力のＯＮ／ＯＦＦの制御はＣＰＵ６００からの制御で行われている。

操作部６０３の条件が電源ＯＮと判定された場合には、ＣＰＵ６００は、電源制御部６０４を介してシステムの電源をＯＮにする。これによって、ＣＰＵ６０６に電源が供給されて起動する。

ＲＯＭ６０７には、ＣＰＵ６０６が動作するためのプログラムが記憶されており、ＣＰＵ６０６が起動する際には、ＲＯＭ６０７からプログラムを読み出して起動する。また、ＲＡＭ６０８がＣＰＵ６０６に接続されており、このＲＡＭ６０８は、撮影を行ったデータを一時記憶しておいたり、ＣＰＵ６０６の動作に必要なデータを一時的に記憶しておいたりするためのワーク用のメモリになっている。

また、ＣＰＵ６０６には、レンズ駆動部６０９、撮像素子やタイミングジェネレータなどからなる撮像部６１０、ＬＣＤなどからなる表示部６１１、そして、撮影した画像を記憶しておくコンパクトフラッシュ（登録商標）などの記憶媒体６１２が接続されている。これらは、ＣＰＵ６０６によって制御されて目的の処理を行うようになっている。そして、ＣＰＵ６０６とＣＰＵ６００は、お互いの状態を検知できるように通信手段によって接続されている。この通信手段を用いてＣＰＵ６０６は、モードダイヤルなどの操作部６０３の状態の検知を行い撮影モード、プレイバックモードなどのモードを判定して、モードごとの処理を行うようになっている。

また、ＣＰＵ６０６は、ＣＰＵ６００を通して常に操作部６０３の状態を監視を行っており、電源ＯＦＦの操作をされると電源ＯＦＦのための処理を行い、処理が終了するとＣＰＵ６００に対して電源ＯＦＦ処理終了を伝える。ＣＰＵ６００はＣＰＵ６０６から電源ＯＦＦ処理終了を知らされるとシステムの電力を停止するように制御を行う。
特開平６−５２１２８号公報

前述してきたデジタルカメラにおいては、デジタルカメラを電源ＯＮ状態する際には、ＣＰＵ６００が操作部６０３の状態が電源ＯＮの状態だと判断をして、電源制御部６０４を制御してシステムの電源をＯＮにする。ＣＰＵ６０６に電力が供給されてからＣＰＵ６０６は、ＲＯＭ６０７から起動のための初期化などのプログラムを読み出してＯＳを起動するという順序になる。ＣＰＵ６０６が読み出すＲＯＭ６０７は、読み出すためのアクセスタイムがＲＡＭ６０１やＲＡＭ６０８に比べてとても長くなるので、ＣＰＵ６０６に電力が供給され始めてからデジタルカメラが電源ＯＮ状態になる期間が長くなってしまうという問題があった。

また、電源をＯＮの状態である一定時間操作が行われなかった場合に、消費電力を削減するための節電モードとしてシステムの電源をＯＦＦにしたいのだが、前述してきたデジタルカメラにおいては、システムの電源をＯＦＦにしてしまうと、電源ＯＦＦ状態と同じ状態に戻ってしまい、次に操作をする時に節電モードに入る前の状態と異なってしまうので、ユーザーとしては、節電モードの前の状態に戻すためにいくつかの操作をしなければならなくなってしまうという問題があった。

上記課題を解決するため、本発明のデジタルカメラは以下（１）〜（３）の構成を備える。

（１）複数のＣＰＵ（中央演算処理装置または、マイクロプロセッサ）と、バッテリまたは、ＡＣアダプタなどの電源供給手段が接続されている期間において、常に動作している第１のＣＰＵと、全体のシステムを管理する第２のＣＰＵと、バッテリまたは、ＡＣアダプタなどの電源供給手段が接続されている期間において、常に動作可能な状態にあるＲＡＭ（ランダムアクセスメモリ）を備え、第１のＣＰＵはシステムの電源制御を行っており、第１のＣＰＵの制御によって第２のＣＰＵの電源は制御されており、前記ＲＡＭは、第１のＣＰＵと第２のＣＰＵに接続されており、第２のＣＰＵの起動時には、前記ＲＡＭに記憶されているプログラムによって起動するデジタルカメラ。

（２）前記（１）のデジタルカメラにおいて、第１のＣＰＵの制御によって第２のＣＰＵの電源の供給が切断される際には、第２のＣＰＵの状態を前記ＲＡＭに記憶させてから後、第２のＣＰＵの電源の供給を停止するように第１のＣＰＵが電源を制御するデジタルカメラ。

（３）前記（２）のデジタルカメラにおいて、第１のＣＰＵの電源の制御によって第２のＣＰＵに電源が供給され第２のＣＰＵが起動する際には、第１のＣＰＵによって第２のＣＰＵの電源の供給が停止される前の状態と同じ状態になって第２のＣＰＵが起動するデジタルカメラ。

これにより本発明においては、デジタルカメラを電源ＯＮ状態するとＣＰＵ６００が操作部６０３の状態が電源ＯＮの状態だと判断をして、電源制御部６０４を制御してシステムの電源をＯＮにし、ＣＰＵ６０６に電力が供給されて、その際にＣＰＵ６０６が起動するためのプログラムが記憶されているメモリをＲＯＭよりもアクセスタイムの短いＲＡＭから読み出すために、ＣＰＵ６０６からＣＰＵ６００に接続されているＲＡＭにアクセスできるような構成となっている。

また、電源をＯＮの状態である一定時間操作が行われなかった場合に、消費電力を削減するための節電モードとする際には、ＣＰＵ６０６の状態をＣＰＵ６００に接続されているＲＡＭに記憶しておき、節電モードから復帰する際には、前記のＲＡＭからデータを読み出すことによって節電モードに入る前の状態に復帰できる構成となっている。

本発明においては、デジタルカメラの電源ＯＮ状態にした際に、ＣＰＵ６０６の起動するためのプログラムが記憶されているメモリがＲＡＭになってことによって、ＣＰＵ６０６がプログラムを読み出す時間が圧倒的に短くなるので、デジタルカメラの電源をＯＮ状態にしてから起動するまでの期間が圧倒的に短くなる。

また、電源をＯＮの状態である一定時間操作が行われなかった場合に、消費電力を削減するための節電モードとする際には、節電モードに入る前の状態を記憶しておくメモリが存在するので、節電モードから復帰した際に、節電モードに入る前の状態と同じ状態に復帰することができる。また、節電モードにおいて、デジタルカメラの電源ＯＦＦ状態と同じ状態になるので、従来の節電モードよりも消費電力が大幅に削減できる。

以下、本発明の具体的な実施形態を図面を参照しながら詳細に説明する。

図２は、本発明の実施の形態による電子機器であるデジタルカメラの主要構成を示すブロック図である。この図２において、１００は画像処理装置であり、１０は撮影レンズ、１２は絞り機能を備えるシャッター、１４は光学像を電気信号に変換する撮像素子、１６は撮像素子１４のアナログ信号出力をディジタル信号に変換するＡ／Ｄ変換器である。

更に、１８は撮像素子１４、Ａ／Ｄ変換器１６、Ｄ／Ａ変換器２６にそれぞれクロック信号や制御信号を供給するタイミング発生回路であり、メモリ制御回路２２及びメインＣＰＵ５０により制御される。２０は画像処理回路であり、Ａ／Ｄ変換器１６からのデータ或いはメモリ制御回路２２からのデータに対して所定の画素補間処理や色変換処理を行う。また、画像処理回路２０は、撮像した画像データを用いて所定の演算処理を行い、得られた演算結果に基づいてメインＣＰＵ５０が露光制御手段４０、測距制御手段４２に対してＡＦ（オートフォーカス）処理、ＡＥ（自動露出）処理、ＥＦ（フラッシュプリ発光）処理を行う。更に、画像処理回路２０は、撮像した画像データを用いて所定の演算処理を行い、得られた演算結果に基づいてＡＷＢ（オートホワイトバランス）処理も行う。

２２はメモリ制御回路であり、Ａ／Ｄ変換器１６、タイミング発生回路１８、画像処理回路２０、画像表示メモリ２４、Ｄ／Ａ変換器２６、メモリ３０、画像圧縮・伸長回路３２をそれぞれ制御する。画像表示メモリ２４とメモリ３０は、同じＲＡＭで構成されるが、ＲＡＭのある領域を画像表示メモリ２４、また、別のＲＡＭの領域をメモリ３０とする。Ａ／Ｄ変換器１６のデータが画像処理回路２０、メモリ制御回路２２を介して、或いはＡ／Ｄ変換器１６のデータが直接メモリ制御回路２２を介して、画像表示メモリ２４或いはメモリ３０に書き込まれる。

２４は画像表示メモリ、２６はＤ／Ａ変換器、２８はＬＣＤ等から成る画像表示部であり、画像表示メモリ２４に書き込まれた表示用の画像データはＤ／Ａ変換器２６を介して画像表示部２８により表示される。画像表示部２８を用いて撮像した画像データを逐次表示すれば、電子ファインダ機能を実現することが可能である。また、画像表示部２８は、メインＣＰＵ５０の指示により任意に表示をＯＮ／ＯＦＦすることが可能であり、表示をＯＦＦにした場合には画像処理装置１００の電力消費を大幅に低減することができる。

３０は撮影した静止画像や動画像を格納するためのメモリであり、所定枚数の静止画像や所定時間の動画像を格納するのに十分な記憶量を備えている。これにより、複数枚の静止画像を連続して撮影する連写撮影やパノラマ撮影の場合にも、高速かつ大量の画像書き込みをメモリ３０に対して行うことが可能となる。また、メモリ３０はメインＣＰＵ５０の作業領域としても使用することが可能である。

３２は画像データを圧縮伸長する画像圧縮・伸長回路であり、メモリ３０に格納された画像を読み込んで圧縮処理或いは伸長処理を行い、処理を終えたデータがメモリ３０に書き込まれる。

４０は絞り機能を備えるシャッター１２を制御する露光制御手段である。４２は撮影レンズ１０のフォーカシングを制御する測距制御手段、４４は撮影レンズ１０のズーミングを制御するズーム制御手段、４６はバリアである保護手段１０２の動作を制御するバリア制御手段である。露光制御手段４０、測距制御手段４２は撮像した画像データを画像処理回路２０によって演算した演算結果に基づき、メインＣＰＵ５０が露光制御手段４０、測距制御手段４２に対して制御を行う。

５０は画像処理装置１００全体を制御するメインＣＰＵであり、５２はメインＣＰＵ５０等の動作電源の制御、操作キー入力の検出等を行い、一定時間以上、操作キーの入力がない場合には、節電のためにメインＣＰＵ５０等への電源供給を停止して、操作キーの入力があった場合に、再度電源を投入して、メインＣＰＵ５０等を再起動させるサブＣＰＵである。このサブＣＰＵ５２は、ユーザーが電源をＯＦＦにしていても電源８６が電源を供給している限り動作している。また、サブＣＰＵ５２は消費電力が少なくて動作する低消費電力モードと通常動作を行う高速動作モードを備えている。

５４はメインＣＰＵ５０でのプログラムの実行に応じて、文字、画像、音声等を用いて動作状態やメッセージ等を表示する表示装置であり、スピーカー等の表示を行い、画像処理装置１００の操作部近辺の視認し易い位置に単数或いは複数個所設置され、例えばＬＣＤやＬＥＤ、発音素子等の組み合わせにより構成されている。また、表示部５４は、その一部の機能が光学ファインダ１４０内に設置されている。そして、これらの表示はメインＣＰＵ５０の命令を通信によってサブＣＰＵ５２に送り、サブＣＰＵ５２はその命令に従った表示装置の制御を行なう。

表示部５４の表示内容のうち、ＬＣＤ等に表示するものとしては、シングルショット／連写撮影表示、セルフタイマー表示、圧縮率表示、記録画素数表示、記録枚数表示、残撮影可能枚数表示、シャッタースピード表示、絞り値表示、露出補正表示、フラッシュ表示、赤目緩和表示、マクロ撮影表示、ブザー設定表示、時計用電池残量表示、電池残量表示、エラー表示、複数桁の数字による情報表示、記録媒体２００及び２１０の着脱状態表示、通信Ｉ／Ｆ動作表示、日付け・時刻表示等がある。

また、表示部５４の表示内容のうち、光学ファインダ１４０内に表示するものとしては、合焦表示、手振れ警告表示、フラッシュ充電表示、シャッタースピード表示、絞り値表示、露出補正表示等がある。

６０、６２、６４及び７０は、画像処理装置１００の各種の動作指示を入力するための操作手段であり、スイッチやダイアル、タッチパネル、視線検知によるポインティング、音声認識装置等の単数或いは複数の組み合わせで構成される。

ここで、これら各部材の操作手段の具体的な説明を行う。６０はモードダイアルスイッチで、電源オフ、自動撮影モード、撮影モード、パノラマ撮影モード、再生モード、マルチ画面再生・消去モード、ＰＣ接続モード等の各機能モードを切り替え設定することができる。

６２はシャッタースイッチＳＷ１で、不図示のシャッターボタンの操作途中でＯＮとなり、ＡＦ（オートフォーカス）処理、ＡＥ（自動露出）処理、ＡＷＢ（オートホワイトバランス）処理、ＥＦ（フラッシュプリ発光）処理等の動作開始を指示する。

６４はシャッタースイッチＳＷ２で、不図示のシャッターボタンの操作完了でＯＮとなり、撮像素子１２から読み出した信号をＡ／Ｄ変換器１６、メモリ制御回路２２を介してメモリ３０に画像データを書き込む露光処理、画像処理回路２０やメモリ制御回路２２での演算を用いた現像処理、メモリ３０から画像データを読み出し、圧縮・伸長回路３２で圧縮を行い、記録媒体２００或いは２１０に画像データを書き込む記録処理という一連の処理の動作開始を指示する。

７０は各種ボタンやタッチパネル等からなる操作部で、メニューボタン、セットボタン、マクロボタン、マルチ画面再生改ページボタン、フラッシュ設定ボタン、単写／連写／セルフタイマー切り替えボタン、メニュー移動＋（プラス）ボタン、メニュー移動−（マイナス）ボタン、再生画像移動＋（プラス）ボタン、再生画像−（マイナス）ボタン、撮影画質選択ボタン、露出補正ボタン、日付／時間設定ボタン等がある。

８０は電源制御手段で、電池検出回路、ＤＣ−ＤＣコンバータ、通電するブロックを切り替えるスイッチ回路等により構成されており、サブＣＰＵ５２の制御に基づいて、必要な電圧を必要な期間、各部へ供給する。図２においては、メインＣＰＵ５０とサブＣＰＵ５２に供給する電源ラインだけをしてあるが、もちろん、図示はしていないが各部へ電源を供給している。

８２はコネクタ、８４はコネクタ、８６はアルカリ電池やリチウム電池等の一次電池やＮｉＣｄ電池やＮｉＭＨ電池、Ｌｉ電池等の二次電池、ＡＣアダプター等からなる電源手段である。

９０及び９４はメモリカードやハードディスク等の記録媒体とのインターフェース、９２及び９６はメモリカードやハードディスク等の記録媒体と接続を行うコネクタである。

なお、本実施例では記録媒体を取り付けるインターフェース及びコネクタを２系統持つものとして説明している。もちろん、記録媒体を取り付けるインターフェース及びコネクタは、単数或いは複数、いずれの系統数を備える構成としても構わない。また、異なる規格のインターフェース及びコネクタを組み合わせて備える構成としても構わない。

インターフェース及びコネクタとしては、ＰＣＭＣＩＡカードやＣＦ（コンパクトフラッシュ（登録商標））カード等の規格に準拠したものを用いて構成して構わない。更に、インターフェース９０及び９４、そしてコネクタ９２及び９６をＰＣＭＣＩＡカードやＣＦカード等の規格に準拠したものを用いて構成した場合、ＬＡＮカードやモデムカード、ＵＳＢカード、ＩＥＥＥ１３９４カード、Ｐ１２８４カード、ＳＣＳＩカード、ＰＨＳ等の通信カード、等の各種通信カードを接続することにより、他のコンピュータやプリンタ等の周辺機器との間で画像データや画像データに付属した管理情報を転送し合うことができる。

１２０は、画像処理装置１００のレンズ１０を含む撮像部を覆うことにより、撮像部の汚れや破損を防止するバリアである保護手段である。

１４０は光学ファインダであり、画像表示部２８による電子ファインダ機能を使用することなしに、光学ファインダのみを用いて撮影を行うことが可能である。また、光学ファインダ１４０内には、表示部５４の一部の機能、例えば、合焦表示、手振れ警告表示、フラッシュ充電表示、シャッタースピード表示、絞り値表示、露出補正表示などが設置されている。

２００はメモリカードやハードディスク等の記録媒体である。この記録媒体２００は、半導体メモリや磁気ディスク等から構成される記録部２０２、画像処理装置１００とのインターフェース２０４、画像処理装置１００と接続を行うコネクタ２０６を備えている。

２１０はメモリカードやハードディスク等の記録媒体である。この記録媒体２１０は、半導体メモリや磁気ディスク等から構成される記録部２１２、画像処理装置１００とのインターフェース２１４、画像処理装置１００と接続を行うコネクタ２１６を備えている。

７１は、サブＣＰＵ５２のプログラムやデータが記憶されているメモリでＲＯＭで構成されている。また、７４は、メインＣＰＵ５０のプログラムやデータが記憶されているメモリでＲＯＭで構成されている。

７２は、デュアルポートＲＡＭになっておりメインＣＰＵ５０とサブＣＰＵ５２が同じＲＡＭにアクセスできるようになっている。デュアルポートＲＡＭは、アドレス・バスとデータバスが競合しないように制御回路を持っているので、メインＣＰＵ５０とサブＣＰＵ５２がお互いに同期をとることなくアクセスできるようになっている。また、デュアルポートＲＡＭ７２の電源は、サブＣＰＵ５２の電源と同様にユーザーが電源をＯＦＦにしていても電源８６が電源を供給しており、常にデュアルポートＲＡＭ７２は動作可能状態となっている。

７３のバッファは、メインＣＰＵ５０に電源が供給されていないときに、デュアルポートＲＡＭ７２の出力がメインＣＰＵ５０に出力されないような構成になっている。

次に、本実施形態のデジタルカメラの動作を説明する。

図３は、デジタルカメラを電源ＯＮ状態にした時にメインＣＰＵ５０が起動するまでのフローチャートである。

サブＣＰＵ５２は、Ｓ２００において、電源がＯＦＦ状態の時にメインＣＰＵ５０が起動するまでのためのプログラムをデュアルポートＲＡＭ７２のメインＣＰＵ５０が起動時にアクセスするアドレスに転送を行いＳ２０１へ移行する。Ｓ２０１では、操作部７０の状態をサブＣＰＵ５２が監視を行う。Ｓ２０１で操作部７０の状態が電源ＯＮと判断できたらＳ２０２へ移行する。電源ＯＦＦと判断したらＳ２０１へもどり操作部７０の監視を続ける。Ｓ２０２へ移行したらサブＣＰＵ５２はメインＣＰＵ５０に電源を供給するために電源制御手段８０の制御を行う。次に、Ｓ２０３では、メインＣＰＵ５０は、電源が供給されるのでデュアルポートＲＡＭ７２のＳ２００において起動するまでのプログラムが記憶されている領域からプログラムを読み込んで実行する。次にＳ２０４に移行し、メインＣＰＵ５０は起動状態となる。起動後は、図示していないがメインＣＰＵ５０は、ＲＯＭ７４からプログラムを読み出してカメラ動作に対応した処理を行う。起動後のカメラ動作処理の詳細は本発明の主旨と関係ないため省略する。

図４は、デジタルカメラを電源ＯＮ状態にして、ある一定の期間中に操作が行われなかったときに消費電力をさげるための節電モードに移行するときのフローチャートである。

Ｓ２１０において、カメラ動作を行っている間に、操作部７０の監視を行いある一定期間の間に操作部７０に変化があった場合には、その変化した操作に対応した処理を行う。操作部７０に変化がなかった際には、消費電力をさげるための節電モードに移行するためにＳ２１１へ移行する。Ｓ２１１においては、節電モードから復帰する際に節電モードに入る前の状態にするために現状の設定をデュアルポートＲＡＭ７２へ記憶して、Ｓ２１２へ移行する。Ｓ２１２においては、メインＣＰＵ５０は、節電モードへ移行するための処理を行う。節電モードへ移行するための処理が終了したならば、サブＣＰＵ５２へ節電モード処理終了したことをメインＣＰＵ５０とサブＣＰＵ５２を接続している通信手段を用いて知らせＳ２１３へ移行する。Ｓ２１３においては、サブＣＰＵ５２は、メインＣＰＵ５０からの節電モード処理終了が知らされたらシステムの電源をＯＦＦにして節電モードになる。図示していないが、節電モードになっても、サブＣＰＵ５２は、操作部７０の監視を行い節電モードからの復帰の操作が行われないかのチェックを行い、メインＣＰＵ５０が起動するまでのためのプログラムをデュアルポートＲＡＭ７２のメインＣＰＵ５０が起動時にアクセスするアドレスに転送を行っておく。節電モードからの復帰操作が行われた際には、図５にある節電復帰のフローを行い電源ＯＮ状態に復帰する。

図５において、Ｓ２２１でサブＣＰＵ５２は、メインＣＰＵ５０に電源を供給するために電源制御手段８０の制御を行う。次に、Ｓ２２２では、メインＣＰＵ５０は、電源が供給されるのでデュアルポートＲＡＭ７２の起動するまでのプログラムが記憶されている領域からプログラムを読み込んで実行し、Ｓ２２３へ移行しメインＣＰＵ５０が起動する。次にＳ２２４へ移行して、節電状態に入る前の設定値をデュアルポートＲＡＭ７２から読み出して、読み出した設定値に対応したカメラの状態にし、節電前の状態に復帰する。

以上、２つのＣＰＵが搭載された場合のデジタルカメラについて説明を行ったが、２つ以上のカメラについても、記載はしないが同様の構成がとれることは自明である。

従来例のデジタルカメラのブロック図本発明の実施形態によるデジタルカメラの主要構成を示すブロック図電源ＯＮ状態にした時にメインＣＰＵ５０が起動するまでのフローチャート節電モードに移行するときのフローチャート節電モードから復帰するときのフローチャート

符号の説明

１０撮影レンズ
１２シャッター
１４撮像素子
１６Ａ／Ｄ変換器
１８タイミング発生回路
２０画像処理回路
２２メモリ制御回路
２４画像表示メモリ
２６Ｄ／Ａ変換器
２８画像表示部
３０メモリ
３２画像圧縮・伸長回路
４０露光制御手段
４２測距制御手段
４４ズーム制御手段
４６バリア制御手段
５０メインＣＰＵ
５２サブＣＰＵ
５４表示部（表示装置）
５６不揮発性メモリ
６０モードダイアルスイッチ
６２シャッタースイッチＳＷ１
６４シャッタースイッチＳＷ２
６６画像表示ＯＮ／ＯＦＦスイッチ
６８クイックレビューＯＮ／ＯＦＦスイッチ
７０操作部
７１、７４ＲＯＭ
７２デュアルポートＲＡＭ
７３バッファ
８０電源制御手段
８２、８４、９２、９６、２０６、２１６コネクタ
８６電源
９０、９４、２０４、２１４インターフェース
１００画像処理装置
１２０保護手段
１４０光学ファインダ
２００、２１０記録媒体
２０２、２１２記録部
６００、６０６ＣＰＵ
６０１、６０８ＲＡＭ
６０２、６０７ＲＯＭ
６０３操作部
６０４電源制御部
６０５バッテリ
６０９レンズ駆動部
６１０撮像部
６１１表示部
６１２記録媒体

Claims

複数のＣＰＵ（中央演算処理装置または、マイクロプロセッサ）と、バッテリまたは、ＡＣアダプタなどの電源供給手段が接続されている期間において、常に動作している第１のＣＰＵと、全体のシステムを管理する第２のＣＰＵと、バッテリまたは、ＡＣアダプタなどの電源供給手段が接続されている期間において、常に動作可能な状態にあるＲＡＭ（ランダムアクセスメモリ）を備え、第１のＣＰＵはシステムの電源制御を行っており、第１のＣＰＵの制御によって第２のＣＰＵの電源は制御されており、前記ＲＡＭは、第１のＣＰＵと第２のＣＰＵに接続されており、第２のＣＰＵの起動時には、前記ＲＡＭに記憶されているプログラムによって起動することを特徴とするデジタルカメラ。
請求項１のデジタルカメラにおいて、第１のＣＰＵの制御によって第２のＣＰＵの電源の供給が切断される際には、第２のＣＰＵの状態を前記ＲＡＭに記憶させてから後、第２のＣＰＵの電源の供給を停止するように第１のＣＰＵが電源を制御することを特徴とするデジタルカメラ。
請求項２のデジタルカメラにおいて、第１のＣＰＵの電源の制御によって第２のＣＰＵに電源が供給され第２のＣＰＵが起動する際には、第１のＣＰＵによって第２のＣＰＵの電源の供給が停止される前の状態と同じ状態になって第２のＣＰＵが起動することを特徴とするデジタルカメラ。