JP2006013253A - 半導体装置用リードフレーム及びその製造方法 - Google Patents

半導体装置用リードフレーム及びその製造方法 Download PDF

Info

Publication number
JP2006013253A
JP2006013253A JP2004190372A JP2004190372A JP2006013253A JP 2006013253 A JP2006013253 A JP 2006013253A JP 2004190372 A JP2004190372 A JP 2004190372A JP 2004190372 A JP2004190372 A JP 2004190372A JP 2006013253 A JP2006013253 A JP 2006013253A
Authority
JP
Japan
Prior art keywords
lead frame
frame member
lead
bent
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004190372A
Other languages
English (en)
Other versions
JP4578870B2 (ja
Inventor
Yuichi Fukushima
勇一 福島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SH Precision Co Ltd
Original Assignee
SH Precision Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SH Precision Co Ltd filed Critical SH Precision Co Ltd
Priority to JP2004190372A priority Critical patent/JP4578870B2/ja
Publication of JP2006013253A publication Critical patent/JP2006013253A/ja
Application granted granted Critical
Publication of JP4578870B2 publication Critical patent/JP4578870B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

【課題】カシメや熱によって変形する虞がなく、パッケージ厚を低減できコストを削減することが可能な半導体装置用リードフレームを提供する。
【解決手段】フレーム１ａとリード２ａとを有するアイランドレスのリードフレーム第１層５ａと、フレーム１ｂとリード２ｂとを有するアイランド付きリードフレーム第２層５ｂとを、重ね合わせ、接合部３ａ及び３ｂで曲げ片を折り曲げ鍵状に接合した。
【選択図】 図１

Description

本発明は、半導体装置に使用される多層構造のリードフレーム及びその製造方法に関するものである。
従来から、大電力用の半導体装置に使用されるリードフレームにおいては、半導体チップから発生する熱を効果的に拡散するため、通常の板厚のリードフレーム部材に、該リードフレーム部材よりも厚板の材料からなる放熱板を固着して一体化した放熱板付きリードフレームが用いられている（例えば、特許文献１参照）。
この種のリードフレームは、例えば、図６（ａ）に示すように、放熱板２５に形成された突部２７をリードフレーム部材２１に形成された孔部２３内に挿通し、この状態で、図６（ｂ）に示すように、突部２７をパンチ２９にて叩いてカシメ加工を行うことにより、突部２７を孔部２３の周囲にまで覆い被さるように変形させてリードフレーム部材２１と放熱板２５とを固着し、一体化している。
また、リードフレーム部材と放熱板とを溶接により接合一体化した放熱板付きリードフレームも知られている（例えば、特許文献２参照）。
この放熱板付きリードフレームは、図７に示すように、銅合金からなりアイランドのないリードフレーム部材３５の先端部（インナーリード部）に、銅合金からなりアイランドとなる放熱板３７を接合してチップ搭載部３３を形成し、この部分に半導体チップ３１を配して、半導体チップ３１の電極（図示せず）とリードフレーム部材３５とを接続したものである。この放熱板付きリードフレームでは、リードフレーム部材３５と放熱板３７とが溶接部３９により接続されている。
また、リードフレーム部材と放熱板とを接着剤により接合一体化した放熱板付きリードフレームも知られている（例えば、特許文献３参照）。
この放熱板付きリードフレームは、図８に示すように、放熱板４３に熱可塑性接着層４７を形成し、Ｃｕ合金製のリードフレーム部材４５の先端部に接着層４７を利用して放熱板４３を貼り付け、リードフレーム部材４５のデバイスホールの部分に、半導体チップ４１を固定し、ボンディングワイヤにより半導体チップ４１とリードフレーム部材４５をワイヤボンディングし、モールド樹脂４９でモールディングしたものである。
特公昭６３−１０９０２号公報 特開２００４−９５５８１号公報 特開２０００−１２４３６１号公報
しかしながら、図６に示す特許文献１の方法のように、カシメによりリードフレーム部材２１と放熱板２５とを固着する場合、カシメ結合時に突部２７がパンチ２９によって急激に幅方向に広がる力を受け、広げられた肉がリードフレーム部材２１の孔部２３の端面に接触するため、その結果、前述した力がリードフレーム部材２１に伝えられ、リードフレーム部材２１に歪みが生じてしまう。このため、特にリードフレーム部材２１が薄く、強度が乏しい場合には、リードフレーム部材２１が変形してしまうという問題があった。またカシメ形状が限定され、カシメ部の高さなどの調整も困難だった。
また、突部２７の高さをリードフレーム部材２１の１．５〜２倍にする必要があり、突部２７を出す側の材料の厚みを厚くする必要があるため、材料費が嵩むと共に完成品のパッケージも厚くなる。また、リードフレーム部材２１面より突部２７上面が突出しているため、この点からもパッケージ完成品が厚くなってしまう。
また、図７に示す特許文献２の方法では、リードフレーム部材と放熱板とをスポット溶接を用いて貼り合わせているため、製造工程で熱が発生してしまう。このため、熱歪みが発生し、リードフレーム部材が変形する恐れがあった。また、スポット溶接のための専用の設備や工程が必要になるという不都合があった。
同様に、図８に示す特許文献３の方法においても接着剤硬化の段階で熱が発生するため、熱歪みが発生し、リードフレーム部材が変形する恐れがあった。また、接着剤塗布のための工程が別途必要になるという不都合があった。
一方、近年、半導体チップの高集積化及び実装密度の高度化に伴って、リードフレームにもファインピッチ化が要請されており、このような要請を実現するリードフレームとして、リードフレームを二つの層の重ね合わせ構造とした重ね合わせリードフレームが知られている。
図９に、この種の重ね合わせリードフレームの例を示す。この重ね合わせリードフレームは、フレーム５１ａと複数のリード５２ａとを有するリードフレーム第１層５３ａ（図９（ａ））と、フレーム５１ｂと複数のリード５２ｂとを有するリードフレーム第２層５３ｂ（図９（ｂ））とを、これらのリード５２ａ、５２ｂが重なり合わないように重ね合せ、両層のリードの先端部が同一平面上に位置するようにリードに曲げ加工を施し、フレーム内の所定の接合部５５で第１層５３ａ、第２層５３ｂを固定したものである。このように重ね合わせ構造とすることにより、第１層５３ａ、第２層５３ｂのリードピッチを所期のリードピッチの２倍に形成すれば足ることとなるので、通常の打ち抜き加工では所期のリードピッチを形成できない場合でも、通常の打ち抜き加工で所期のリードフレームを得ることが可能となる。
しかしながら、このような重ね合わせリードフレームにおいても、第１層と第２層との接合は、特許文献１〜３の放熱板付きリードフレームと同様に、プレス機を使用してカシメたり、接着剤により接着したり、レーザーによるスポット溶接を行ったりしていたため、特許文献１〜３の方法と同様の課題が残っていた。
従って、本発明の目的は、カシメや熱によって変形する虞がなく、パッケージ厚を低減できコストを削減することが可能な半導体装置用リードフレームを提供することにある。
また、本発明の他の目的は、スポット溶接のように専用の設備が不要で一般仕様のプレス機と金型のみで製造でき、工程も簡易で従来からある技術を適用できる半導体装置用リードフレームの製造方法を提供することにある。
上記目的を達成するため、本発明の半導体装置用リードフレームは、フレームを加工してリードを形成した第１のリードフレーム部材と、フレームを加工して前記リードとは異なる形状にリードを形成した第２のリードフレーム部材とを少なくとも有し、これらを重ね合わせて接合部において接続した半導体装置用リードフレームにおいて、前記第１のリードフレーム部材及び第２のリードフレーム部材は、前記接合部として、各々のフレームの一部から形成された曲げ片を有し、該曲げ片を双方機械的に折り曲げることにより前記第１のリードフレーム部材と第２のリードフレーム部材とを接続したことを特徴とする。
前記第１のリードフレーム部材及び前記第２のリードフレーム部材の曲げ片をそれぞれ接続側へ１０°〜８０°折り曲げ、鍵状に曲げ組み合わせて接続することが好ましい。
また、本発明の半導体装置用リードフレームは、フレームを加工してリードを形成した第１のリードフレーム部材と、フレームを加工して前記リードとは異なる形状にリードを形成した第２のリードフレーム部材とを少なくとも有し、これらを重ね合わせて接合部において接続した半導体装置用リードフレームにおいて、前記第１のリードフレーム部材及び前記第２のリードフレーム部材のいずれか一方の接合部に曲げ片が形成され、他方の接合部に前記曲げ片が貫通する貫通孔が形成され、前記曲げ片を前記貫通孔に挿入して折り曲げることにより前記第１のリードフレーム部材と第２のリードフレーム部材とを接続したことを特徴とする。
更に、本発明の半導体装置用リードフレームは、フレームを加工してリードを形成したリードフレーム部材と、フレームを有する放熱板とを少なくとも有し、これらを重ね合わせて接合部において接続した半導体装置用リードフレームにおいて、前記リードフレーム部材及び前記放熱板は、前記接合部として、各々のフレームの一部から形成された曲げ片を有し、該曲げ片を双方機械的に折り曲げることにより前記リードフレーム部材と前記放熱板とを接続したことを特徴とする。
前記第１のリードフレーム部材及び前記放熱板の曲げ片をそれぞれ接続側へ１０°〜８０°折り曲げ、鍵状に曲げ組み合わせて接続することが好ましい。
また、本発明の半導体装置用リードフレームは、フレームを加工してリードを形成したリードフレーム部材と、フレームを有する放熱板とを少なくとも有し、これらを重ね合わせて接合部において接続した半導体装置用リードフレームにおいて、前記リードフレーム部材又は前記放熱板のいずれか一方の接合部に曲げ片が形成され、他方の接合部に前記曲げ片が貫通する貫通孔が形成され、前記曲げ片を前記貫通孔に挿入して折り曲げることにより前記リードフレーム部材と前記放熱板とを接続したことを特徴とする。
更に、本発明の半導体装置用リードフレームの製造方法は、フレームを加工してリードを形成すると共に、接合部となる第１の曲げ片を形成することにより第１のリードフレーム部材を準備する工程と、フレームを加工して前記リードとは異なる形状にリードを形成すると共に、接合部となる第２の曲げ片を形成することにより第２のリードフレーム部材を準備する工程と、前記第１のリードフレーム部材及び前記第２のリードフレーム部材を重ね合わせる工程と、前記第１の曲げ片と前記第２の曲げ片をそれぞれ接続側へ１０°〜８０°機械的に折り曲げ、鍵状に組み合わせる工程と、前記接合部の上下面より潰し加工を施して前記接合部を固定する工程とを含むことを特徴とする。
また、本発明の半導体装置用リードフレームの製造方法は、フレームを加工してリードを形成すると共に、接合部となる第１の曲げ片を形成することにより第１のリードフレーム部材を準備する工程と、フレームに接合部となる第２の曲げ片を形成することにより放熱板を準備する工程と、前記第１のリードフレーム部材及び前記放熱板を重ね合わせる工程と、前記第１の曲げ片と前記第２の曲げ片をそれぞれ接続側へ１０°〜８０°機械的に折り曲げ、鍵状に組み合わせる工程と、前記接合部の上下面より潰し加工を施して前記接合部を固定する工程とを含むことを特徴とする。
本発明によれば、カシメや熱によってフレームが変形する虞がなく、パッケージ厚を低減できると共にコストを削減することが可能な半導体装置用リードフレームを提供できる。
また、本発明によれば、スポット溶接のように専用の設備が不要で一般仕様のプレス機と金型のみで製造でき、工程も簡易な半導体装置用リードフレームの製造方法を適用できる。
以下に、本発明の実施の形態について図面を参照しながら説明する。
図１は、本発明の半導体用リードフレームの一実施形態を説明するための平面図である。本実施形態の半導体用リードフレームは、フレーム１ａとリード２ａとを有するアイランドレスのリードフレーム第１層５ａと、フレーム１ｂとリード２ｂとを有するアイランド付きリードフレーム第２層５ｂとを、重ね合わせ、接合部３ａ及び３ｂで接合したものである。
この半導体用リードフレームは例えば図２に示すような工程で製造することができる。
まず、第１層５ａのフレーム１ａ及び第２層５ｂのフレーム１ｂとして、銅又はその合金、Ｎｉ又はその合金、鉄又はその合金、タングステン又はその合金、あるいはステンレススチール等からなるフイルムを用意する。
次に、従来のリードフレームの製造工程であるプレス加工又はエッチング加工を用いて、図１に示す第１層５ａのリード２ａ、第２層５ｂのリード２ｂを形成すると同時に、接合部３ａ、接合部３ｂも合わせて形成する（工程ａ）。
更に、第１層５ａ及び第２層５ｂに、錫又は錫合金（錫−ニッケル、錫−鉛、錫−アンチモン、錫−亜鉛、錫−銀、錫−インジウム）等のメッキ加工を施した後（工程ｂ）、洗浄する（工程ｃ）。なお、工程ｂは場合により省略することもできる。
次に、第１層５ａの接合部３ａ及び第２層５ｂの接合部３ｂの曲げ・切断加工を行う（工程ｄ）。曲げの方向については、フレーム同士を組み合わせる方向により変化させることができるが、例えば、上部へ位置する第１層５ａの接合部３ａでは曲げ片７ａを下方向へ曲げ（図３（ａ））、下部へ位置する第２層５ｂの接合部３ｂでは曲げ片７ｂを上方向へ曲げる（図３（ｂ））。
曲げ角度については、組み合わせの際の作業性と、接合時の曲げ戻しの時に曲げ部が割れないようにする観点から、上方向、下方向共に１０°〜８０°、特に４５°〜６０°にすることが好ましい。
次に、図３（ｃ）に示すように、第１層５ａのフレーム１ａが第２層５ｂのフレーム１ｂより上になるように配置し、接合部３において第２層５ｂの曲げ片７ｂが第１層５ａの曲げ片７ａより上になるように鍵状に組み合わせる。
最後に、接合用金型を用いて図３（ｄ）に示すように、接合部３の上下面より潰し加工を施して固定し、半導体用リードフレームを完成させる（図２工程（ｅ））。
本実施形態の半導体リードフレームによれば、以下の効果を奏することができる。
（１）接合部３として、曲げ片７ａ，７ｂを機械的に折り曲げることにより接続しているため、カシメや熱によってフレームが変形する虞がない。
（２）突起部が形成されないため、リードフレーム同士を接合する際に、接合部３が厚くならず、パッケージ厚を低減できると共にコストを削減することができる。
（３）接合部３に突出する所がないため、従来の樹脂モールドの際に使用される成形金型を用い、既存の設計で製造できる。
（４）スポット溶接のように専用の設備が不要で、一般仕様のプレス機と金型のみで製造でき、工程も簡易なものとすることができる。
（５）三次元構造のＰＫＧ（パッケージ）を容易に製造でき、高集積で多機能のＰＫＧ（パッケージ）の製作が可能となる。
（６）接合部のサイズ、位置を自由に決められることにより、リードフレームの設計の自由度が増大する。
なお、本実施形態では、図１に示すように、第１層５ａ及び第２層５ｂに形成された一つの正方形状のリードパターンに対してそれぞれ接合部を４箇所設けたが、更に接合部の個数を増やして接合強度を向上させることも可能である。
また、図４に示すように、第１層１１ａのフレーム１ａに形成されたリード２ａを含む一つの正方形状のパターンに対して対角線上に９ａを２箇所形成し、それに対応させて、第２層１１ｂのフレーム１ｂに形成されたリード２ｂを含む一つの正方形状のパターンに対して対角線上に９ａを２箇所形成することもできる。このような対角線上に２箇所接合部を形成する方法は、パターンサイズに制限があり４箇所以上設けられない場合に特に有効である。
更に、接合部の変形例として、図５に示すように、接合部１３ａにおいてフレーム１ａに形成された長辺の曲げ片１５ａを下方に折り曲げ（図５（ａ））、接合部１３ｂにおいてフレーム１ｂに設けられた孔部１５ｂ（図５（ｂ））に挿通して、下方で折り曲げて固定することもできる（図５（ｃ））。この場合は、フレーム１ａとフレーム１ｂとで異なる材料を用いて構成しても良いが、フレーム１ａについては曲げ量が大きくなるため、塑性変形が可能な金属を用いることが好ましい。
また、前記実施形態では、重ね合わせる第１層及び第２層として共にリードフレームを用いたが、一方が放熱板（ヒートシンク）であっても良い。ヒートシンクに用いられる材料については、銅又はその合金、Ｎｉ又はその合金、鉄又はその合金、ステンレス合金、タングステン又はその合金、あるいはセラミックを用いることができる。また、第１層及び第２層を共にリードフレームとし、新たに第３層として放熱板（ヒートシンク）を組み合わせて３層構造にすることにより、電気的特性と放熱性の両方を備えた構造とすることもできる。更に、リードフレームまたは放熱板（ヒートシンク）を組み合わせた多層構造としても構わない。
本発明の半導体用リードフレームの一実施形態を説明するための平面図である。 本実施形態の半導体用リードフレームの製造工程を説明するフローチャートである。 本実施形態の半導体用リードフレームの接合部における曲げ片の曲げ方法の説明図である。 本発明の半導体用リードフレームの他の実施形態を説明するための平面図である。 本発明の半導体用リードフレームの他の接合方法の説明図である。 従来の放熱板付きリードフレームを説明する断面図である。 従来の放熱板付きリードフレームを説明する断面図である。 従来の放熱板付きリードフレームを説明する断面図である。 従来の重ね合わせリードフレームを説明する平面図である。
符号の説明
１ａ，１ｂ フレーム
２ａ，２ｂ リード
３ａ，３ｂ 接合部
５ａ 第１層
５ｂ 第２層
７ａ，７ｂ 曲げ片
９ａ，９ｂ 接合部
１１ａ 第１層
１１ｂ 第２層
１３ａ，１３ｂ 接合部
１５ａ 曲げ片
１５ｂ 孔部

Claims (8)

  1. フレームを加工してリードを形成した第１のリードフレーム部材と、フレームを加工して前記リードとは異なる形状にリードを形成した第２のリードフレーム部材とを少なくとも有し、これらを重ね合わせて接合部において接続した半導体装置用リードフレームにおいて、
    前記第１のリードフレーム部材及び第２のリードフレーム部材は、前記接合部として、各々のフレームの一部から形成された曲げ片を有し、該曲げ片を双方機械的に折り曲げることにより前記第１のリードフレーム部材と第２のリードフレーム部材とを接続したことを特徴とする半導体装置用リードフレーム。
  2. 前記第１のリードフレーム部材及び前記第２のリードフレーム部材の曲げ片はそれぞれ接続側へ１０°〜８０°折り曲げられ、鍵状に曲げ組み合わされて接続されていることを特徴とする請求項１記載の半導体装置用リードフレーム。
  3. フレームを加工してリードを形成した第１のリードフレーム部材と、フレームを加工して前記リードとは異なる形状にリードを形成した第２のリードフレーム部材とを少なくとも有し、これらを重ね合わせて接合部において接続した半導体装置用リードフレームにおいて、
    前記第１のリードフレーム部材及び前記第２のリードフレーム部材のいずれか一方の接合部に曲げ片が形成され、他方の接合部に前記曲げ片が貫通する貫通孔が形成され、前記曲げ片を前記貫通孔に挿入して折り曲げることにより前記第１のリードフレーム部材と第２のリードフレーム部材とを接続したことを特徴とする半導体装置用リードフレーム。
  4. フレームを加工してリードを形成したリードフレーム部材と、フレームを有する放熱板とを少なくとも有し、これらを重ね合わせて接合部において接続した半導体装置用リードフレームにおいて、
    前記リードフレーム部材及び前記放熱板は、前記接合部として、各々のフレームの一部から形成された曲げ片を有し、該曲げ片を双方機械的に折り曲げることにより前記リードフレーム部材と前記放熱板とを接続したことを特徴とする半導体装置用リードフレーム。
  5. 前記リードフレーム部材及び前記放熱板の曲げ片はそれぞれ接続側へ１０°〜８０°折り曲げられ、鍵状に曲げ組み合わされて接続されていることを特徴とする請求項４記載の半導体装置用リードフレーム。
  6. フレームを加工してリードを形成したリードフレーム部材と、フレームを有する放熱板とを少なくとも有し、これらを重ね合わせて接合部において接続した半導体装置用リードフレームにおいて、
    前記リードフレーム部材又は前記放熱板のいずれか一方の接合部に曲げ片が形成され、他方の接合部に前記曲げ片が貫通する貫通孔が形成され、前記曲げ片を前記貫通孔に挿入して折り曲げることにより前記リードフレーム部材と前記放熱板とを接続したことを特徴とする半導体装置用リードフレーム。
  7. フレームを加工してリードを形成すると共に、接合部となる第１の曲げ片を形成することにより第１のリードフレーム部材を準備する工程と、
    フレームを加工して前記リードとは異なる形状にリードを形成すると共に、接合部となる第２の曲げ片を形成することにより第２のリードフレーム部材を準備する工程と、
    前記第１のリードフレーム部材及び前記第２のリードフレーム部材を重ね合わせる工程と、
    前記第１の曲げ片と前記第２の曲げ片をそれぞれ接続側へ１０°〜８０°機械的に折り曲げ、鍵状に組み合わせる工程と、
    前記接合部の上下面より潰し加工を施して前記接合部を固定する工程と
    を含むことを特徴とする半導体装置用リードフレームの製造方法。
  8. フレームを加工してリードを形成すると共に、接合部となる第１の曲げ片を形成することにより第１のリードフレーム部材を準備する工程と、
    フレームに接合部となる第２の曲げ片を形成することにより放熱板を準備する工程と、
    前記第１のリードフレーム部材及び前記放熱板を重ね合わせる工程と、
    前記第１の曲げ片と前記第２の曲げ片をそれぞれ接続側へ１０°〜８０°機械的に折り曲げ、鍵状に組み合わせる工程と、
    前記接合部の上下面より潰し加工を施して前記接合部を固定する工程と
    を含むことを特徴とする半導体装置用リードフレームの製造方法。
JP2004190372A 2004-06-28 2004-06-28 半導体装置用リードフレーム及びその製造方法 Expired - Fee Related JP4578870B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004190372A JP4578870B2 (ja) 2004-06-28 2004-06-28 半導体装置用リードフレーム及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004190372A JP4578870B2 (ja) 2004-06-28 2004-06-28 半導体装置用リードフレーム及びその製造方法

Publications (2)

Publication Number Publication Date
JP2006013253A true JP2006013253A (ja) 2006-01-12
JP4578870B2 JP4578870B2 (ja) 2010-11-10

Family

ID=35780111

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004190372A Expired - Fee Related JP4578870B2 (ja) 2004-06-28 2004-06-28 半導体装置用リードフレーム及びその製造方法

Country Status (1)

Country Link
JP (1) JP4578870B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013098146A (ja) * 2011-11-07 2013-05-20 Panasonic Corp 発光装置
JP2013232579A (ja) * 2012-05-01 2013-11-14 Nec Engineering Ltd 半導体装置、半導体装置製造方法及び半導体装置製造装置

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5615067U (ja) * 1979-07-12 1981-02-09
JPS5989448A (ja) * 1983-10-21 1984-05-23 Hitachi Ltd 電子装置用リ−ドフレ−ム
JPH05343445A (ja) * 1992-06-05 1993-12-24 Mitsubishi Electric Corp Ｌｏｃ構造を有する半導体装置およびその製造方法並びにこれに使用するリードフレーム
JPH06302746A (ja) * 1993-04-09 1994-10-28 Sumitomo Kinzoku Ceramics:Kk 半導体装置用リードフレーム
JPH07211845A (ja) * 1994-01-26 1995-08-11 Toppan Printing Co Ltd 重ね合わせリードフレーム
JPH09172127A (ja) * 1995-12-20 1997-06-30 Mitsui High Tec Inc リードフレームおよびこれを用いた半導体装置
JPH09205171A (ja) * 1996-01-25 1997-08-05 Mitsui High Tec Inc リードフレーム及びその製造方法
JPH09312372A (ja) * 1996-05-22 1997-12-02 Hitachi Ltd 半導体装置の製造方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5615067U (ja) * 1979-07-12 1981-02-09
JPS5989448A (ja) * 1983-10-21 1984-05-23 Hitachi Ltd 電子装置用リ−ドフレ−ム
JPH05343445A (ja) * 1992-06-05 1993-12-24 Mitsubishi Electric Corp Ｌｏｃ構造を有する半導体装置およびその製造方法並びにこれに使用するリードフレーム
JPH06302746A (ja) * 1993-04-09 1994-10-28 Sumitomo Kinzoku Ceramics:Kk 半導体装置用リードフレーム
JPH07211845A (ja) * 1994-01-26 1995-08-11 Toppan Printing Co Ltd 重ね合わせリードフレーム
JPH09172127A (ja) * 1995-12-20 1997-06-30 Mitsui High Tec Inc リードフレームおよびこれを用いた半導体装置
JPH09205171A (ja) * 1996-01-25 1997-08-05 Mitsui High Tec Inc リードフレーム及びその製造方法
JPH09312372A (ja) * 1996-05-22 1997-12-02 Hitachi Ltd 半導体装置の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013098146A (ja) * 2011-11-07 2013-05-20 Panasonic Corp 発光装置
JP2013232579A (ja) * 2012-05-01 2013-11-14 Nec Engineering Ltd 半導体装置、半導体装置製造方法及び半導体装置製造装置

Also Published As

Publication number Publication date
JP4578870B2 (ja) 2010-11-10

Similar Documents

Publication Publication Date Title
JP6244147B2 (ja) 半導体装置の製造方法
KR102452097B1 (ko) 리드 프레임 및 반도체 장치
US8133759B2 (en) Leadframe
CN104685622A (zh) Bva中介结构
CN104025287A (zh) 半导体装置
TWI451539B (zh) 半導體封裝件及其製造方法
TW201815240A (zh) 元件埋入式電路板結構及其製造方法
JP2023015224A (ja) 半導体装置
JP2009246337A (ja) 半導体装置及びその製造方法
JP4307362B2 (ja) 半導体装置、リードフレーム及びリードフレームの製造方法
JP2006294882A (ja) 半導体装置
JP2018046057A (ja) 半導体パッケージ
JP4578870B2 (ja) 半導体装置用リードフレーム及びその製造方法
JP2010050288A (ja) 樹脂封止型半導体装置およびその製造方法
JP2006005281A (ja) リードフレーム及びその製造方法並びに樹脂封止型半導体装置
JP2006140401A (ja) 半導体集積回路装置
JP2008091692A (ja) 半導体回路モジュールの製造方法
JP3243076U (ja) ワイヤボンディング耐久性を向上させるチップパッケージのバンプ構造
JP6250788B2 (ja) 半導体装置
TWI676252B (zh) 導線架及其製造方法
JP4695672B2 (ja) 半導体装置
JP2005317862A (ja) 半導体素子の接続構造
JP7022784B2 (ja) 半導体装置
JP7017202B2 (ja) 半導体装置
JP2007251065A (ja) セラミック配線基板およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060728

A977 Report on retrieval

Effective date: 20081014

Free format text: JAPANESE INTERMEDIATE CODE: A971007

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090526

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090707

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100202

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100413

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20100510

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Effective date: 20100810

Free format text: JAPANESE INTERMEDIATE CODE: A01

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100825

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130903

Year of fee payment: 3

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees