JP2006013009A - Dc parameter measurement device in wafer burn-in system - Google Patents
Dc parameter measurement device in wafer burn-in system Download PDFInfo
- Publication number
- JP2006013009A JP2006013009A JP2004185611A JP2004185611A JP2006013009A JP 2006013009 A JP2006013009 A JP 2006013009A JP 2004185611 A JP2004185611 A JP 2004185611A JP 2004185611 A JP2004185611 A JP 2004185611A JP 2006013009 A JP2006013009 A JP 2006013009A
- Authority
- JP
- Japan
- Prior art keywords
- block
- wafer
- parameters
- board
- measuring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
Description
本発明は、ウェハバーンイン(Burn−In)システムに関し、より詳しくは、ウェハバーンインシステムにおけるウェハ上の各半導体素子に対するDCパラメータを測定する事が出来る装置に関する。 The present invention relates to a wafer burn-in (Burn-In) system, and more particularly to an apparatus capable of measuring a DC parameter for each semiconductor element on a wafer in the wafer burn-in system.
一般に、ウェハバーンイン工程は、半導体素子をウェハ状態で最終ユーザに提供する前に製品が使用される条件よりもさらに厳しい高温(約125℃)の環境で通常の使用電圧(5.0V)よりも高い電圧を印加し、半導体素子の異常の有無を判断する一種のテスト工程であり、主に半導体製造の後工程で行われている。また、このウェハバーンイン工程を行うことにより、半導体素子に対する信頼性や生産性を早期に確保する事が出来る。 In general, the wafer burn-in process is performed at a higher temperature (about 125 ° C.) than the normal operating voltage (5.0 V) in an environment where the product is used before the semiconductor element is provided to the end user in a wafer state. This is a kind of test process in which a high voltage is applied to determine the presence or absence of an abnormality in a semiconductor element, and is mainly performed in a subsequent process of semiconductor manufacturing. Further, by performing this wafer burn-in process, it is possible to ensure reliability and productivity for semiconductor elements at an early stage.
これに関わり、図1は、従来の一般的なウェハバーンインシステムに対する全体の構成を示す図であり、コンピュータ100と、ウェハローディング装置200と、性能測定ボード250と、メインテスト装置300とを備えており、これらの各装置は、通常、独立した個別の装置から構成される。即ち、図1に示したウェハローディング装置200と、性能測定ボード250と、メインテスト装置300とは、それぞれ独立した個別の装置から構成され、所定の接続方式により相互に接続され、ウェハバーンイン工程を行っている。
In relation to this, FIG. 1 is a diagram showing an overall configuration of a conventional general wafer burn-in system, and includes a
図1を参照し各構成手段の機能について説明すると、先ず、コンピュータ100は、通常のパーソナルコンピュータやワークステーションから構成され、ユーザの操作によってウェハバーンイン工程における実行条件及び命令を入力し、後述するメインテスト装置300に供給することにより、ウェハバーンイン工程の実行を制御し、それによる工程の進行状態を監視するための手段である。
Referring to FIG. 1, the function of each constituent means will be described. First, the
ウェハローディング装置200は、テストを行うウェハを後述する性能測定ボード250に移送し、ローディング及びアラインメントする機能やテストの終了したウェハをアンローディングする機能を有する。
The
性能測定ボード250は、ウェハローディング装置200によってローディングされたウェハをテストする手段であり、バーンインテストを行うために必要な複数の測定デバイスとウェハとを接続させるための複数のピン、かつ、テストの進行状態を表示するための表示手段(例えば、LED)などを備えており、後述するメインテスト装置300から供給される制御信号に基づき、バーンイン工程による所定の電圧や各種のテスト信号などを複数のピンを介してウェハに供給する。さらに、これに対応してウェハから出力される信号をメインテスト装置300に伝送する。
The
メインテスト装置300は、上述のコンピュータ100を介して入力される実行命令に基づいて、ウェハバーンイン工程による全体のテスト過程を実行及び制御する構成手段であり、上述の性能測定ボード250と接続され、テストを行うための所定の電圧及び各種のテスト信号を発生し、性能測定ボード250に供給する。
The
また、さらに性能測定ボード250から供給される出力信号を組み合わせ、それに対応するテスト結果信号を後述する警報発生装置(図示せず)に供給したり、自体のモニタ(図示せず)またはコンピュータ100に伝送したりする。従って、このメインテスト装置300は、ウェハバーンインテストを実行するための各種の構成手段を備えており、例えば、複数のタイミングクロック発生手段と、テスト波形発生手段と、実行のための制御命令を格納するメモリ手段と、波形モニタリング手段と、駆動ドライバと、DCパラメータの測定手段と、かつ、これらのそれぞれの構成手段の動作及び検出信号の分析のためのCPUや全体の工程の状態をディスプレイするためのディスプレイ手段(モニタ)とを備えている。
Further, output signals supplied from the
さらに、このようにウェハバーンインシステムのメインテスト装置300内に組み込まれる各種の構成手段は、通常、それぞれの機能に対応する複数のボード(Board)型に組み込まれ、各ボード間の相互の有機的な接続によって各種のテスト信号を生成することになる。
Further, the various constituent means incorporated in the
本発明において、上述のような従来の一般的なウェハバーンインシステムのメインテスト装置に組み込まれるそれぞれのボードの中にはウェハ上の各半導体素子に対するDCパラメータを測定するためのDCボードが含まれている。 In the present invention, a DC board for measuring a DC parameter for each semiconductor element on the wafer is included in each board incorporated in the main test apparatus of the conventional general wafer burn-in system as described above. Yes.
このDCボードは、テストモードによってウェハ上の各半導体素子に対するDCパラメータを測定しているが、このDCボードのテストモードとしては、各半導体素子に所定の電圧を印加し、これに対応して各半導体素子に流れる電流を測定するVSIMモードと、各半導体素子に所定の電流を印加し、これに対応して各半導体素子にかかる電圧を測定するISVMモードと、実際に各半導体素子に印加される電圧を測定するVMモードとがある。また、通常、DCボードは、メインテスト装置300内のPD(Pulse Driver)ボードと連動してウェハ上の各半導体素子に対するDCパラメータを測定している。
This DC board measures DC parameters for each semiconductor element on the wafer in a test mode. As a test mode for this DC board, a predetermined voltage is applied to each semiconductor element, and each DC element corresponds to this. A VSIM mode for measuring a current flowing through a semiconductor element, an ISVM mode for measuring a voltage applied to each semiconductor element in response to applying a predetermined current to each semiconductor element, and an actual application to each semiconductor element There is a VM mode for measuring voltage. In general, the DC board measures DC parameters for each semiconductor element on the wafer in conjunction with a PD (Pulse Driver) board in the
このような従来の一般的なウェハバーンインシステムにおいて使用されるDCボードは、同じ回路が8個ずつ構成され、1個のDC回路では8個のパラメータを測定する事が出来る。即ち、DCボードは、同じ回路から構成された8個の同じブロックからなっており、それぞれのブロックは、8個のDUT(Device Under Test)に対するDCパラメータを測定する事が出来る。従って、1個のDCボードは、ウェハ上に形成された64個の半導体素子に対するDCパラメータを測定する事が出来る。 In the DC board used in such a conventional general wafer burn-in system, eight identical circuits are configured, and eight parameters can be measured with one DC circuit. In other words, the DC board is composed of eight identical blocks composed of the same circuit, and each block can measure DC parameters for eight device under test (DUT). Therefore, one DC board can measure DC parameters for 64 semiconductor elements formed on a wafer.
図2は、従来の一般的なウェハバーンインシステムにおけるDCボード内に含まれた1個のDCブロックに対する接続関係を一例として示す図である。 FIG. 2 is a diagram showing, as an example, a connection relationship with respect to one DC block included in a DC board in a conventional general wafer burn-in system.
図2に示すように、1個のDCブロック310は、8個のDUTを測定することが可能となっているが、このとき、DCブロック310と各DUTとは、それぞれリレースイッチ(DRy1〜DRy8)を介して接続されている。即ち、DCブロック310は、それぞれのリレースイッチ(DRy1〜DRy8)をターンオンし、それぞれのDUTに対するDCパラメータを測定している。このとき、DCブロックから発生した信号は、メインテスト装置300内のPDボードに形成された各PDブロックを介してウェハ上の各半導体素子に伝達される。
As shown in FIG. 2, one
図3は、図2に示した各DUT内におけるPDブロックの接続関係を示す図である。同図を参照して説明すると、1個のDUT内には、同図に示した12つのPDブロック(321〜332)が存在し、かつ、各PDブロック(321〜332)は、それぞれのリレースイッチ(PRy1とPRy1′、PRy2とPRy2′、PRy3とPRy3′、…、PRy12とPRy12′)をオン/オフ制御することにより、DCブロック310によるDCパラメータの測定、あるいはPDブロックによるPDパラメータの測定を行っている。
FIG. 3 is a diagram showing a connection relationship of PD blocks in each DUT shown in FIG. Referring to the figure, there are 12 PD blocks (321 to 332) shown in the figure in one DUT, and each PD block (321 to 332) has its own relay. DC parameter measurement by the
即ち、それぞれのPDブロック(321〜332)においてPDパラメータを測定する場合には、PDブロックと接続されたそれぞれのリレースイッチ(PRy1、PRy2、PRy3、…、PRy12)をターンオンした状態でDCブロック310と接続されたリレースイッチ(PRy1′、PRy2′、PRy3′、…、PRy12′)をターンオフすることにより、それぞれのPDパラメータを測定している。
That is, when the PD parameter is measured in each PD block (321 to 332), the
これとは異なり、DCブロック310によってウェハ上の各半導体素子に対するDCパラメータを測定する過程において、それぞれのPDブロック(321〜332)は、それぞれのリレースイッチ(PRy1、PRy2、PRy3、…、PRy12)をターンオフした状態でDCブロック310と接続されたリレースイッチ(PRy1′、PRy2′、PRy3′、…、PRy12′)をターンオンすることにより、DCパラメータを測定している。
In contrast, in the process of measuring the DC parameter for each semiconductor element on the wafer by the
結果的に、従来の一般的なDCボードには、図2に示すような接続関係を有するDCブロックが8個存在し、1個のDCブロックでは8個のDUTに対するDCパラメータを測定できるため、従来の一般的なウェハバーンインシステムにおいては、全て64個のDUTに対するDCパラメータを同時に測定する事が出来る。 As a result, in the conventional general DC board, there are eight DC blocks having a connection relationship as shown in FIG. 2, and DC parameters for eight DUTs can be measured with one DC block. In the conventional general wafer burn-in system, DC parameters for all 64 DUTs can be measured simultaneously.
ところで、最近は、1個のメインテスト装置300に2つの性能測定ボード250が受容できるようにするために、それぞれの装置内部に組み込まれるそれぞれのDCボードを、通常、2つずつ組み込まれおり、これを考慮すれば、通常のウェハバーンインシステムにおいては、一度の測定過程により128個(DCボード2枚×各DCボード当たり8ブロック×各ブロック当たり8個の素子)の半導体素子に対するDCパラメータを測定することが可能となる。
By the way, recently, in order to allow two
つまり、従来の一般的なウェハバーンインシステムを利用してDCパラメータを測定する場合には、一度の測定過程により最大128個の半導体素子に対するDCパラメータを測定することが可能となる。 That is, when DC parameters are measured using a conventional general wafer burn-in system, it is possible to measure DC parameters for a maximum of 128 semiconductor elements in a single measurement process.
しかし、実際のウェハ上には、128個よりもはるかに多くの半導体素子が形成されるため、ウェハ上に形成されている全ての半導体素子に対するDCパラメータを測定するには、かなりの時間がかかる。特に、最近はウェハの直径が益々増加しつつあり、ウェハ上に形成される半導体素子の数も益々増加しており、それにより、1個のウェハに対するDCパラメータの測定時間も増加することになり、よって、ウェハバーンイン工程における全体の所要時間が増加してしまうという問題があった。 However, since much more than 128 semiconductor elements are formed on an actual wafer, it takes a considerable amount of time to measure DC parameters for all the semiconductor elements formed on the wafer. . In particular, the diameter of a wafer is increasing more and more recently, and the number of semiconductor elements formed on the wafer is also increasing. As a result, the measurement time of DC parameters for one wafer also increases. Therefore, there is a problem that the total time required for the wafer burn-in process increases.
本発明は、上記問題点に鑑みなされたものであり、ウェハバーンインシステムにおいてDCパラメータ測定を行うDCブロックの接続状態をより一層簡素化し、DCブロックのハードウェア的な構成を簡素化すると共に、より多くのDUT(Device Under Test)が受容できるようにすることにより、DCパラメータ測定による工程時間を短縮できるようにするDCパラメータ測定装置を提供することを目的とする。 The present invention has been made in view of the above problems, and further simplifies the connection state of the DC block that performs DC parameter measurement in the wafer burn-in system, simplifies the hardware configuration of the DC block, and more It is an object of the present invention to provide a DC parameter measurement device that can reduce the process time for DC parameter measurement by allowing many DUTs (Device Under Tests) to be accepted.
上記の目的を達成するため、本発明によるウェハバーンインシステムにおいて半導体素子に対するDCパラメータを測定するための装置は、前記DCパラメータを測定するためのn個の同じ回路からなり、前記n個の回路は、1:1に対応して接続されたn個のスイッチング手段(DRy)を介してそれぞれ18個のDUT(Device Under Test)と接続されることを特徴とする。 To achieve the above object, an apparatus for measuring a DC parameter for a semiconductor device in a wafer burn-in system according to the present invention comprises n identical circuits for measuring the DC parameter, wherein the n circuits are It is characterized by being connected to 18 DUTs (Device Under Tests) through n switching means (DRy) connected corresponding to 1: 1.
本発明によると、従来のウェハバーンインシステムに備えられたDCパラメータ測定装置に比べ相対的にハードウェアの構成を最小化できる効果がある。また、単一の工程により処理可能なDUT数を2倍以上増加することにより、ウェハバーンイン工程におけるDCパラメータ測定時間を短縮できる効果がある。 According to the present invention, there is an effect that the hardware configuration can be relatively minimized as compared with the DC parameter measuring apparatus provided in the conventional wafer burn-in system. Further, by increasing the number of DUTs that can be processed in a single process more than twice, there is an effect that the DC parameter measurement time in the wafer burn-in process can be shortened.
以下、本発明の好ましい実施の形態を、添付図面に基づいて詳しく説明する。 Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings.
図4は、本発明のDCパラメータ測定装置によるDCブロックの接続状態を示す図である。本発明によると、DCボードに形成されたそれぞれのDCブロックは、1個のリレースイッチ(DRy)のみを用いて18個のDUT(DUT1〜DUT18)と接続されるように構成されている。即ち、図2に示す従来のDCブロックと比較してそれぞれのDUTと接続されるリレースイッチの数を8個から1個に減少し、DCブロック310に受容できるDUTの数を8個から18個に増大した。
FIG. 4 is a diagram showing a connection state of DC blocks by the DC parameter measuring apparatus of the present invention. According to the present invention, each DC block formed on the DC board is configured to be connected to 18 DUTs (DUT1 to DUT18) using only one relay switch (DRy). That is, compared with the conventional DC block shown in FIG. 2, the number of relay switches connected to each DUT is reduced from 8 to 1, and the number of DUTs that can be received by the
従って、図4に示すように、DCボード内の各DCブロックを構成する場合には、1個のDCブロックにおいて18個のDUTに対するDCパラメータを測定することが可能となり、それにより、8個のDCブロックを含む1個のDCボードでは全て144個のDUTに対するDCパラメータを測定することが可能となる。 Therefore, as shown in FIG. 4, in the case of configuring each DC block in the DC board, it is possible to measure DC parameters for 18 DUTs in one DC block. With a single DC board including a DC block, it is possible to measure DC parameters for 144 DUTs.
図4に示す各DUT(DUT1〜DUT18)内における各PDブロックとの接続関係は、前述の図3と同様である。図3及び図4を参照して本発明によるDCパラメータ測定装置の動作を説明すると、以下の通りになる。 The connection relationship with each PD block in each DUT (DUT1 to DUT18) shown in FIG. 4 is the same as that in FIG. The operation of the DC parameter measuring apparatus according to the present invention will be described with reference to FIGS. 3 and 4 as follows.
先ず、DCブロック310によりDCパラメータを測定する過程において、図4に示すDCブロック310のリレースイッチ(DRy)は、DCブロック310の制御によりターンオン状態に切り替えられる。
First, in the process of measuring DC parameters by the DC block 310, the relay switch (DRy) of the DC block 310 shown in FIG. 4 is switched to a turn-on state by the control of the
また、図3に示すそれぞれのPDブロック(321〜332)は、従来と同様にそれぞれのリレースイッチ(PRy1とPRy1′、PRy2とPRy2′、PRy3とPRy3′、…、PRy12とPRy12′)のオン/オフ動作を制御している。即ち、それぞれのPDブロック(321〜332)は、PDブロックと接続されたそれぞれのリレースイッチ(PRy1、PRy2、PRy3、…、PRy12)をターンオフすると共に、DCブロック310と接続されたリレースイッチ(PRy1′、PRy2′、PRy3′、…、PRy12′)をターンオンすることにより、DCブロック310から供給された信号が性能測定ボード250を介してウェハ上の各半導体素子に供給されるようにすることにより、DCブロック310によるDCパラメータの測定を可能とする。
Further, each PD block (321 to 332) shown in FIG. 3 is turned on for the respective relay switches (PRy1 and PRy1 ′, PRy2 and PRy2 ′, PRy3 and PRy3 ′,..., PRy12 and PRy12 ′) as in the prior art. Controls off / off operation. That is, each PD block (321 to 332) turns off each relay switch (PRy1, PRy2, PRy3,..., PRy12) connected to the PD block and also connects to the DC block 310 (PRy1). ′, PRy2 ′, PRy3 ′,..., PRy12 ′), so that the signal supplied from the DC block 310 is supplied to each semiconductor device on the wafer via the
つまり、本発明においては、DCブロック310と各DUTとの接続をスイッチングするリレースイッチを1個に構成することにより、8個のDCブロックからなるDCボード1個当たり8個のリレースイッチのみを必要とすることになる。従って、1個のDCブロックに8個のリレースイッチが備えられ、DCボード1個当たり最小64個のリレースイッチを必要とする従来のDCボードに比べ相対的にハードウェアの構成を簡素化することが可能となる。 In other words, in the present invention, by configuring the relay switch for switching the connection between the DC block 310 and each DUT to one, only eight relay switches are required per one DC board composed of eight DC blocks. Will be. Accordingly, eight relay switches are provided in one DC block, and the hardware configuration is simplified relative to a conventional DC board that requires a minimum of 64 relay switches per DC board. Is possible.
また、本発明においては、1個のDCブロック310に18個のDUTを受容できるように構成することにより、1個のDCボードにおいて144個のDUTに対するDCパラメータの測定を同時に処理することが可能となり、従来のDCボード(64個のDUT)に比べDCパラメータの測定時間を短縮することができ、これにより、最近のウェハ直径の増加傾向に、より効率的に対応することが可能となる。
In the present invention, it is possible to process the measurement of DC parameters for 144 DUTs simultaneously in one DC board by configuring 18 DCUTs in one
以上において説明した本発明は、本発明が属する技術の分野における通常の知識を有する者であれば、本発明の技術的思想を逸脱しない範囲内で、様々な置換、変形及び変更が可能であるので、上述した実施例及び添付された図面に限定されるものではない。 The present invention described above can be variously replaced, modified, and changed without departing from the technical idea of the present invention as long as it has ordinary knowledge in the technical field to which the present invention belongs. Therefore, the present invention is not limited to the above-described embodiment and attached drawings.
100 コンピュータ
200 ウェハローディング装置
250 性能測定ボード
300 メインテスト装置
310 DCブロック
321〜332 PDブロック
100
Claims (2)
前記DCパラメータを測定するためのn個の同じ回路を備え、前記n個の回路は、1:1に対応して接続されたn個のスイッチング手段(DRy)を介してそれぞれ18個のDUT(Device Under Test)と接続される、ウェハバーンインシステムのDCパラメータ測定装置。 An apparatus for measuring DC parameters for a semiconductor device in a wafer burn-in system,
N same circuits for measuring the DC parameters, each of which is connected to 18 DUTs (DRy) connected in a 1: 1 manner, respectively. A DC parameter measurement device for a wafer burn-in system connected to a device (Under Under Test).
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004185611A JP2006013009A (en) | 2004-06-23 | 2004-06-23 | Dc parameter measurement device in wafer burn-in system |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004185611A JP2006013009A (en) | 2004-06-23 | 2004-06-23 | Dc parameter measurement device in wafer burn-in system |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006013009A true JP2006013009A (en) | 2006-01-12 |
Family
ID=35779899
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004185611A Pending JP2006013009A (en) | 2004-06-23 | 2004-06-23 | Dc parameter measurement device in wafer burn-in system |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006013009A (en) |
-
2004
- 2004-06-23 JP JP2004185611A patent/JP2006013009A/en active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100248258B1 (en) | Method and apparatus for testing a megacell in an asic using jtag | |
US7944225B2 (en) | Method and apparatus for providing a tester integrated circuit for testing a semiconductor device under test | |
KR100916762B1 (en) | semiconductor device test system | |
US20200174073A1 (en) | Device inspection method | |
KR100856079B1 (en) | Semiconductor tester | |
JP2005191522A (en) | Voltage supply parameter measurement device in wafer burn-in system | |
KR20050007815A (en) | Parallel test apparatus and method of integrated circuit device able to provide high test current | |
JP4026945B2 (en) | Mixed IC test apparatus and control method of the IC test apparatus | |
KR20050121376A (en) | Test device for semiconductor device and method of testing semiconductor device by using the test device | |
JP2006013009A (en) | Dc parameter measurement device in wafer burn-in system | |
US20050285612A1 (en) | Apparatus for measuring DC parameters in a wafer burn-in system | |
KR20040062769A (en) | Apparatus for measuring dc parameters in a wafer burn-in system | |
JP2010002315A (en) | Semiconductor testing device and method for testing dc characteristic thereof | |
JP2009288064A (en) | Semiconductor test apparatus and method | |
JP2003107128A (en) | Semiconductor testing device and test method | |
TWI708305B (en) | Improved method of mass sampling test for wafer process yield analysis | |
JP4061533B2 (en) | IC tester | |
JP3053012B2 (en) | Test circuit and test method for semiconductor device | |
JP2006038791A (en) | Prober needle switching device, prober device and method for measuring semiconductor element | |
JP2002299460A (en) | Semiconductor integrated circuit | |
KR100483493B1 (en) | Main test device of wafer burnin system | |
KR20100024678A (en) | Probe card for testing semiconductor devices, tester and chip inspection method using the same | |
KR20030058863A (en) | Alarm apparatus of wafer burn-in system | |
JP4173229B2 (en) | IC test equipment | |
KR100507918B1 (en) | Apparatus for detecting a vs wire's break in a wafer burn-in system |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070516 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071016 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080311 |