JP2002299460A - Semiconductor integrated circuit - Google Patents

Semiconductor integrated circuit

Info

Publication number
JP2002299460A
JP2002299460A JP2001106268A JP2001106268A JP2002299460A JP 2002299460 A JP2002299460 A JP 2002299460A JP 2001106268 A JP2001106268 A JP 2001106268A JP 2001106268 A JP2001106268 A JP 2001106268A JP 2002299460 A JP2002299460 A JP 2002299460A
Authority
JP
Japan
Prior art keywords
output
semiconductor integrated
integrated circuit
circuit
groups
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2001106268A
Other languages
Japanese (ja)
Inventor
Toshiyuki Mizoguchi
利幸 溝口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2001106268A priority Critical patent/JP2002299460A/en
Publication of JP2002299460A publication Critical patent/JP2002299460A/en
Withdrawn legal-status Critical Current

Links

Landscapes

  • Tests Of Electronic Circuits (AREA)
  • Liquid Crystal (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a semiconductor integrated circuit capable of executing an adjacent leakage measurement before cutting a fuse and reduce the number of probes necessary to measure the outputs as compared with the number of output pins. SOLUTION: The semiconductor integrated circuit comprises a plurality of groups of output terminals PN, PN+1 , etc., for electrically connecting to an external unit, a plurality of groups of output circuits QN, QN+1 , etc., corresponding to these output terminals, a control circuit 10 for controlling the plurality of the output circuits so as to output the output signal by the sequentially selected one output circuit in the output circuits of the respective groups and to set the output to a high impedance by another output circuit, and a plurality of fuses 1, 2, etc., each connected between a predetermined output terminal of the one group and a predetermined output terminal of another group and thereafter melted.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、一般的に半導体集
積回路に関し、特に、液晶ドライバICのように多数の
出力端子を有し、検査装置(LSIテスター等)を用い
て検査する際に検査装置との接続を容易にした半導体集
積回路に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention generally relates to a semiconductor integrated circuit, and more particularly to a semiconductor integrated circuit having a large number of output terminals, such as a liquid crystal driver IC, which is inspected by using an inspection device (such as an LSI tester). The present invention relates to a semiconductor integrated circuit that facilitates connection with a device.

【0002】[0002]

【従来の技術】従来、液晶ドライバICのように多数の
出力端子(ピンやパッド)を有する半導体集積回路を検
査する場合には、すべての出力端子のテストを行うため
に、半導体集積回路の端子数と同じ数のプローブをプロ
ーブカード上に立てて、多ピンへの対応が可能な高機能
LSIテスターを用いて検査を行っていた。
2. Description of the Related Art Conventionally, when testing a semiconductor integrated circuit having a large number of output terminals (pins and pads), such as a liquid crystal driver IC, the terminals of the semiconductor integrated circuit must be tested in order to test all the output terminals. The same number of probes are set on the probe card, and the inspection is performed using a high-performance LSI tester capable of handling a large number of pins.

【0003】例えば、半導体集積回路が300個の端子
を有している場合には、LSIテスターに接続されるプ
ローブをプローブカード上に300本立てて、半導体集
積回路の端子への接続を行っていた。しかしながら、半
導体集積回路における端子間の間隔は年々狭くなってお
り、物理的に全ての端子にプローブを立てることが困難
になってきている。また、プローブ数の多いプローブカ
ードや多ピンへの対応が可能な高機能LSIテスターは
高価であり、そのために検査費用も高額になってしま
う。
For example, when a semiconductor integrated circuit has 300 terminals, 300 probes connected to an LSI tester are erected on a probe card to connect to the terminals of the semiconductor integrated circuit. . However, the distance between terminals in a semiconductor integrated circuit is becoming smaller year by year, and it is becoming difficult to physically set probes on all terminals. In addition, a probe card having a large number of probes and a high-performance LSI tester capable of handling a large number of pins are expensive, and therefore the inspection cost is also high.

【0004】これを改善するために、図4に示すような
半導体集積回路が考えられる。この半導体集積回路にお
いては、出力バッファ回路B、BN+1、・・・の出
力は、スイッチング用のトランジスタQ、QN+1
・・・を介して、出力ピンP 、PN+1、・・・に接
続されている。また、トランジスタQ、QN+1、・
・・の動作を制御するために、各トランジスタのゲート
に制御信号を供給する制御回路110が設けられてい
る。さらに、隣接する2つの出力ピンPとP +1
の間にはフューズ101が接続され、隣接する2つの出
力ピンPN+2とPN+3との間にはフューズ102が
接続されている。
In order to improve this, as shown in FIG.
Semiconductor integrated circuits are conceivable. This semiconductor integrated circuit
The output buffer circuit BN, BN + 1...
The force is the switching transistor QN, QN + 1,
Via the output pin P N, PN + 1, Contact
Has been continued. Also, the transistor QN, QN + 1,
..Gate of each transistor to control operation of
Is provided with a control circuit 110 for supplying a control signal to the
You. Further, two adjacent output pins PNAnd PN +1When
The fuse 101 is connected between the two
Force pin PN + 2And PN + 3Fuse 102 is between
It is connected.

【0005】半導体集積回路の動作テストにおいては、
例えば、隣接する2つの出力ピンP とPN+1との内
の一方(図4においては出力ピンP)にプローブ12
1を立てて、出力ピンPとPN+1とに出力を供給す
るトランジスタQとQN+ との内の一方をオンにす
ると共に他方をオフにすることにより、出力バッファ回
路Bの出力と出力バッファ回路BN+1の出力とを交
互に測定する。動作テストが終了したら、フューズ10
1、102、・・・を、レーザ光の照射や高電圧の印加
により切断する。これにより、半導体集積回路の出力の
測定に必要なプローブの数を、半導体集積回路の出力ピ
ン数の半分にすることができる。
In an operation test of a semiconductor integrated circuit,
For example, two adjacent output pins P NAnd PN + 1With
(In FIG. 4, the output pin PN) To probe 12
Set 1 to output pin PNAnd PN + 1And supply the output to
Transistor QNAnd QN + 1Turn on one of
Output buffer circuit by turning off the other
Road BNOutput and output buffer circuit BN + 1With the output of
Measure with each other. When the operation test is completed, fuse 10
.., Laser light irradiation and high voltage application
And cut. This allows the output of the semiconductor integrated circuit to be
The number of probes required for measurement is determined by the output
Can be reduced by half.

【0006】[0006]

【発明が解決しようとする課題】しかしながら、このよ
うな半導体集積回路によれば、隣接する2つの出力ピン
がフューズで接続されている状態においては、隣接ピン
間のリークを測定することができない。そのため、フュ
ーズを切断した後で隣接ピン間のリークテストを行わな
ければならず、テストの工程が煩雑になってしまうとい
う問題がある。
However, according to such a semiconductor integrated circuit, when two adjacent output pins are connected by a fuse, the leak between the adjacent pins cannot be measured. Therefore, it is necessary to perform a leak test between adjacent pins after cutting the fuse, which causes a problem that the test process becomes complicated.

【0007】そこで、上記の点に鑑み、本発明は、出力
測定に必要なプローブの数を出力ピン数よりも減少さ
せ、かつ、フューズをカットする前に隣接リーク測定も
行うことができる半導体集積回路を提供することを目的
とする。
In view of the above, the present invention provides a semiconductor integrated circuit that can reduce the number of probes required for output measurement from the number of output pins and can also perform adjacent leak measurement before cutting a fuse. It is intended to provide a circuit.

【0008】[0008]

【課題を解決するための手段】以上の課題を解決するた
め、本発明に係る半導体集積回路は、外部と電気的に接
続を行うための複数群の出力端子と、複数群の出力端子
に対応する複数群の出力回路であって、各々の出力回路
が、3値以上のとり得る値の内の1つの値を有する出力
信号を出力するか、又は、出力をハイインピーダンス状
態とするような複数群の出力回路と、出力テストにおい
て、各群の出力回路の内の順次選択された1つの出力回
路が出力信号を出力し、他の出力回路が出力をハイイン
ピーダンス状態とするように複数群の出力回路を制御す
る制御回路と、複数のフューズであって、少なくとも出
力テスト及び隣接リークテストにおいて各々のフューズ
が1つの群の所定の出力端子と他の群の所定の出力端子
との間に接続され、その後切断される複数のフューズと
を具備する。
In order to solve the above-mentioned problems, a semiconductor integrated circuit according to the present invention has a plurality of groups of output terminals for electrically connecting to the outside and a plurality of groups of output terminals. A plurality of output circuits, each of which outputs an output signal having one of three or more possible values, or sets the output to a high impedance state. A group of output circuits and, in an output test, a plurality of groups of output circuits sequentially selected so that one of the output circuits in each group outputs an output signal and the other output circuit sets the output to a high impedance state. A control circuit for controlling an output circuit; and a plurality of fuses, each of which is connected between a predetermined output terminal of one group and a predetermined output terminal of another group in at least an output test and an adjacent leak test. Is Comprising a plurality of fuses to be subsequently cut.

【0009】出力テストにおいては、制御回路が、フュ
ーズで接続されている複数の出力端子に対応する複数の
出力回路の内の1つの出力回路が出力信号を出力し、他
の出力回路が出力をハイインピーダンス状態とするよう
に、複数群の出力回路を制御する。
In the output test, the control circuit outputs one of the plurality of output circuits corresponding to the plurality of output terminals connected by the fuse, and outputs the output signal to the other output circuit. A plurality of groups of output circuits are controlled so as to be in a high impedance state.

【0010】隣接リークテストにおいては、複数群の出
力回路が、隣接する出力端子に異なる値を有する出力信
号を出力すると共に、フューズで接続されている複数の
出力端子に同一の値を有する出力信号を出力するように
する。
In the adjacent leak test, a plurality of groups of output circuits output output signals having different values to adjacent output terminals and output signals having the same value to a plurality of output terminals connected by fuses. Output.

【0011】以上の様に構成した本発明に係る半導体装
置によれば、出力テストにおいて、制御回路が各群の出
力回路の内の1つを順次選択してその出力信号を各群の
1つの出力端子に出力させ、他の出力回路の出力をハイ
インピーダンス状態とするので、検査用治具のプローブ
は、各群の出力端子に対して1つだけ立てれば良いこと
になる。また、隣接リークテストにおいて、複数群の出
力回路が、隣接する出力端子に異なる値を有する出力信
号を出力し、フューズで接続されている複数の出力端子
に同一の値を有する出力信号を出力するようにすれば、
フューズを切断する前に隣接リークテストを行うことが
できる。
According to the semiconductor device of the present invention configured as described above, in the output test, the control circuit sequentially selects one of the output circuits of each group and outputs its output signal to one of the groups. Since the output is output to the output terminal and the output of the other output circuit is set to the high impedance state, only one probe of the inspection jig needs to be set up for each group of output terminals. In the adjacent leak test, a plurality of groups of output circuits output output signals having different values to adjacent output terminals, and output output signals having the same value to a plurality of output terminals connected by fuses. By doing so,
An adjacent leak test can be performed before cutting the fuse.

【0012】[0012]

【発明の実施の形態】以下、図面に基づいて本発明の実
施の形態について説明する。なお、同一の構成要素には
同一の参照符号を付して説明を省略する。図1は、本発
明の第1の実施形態に係る半導体集積回路の構成の一部
を示す図である。
Embodiments of the present invention will be described below with reference to the drawings. Note that the same components are denoted by the same reference numerals, and description thereof will be omitted. FIG. 1 is a diagram showing a part of the configuration of the semiconductor integrated circuit according to the first embodiment of the present invention.

【0013】図1において、この半導体集積回路は、外
部と電気的に接続を行うための複数群の出力ピンP
N+1、・・・を有している。本実施形態において
は、2個の出力ピンが1つの群を構成している。これら
の出力ピンに出力信号を供給するために、複数群の出力
バッファ回路B、BN+1、・・・が、複数群のスイ
ッチング用のトランジスタQ、QN+1、・・・を介
して複数群の出力ピンP 、PN+1、・・・にそれぞ
れ接続されている。ここで、各々の出力バッファ回路と
対応するスイッチング用のトランジスタとの組合せが、
1つの出力回路を構成する。なお、各々の出力回路にお
いて出力信号と入力信号とを切り換えることにより、各
々の出力ピンを入出力兼用ピンとして使用してもかまわ
ない。
In FIG. 1, this semiconductor integrated circuit is
Groups of output pins P for making electrical connection with the unitN,
PN + 1,···have. In this embodiment
, Two output pins constitute one group. these
Multiple groups of outputs to provide output signals to the output pins of
Buffer circuit BN, BN + 1, ... are plural groups of sui
Transistor Q for switchingN, QN + 1Through ...
And a plurality of output pins P N, PN + 1...
Connected. Here, each output buffer circuit and
Combination with the corresponding switching transistor,
One output circuit is configured. Note that each output circuit
Switching between the output signal and the input signal
Each output pin can be used as an I / O pin.
Absent.

【0014】各々の出力バッファ回路は、3値以上のと
り得る値(本実施形態においては、V、V、V
の内の1つの値を有する出力信号を出力する。また、各
々のスイッチング用のトランジスタは、ゲート電圧がハ
イレベルのときにオン状態となり、ゲート電圧がローレ
ベルのときにオフ状態となる。トランジスタQ、Q
N+1、・・・の動作を制御するために、これらのトラ
ンジスタのゲートに制御信号を供給する制御回路10が
設けられている。さらに、隣接していない出力ピンP
とPN+3との間、隣接していない出力ピンPN+1
N+4との間、・・・には、フューズ1、2、・・・
がそれぞれ接続されている。
Each output buffer circuit has three or more values.
Possible value (in the present embodiment, VA, VB, VC)
An output signal having one of the following values is output. Also, each
The gate voltage of each switching transistor is high.
When the gate voltage is low,
It turns off when the bell is on. Transistor QN, Q
N + 1, ... to control the operation of these
The control circuit 10 that supplies a control signal to the gate of the transistor
Is provided. In addition, a non-adjacent output pin PN
And PN + 3Between output pins PN + 1When
PN + 4Between, ..., fuses 1, 2, ...
Are connected respectively.

【0015】半導体集積回路のテストにおいては、各群
の出力ピンの内の1つの出力ピン(図1においては、出
力ピンP、PN+2、PN+4)にプローブ21、2
2、23をそれぞれ立てる。次に、例えば、フューズ1
で接続されている出力ピンP とPN+3とに出力を供
給するトランジスタQとQN+3との内の1つをオン
にして他をオフにすることにより、出力バッファ回路B
の出力と出力バッファ回路BN+3の出力とを交互に
測定する。これにより、1本のプローブ21を用いて、
プローブ21が立てられている出力ピンPの出力信号
のみならず、プローブが立てられていない出力ピンP
N+3の出力信号を測定することができる。これによ
り、半導体集積回路の出力の測定に必要なプローブの数
を、半導体集積回路の出力ピン数の半分にすることがで
きる。
In a test of a semiconductor integrated circuit, each group
Output pin (in FIG. 1, the output pin
Force pin PN, PN + 2, PN + 4) To probe 21, 2
Stand 2 and 23 respectively. Next, for example, fuse 1
Output pin P connected by NAnd PN + 3And output to
Supply transistor QNAnd QN + 3Turn on one of
By turning off the other, the output buffer circuit B
NOutput and output buffer circuit BN + 3Alternate with the output of
Measure. Thereby, using one probe 21,
The output pin P on which the probe 21 is standingNOutput signal
Not only the output pin P with no probe
N + 3Can be measured. This
The number of probes required to measure the output of the semiconductor integrated circuit
Can be reduced to half the number of output pins of the semiconductor integrated circuit.
Wear.

【0016】また、本発明によれば、隣接する出力ピン
同士をフューズで接続していないので、フューズを切断
しなくても、隣接する出力ピン間のリーク(ショート)
を測定する隣接リークテストを行うことが可能である。
即ち、隣接する出力ピン間で異なる電圧V、V、V
、V、・・・を出力させるようにすれば、隣接する
出力ピン間がショートしている場合には大電流が流れる
ので、半導体集積回路の消費電流を測定することによ
り、出力ピン間のショートを検出することができる。
Further, according to the present invention, since adjacent output pins are not connected by a fuse, a leak (short) between adjacent output pins can be obtained without cutting the fuse.
It is possible to perform an adjacent leak test that measures
In other words, different voltage V A between adjacent output pins, V C, V
If B , V A ,... Are output, a large current flows when the adjacent output pins are short-circuited. Can be detected.

【0017】動作テスト及び隣接リークテストが終了し
たら、フューズ1、2、・・・を、レーザ光の照射や高
電圧の印加により切断する。
When the operation test and the adjacent leak test are completed, the fuses 1, 2,... Are cut by irradiating a laser beam or applying a high voltage.

【0018】図2に、本実施形態において使用できる出
力回路の他の例を示す。なお、図2においては、第1群
の出力回路のみを示し、フューズを省略している。図2
に示すように、出力ピンPには、トランジスタQ
、QB、QCが並列に接続されている。同様
に、出力ピンPN+1には、トランジスタQA +1
QBN+1、QCN+1が並列に接続されている。
FIG. 2 shows another example of an output circuit that can be used in this embodiment. In FIG. 2, only the first group of output circuits is shown, and the fuse is omitted. FIG.
As shown, the output pins P N, transistor Q
A N , QB N , and QC N are connected in parallel. Similarly, the output pin P N + 1 is connected to the transistor QA N + 1 ,
QB N + 1 and QC N + 1 are connected in parallel.

【0019】電源ピンP、P、Pには、それぞれ
電流計41、42、43を介して、異なる電源電圧
、V、Vが接続されている。トランジスタQA
は、出力ピンPに電源電圧Vを供給するためのト
ランジスタであり、トランジスタQBは、出力ピンP
に電源電圧Vを供給するためのトランジスタであ
り、トランジスタQCは、出力ピンPに電源電圧V
を供給するためのトランジスタである。
The power pins P A, P B, the P C, via the ammeter 41, 42 and 43, respectively, different power supply voltages V A, V B, V C is connected. Transistor QA
N is a transistor for supplying a power supply voltage V A at the output pins P N, transistor QB N is output pin P
A transistor for supplying a power supply voltage V B to N, the transistor QC N, the power supply voltage V to output pins P N
It is a transistor for supplying C.

【0020】トランジスタQA、QB、QCのゲ
ートは、制御回路30に接続されている。制御回路30
は、これらのトランジスタの内のいずれか1つをオン状
態とすることにより、3値以上のとり得る値の内の1つ
の値を有する出力信号を出力回路から出力させる。ある
いは、制御回路30は、これらのトランジスタの全てを
オフ状態とすることにより、出力回路の出力をハイイン
ピーダンス状態とする。
The transistors QA N, QB N, the gate of the QC N is connected to the control circuit 30. Control circuit 30
Turns on one of these transistors to output an output signal having one of three or more possible values from an output circuit. Alternatively, the control circuit 30 turns the output of the output circuit into a high impedance state by turning off all of these transistors.

【0021】隣接リークテストにおいては、例えば図2
に示すように、トランジスタQAをオン状態として出
力ピンPに電源電圧Vを供給し、QCN+1をオン
状態として出力ピンPN+1に電源電圧Vを供給す
る。もし、出力ピンPとP +1とがショートしてい
るとすると、電流計41と43において大電流が観測さ
れるので、このようなショートを検出することができ
る。
In the adjacent leak test, for example, FIG.
As shown in, and supplies the output pins P N to the power supply voltage V A transistor QA N is turned on to supply the power supply voltage V C to the output pin P N + 1 the QC N + 1 as an on-state. If the output pins P N and P N +1 are short-circuited, since a large current is observed in the ammeters 41 and 43, such a short-circuit can be detected.

【0022】次に、本発明の第2の実施形態について説
明する。図3は、本発明の第2の実施形態に係る半導体
集積回路の構成の一部を示す図である。本実施形態にお
いては、3個の出力ピンが1つの群を構成している。ま
た、隣接していない出力ピンPとPN+5との間には
フューズ61が接続され、隣接していない出力ピンP
N+5とPN+7との間にはフューズ62が接続されて
いる。同様に、出力ピンPN+1とPN+3との間には
フューズ63が接続され、出力ピンPN+3とP N+8
との間にはフューズ64が接続されている。
Next, a second embodiment of the present invention will be described.
I will tell. FIG. 3 shows a semiconductor according to a second embodiment of the present invention.
FIG. 2 is a diagram illustrating a part of a configuration of an integrated circuit. In this embodiment,
In addition, three output pins constitute one group. Ma
A non-adjacent output pin PNAnd PN + 5Between
The output pin P to which the fuse 61 is connected and is not adjacent
N + 5And PN + 7Fuse 62 is connected between
I have. Similarly, output pin PN + 1And PN + 3Between
Fuse 63 is connected and output pin PN + 3And P N + 8
And a fuse 64 is connected between them.

【0023】半導体集積回路のテストにおいては、各群
の出力ピンの内の1つの出力ピン(図1においては、出
力ピンP、PN+3、PN+6)にプローブ81、8
2、83をそれぞれ立てる。次に、例えば、フューズ6
1と62とで接続されている出力ピンP、PN+5
N+7に出力を供給するトランジスタQ
N+ 、QN+7の内の1つをオンにして他をオフに
することにより、出力バッファ回路B、BN+5、B
N+7の出力を交互に測定する。これにより、1本のプ
ローブ81を用いて、プローブ81が立てられている出
力ピンPの出力信号のみならず、プローブが立てられ
ていない出力ピンPN+3及び出力ピンPN+7の出力
信号を測定することができる。これにより、半導体集積
回路の出力の測定に必要なプローブの数を、半導体集積
回路の出力ピン数の1/3にすることができる。
In the test of the semiconductor integrated circuit, one of the output pins of each group (in FIG. 1, output pins P N , P N + 3 , P N + 6 ) is connected to probes 81 and 8.
Stand 2 and 83 respectively. Next, for example, fuse 6
The output pins P N , P N + 5 , connected at 1 and 62,
A transistor Q N that provides an output to P N + 7 ,
By turning on one of Q N + 5 and Q N + 7 and turning off the other, output buffer circuits B N , B N + 5 , B N
The output of N + 7 is measured alternately. Thus, using a single probe 81, not only the output signal of the output pins P N where the probe 81 is erected, measuring the output signal of the output pins P N + 3 and output pins P N + 7 probe is not set can do. Thus, the number of probes required for measuring the output of the semiconductor integrated circuit can be reduced to 1 / of the number of output pins of the semiconductor integrated circuit.

【0024】また、本発明によれば、隣接する出力ピン
同士をフューズで接続していないので、フューズを切断
しなくても、隣接する出力ピン間のリーク(ショート)
を測定する隣接リークテストを行うことが可能である。
即ち、隣接する出力ピン間で異なる電圧を出力させるよ
うにすれば、隣接する出力ピン間がショートしている場
合には大電流が流れるので、半導体集積回路の消費電流
を測定することにより、出力ピン間のショートを検出す
ることができる。
Further, according to the present invention, since adjacent output pins are not connected by a fuse, leakage (short circuit) between adjacent output pins can be achieved without cutting the fuse.
It is possible to perform an adjacent leak test that measures
That is, if different voltages are output between adjacent output pins, a large current flows when the adjacent output pins are short-circuited. Therefore, the output current is measured by measuring the current consumption of the semiconductor integrated circuit. A short circuit between pins can be detected.

【0025】動作テスト及び隣接リークテストが終了し
たら、フューズ61、62、・・・を、レーザ光の照射
や高電圧の印加により切断する。
When the operation test and the adjacent leak test are completed, the fuses 61, 62,... Are cut by irradiating a laser beam or applying a high voltage.

【0026】[0026]

【発明の効果】以上述べた様に、本発明によれば、出力
テストにおいて、制御回路が各群の出力回路の内の1つ
を順次選択してその出力信号を各群の1つの出力端子に
出力させ、他の出力回路の出力をハイインピーダンス状
態とするので、検査用治具のプローブは、各群の出力端
子に対して1つだけ立てれば良いことになる。また、隣
接リークテストにおいて、複数群の出力回路が、隣接す
る出力端子に異なる値を有する出力信号を出力し、フュ
ーズで接続されている複数の出力端子に同一の値を有す
る出力信号を出力するようにすれば、フューズを切断す
る前に隣接リークテストを行うことができる。
As described above, according to the present invention, in the output test, the control circuit sequentially selects one of the output circuits of each group and outputs the output signal to one output terminal of each group. And the outputs of the other output circuits are brought into a high impedance state, so that only one probe of the inspection jig needs to be set up for each group of output terminals. In the adjacent leak test, a plurality of groups of output circuits output output signals having different values to adjacent output terminals, and output output signals having the same value to a plurality of output terminals connected by fuses. By doing so, an adjacent leak test can be performed before the fuse is cut.

【0027】従って、多ピン出力デバイスを少ピンテス
タで測定でき、隣接リークもフューズ付きのままで測定
可能となる。これにより、半導体集積回路のテスト工程
が簡素化される。また、従来のプローブカードを用いて
狭ピッチデバイスの測定を行うことも可能になる。
Therefore, a multi-pin output device can be measured with a small-pin tester, and adjacent leaks can be measured with a fuse. This simplifies the test process of the semiconductor integrated circuit. Further, it becomes possible to measure a narrow pitch device using a conventional probe card.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の第1の実施形態に係る半導体集積回路
の構成の一部を示す図である。
FIG. 1 is a diagram illustrating a part of a configuration of a semiconductor integrated circuit according to a first embodiment of the present invention.

【図2】本発明の第1の実施形態において使用できる出
力回路の他の例を示す図である。
FIG. 2 is a diagram illustrating another example of an output circuit that can be used in the first embodiment of the present invention.

【図3】本発明の第2の実施形態に係る半導体集積回路
の構成の一部を示す図である。
FIG. 3 is a diagram illustrating a part of a configuration of a semiconductor integrated circuit according to a second embodiment of the present invention.

【図4】従来の半導体集積回路の改善案を示す図であ
る。
FIG. 4 is a diagram showing an improvement plan of a conventional semiconductor integrated circuit.

【符号の説明】[Explanation of symbols]

1、2、・・・ フューズ 10、30、70 制御回路 21〜23、81〜83 プローブ 41〜43 電流計 B、BN+1、・・・ 出力バッファ回路 Q、QN+1、・・・、QA、QB、QC
ランジスタ P、PN+1、・・・ 出力ピン
1,2, fuse 10,30,70 controller 21~23,81~83 probes 41-43 ammeter B N, B N + 1, ··· output buffer circuit Q N, Q N + 1, ···, QA N , QB N , QC N Transistors P N , P N + 1 ,... Output pins

フロントページの続き Fターム(参考) 2G132 AA01 AB01 AD01 AD15 AK00 AK07 AL05 2H088 FA11 HA08 MA20 5F038 AV15 CA10 DT15 EZ20 5F064 BB31 BB33 DD46 FF12 FF27 FF42 FF46 Continuation of the front page F term (reference) 2G132 AA01 AB01 AD01 AD15 AK00 AK07 AL05 2H088 FA11 HA08 MA20 5F038 AV15 CA10 DT15 EZ20 5F064 BB31 BB33 DD46 FF12 FF27 FF42 FF46

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】 外部と電気的に接続を行うための複数群
の出力端子と、 前記複数群の出力端子に対応する複数群の出力回路であ
って、各々の出力回路が、3値以上のとり得る値の内の
1つの値を有する出力信号を出力するか、又は、出力を
ハイインピーダンス状態とする、前記複数群の出力回路
と、 出力テストにおいて、各群の出力回路の内の順次選択さ
れた1つの出力回路が出力信号を出力し、他の出力回路
が出力をハイインピーダンス状態とするように前記複数
群の出力回路を制御する制御回路と、 複数のフューズであって、少なくとも出力テスト及び隣
接リークテストにおいて各々のフューズが1つの群の所
定の出力端子と他の群の所定の出力端子との間に接続さ
れ、その後切断される前記複数のフューズと、を具備す
る前記半導体集積回路。
1. A plurality of groups of output terminals for electrically connecting to the outside, and a plurality of groups of output circuits corresponding to the plurality of groups of output terminals, wherein each of the output circuits has three or more values. Outputting the output signal having one of the possible values or bringing the output into a high impedance state; and sequentially selecting one of the output circuits of each group in an output test. A control circuit for controlling the plurality of output circuits so that one of the output circuits outputs an output signal and the other output circuit sets the output to a high-impedance state; and And a plurality of the fuses, each fuse being connected between a predetermined output terminal of one group and a predetermined output terminal of another group in an adjacent leak test, and thereafter cut off. Product circuit.
【請求項2】 前記制御回路が、出力テストにおいて、
前記フューズで接続されている複数の出力端子に対応す
る複数の出力回路の内の1つの出力回路が出力信号を出
力し、他の出力回路が出力をハイインピーダンス状態と
するように、前記複数群の出力回路を制御することを特
徴とする請求項1記載の半導体集積回路。
2. The control circuit according to claim 1, wherein:
The plurality of groups are arranged such that one output circuit of a plurality of output circuits corresponding to a plurality of output terminals connected by the fuse outputs an output signal, and the other output circuit sets an output to a high impedance state. 2. The semiconductor integrated circuit according to claim 1, wherein the output circuit is controlled.
【請求項3】 前記複数群の出力回路が、隣接リークテ
ストにおいて、隣接する出力端子に異なる値を有する出
力信号を出力すると共に、前記フューズで接続されてい
る複数の出力端子に同一の値を有する出力信号を出力す
ることを特徴とする請求項1又は2記載の半導体集積回
路。
3. The plurality of groups of output circuits, in an adjacent leak test, output output signals having different values to adjacent output terminals, and the same value is output to a plurality of output terminals connected by the fuse. The semiconductor integrated circuit according to claim 1, wherein the semiconductor integrated circuit outputs an output signal.
JP2001106268A 2001-04-04 2001-04-04 Semiconductor integrated circuit Withdrawn JP2002299460A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001106268A JP2002299460A (en) 2001-04-04 2001-04-04 Semiconductor integrated circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001106268A JP2002299460A (en) 2001-04-04 2001-04-04 Semiconductor integrated circuit

Publications (1)

Publication Number Publication Date
JP2002299460A true JP2002299460A (en) 2002-10-11

Family

ID=18958806

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001106268A Withdrawn JP2002299460A (en) 2001-04-04 2001-04-04 Semiconductor integrated circuit

Country Status (1)

Country Link
JP (1) JP2002299460A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100835464B1 (en) 2005-09-14 2008-06-04 주식회사 하이닉스반도체 Circuit for detecting fuse status
US7545156B2 (en) 2006-04-26 2009-06-09 Panasonic Corporation Test circuit and test method that includes supplying a current to a plurality of light-receiving elements
US8786353B2 (en) 2010-11-24 2014-07-22 Samsung Electronics Co., Ltd. Multi-channel semiconductor device and display device comprising same

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100835464B1 (en) 2005-09-14 2008-06-04 주식회사 하이닉스반도체 Circuit for detecting fuse status
US7545156B2 (en) 2006-04-26 2009-06-09 Panasonic Corporation Test circuit and test method that includes supplying a current to a plurality of light-receiving elements
US8786353B2 (en) 2010-11-24 2014-07-22 Samsung Electronics Co., Ltd. Multi-channel semiconductor device and display device comprising same

Similar Documents

Publication Publication Date Title
JPH09218245A (en) Hybrid scanner for use in improved mda tester
JPH1184420A (en) Liquid crystal display device, array substrate test method and tester for array substrate
JP2002299460A (en) Semiconductor integrated circuit
JP6143617B2 (en) Circuit board inspection equipment
JPH01129432A (en) Integrated circuit
JP4061533B2 (en) IC tester
JP2003075511A (en) Semiconductor integrated circuit and testing method for it
KR100441089B1 (en) Integrated Circuit Testing Device and Method for the Same
JP2008028251A (en) Apparatus for inspecting semiconductor device
JP2607447Y2 (en) Display device driving semiconductor device
JPH0421106Y2 (en)
KR101121957B1 (en) Semiconductor Device And Test Method Of It
KR100608436B1 (en) Method and apparatus for measuring the leakage current of device using dual port relay
JPH10223711A (en) Semiconductor integrated circuit device and testing method thereof
JPH09298222A (en) System and method for measuring semiconductor device
JPH10213616A (en) Integrated circuit for driving liquid crystal and method for testing
US7940059B2 (en) Method for testing H-bridge
JP2006038791A (en) Prober needle switching device, prober device and method for measuring semiconductor element
JPH0613441A (en) Inspection and measurement of semiconductor integrated circuit device
JP2007085735A (en) Inspection method of semiconductor device
JPH10221402A (en) Power source current measuring circuit for ic tester
JP5003955B2 (en) IC tester
JPH07244115A (en) Tester for semiconductor
KR20000060189A (en) A parallel test system of a semiconductor memory device
JP2004193253A (en) Method and arrangement for inspecting probe for inspecting semiconductor wafer

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20080701