JP2006012972A - 薄膜トランジスタの作製方法 - Google Patents

Abstract

【課題】 しかし、薄膜トランジスタを有する表示装置では、同一対象物、例えば同一絶縁膜のエッチング条件を最適化することが難しかった。これは、同一絶縁膜において、エッチングする絶縁膜の膜厚や面積が異なるためである。特に面積の小さなコンタクトホールは、エッチングする量がその他の開口部と異なる。
【解決手段】 上記課題を鑑み本発明は、第１のマスクを用いて、第１の領域の対象物をエッチングして広面積な開口部を形成し、第２のマスクを用いて、第２の領域の前記対象物をエッチングして微細な開口部、つまりコンタクトホールを形成することを特徴とする。
【選択図】
図２

Description

本発明は、絶縁膜に開口部を形成するための薄膜トランジスタの作製方法に関する。

パターニングに必要とするマスク枚数を低減することにより薄膜トランジスタ（ＴＦＴ）の製造歩留まりを向上させ、製造コストを低減することを目的とした薄膜トランジスタの作製方法が提案されている。例えば、逆スタガ構造でチャネルエッチ型の薄膜トランジスタの半導体膜、及びドレイン配線の金属膜を１回の工程で、厚さの異なる２つのホトレジストに加工することにより、ＴＦＴを４回のフォトリソグラフィー工程で形成する方法がある（例えば、特許文献１参照。）。なおフォトリソグラフィー工程とは、所定の形状を有するマスクを形成し、当該マスクを用いて対象物をエッチングし、その後、マスクを除去する工程を有する。
特開２００１−３２４７２５号公報

しかし、薄膜トランジスタを有する表示装置では、同一対象物、例えば同一絶縁膜のエッチング条件を最適化することが難しかった。これは、同一絶縁膜において、エッチングする絶縁膜の膜厚や面積が異なるためである。例えば、ＴＡＢ貼り付け箇所等の絶縁膜は、引き出し配線上に設けられているため、膜厚が薄くなり、この領域のコンタクトホール形成箇所では厚くなる。さらにこの領域の絶縁膜はエッチングする面積が大きくなる。一方、画素が設けられている領域の絶縁膜は、微少な開口部、つまりコンタクトホールを形成する必要があるため、エッチングする面積が非常に小さい。さらにこの領域の絶縁膜は、深い開口領域を形成し、さらにこの領域のコンタクトホールは浅く形成する必要がある。このように、同一の絶縁膜をエッチングする場合であっても、絶縁膜の膜厚や面積が異なってしまう。そして、開口部であっても、特に面積の小さなコンタクトホールは、エッチングする量がその他の開口部と異なる。

これらを踏まえた上、マスク枚数を削減するために、同一対象物に対しては一度のフォトリソグラフィー工程が行われてきた。しかし、上述のように、エッチング条件を最適化することは難しかった。

そこで本発明は、同一の絶縁膜に対して、精度よくエッチングする、新たな方法を提供することを課題とする。

上記課題を鑑み本発明は、同一の対象物、例えば同一の絶縁膜に対して、複数のフォトリソグラフィー工程を設けることを特徴とする。例えば、ＴＡＢ貼り付け箇所等の接続領域の絶縁膜に対するフォトリソグラフィー工程と、画素が設けられている領域（画素領域、画素部）の絶縁膜に対するフォトリソグラフィー工程とを設ける。

以下に、本発明の形態例を示す。

本発明の一形態は、第１のマスクを用いて、第１の領域の対象物をエッチングして広面積な開口部を形成し、第２のマスクを用いて、第２の領域の前記対象物をエッチングして微細な開口部を形成することを特徴とする薄膜トランジスタの作製方法である。

また本発明は、大きな面積の開口部や深いコンタクトホールを形成する場合、対象物に対して複数回のエッチング工程を行ってもよい。例えば、エッチング面積の大きな接続領域は、画素領域の絶縁膜に対するエッチング工程においても、エッチングするとよい。

このような本発明の一形態は、第１のマスクを用いて、第１の領域の対象物をエッチングして広面積な開口部を形成し、第２のマスクを用いて、前記第１の領域及び第２の領域の前記対象物をエッチングして前記開口部をエッチングし、且つ前記第２の領域の前記対象物に微細な開口部を形成することを特徴とする薄膜トランジスタの作製方法である。

また、このような本発明の別の形態は、第１のマスクを用いて、第１の領域の対象物をエッチングして広面積な開口部を形成し、第２のマスクを用いて、前記第１の領域及び第２の領域の前記対象物をエッチングして前記開口部の深さが増すようにエッチングし、且つ前記第２の領域の前記対象物に微細な開口部を形成することを特徴とする薄膜トランジスタの作製方法である。

このような薄膜トランジスタの作製方法は、第１乃至第３の絶縁膜に対しても同様に適用することができる。すなわち、対象物として、第１乃至第３の絶縁膜等が挙げられる。

このように作製された薄膜トランジスタは、発光装置、液晶表示装置、又は半導体装置に用いることができる。

このように、同一絶縁膜に対するフォトリソグラフィー工程を複数回設けることにより、フォトリソグラフィー工程の条件、例えばエッチング条件のマージンを広げることができる。その結果、歩留まりを向上させることができる。
またエッチング条件のマージンが広がることにより、高精度なコンタクトホールを形成することができる。

以下に、本発明の実施の形態を図面に基づいて説明する。但し、本発 明は多くの異なる態様で実施することが可能であり、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本実施の形態の記載内容に限定して解釈されるものではない。なお、実施の形態を説明するための全図において、同一部分又は同様な機能を有する部分には同一の符号を付し、その繰り返しの説明は省略する。

（実施の形態１）
本実施の形態では、同一絶縁膜に対する複数のエッチング工程を有する薄膜トランジスタの作製工程について説明する。

図１（Ａ）に示すように、絶縁表面を有する基板１００上に下地膜１０１を形成する。基板１００には、例えばバリウムホウケイ酸ガラスや、アルミノホウケイ酸ガラスなどのガラス基板、石英基板、ＳＵＳ基板等を用いることができる。また、ＰＥＴ（ポリエチレンテレフタレート）、ＰＥＮ（ポリエチレンナフタレート）、ＰＥＳ（ポリエーテルサルファイド）に代表されるプラスチックや、アクリル等の可撓性を有する合成樹脂からなる基板は、一般的に他の基板と比較して耐熱温度が低い傾向にあるが、作製工程における処理温度に耐え得るのであれば用いることが可能である。

下地膜１０１は基板１００中に含まれるＮａなどのアルカリ金属やアルカリ土類金属が、半導体膜中に拡散し、半導体素子の特性に悪影響を及ぼすのを防ぐために設ける。そのためアルカリ金属やアルカリ土類金属の半導体膜への拡散を抑えることができる酸化珪素や、窒化珪素、窒化酸化珪素などの絶縁膜を用いて形成する。例えば、プラズマＣＶＤ法を用いてＳｉＨ₄、ＮＨ₃、Ｎ₂Ｏ及びＨ₂を反応ガスとして形成される酸化窒化珪素膜（ＳｉＮＯ）を１０〜２００nm（本実施の形態では５０nm）、ＳｉＨ₄及びＮ₂Ｏを反応ガスとして形成される酸化窒化珪素膜（ＳｉＯＮ）を５０〜２００ｎｍ（本実施の形態では１００nm）の順に積層する。下地膜１０１は単層構造を有してもよく、例えば窒化酸化珪素膜を１０〜４００ｎｍ（好ましくは５０〜３００ｎｍ）の膜厚になるように形成することができる。

ガラス基板、ＳＵＳ基板またはプラスチック基板のように、アルカリ金属やアルカリ土類金属が多少なりとも含まれている基板を用いる場合、不純物の拡散を防ぐという観点から下地膜を設けることは有効である。一方、石英基板など不純物の拡散がさして問題とならない場合は、下地膜は必ずしも設ける必要はない。

下地膜１０１上に非晶質半導体膜を形成する。非晶質半導体膜の膜厚は２５〜１００ｎｍ（好ましくは３０〜６０ｎｍ）とする。また非晶質半導体は珪素だけではなくシリコンゲルマニウムも用いることができる。シリコンゲルマニウムを用いる場合、ゲルマニウムの濃度は０．０１〜４．５ａｔｏｍｉｃ％程度であることが好ましい。実施の形態では、６６ｎｍの珪素を主成分とする半導体膜（非晶質珪素膜、アモルファスシリコンとも表記する）を用いる。

次に、非晶質半導体膜を結晶化し、結晶性半導体膜を形成する。結晶化する方法は、加熱炉、レーザ照射、若しくはランプから発する光の照射（以下、ランプアニールと表記する）、又はそれらを組み合わせて用いることができる。例えば、非晶質半導体膜に金属元素を添加し、加熱炉を用いた熱処理を行うことによって結晶性半導体膜を形成する。このように、金属元素を添加することにより、低温で結晶化できるため好ましい。

ここで添加とは、少なくとも非晶質半導体膜の結晶化が促進されるように非晶質半導体膜の表面上に金属元素を形成することをいう。例えば、非晶質半導体膜上にスピンコーティング法やディップ法といった塗布方法によりＮｉ溶液（水溶液や酢酸溶液を含む）を塗布し、Ｎｉを含む膜（但し、極めて薄いため膜として観測できない場合もある）を形成することを指す。このとき非晶質半導体膜の表面全体に溶液を行き渡らせるため、非晶質半導体膜の表面の濡れ性を改善するとよい。例えば、酸素雰囲気中でのＵＶ光の照射、熱酸化法、ヒドロキシラジカルを含むオゾン水又は過酸化水素による処理等により、酸化膜を１０〜５０Å形成する。また、イオン注入法によりＮｉイオンを非晶質半導体膜中に注入したり、Ｎｉを含有する水蒸気雰囲気中で加熱したり、ターゲットをＮｉ材料としてＡｒプラズマでスパッタリングすることにより、金属元素を形成してもよい。本実施の形態では、Ｎｉ酢酸塩１０ｐｐｍを含有した水溶液をスピンコーティング法により塗布する。

その後、非晶質半導体膜を５００〜５５０℃で２〜２０時間かけて加熱し、非晶質半導体膜を結晶化し、結晶性半導体膜を形成する。このとき加熱温度を徐々に変化させると好ましい。また低温加熱工程により、非晶質半導体膜の水素等が出てくるため、結晶化の際の膜荒れを低減する、いわゆる水素だしを行うことができる。また磁場をかけて、その磁気エネルギーと合わせて結晶化させてもよいし、高出力マイクロ波を使用しても構わない。本実施の形態では、縦型炉を用いて５００℃で１時間熱処理後、５５０℃４時間で熱処理を行う。

結晶性半導体膜の表面に形成された酸化膜をフッ酸等でエッチング除去した後、結晶化が行われた非晶質半導体膜にレーザ光（レーザビーム）を照射すると、結晶性が向上し好ましい。レーザとして、Ａｒレーザ、Ｋｒレーザ、エキシマレーザ、ＹＡＧレーザ、Ｙ₂Ｏ₃レーザ、ＹＶＯ₄レーザ、ＹＬＥレーザ、ＹＡｌＯ₃レーザ、ガラスレーザ、ルビーレーザ、アレキサンドライドレーザ、Ti：サファイヤレーザ、銅蒸気レーザまたは金蒸気レーザのうち一種または複数種を用いることができる。また連続発振型のレーザ（ＣＷレーザ）やパルス発振型のレーザ（パルスレーザ）を用いることができる。このようなレーザの基本波、及び当該基本波の第２高調波から第４高調波のレーザを照射することで、大粒径の結晶を得ることができる。例えば、Ｎｄ:ＹＶＯ₄レーザ（基本波１０６４ｎｍ）の第２高調波（５３２ｎｍ）や第３高調波（３５５ｎｍ）を用いることができる。このときレーザのエネルギー密度は０．０１〜１００ＭＷ／ｃｍ²程度（好ましくは０．１〜１０ＭＷ／ｃｍ²）が必要である。そして、走査速度を１０〜２０００ｃｍ／ｓｅｃ程度として照射するとよい。

なお連続発振の基本波のレーザ光と連続発振の高調波のレーザ光とを照射するようにしてもよいし、連続発振の基本波のレーザ光とパルス発振の高調波のレーザ光とを照射するようにしてもよい。複数のレーザ光を照射することにより、エネルギーを補うことができる。

またパルス発振型のレーザであって、半導体膜がレーザ光によって溶融してから固化するまでに、次のパルスのレーザ光を照射できるような発振周波数でレーザ光を発振させることで、走査方向に向かって連続的に成長した結晶粒を得ることができる。すなわち、パルス発振の周期が、半導体膜が溶融してから完全に固化するまでの時間よりも短くなるように、発振の周波数の下限を定めたパルスビームを使用することができる。

実際に用いることができるパルスビームの発振周波数は１０ＭＨｚ以上であって、通常用いられている数十Ｈｚ〜数百Ｈｚの周波数帯よりも著しく高い周波数帯を使用する。

レーザのビーム形状は、線状とすると好ましい。その結果、スループットを向上させることができる。またさらにレーザは、半導体膜に対して入射角θ（０＜θ＜９０度）を持たせて照射させるとよい。レーザの干渉を防止することができるからである。

このようなレーザと、半導体膜とを相対的に走査することにより、レーザ照射を行うことができる。またレーザ照射において、ビームを精度よく重ね合わせたり、レーザ照射開始位置やレーザ照射終了位置を制御するため、マーカーを形成することもできる。マーカーは非晶質半導体膜と同時に、基板上へ形成すればよい。

金属元素を用いた結晶化を行った場合、金属元素を低減、又は除去するためにゲッタリング工程を施す。本実施の形態では、非晶質半導体膜をゲッタリングシンクとして金属元素を捕獲する。まず、結晶性半導体膜上に酸素雰囲気中でのＵＶ光の照射、熱酸化法、ヒドロキシラジカルを含むオゾン水又は過酸化水素による処理等により、酸化膜を形成する。次いでプラズマＣＶＤ法を用いて、非晶質半導体膜を１５０ｎｍの膜厚で形成する。

その後、窒素雰囲気で５５０℃、４時間の熱処理を行い、金属元素を低減、又は除去する。そして、ゲッタリングシンクとなっていた非晶質半導体膜、及び酸化膜をフッ酸等により除去し、金属元素が低減、又は除去された結晶性半導体膜を得ることができる。

このように形成された結晶性半導体膜は、図１（Ａ）に示すように、所定の形状にパターニングされた、島状の半導体膜１０４を得る。パターニングに際し、結晶性半導体膜にフォトレジストを塗布し、所定のマスク形状を露光し、焼成して、結晶性半導体膜上にマスクを形成する。このマスクを用いて、ドライエッチング法により結晶性半導体膜をパターニングする。ドライエッチング法のガスは、ＣＦ₄と、Ｏ₂とを用いることができる。

その後、必要に応じて、例えば薄膜トランジスタの電気特性であるしきい値をよりゼロに近づかせるために、結晶性半導体膜へ不純物を添加してもよい。例えば、ドーピング法によりボロン（Ｂ）を添加することができる。

その後、結晶性半導体膜１０４を覆うように絶縁膜、いわゆるゲート絶縁膜１０３を形成する。なお、ゲート絶縁膜１０３の形成前に、島状の半導体膜の表面をフッ酸等により洗浄するとよい。半導体膜と、ゲート絶縁膜の界面汚染は、薄膜トランジスタの電気特性に影響するからである。そのため、半導体膜と、ゲート絶縁膜を大気に曝さず連続的に形成し、その後所定の形状にパターニングしてもよい。

ゲート絶縁膜１０３はプラズマＣＶＤ法またはスパッタ法を用い、厚さを１０〜１５０ｎｍ、好ましくは２０〜４０ｎｍとしてシリコンを含む絶縁膜で形成する。本実施の形態では、プラズマＣＶＤ法により、原料ガスにＳｉＨ₄、Ｎ₂Ｏを用い、成膜室の温度を４００℃として、２０ｎｍの厚さで酸化窒化シリコン膜を形成する。勿論、ゲート絶縁膜は酸化窒化シリコン膜に限定されるものでなく、他のシリコンを含む絶縁膜を単層または積層構造として用いてもよい。

その後、結晶性半導体膜上にゲート絶縁膜１０３を介してゲート電極１０５となる導電膜１０５ａ、１０５ｂを形成する。ゲート電極１０５は、単層であっても積層であってもよい。導電膜１０５ａ、１０５ｂは、Ｔａ、Ｗ、Ｔｉ、Ｍｏ、Ａｌ、Ｃｕから選ばれた元素、または前記元素を主成分とする合金材料もしくは化合物材料で形成すればよい。本実施の形態では、第１の導電膜１０５ａとして膜厚１０〜５０ｎｍ、例えば３０ｎｍの窒化タンタル膜を形成し、第２の導電膜１０５ｂとして膜厚２００〜４００ｎｍ、例えば３７０ｎｍのタングステン膜を順次形成する。

その後、第１の導電膜１０５ａ、第２の導電膜１０５ｂを、マスクを用いてエッチングする。まず、導電膜上にフォトレジストをスピンコーティング法等により塗布する。フォトレジストは、ポジ型及びネガ型のいずれかを使用することができる。このとき、吸光剤が添加されたレジストを有するマスク（レジストマスク）を用いてもよい。またレジストマスクよりも高硬度を有するマスク、例えば酸化珪素膜等の無機材料から形成するマスクを用いてもよい。本実施の形態では、吸光剤が添加されたポジ型のノボラック型のものを使用する。

その後、レジストマスクを用いて、第２の導電膜１０５ｂをエッチングする。本実施の形態では、ガスとしてＣＦ₄、Ｃｌ、Ｏ₂を用いるドライエッチング法により、第２の導電膜１０５ｂをエッチングする。このときレジストマスクのテーパーと同様に、第２の導電膜１０５ｂの端部にはテーパー形状が形成される。また第１の導電膜１０５ａは、ゲート絶縁膜１０３や半導体膜１０４がエッチングされないよう、いわゆるエッチングストッパーとして機能している。

次に、レジストマスクを設けた状態で、第１の導電膜１０５ａをエッチングする。このとき、ゲート絶縁膜１０３と、第１の導電膜１０５ａとの選択比の高いエッチング条件で、第１の導電膜１０５ａをエッチングする。本実施の形態では、ガスとしてＣｌ₂を用い、第１の導電膜１０５ａをエッチングする。この工程により、レジストマスク、第２の導電膜１０５ｂも多少エッチングされることがある。このようにして、ゲート電極１０５を形成することができる。

その後、レジストマスクをＯ₂アッシングやレジスト剥離液により除去し、不純物添加用のレジストマスクを形成する。例えば、ｐチャネル型ＴＦＴとなる領域に、レジストマスクを形成する。そして、ｎチャネル型ＴＦＴとなる領域に、ゲート電極１０５をマスクとして自己整合的に不純物元素であるリン（Ｐ）を添加する。本実施の形態では、ホスフィン（ＰＨ₃）をドーピングする。すると、ｎチャネル型のＴＦＴとなる領域に、不純物領域（高濃度不純物領域、またそれぞれをソース領域、ドレイン領域ともいう）が形成される。このとき、ゲート電極１０５の端部は薄くなっているため、その下の半導体膜にリンが添加されることがある。このようなゲート電極１０５と重なる不純物領域（低濃度不純物領域ともいう）を有する構造をＧＯＬＤ構造と呼ぶ。ＧＯＬＤ構造により、オフ電流を抑えることができる。また低濃度不純物領域がゲート電極１０５と重ならないＬＤＤ（ｌｉｇｈｔｌｙ doped ｄｒａｉｎ）構造としてもよい。すなわち本発明は、薄膜トランジスタの構造には限定されない。

その後、ｎチャネル型ＴＦＴとなる領域にレジストマスクを形成し、ｐチャネル型ＴＦＴとなる領域にゲート電極１０５をマスクとして、自己整合的に不純物元素であるボロン（Ｂ）を添加する。すると、ｐチャネル型のＴＦＴとなる領域に、不純物領域が形成される。その後、レジストマスク１１７をＯ₂アッシングやレジスト剥離液により除去する。

その後、ゲート電極の側面を覆うように、絶縁膜、いわゆるサイドウォールを形成してもよい。サイドウォールは、プラズマＣＶＤ法や減圧ＣＶＤ（ＬＰＣＶＤ）法を用いて、珪素を有する絶縁膜により形成することができる。

その後、ゲート絶縁膜１０３、ゲート電極１０５を覆うように第１の絶縁膜１０６を形成する。第１の絶縁膜は窒素を有する絶縁膜であればよく、本実施の形態では、プラズマＣＶＤ法により１００ｎｍの窒化珪素を形成する。

その後不純物領域を活性化するため熱処理を行う。本実施の形態では、窒素雰囲気中で４００℃〜５５０℃に加熱する。その結果、不純物添加により生じる膜荒れ等を低減することができる。

次に図１（Ｂ）に示すように、第１の絶縁膜１０６を覆うように第２の絶縁膜１０７を形成する。第２の絶縁膜１０７により、平坦性を高めることができる。第２の絶縁膜１０７は、有機材料又は無機材料を用いて形成することができる。有機材料としては、ポリイミド、アクリル、ポリアミド、ポリイミドアミド、レジスト又はベンゾシクロブテン、シロキサン、ポリシラザンを用いることができる。シロキサンとは、珪素（Ｓｉ）と酸素（Ｏ）との結合で骨格構造が構造され、置換基に少なくとも水素を含む、又は置換基にフッ素、アルキル基、又は芳香族炭化水素のうち少なくとも１種を有するポリマー材料、を出発原料として形成される。またポリシラザンとは、珪素（Ｓｉ）と窒素（Ｎ）の結合を有するポリマー材料、いわゆるポリシラザンを含む液体材料を出発原料として形成される。無機材料としては、酸化珪素（ＳｉＯｘ）、窒化珪素（ＳｉＮｘ）、酸化窒化珪素（ＳｉＯｘＮｙ）（ｘ＞ｙ）、窒化酸化珪素（ＳｉＮｘＯｙ）（ｘ＞ｙ）（ｘ、ｙ＝１、２・・・）等の酸素、又は窒素を有する絶縁膜を用いることができる。また、第２の絶縁膜１０７として、これら絶縁膜の積層構造を用いてもよい。特に、有機材料を用いて第２の層間絶縁膜を形成すると、平坦性は高まる一方で、有機材料によって水分や酸素が吸収されてしまう。これを防止するため、有機材料上に、無機材料を有する絶縁膜を形成するとよい。無機材料に、窒素を有する絶縁膜を用いると、Ｎａ等のアルカリイオンの侵入を防ぐことができ、好ましい。

その後、ゲート絶縁膜１０３、第１の絶縁膜１０６、第２の絶縁膜１０７に微細な開口部、いわゆるコンタクトホールを形成する。このとき、本発明である開口面積に応じて、フォトリソグラフィー工程を複数設けるとよい。例えば、画素部の開口面積（特に、コンタクトホールの開口面積）は、接続領域の開口面積と比較して非常に小さく、微細である。このような場合に、画素部の開口部形成用のフォトリソグラフィー工程と、接続領域の開口部形成用のフォトリソグラフィー工程とを設けることにより、エッチング条件のマージンを広げることができる。その結果、歩留まりを向上させることができる。またエッチング条件のマージンが広がることにより、画素部に形成されるコンタクトホールを高精度に形成することができる。

その後、第２の絶縁膜上に導電膜１０８を形成する。導電膜１０８は、アルミニウム（Ａｌ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、タングステン（Ｗ）もしくはシリコン（Ｓｉ）の元素からなる膜又はこれらの元素を用いた合金膜を用いればよい。本実施の形態では、チタン膜／窒化チタン膜／チタンーアルミニウム合金膜／チタン膜（Ｔｉ/ＴｉＮ/Ａｌ−Ｓｉ/Ｔｉ）をそれぞれ６０／４０／３００／１００ｎｍに積層して導電膜１０８を形成する。

不純物領域と接続された導電膜１０８は、ソース電極、又はドレイン電極として機能する。このようにして信号線駆動回路部１３０には、ｎチャネル型ＴＦＴ１２１、ｐチャネル型ＴＦＴ１２２を形成することができる。また画素部１３１には、ｎチャネル型を有するスイッチング用ＴＦＴ１２３、ｐチャネル型を有する駆動用ＴＦＴ１２４を形成することができる。

また導電膜１０８は、第１の接続領域１３２において、ＦＰＣ（フレキシブルプリントサーキット）と接続する引き回し配線として機能するように形成する。また引き回し配線として機能する導電膜を形成する領域に形成された第２の絶縁膜１０７には、広面積な開口部が設けられている。

また導電膜１０８は、第２の接続領域１３３において、抵抗を下げたりするための補助配線として機能することもある。

その後図１（Ｃ）に示すように、第３の絶縁膜１０９を形成するとよい。第３の絶縁膜を積層することにより、導電膜１０８が占有することによる開口率の低下を防止でき、好ましい。なお、第３の絶縁膜の材料や作製方法は、第２の絶縁膜を参照することができる。

次に、図２（Ａ）に示すように、第３の絶縁膜１０９に開口部を形成する。第３の絶縁膜は、第１の接続領域１３２等では広面積にエッチングする必要がある。そのため、第２の絶縁膜の場合より第３の絶縁膜では、画素部の開口面積が、第１の接続領域１３２の開口面積と比較して非常に小さく、微細なものとなる。従って、画素部の開口部形成用のフォトリソグラフィー工程と、接続領域の開口部形成用のフォトリソグラフィー工程とを設けることにより、エッチング条件のマージンをより広げることができる。その結果、歩留まりを向上させることができる。またエッチング条件のマージンが広がることにより、画素部に形成されるコンタクトホールを高精度に形成することができる。

具体的には、第１及び第２の接続領域１３２、１３３、及び信号線駆動回路部１３０に設けられた第３の絶縁膜１０９に広面積な開口部を形成する。そのため、画素部１３１の第３の絶縁膜１０９を覆うようにマスクを形成する。当該マスクは、第１及び第２の接続領域１３２、１３３及び信号線駆動回路１３１の開口部形成用のマスクとして兼ねることができるため、所定の開口部が設けられている。そして、並行平板ＲＩＥ装置を用いて、第３の絶縁膜１０９をエッチングする。このとき、パワー２５００Ｗ、圧力７．５パスカル（０．０５６４ｔｏｒｒ）、エッチングガスとしてＣＦ₄を１０ｓｃｃｍ、Ｏ₂を６７ｓｃｃｍ、Ｈｅを３３３ｓｃｃｍとする。なお印加しているパワーは、単位面積あたりの密度、つまりパワー密度は０．５９Ｗ／ｃｍ²である。なおエッチング時間は、第３の絶縁膜がオーバーエッチングされる程度とするとよい。例えば、第３の絶縁膜の膜厚によるが、ちょうど開口部が形成されてから１２０ｓｅｃ間エッチングする。このようにオーバーエッチングされる程度とすると、基板内の膜厚バラツキと、エッチングレートのバラツキを低減することができる。なお本実施の形態では、エッチング時間を４５０ｓｅｃから４８０ｓｅｃとする。

またエッチング装置にＩＣＰ装置を用いる場合、ＩＣＰパワー５００Ｗ、バイアスパワー３００Ｗ、圧力１．５パスカル（０．０１１３ｔｏｒｒ）、エッチングガスとしてＣＦ₄を４５ｓｃｃｍ、Ｏ₂を５５ｓｃｃｍとしてエッチングする。なお印加しているパワーは、単位面積あたりの密度、つまりパワー密度はそれぞれ０．７０７Ｗ／ｃｍ²（ＩＣＰパワー）、１．９２Ｗ／ｃｍ²（バイアスパワー）である。なおエッチング時間は、第３の絶縁膜がオーバーエッチングされる程度とするとよい。例えば３の絶縁膜の膜厚によるが、ちょうど開口部が形成されてから５０ｓｅｃ間エッチングする。このようにオーバーエッチングされる程度とすると、基板内の膜厚バラツキと、エッチングレートのバラツキを低減することができる。

その後図２（Ｂ）に示すように、画素部１３１の第３の絶縁膜１０９に微細な開口部、つまりコンタクトホールを形成する。このとき、第１及び第２の接続領域１３２、１３３及び信号線駆動回路１３０の第３の絶縁膜１０９上を覆うようにマスク１１０を形成する。当該マスクは、画素部１３１の開口部形成用のマスクとして兼ねることができ、所定な箇所に微細な開口部が設けられている。このようなマスクとしては、例えばレジストマスクを用いることができる。

そして、並行平板ＲＩＥ装置を用いて、第３の絶縁膜１０９をエッチングする。このとき、パワー３０００Ｗ、圧力３０．０パスカル（０．２２６ｔｏｒｒ）、エッチングガスとしてＣＦ₄を５５０ｓｃｃｍ、Ｏ₂を４５０ｓｃｃｍ、Ｈｅを３５０ｓｃｃｍとしてエッチングする。なおエッチング時間は、第３の絶縁膜がオーバーエッチングされる程度とするとよい。例えば、第３の絶縁膜の膜厚によるが、ちょうど開口部が形成されてから６０ｓｅｃ間エッチングする。このようにオーバーエッチングされる程度とすると、基板内の膜厚バラツキと、エッチングレートのバラツキを低減することができる。

またエッチング装置にＩＣＰ装置を用いる場合、ＩＣＰパワー５００Ｗ、バイアスパワー３００Ｗ、圧力１．５パスカル（０．０１１３ｔｏｒｒ）、エッチングガスとしてＣＦ₄を４５ｓｃｃｍ、Ｏ₂を５５ｓｃｃｍとしてエッチングする。なおエッチング時間は、第３の絶縁膜がオーバーエッチングされる程度とするとよい。例えば３の絶縁膜の膜厚によるが、ちょうど開口部が形成されてから２０ｓｅｃ間エッチングする。このようにオーバーエッチングされる程度とすると、基板内の膜厚バラツキと、エッチングレートのバラツキを低減することができる。

本実施の形態では、第１及び第２接続領域１３２、１３３及び信号線駆動回路部１３０を全面覆い、画素部１３１に所定の開口部が設けられたマスク１１０で、第３の絶縁膜をエッチングする場合を説明したが、本発明はこれに限定されない。例えば、第１の接続領域１３２の開口部は広面積であるため、エッチングする量が多い。このような広面積な開口部は、複数回エッチングしてもよい。また、その他の開口部と比較して、深い開口部を形成する場合、同様に複数回エッチングしてもよい。そのため、第２の接続領域１３３、及び信号線駆動回路部１３０の第３の絶縁膜のみ全面覆い、第１の接続領域１３２及び画素部１３１には所定の開口部が設けられたマスクを用いて、第３の絶縁膜１０９をエッチングしてもよい。このようなマスクを用いて、エッチングする場合、第１の接続領域１３２における、第３の絶縁膜１０９は、深さが増すようにエッチングされ、第１の絶縁膜１０６が露出するまでエッチングする。

そして図２（Ｃ）に示すように、画素部１３１の開口部に、画素電極１１１を形成する。
画素電極には、透光性を有する材料として、インジウム錫酸化物（ＩＴＯ、ｉｎｄｉｕｍｕ Ｔｉｎ Ｏｘｉｄｅ）、酸化インジウムに２〜２０％の酸化亜鉛（ＺｎＯ）を混合したＩＺＯ（ｉｎｄｉｕｍ ｚｉｎｃ ｏｘｉｄｅ）、酸化インジウムに２〜２０％の酸化珪素（ＳｉＯ₂）を混合したＩＴＯ−ＳｉＯｘ（便宜上ＩＴＳＯ又はＮＩＴＯと表記する）、有機インジウム、有機スズ等を用いることもできる。また非透光性を有する材料として、銀（Ａｇ）以外にタンタル、タングステン、チタン、モリブデン、アルミニウム、銅から選ばれた元素、又は前記元素を主成分とする合金材料もしくは化合物材料を用いることができる。

以上のようにして、複数の薄膜トランジスタが形成されたアクティブマトリクス基板を形成することができる。

そして、アクティブマトリクス基板は、自発光素子を有する発光装置、液晶素子を有する液晶表示装置、その他の表示装置に用いることができる。またＣＰＵ（中央演算処理装置）やＩＤチップを搭載したカード等の半導体装置に用いることができる。

このように、同一絶縁膜に対するエッチング工程を複数回設けることにより、歩留まりを向上させることができる。

特に、画素電極１１１にＩＴＯを用い、導電膜１０８にチタン膜／窒化チタン膜／チタンーアルミニウム合金膜／チタン膜（Ｔｉ/ＴｉＮ/Ａｌ−Ｓｉ/Ｔｉ）を用いる場合、本発明は好適である。なぜなら、画素電極を形成するコンタクトホールと、その他の領域の開口部とを同一マスクで一度に形成しようとすると、第３の絶縁膜１０９と、チタン膜及び窒化チタン膜との選択比が低いことがあり、コンタクトホール開口後に、導電膜１０８までもエッチングされてしまう恐れがある。この場合、導電膜１０８のチタン膜及び窒化チタン膜までがエッチングされ、アルミニウム合金膜が露出してしまう。その後、コンタクトホールに画素電極としてＩＴＯを形成すると、アルミニウムとＩＴＯとが反応し、腐食してしまう。これらは、点欠陥の一原因となり、表示装置の製造工程において、重要な問題である。そこで、本発明のように、第１のマスクを用いて、広面積な開口部を形成し、第２のマスクを用いて、微細な開口部、つまりコンタクトホールを形成すると、上記問題を解決できる。

さらに、開口率を高めるため、駆動用ＴＦＴ１２４の上方に、導電膜１０８を形成し、当該導電膜１０８に接続するように画素電極１１１を形成すると、好ましい。すなわち、導電膜１０８は、非透光性材料を用いることが多く、開口率を高めるために、非透光性領域となる駆動用ＴＦＴ１２４上方に導電膜１０８を形成するとよい。この場合、図８（Ａ）に示すように、第２の絶縁膜１０７に無機材料を用いると、駆動用ＴＦＴ１２４の形状に沿うように、第２の絶縁膜１０７が形成されるため、ａで示すように、駆動用ＴＦＴ１２４のゲート電極上の第２の絶縁膜１０７が最も高くなる。その後図８（Ｂ）に示すように、第３の絶縁膜１０９を、有機材料を用いて形成すると、駆動用ＴＦＴ１２４のゲート電極上の第３の絶縁膜１０９の膜厚ｂは、その他の領域ｃと比べて薄くなる。すなわち、画素電極用のコンタクトホールの形成位置における、第３の絶縁膜１０９の膜厚が薄くなる。このように、コンタクトホールは、微細であり、かつ浅い開口部となってしまう。そこで、本発明のように、第１のマスクを用いて、広面積な開口部を形成し、第２のマスクを用いて、微細且つ浅い開口部、つまりコンタクトホールを形成すると、高精度なコンタクトホールを形成することができ、好ましい。

また図９に記載の上面図を用いて、具体的な開口部の領域を示す。図９（Ａ）には、広面積な開口部の領域を示す。図９（Ａ）の右下には、レンジを示しており、線分が１０００μｍである。そして図９（Ｂ）には、微細な開口部、つまりコンタクトホールの領域を示す。図９（Ｂ）の右下には、レンジを示しており、線分が１０μｍである。このように、各開口部の領域の面積に、大きな差があることがわかる。

なお、本実施の形態のように、同一絶縁膜に対して複数回エッチング工程を行うと、マスク枚数が増え、コストが増加してしまう。そのため、同一絶縁膜に対しては、一回のエッチング工程のみ行うことが望ましいと考えられてきた。しかし本発明によると、マスク枚数が増えることによるコスト増分を、歩留まり向上させることにより補うことができる。

（実施の形態２）
本実施の形態では、上記実施の形態と異なり、層間絶縁膜のコンタクトホールを形成に、複数のエッチング工程を有する薄膜トランジスタの作製工程について説明する。

まず図３（Ａ）に示すように、図１と同様に第２の絶縁膜１０７まで形成する。その後、第１の接続領域１３２における、第２の絶縁膜１０７に開口部を形成する。第２の絶縁膜は、第１の接続領域１３２等では広面積に除去する必要がある。そのため、画素部１３１における第２の絶縁膜１０７の開口面積は、第１の接続領域１３２とそれと比較して非常に小さくなる。従って、第２の絶縁膜１０７において、画素部の開口部形成用のフォトリソグラフィー工程と、接続領域の開口部形成用のフォトリソグラフィー工程を設けることにより、エッチング条件のマージンをより広げることができる。その結果、歩留まりを向上させることができる。またエッチング条件のマージンが広がることにより、画素部に形成されるコンタクトホールを高精度に形成することができる。

第１及び第２の接続領域１３２、１３３、及び信号線駆動回路部１３０に設けられた第２の絶縁膜１０７に開口部を形成する。そのため、画素部１３１の第２の絶縁膜１０７を覆うようにマスクを形成する。そして、並行平板ＲＩＥ装置、又はＩＣＰ装置を用いて、第３の絶縁膜をエッチングする。

その後、図３（Ｂ）に示すように、画素部１３１の第２の絶縁膜１０７に開口部を形成する。このとき、第１及び第２の接続領域１３２、１３３及び信号線駆動回路１３０の第２の絶縁膜１０７上に、マスク１１０を形成する。例えば、レジストマスクを用いることができる。このとき、マスク１１０は、画素部１３１の第２の絶縁膜開口部形成用のマスクを兼ねるように形成することができる。そして、並行平板ＲＩＥ装置、又はＩＣＰ装置を用いて、第２の絶縁膜１０７をエッチングする。

本実施の形態では、第１及び第２接続領域１３２、１３３及び信号線駆動回路部１３０を全面覆い、画素部１３１に所定の開口部が設けられたマスク１１０で、第２の絶縁膜１０７をエッチングする場合を説明したが、本発明はこれに限定されない。例えば、第１の接続領域１３２の開口部は広面積であるため、エッチングする量が多い。このような広面積な開口部は、複数回エッチングしてもよい。また、その他の開口部と比較して、深い開口部を形成する場合、複数回エッチングしてもよい。そのため、第２の接続領域１３３、及び信号線駆動回路部１３０の第２の絶縁膜のみ全面覆い、第１の接続領域１３２及び画素部１３１には所定の開口部が設けられたマスクを用いて、第２の絶縁膜１０７をエッチングしてもよい。このようなマスクを用いて、エッチングする場合、第１の接続領域１３２における、第２の絶縁膜１０７の深さが増すようにエッチングされ、第１の絶縁膜１０６が露出するまでエッチングする。

そして図３（Ｃ）に示すように、画素部１３１の開口部に、画素電極１１１を形成する。画素電極の材料等は、実施の形態１を参照すればよい。

以上のようにして、複数の薄膜トランジスタが形成されたアクティブマトリクス基板を形成することができる。

図４には、図３（Ｃ）と異なる構成を有するアクティブマトリクス基板を示す。図４に示すアクティブマトリクス基板は、第２の絶縁膜１０７の開口部形成後、画素電極１１１を形成し、その後、導電膜１０８を形成する点を特徴とする。その他の構成は、図３（Ｃ）と同様であるため、図１乃至図３（Ａ）〜（Ｃ）を参照することができる。

そして、アクティブマトリクス基板は、自発光素子を有する発光装置、液晶素子を有する液晶表示装置、その他の表示装置に用いることができる。またＣＰＵ（中央演算処理装置）やＩＤチップを搭載したカード等の半導体装置にも用いることができる。

このように、同一絶縁膜に対するエッチング工程を複数回設けることにより、歩留まりを向上させることができる。

本実施の形態のように、画素部において、第２の絶縁膜１０７に微細な開口部、つまりコンタクトホールを形成する場合、半導体膜１０４と、第２の絶縁膜１０７との選択比が低いことがあり、非常に薄い半導体膜１０４に開口部が形成される恐れがある。そこで、本発明のように、第１のマスクを用いて、広面積な開口部を形成し、第２のマスクを用いて、微細な開口部、つまりコンタクトホールを形成すると、好ましい。

さらに、画素部におけるコンタクトホールで、不必要にエッチングが行われると、反応生成物がコンタクトホールに付着してしまい、除去できないため問題となる。そこで、本発明のように、第１のマスクを用いて、広面積な開口部を形成し、第２のマスクを用いて、微細な開口部、つまりコンタクトホールを形成すると、上記問題を解決できる。

なお、本実施の形態のように、同一絶縁膜に対して複数回エッチング工程を行うと、マスク枚数が増え、コストが増加してしまう。そのため、同一絶縁膜に対しては、一回のエッチング工程のみ行うことが望ましいと考えられてきた。しかし本発明によると、マスク枚数が増えることによるコスト増分を、歩留まり向上させることにより補うことができる。

（実施の形態３）
本実施の形態では、実施の形態１で示したアクティブマトリクス基板を用いた発光装置の構成について説明する。

図５（Ａ）には、第１の基板１００上に信号線駆動回路１３０、走査線駆動回路１３８、及び画素部１３１が形成された発光装置の上面図を示す。

図５（Ｂ）は発光装置のＡ−Ａ’の断面図を示し、第１の基板１００上に、ｎチャネル型ＴＦＴ１２１とｐチャネル型ＴＦＴ１２２とを有するＣＭＯＳ回路を備えた信号線駆動回路１３０を示す。ｎチャネル型ＴＦＴ１２２３とｐチャネル型ＴＦＴ１２２４は、上記実施の形態で示したように結晶性半導体膜を有するように形成されるとよい。
信号線駆動回路１３０や走査線駆動回路１３８を形成するＴＦＴは、ＣＭＯＳ回路、ＰＭＯＳ回路又はＮＭＯＳ回路で形成してもよい。

画素部１３１は、スイッチング用ＴＦＴ１２３及び駆動用ＴＦＴ１２４を有する。スイッチング用ＴＦＴ１２３及び駆動用ＴＦＴ１２４とは、上記実施の形態で示したように結晶性半導体膜を有するように形成されるとよい。

なお、画素部１３１のＴＦＴは信号線駆動回路１３０や走査線駆動回路１３８と比べると、高い結晶性を有する必要はない。

また画素部１３１に形成された画素電極１１１は、発光素子の第１の電極に相当する。画素電極を覆って設けられた第４の絶縁膜１３９は、各画素の隔壁として機能する。第４の絶縁膜１３９の材料や作製方法は、第２の絶縁膜を参照することができる。本実施の形態では、第４の絶縁膜１３９の材料として、ポジ型の感光性アクリル樹脂を用いる。第４の絶縁膜１３９に、電界発光層を形成するための開口部を形成する。開口部は、曲率半径が連続的に変化する形状となるように形成する。例えば、第４の絶縁膜１３９の上端部のみに曲率半径（０．２μｍ〜３μｍ）を有する曲面を持たせるとよい。その結果、電界発光層が段切れすることなく形成することができる。なお第４の絶縁膜１３９に有機材料を用いる場合、水分や酸素の侵入を防止するため窒化珪素または窒化酸化珪素を主成分とする絶縁膜、または水素を含むＤＬＣ膜（Ｄｉａｍｏｎｄ Ｌｉｋｅ Ｃａｒｂｏｎ）を形成してもよい。

電界発光層１４０は、有機材料、又は無機材料を有し、電子注入層、電子輸送層、発光層、正孔輸送層、正孔注入層等を適宜組み合わせて構成される。

また、電界発光層１４０として、フルカラー表示とする場合、赤色（Ｒ）、緑色（Ｇ）、青色（Ｂ）の発光を示す材料を、それぞれ蒸着マスクを用いた蒸着法、またはインクジェット法などによって選択的に形成すればよい。具体的には、ＨＩＬとしてＣｕＰｃやＰＥＤＯＴ、ＨＴＬとしてα−ＮＰＤ、ＥＴＬとしてＢＣＰやＡｌｑ₃、ＥＩＬとしてＢＣＰ：ＬｉやＣａＦ₂をそれぞれ用いる。また例えばＥＭＬは、Ｒ、Ｇ、Ｂのそれぞれの発光色に対応したドーパント（Ｒの場合ＤＣＭ等、Ｇの場合ＤＭＱＤ等）をドープしたＡｌｑ₃を用いればよい。

より具体的な電界発光層１４０の積層構造は、赤色の発光を示す電界発光層を形成する場合、例えば、ＣｕＰｃを３０nm形成し、α-ＮＰＤを６０nm形成した後、同一のマスクを用いて、赤色の発光層としてＤＣＭ₂及びルブレンが添加されたＡｌｑ₃を４０nm形成し、電子輸送層としてＢＣＰを４０nm形成し、電子注入層としてＬｉが添加されたＢＣＰを１nm形成する。また、緑色の発光を示す電界発光層１４０を形成する場合、例えば、ＣｕＰｃを３０nm形成し、α―ＮＰＤを６０nm形成した後、同一の蒸着マスクを用いて、緑色の発光層としてクマリン５４５Ｔが添加されたＡｌｑ₃を４０nm形成し、電子輸送層としてＢＣＰを４０nm形成し、電子注入層としてＬｉが添加されたＢＣＰを１nm形成する。また、青色の発光を示す電界発光層１４０を形成する場合、例えば、ＣｕＰｃを３０nm形成し、α-ＮＰＤを６０nm形成した後、同一のマスクを用いて発光層としてビス［２−（２−ヒドロキシフェニル）ベンゾオキサゾラト］亜鉛：Ｚｎ(ＰＢＯ)₂を１０nm形成し、電子輸送層としてＢＣＰを４０nm形成し、電子注入層としてＬｉが添加されたＢＣＰを１nm形成する。なお、本発明は上記電界発光層の積層構造に限定されない。

以上、各色の電界発光層のうち、共通しているＣｕＰｃやα-ＮＰＤは、画素部全面に形成することができる。またマスクは、各色で共有することもでき、例えば、赤色の電界発光層を形成後、マスクをずらして、緑色の電界発光層、再度マスクをずらして青色の電界発光層を形成することができる。なお、形成する各色の電界発光層の順序は適宜設定することができる。

また電界発光層１４０に白色発光の材料を用いる場合、カラーフィルタ、又はカラーフィルタ及び色変換層などを別途設けることによってフルカラー表示を行うことができる。カラーフィルタや色変換層は、第２の基板に設けた後、張り合わせればよい。

その後、電界発光層１４０と対向するように、発光素子の第２の電極１４１を形成する。第１の電極１１１、電界発光層１４０、第２の電極１４１を合わせて、発光素子１５０と表記する。

発光素子の第１の電極１１１は、駆動用ＴＦＴ１２４の一方の電極と接しているため、第１の電極１１１の少なくとも下面は、駆動用ＴＦＴ１２４の一方の電極とオーミックコンタクトのとれる材料とし、電界発光層１４０と接する表面に仕事関数の大きい材料を用いて形成することが望ましい。そのため、発光素子の第１の電極１１１は、単層構造や積層構造としてもよい。

なお、発光素子の第１の電極１１１、及び第２の電極１４１として透光性を有する導電膜を用いれば両面出射型の発光装置を形成することができる。

また発光素子の第１の電極１１１は非透光性の導電膜とし、第２の電極１２１６は透光性を有する導電膜とすることができる。その結果、光は封止基板側のみへ出射される上面出射型の発光装置を形成することができる。

また発光素子の第１の電極１１１は透光性を有する導電膜とし、第２の電極１２１６は非透光性の導電膜とすることができる。その結果、光は基板側のみへ出射される下面出射型の発光装置を形成することができる。

なお、光の出射方向とならない側に設けられた発光素子の電極に、反射性の高い導電膜を用いることにより光を有効利用することができる。

なお画素構成により、第１の電極１１１及び第２の電極１４１は、いずれも陽極、又は陰極となりうる。このような陽極材料及び陰極材料について説明する。

陽極材料としては、仕事関数の大きい（仕事関数４．０eV以上）金属、合金、電気伝導性化合物、およびこれらの混合物などを用いることが好ましい。陽極材料の具体例としては、ＩＴＯ、酸化インジウムに２〜２０%の酸化亜鉛（ＺｎＯ）を混合したＩＺＯの他、金（Ａｕ）、白金（Ｐｔ）、ニッケル（Ｎｉ）、タングステン（Ｗ）、クロム（Ｃｒ）、モリブデン（Ｍｏ）、鉄（Ｆｅ）、コバルト（Ｃｏ）、銅（Ｃｕ）、パラジウム（Ｐｄ）、または金属材料の窒化物（ＴｉＮ）等を用いることができる。

一方、陰極材料としては、仕事関数の小さい（仕事関数３．８eV以下）金属、合金、電気伝導性化合物、およびこれらの混合物などを用いることが好ましい。陰極材料の具体例としては、元素周期律の１族または２族に属する元素、すなわちＬｉやＣｓ等のアルカリ金属、およびＭｇ、Ｃａ、Ｓｒ等のアルカリ土類金属、およびこれらを含む合金（Ｍｇ：Ａｇ、Ａｌ：Ｌｉ）や化合物（ＬｉＦ、ＣｓＦ、ＣａＦ₂）の他、希土類金属を含む遷移金属を用いて形成することができる。但し、陰極は透光性を有する必要があるため、これら金属、又はこれら金属を含む合金を非常に薄く形成し、ＩＴＯ等の金属（合金を含む）との積層により形成する。

これら陽極、及び陰極は蒸着法、スパッタリング法等により形成することができる。

さらに水分や酸素等による発光素子１５０の劣化を防止するために、発光素子の第２の電極１４１を覆って保護膜１４２を形成するとよい。本実施の形態では保護膜１４２にスパッタ法（ＤＣ方式やＲＦ方式）により得られる窒化珪素または窒化酸化珪素を主成分とする絶縁膜、または水素を含むＤＬＣ膜を用いることができる。

そして図５（Ｂ）に示すように、発光素子の第２の電極１４１は、第２の接続領域１３３に設けられた第３の絶縁膜の開口部を介して導電膜１０８に接続される。

また第１の接続領域１３２に設けられた導電膜１０８には、異方性導電樹脂（ＡＣＦ）によりフレキシブルプリント基板（ＦＰＣ）１２０９が接続されている。そして、ＦＰＣ１２０９を介して外部入力信号となるビデオ信号やクロック信号を受け取る。ここではＦＰＣしか図示されていないが、このＦＰＣを介して、プリント配線基板（ＰＷＢ）が取り付けられている。そしてプリント配線基盤には、外部信号生成回路が搭載されている。

また加圧や加熱によりＡＣＦを接着するときに、基板のフレキシブル性や加熱による軟化のため、クラックが生じないように注意する。例えば、少なくとも第１の接着領域１３２の下方に硬性の高い基板を補助として配置したりすればよい。

本実施の形態では、第１の基板１００上に信号線駆動回路１３０及び走査線駆動回路１３８を設けた、ドライバ一体型の発光装置を示すが、信号線駆動回路及び走査線駆動回路はＩＣにより形成し、ＳＯＧ法やＴＡＢ法により信号線、又は走査線等と接続しても構わない。

また第１の基板の周縁部にはシール材１４３が設けられ、第２の基板１４５と張り合わせられ、封止されている。シール材１４３はエポキシ系樹脂を用いるのが好ましい。またシール材１４３を形成する位置に、第３の絶縁膜１０９を一部残しておいてもよい。その結果、接着面積が大きくなり、接着強度を高めることができる。

第１の基板１００と、第２の基板１４５とへ、適宜偏光板又は円偏光板を設け、コントラストを高めるとよい。

以上のように、アクティブマトリクス基板を有する発光装置を作製することができる。

本実施の形態では、実施の形態１で示したアクティブマトリクス基板を用いる場合を説明したが、その他の実施の形態で示したアクティブマトリクス基板と自由に組み合わせることができる。

（実施の形態４）
本実施の形態では、実施の形態１で示したアクティブマトリクス基板を用いた液晶表示装置の構成について説明する。

図６（Ａ）には、第１の基板１００上に信号線駆動回路１３０、走査線駆動回路１３８、及び画素部１３１が形成された液晶表示装置を示す。

図６（Ｂ）は液晶表示装置のＡ−Ａ’の断面図を示し、第１の基板１００上に、ｎチャネル型ＴＦＴ１２１とｐチャネル型ＴＦＴ１２２とを有するＣＭＯＳ回路を備えた信号線駆動回路１３０を示す。ｎチャネル型ＴＦＴ１２１とｐチャネル型ＴＦＴ１２２は、上記実施の形態で示したように結晶性半導体膜を有するように形成されるとよい。信号線駆動回路１３０や走査線駆動回路１３１を形成するＴＦＴは、ＣＭＯＳ回路、ＰＭＯＳ回路又はＮＭＯＳ回路で形成してもよい。

画素部１３１は、スイッチング用ＴＦＴ１２３及び容量素子１５８を有する。スイッチング用ＴＦＴ１２３は、上記実施の形態で示したように結晶性半導体膜を有するように形成されるとよい。容量素子１５８は、不純物が添加された半導体膜と、ゲート電極とに挟まれたゲート絶縁膜により構成される。

なお、画素部１３１のＴＦＴは信号線駆動回路１３０や走査線駆動回路１３８と比べると、高い結晶性を有する必要はない。

また画素部１３１は、スイッチング用ＴＦＴ１２１１の一方の電極と接続された画素電極１１１を有する。そして、ｎチャネル型ＴＦＴ１２１、ｐチャネル型ＴＦＴ１２２、画素電極１１１、及びスイッチング用ＴＦＴ１２３等を覆うように第３の絶縁膜１０９が設けられている。

また対向基板となる第２の基板１４５を用意する。第２の基板１４５には、少なくとも信号線駆動回路１２００に相当する位置にブラックマトリクス１５１が設けられ、少なくとも画素部に相当する位置にカラーフィルタ１２５２が設けられ、さらに対向電極１５２が設けられている。本発明は必ずしも、第２の基板１４５にブラックマトリクス、カラーフィルタ、又は対向電極を設ける必要はなく、第１の基板１００側へ設けてもよい。このような第２の基板１４５に、ラビング処理を施し、第１の基板１２１０とシール材１４３を用いて張り合わせる。シール材１４３はエポキシ系樹脂を用いるのが好ましい。またシール材１４３を形成する位置に、第３の絶縁膜１０９を一部残しておいてもよい。その結果、接着面積が大きくなり、接着強度を高めることができる。このとき、基板間隔を保持するため、スペーサ１５０を形成するとよい。スペーサは、絶縁膜をエッチングして形成される所謂柱状スペーサ、又は球状スペーサを用いることができる。

第１の基板１００、及び第２の基板１４５の間に液晶層を注入する。液晶層を注入する場合は、真空中で行うとよい。また第１の基板１００へ液晶層を滴下した後、第２の基板１４５を張り合わせてもよい。特に、大型基板になると液晶層を注入するより、滴下する方が好ましい。

第１の基板１００と、第２の基板１４５とへ、適宜偏光板又は円偏光板を設け、コントラストを高めるとよい。

また第１の接続領域１３２に設けられた導電膜１０８には、異方性導電樹脂（ＡＣＦ）によりフレキシブルプリント基板（ＦＰＣ）１２０９が接続されている。そして、ＦＰＣ１２０９を介して外部入力信号となるビデオ信号やクロック信号を受け取る。ここではＦＰＣしか図示されていないが、このＦＰＣを介して、プリント配線基板（ＰＷＢ）が取り付けられている。そしてプリント配線基盤には、外部信号生成回路が搭載されている。

また加圧や加熱によりＡＣＦを接着するときに、基板のフレキシブル性や加熱による軟化のため、クラックが生じないように注意する。例えば、少なくとも第１の接着領域１３２の下方に硬性の高い基板を補助として配置したりすればよい。

本実施の形態では、第１の基板１００上に信号線駆動回路１３０及び走査線駆動回路１３８を設けた、ドライバ一体型の発光装置を示すが、信号線駆動回路及び走査線駆動回路はＩＣにより形成し、ＳＯＧ法やＴＡＢ法により信号線、又は走査線等と接続しても構わない。

以上のように、アクティブマトリクス基板を有する液晶表示装置を作製することができる。

本実施の形態では、実施の形態１で示したアクティブマトリクス基板を用いる場合を説明したが、その他の実施の形態で示したアクティブマトリクス基板と自由に組み合わせることができる。

（実施の形態５）

本発明の作製方法を用いて作製されるアクティブマトリクス基板は、例えばビデオカメラ、デジタルカメラ、ゴーグル型ディスプレイ（ヘッドマウントディスプレイ）、ナビゲーションシステム、音響再生装置（カーオーディオ、オーディオコンポ等）、コンピュータ、ゲーム機器、携帯情報端末（モバイルコンピュータ、携帯電話、携帯型ゲーム機または電子書籍等）、記録媒体を備えた画像再生装置（具体的にはＤＶＤ：Ｄｉｇｉｔａｌ Ｖｅｒｓａｔｉｌｅ Ｄｉｓｃ）等の記録媒体を再生し、その画像を表示しうるディスプレイを備えた装置）などの電子機器に用いることができる。それら電子機器の具体例を図７に示す。

図７（Ａ）は携帯情報端末であり、本体９００１、表示部９００２、操作キー９００３、モデム９００４等を含む。図７（Ａ）ではモデム９００４が取り外し可能な形態の携帯情報端末を示しているが、モデムが本体９００１に内蔵されていても良い。本発明の、表示部９００２またはその他信号処理用の回路が形成されるアクティブマトリクス基板を用いて、携帯情報端末を完成させることができる。本発明により、携帯情報端末の歩留まりを高めることができ、結果的に携帯情報端末１つあたりの値段を抑えることができる。

図７（Ｂ）はＩＣカードであり、本体９２０１、表示部９２０２、接続端子９２０３等を含む。本発明の、表示部９２０２またはその他信号処理用の回路が形成されるアクティブマトリクス基板を用いて、ＩＣカードを完成させることができる。本発明により、ＩＣカードの歩留まりを高めることができ、結果的にＩＣカード１つあたりの値段を抑えることができる。なお図７（Ｂ）では接触型の電子カードを示しているが、非接触型のＩＣカードや、接触型と非接触型の機能を持ち合わせたＩＣカードにも、本発明のアクティブマトリクス基板を用いることができる。

図７（Ｃ）は表示装置、具体的には発光装置又は液晶表示装置であり、筐体９１０１、表示部９１０２、スピーカー部９１０３等を含む。本発明の、表示部９１０２またはその他信号処理用の回路が形成されるアクティブマトリクス基板を用いて、表示装置を完成させることができる。本発明により、表示装置の歩留まりを高めることができ、結果的に表示装置１つあたりの値段を抑えることができる。なお、表示装置には、コンピュータ用、テレビジョン放送受信用、広告表示用などの全ての情報表示用表示装置が含まれる。

図７（Ｄ）はコンピュータであり、本体９３０１、筐体９３０２、表示部９３０３、キーボード９３０４、マウス９３０５等を含む。なおコンピュータは、モニターと、ＣＰＵを有する本体とが一体化されたコンピュータ（例えばノート型コンピュータ）であっても良いし、モニターと、ＣＰＵを有する本体とが分離したコンピュータ（例えばデスクトップ型コンピュータ）であってもよい。本発明の、表示部９３０３またはその他信号処理用の回路が形成されるアクティブマトリクス基板を用いて、コンピュータを完成させることができる。本発明により、コンピュータの歩留まりを高めることができ、結果的にコンピュータ１つあたりの値段を抑えることができる。

図７（Ｅ）は記録媒体を備えた画像再生装置（具体的にはＤＶＤ再生装置）であり、本体９４０１、筐体９４０２、表示部９４０３、記録媒体（ＤＶＤ等）読み込み部９４０４、操作キー９４０５、スピーカー部９４０６等を含む。記録媒体を備えた画像再生装置には家庭用ゲーム機器なども含まれる。本発明の、表示部９４０３またはその他信号処理用の回路が形成されたアクティブマトリクス基板を用いて、画像再生装置を完成させることができる。本発明により、画像再生装置の歩留まりを高めることができ、結果的に画像再生装置１つあたりの値段を抑えることができる。

図７（Ｆ）に示す本発明の表示装置を用いた携帯電話機は、本体９１０１、表示部９１０２等を含む。本発明の、表示部９１０２又はその他信号線処理用の回路が形成されるアクティブマトリクス基板を用いて、携帯電話機を完成させることができる。本発明により、携帯電話機の歩留まりを高めることができ、結果的に携帯電話機１つあたりの値段を抑えることができる。

以上の様に、本発明の適用範囲は極めて広く、あらゆる分野の電子機器に用いることが可能である。

本発明のアクティブマトリクス基板の作製工程を示した図である 本発明のアクティブマトリクス基板の作製工程を示した図である 本発明のアクティブマトリクス基板の作製工程を示した図である 本発明のアクティブマトリクス基板の作製工程を示した図である 本発明の発光装置を示した断面図である 本発明の液晶表示装置を示した断面図である 本発明の電子機器を示した図である 本発明のアクティブマトリクス基板の作製工程を示した図である 開口部の領域を示した上面図である

Claims (16)

1. 第１のマスクを用いて、第１の領域の対象物をエッチングして広面積な開口部を形成し、
   第２のマスクを用いて、第２の領域の前記対象物をエッチングして微細な開口部を形成する
   ことを特徴とする薄膜トランジスタの作製方法。
2. 第１のマスクを用いて、第１の領域の対象物をエッチングして広面積な開口部を形成し、
   第２のマスクを用いて、前記第１の領域及び第２の領域の前記対象物をエッチングして前記開口部をエッチングし、且つ前記第２の領域の前記対象物に微細な開口部を形成する
   ことを特徴とする薄膜トランジスタの作製方法。
3. 第１のマスクを用いて、第１の領域の対象物をエッチングして広面積な開口部を形成し、
   第２のマスクを用いて、前記第１の領域及び第２の領域の前記対象物をエッチングして前記開口部の深さが増すようにエッチングし、且つ前記第２の領域の前記対象物に微細な開口部を形成する
   ことを特徴とする薄膜トランジスタの作製方法。
4. 画素部及び接続領域に設けられた絶縁膜を形成し、
   前記画素部を覆うように設けられた第１のマスクを用いて、前記接続領域に設けられた絶縁膜をエッチングして広面積な開口部を形成し、
   前記接続領域全面を覆い、且つ前記画素部上に所定の開口部が設けられた第２のマスクを用いて、前記画素部に設けられた前記絶縁膜をエッチングして微細な開口部を形成する
   ことを特徴とする薄膜トランジスタの作製方法。
5. 画素部及び接続領域に設けられた絶縁膜を形成し、
   前記画素部を覆うように設けられた第１のマスクを用いて、前記接続領域に設けられた絶縁膜をエッチングして広面積な開口部を形成し、
   前記接続領域を覆い、前記開口部上が開口され、且つ前記画素部上に所定の開口部が設けられた第２のマスクを用いて、前記開口部をエッチングし、且つ前記画素部に設けられた前記絶縁膜をエッチングして微細な開口部を形成する
   ことを特徴とする薄膜トランジスタの作製方法。
6. 画素部及び接続領域に設けられた絶縁膜を形成し、
   前記画素部を覆うように設けられた第１のマスクを用いて、前記接続領域に設けられた絶縁膜をエッチングして広面積な開口部を形成し、
   前記接続領域を覆い、前記開口部上が開口され、且つ前記画素部上に所定の開口部が設けられた第２のマスクを用いて、前記開口部の深さが増すようにエッチングし、且つ前記画素部に設けられた前記絶縁膜をエッチングして微細な開口部を形成する
   ことを特徴とする薄膜トランジスタの作製方法。
7. 画素部及び接続領域において、
   前記画素部にゲート電極を形成し、
   前記画素部及び前記接続領域に渡って、前記ゲート電極を覆うように、第１の絶縁膜を形成し、
   前記画素部及び前記接続領域に渡って、前記第１の絶縁膜上に第２の絶縁膜を形成し、
   前記画素部を覆うように設けられた第１のマスクを用いて、前記接続領域に設けられた前記第２の絶縁膜を、前記第１の絶縁膜が露出するようにエッチングして広面積な開口部を形成し、
   前記接続領域全面を覆い、且つ前記画素部上に所定の開口部が設けられた第２のマスクを用いて、前記画素部に設けられた前記第１の絶縁膜及び前記第２の絶縁膜をエッチングして微細な開口部を形成する
   ことを特徴とする薄膜トランジスタの作製方法。
8. 画素部及び接続領域において、
   前記画素部にゲート電極を形成し、
   前記画素部及び前記接続領域に渡って、前記ゲート電極を覆うように、第１の絶縁膜を形成し、
   前記画素部及び前記接続領域に渡って、前記第１の絶縁膜上に第２の絶縁膜を形成し、
   前記画素部を覆うように設けられた第１のマスクを用いて、前記接続領域に設けられた前記第２の絶縁膜を、前記第１の絶縁膜が露出するようにエッチングして広面積な開口部を形成し、
   前記接続領域全面を覆い、前記開口部上が開口され、且つ前記画素部上に所定の開口部が設けられた第２のマスクを用いて、前記開口部をエッチングし、且つ前記画素部に設けられた前記第１の絶縁膜及び前記第２の絶縁膜をエッチングして微細な開口部を形成する
   ことを特徴とする薄膜トランジスタの作製方法。
9. 画素部及び接続領域において、
   前記画素部にゲート電極を形成し、
   前記画素部及び前記接続領域に渡って、前記ゲート電極を覆うように、第１の絶縁膜を形成し、
   前記画素部及び前記接続領域に渡って、前記第１の絶縁膜上に第２の絶縁膜を形成し、
   前記画素部を覆うように設けられた第１のマスクを用いて、前記接続領域に設けられた前記第２の絶縁膜を、前記第１の絶縁膜が露出するようにエッチングして広面積な開口部を形成し、
   前記接続領域全面を覆い、前記開口部上が開口され、且つ前記画素部上に所定の開口部が設けられた第２のマスクを用いて、前記開口部の深さが増すようにエッチングし、且つ前記画素部に設けられた前記第１の絶縁膜及び前記第２の絶縁膜をエッチングして微細な開口部を形成する
   ことを特徴とする薄膜トランジスタの作製方法。
10. 画素部及び接続領域において、
    前記画素部にゲート電極を形成し、
    前記画素部及び前記接続領域に渡って、前記ゲート電極を覆うように、第１の絶縁膜を形成し、
    前記画素部及び前記接続領域に渡って、前記第１の絶縁膜上に第２の絶縁膜を形成し、
    前記第１の絶縁膜及び前記第２の絶縁膜に設けられた開口部に、導電膜を形成し、
    前記導電膜を覆うように、第３の絶縁膜を形成し、
    前記画素部を覆うように設けられた第１のマスクを用いて、前記接続領域に設けられた前記第３の絶縁膜を、前記第１の絶縁膜が露出するようにエッチングして広面積な開口部を形成し、
    前記接続領域全面を覆い、且つ前記画素部上に所定の開口部が設けられた第２のマスクを用いて、前記画素部に設けられた前記第３の絶縁膜をエッチングして微細な開口部を形成する
    ことを特徴とする薄膜トランジスタの作製方法。
11. 画素部及び接続領域において、
    前記画素部にゲート電極を形成し、
    前記画素部及び前記接続領域に渡って、前記ゲート電極を覆うように、第１の絶縁膜を形成し、
    前記画素部及び前記接続領域に渡って、前記第１の絶縁膜上に第２の絶縁膜を形成し、
    前記第１の絶縁膜及び前記第２の絶縁膜に設けられた開口部に、導電膜を形成し、
    前記導電膜を覆うように、第３の絶縁膜を形成し、
    前記画素部を覆うように設けられた第１のマスクを用いて、前記接続領域に設けられた前記第３の絶縁膜を、前記第１の絶縁膜が露出するようにエッチングして広面積な開口部を形成し、
    前記接続領域全面を覆い、前記開口部上が開口され、且つ前記画素部上に所定の開口部が設けられた第２のマスクを用いて、前記開口部をエッチングし、且つ前記画素部に設けられた前記第３の絶縁膜をエッチングして微細な開口部を形成する
    ことを特徴とする薄膜トランジスタの作製方法。
12. 画素部及び接続領域において、
    前記画素部にゲート電極を形成し、
    前記画素部及び前記接続領域に渡って、前記ゲート電極を覆うように、第１の絶縁膜を形成し、
    前記画素部及び前記接続領域に渡って、前記第１の絶縁膜上に第２の絶縁膜を形成し、
    前記第１の絶縁膜及び前記第２の絶縁膜に設けられた開口部に、導電膜を形成し、
    前記導電膜を覆うように、第３の絶縁膜を形成し、
    前記画素部を覆うように設けられた第１のマスクを用いて、前記接続領域に設けられた前記第３の絶縁膜を、前記第１の絶縁膜が露出するようにエッチングして広面積な開口部を形成し、
    前記接続領域全面を覆い、前記開口部上が開口され、且つ前記画素部上に所定の開口部が設けられた第２のマスクを用いて、前記開口部の深さが増すようにエッチングし、且つ前記画素部に設けられた前記第３の絶縁膜をエッチングして微細な開口部を形成する
    ことを特徴とする薄膜トランジスタの作製方法。
13. 請求項１乃至１２のいずれか一において、
    前記広面積な開口部には、接続端子を形成することを特徴とする薄膜トランジスタの作製方法。
14. 請求項１乃至１３のいずれか一において、
    前記微細な開口部には、画素電極を形成することを特徴とする薄膜トランジスタの作製方法。
15. 請求項１乃至１４のいずれか一において、
    ウェットエッチング法、又はドライエッチング法を用いて、前記エッチングを行うことを特徴とする薄膜トランジスタの作製方法。
16. 請求項１乃至１５のいずれか一に記載の方法により形成された薄膜トランジスタを有することを特徴とする表示装置の作製方法。
    

Images