JP2006011794A - デバッグシステムおよびデバッグ装置 - Google Patents

Abstract

【課題】携帯型情報処理装置の主処理部に相当する半導体集積回路で、電源経路の異なるロジック部Ａとロジック部Ｂなどから構成され、更に前記ロジック部Ｂは前記ロジック部Ａが電源回路に指示することにより電源電圧を供給されることを特徴とする前記半導体集積回路の前記ロジック部Ｂのデバッグ時に、従来のロジック部Ｂ用のデバッグ装置では前記ロジック部Ｂへの電源電圧供給を制御できないという課題があった。
【解決手段】本発明に係るデバッグシステムは、スイッチを有し、デバッグ装置は、デバッグ時に前記ロジック部Ａに代わって前記ロジック部Ｂへの電源電圧供給の制御を行う手段およびインターフェイスを有する。係るデバッグシステムにおいては、前記スイッチの接続先を切換えることにより、前記デバッグ装置は、デバッグ時に前記ロジック部Ｂに供給される電源電圧の制御を行うことができる。
【選択図】図１

Description

本発明は携帯電話、ＰＤＡ（Ｐｅｒｓｏｎａｌ Ｄｉｇｉｔａｌ Ａｓｓｉｓｔａｎｃｅ）、デジタルカメラなどの携帯型情報処理装置のデバッグ装置に係り、特に複数の電源系統から電源電圧を供給されることを特徴とする半導体集積回路を搭載した携帯型情報処理装置のデバッグ装置に関するものである。

＜携帯型情報処理装置＞
従来、複数の電源系統から電源電圧を供給されることを特徴とする半導体集積回路を搭載した携帯型情報処理装置として図２記載のシステム構成を有するものがあった。

携帯型情報処理装置（２０１０）は、ロジック部Ａ（２０５１）およびロジック部Ｂ（２０５２）などを備える主処理部（２０５０）、前記ロジック部Ａに電源電圧を供給する電源回路Ａ（２０３１）と前記ロジック部Ｂに電源電圧を供給する電源回路Ｂ（２０３３）などを備えた電源回路（２０３０）、キーボードなどの入出力装置（２０４０）、ＬＣＤ（液晶ディスプレイ）などの表示装置（２０６０）、メモリ（２０７０）などから構成される。

主処理部（２０５０）は、ＣＰＵ（中央処理装置）やＲＯＭメモリなどを有した携帯型情報処理装置（２０１０）の主要機能を制御する部分であり、ロジック部Ａ（２０５１）、ロジック部Ｂ（２０５２）、メモリ（２０５４）などをその内部に含んでいる。主処理部（２０５０）は、通常、単一の半導体集積回路である。

ロジック部Ａ（２０５１）は、ロジック部Ａ主処理部（２５１１）などから構成され、ロジック部Ｂ（２０５２）に対してその動作の指示を行う部分である。

ロジック部Ｂ（２０５２）は、ロジック部Ｂ主処理部（２５２１）や入出力調整部（２５２２）などから構成され、ロジック部Ａ（２０５１）とロジック部Ｂ（２０５２）の電源電圧値の差を吸収する入出力調整部（２５２２）を介してロジック部Ａ（２０５１）からの指示を受け、画像の録画再生やゲームの実行などのアプリケーションの機能を実現する。

電源回路（２０３０）は、電池（２０２０）からの電力を外部の半導体集積回路に供給できるように調整し、外部の半導体集積回路に電力を供給する回路である。図２記載の電源回路（２０３０）は、電源回路Ａ（２０３１）、電源回路Ｂ（２０３３）などから構成されていて、電源回路（２０３０）の外部の半導体集積回路に対して、電源回路Ａ（２０３１）や電源回路Ｂ（２０３３）などの複数の電源系統で電源電圧を供給する。図２記載の携帯型情報処理装置（２０１０）では、電源回路Ａ（２０３１）は、主処理部（２０５０）の中でもロジック部Ａ（２０５１）に対して電源電圧を供給し、電源回路Ｂ（２０３３）は、ロジック部Ｂ（２０５２）に対して電源電圧を供給する。

携帯型情報処理装置（２０１０）において、電源回路（２０３０）は、主処理部（２０５０）に相当する半導体集積回路に対して電源電圧を供給し、主処理部（２０５０）の内部において、ロジック部Ｂ（２０５２）は、ロジック部Ａ（２０５１）の指示に応じた動作を行う。

＜デバッグ装置の構成＞
係る携帯型情報処理装置を開発するために使用する開発支援環境としてデバッグ装置がある。デバッグ装置とは、携帯型情報処理装置の開発中に、開発中の携帯型情報処理装置の誤り（バグ）の発見や修正を支援する装置であり、携帯型情報処理装置の処理を特定のところで中断する「ブレーク（ストップ）」、携帯型情報処理装置の処理を１ステップずつ実行する「ステップ実行」、携帯型情報処理装置の処理を実行中に携帯型情報処理装置の内部の状態を見る「トレース」などの機能を備えている。

係るデバッグ装置としてＪＴＡＧのインターフェイスを備えたデバッグ装置があり、デバッグ装置の従来の例として、特開２００３−２８０９４０号公報（特許文献１）などがあった。前記特許文献１記載のデバッグ装置は、デバッグ手段とトレース手段を有するデバッグ装置で、デバッグ時にデバッグ手段とターゲットシステムのＣＰＵが通信することによりブレークなどのデバッグに関する処理を行い、トレース手段でターゲットシステムのバスを観測することによりトレースに関する処理を行っているデバッグ装置である。

係るデバッグ装置で図２記載の携帯型情報処理装置（２０１０）のロジック部Ｂ（２０５２）をデバッグした場合の構成図を示したのが図３である。図３において、携帯型情報処理装置（３０１０）は、図２記載の携帯型情報処理装置（２０１０）と同じ構成であり、携帯型情報処理装置（３０１０）の構成および構成要素についての説明を省略する。

図３において、デバッグ装置（３０１１）は、デバッグコマンド入出力部（３１１６）、デバッグ装置主処理部（３１１５）、デバッグ手段（３１１１）、トレース手段（３１１２）などから構成されている。デバッグコマンド入出力部（３１１６）はホストコンピュータ（３０１２）と、デバッグ手段（３１１１）はロジック部Ｂ（３０５２）と、トレース手段（３１１２）は主処理部（３０５０）のバスとにそれぞれ接続されている。

デバッグコマンド入出力部（３１１６）は、デバッグ装置（３０１１）におけるホストコンピュータ（３０１２）とのインターフェイスを担当する部分であり、ホストコンピュータ（３０１２）からの指示を受け取り、その内容をデバッグ装置主処理部（３１１５）に伝えること、デバッグ装置主処理部（３１１５）からのデバッグに関する情報をホストコンピュータ（３０１２）に送ることなどを行う。

デバッグ装置主処理部（３１１５）は、デバッグコマンド入出力部（３１１６）から送信される内容を基に、デバッグ手段（３１１１）およびトレース手段（３１１２）の制御を行う。

デバッグ手段（３１１１）は、デバッグ用入出力制御部（３５２３）を介してロジック部Ｂ主処理部（３５２１）と通信し、ロジック部Ｂ主処理部（３５２１）に対してブレーク（ストップ）やステップ実行などデバッグで必要とされる処理の実行の要求や、汎用レジスタやスタックポインタの値などのロジック部Ｂ主処理部（３５２１）の内部状態に関する情報の取得を行う。

トレース手段（３１１２）は、主処理部（３０５０）のバスの状態を観測することでトレースの処理を行っている。トレース手段（３１１２）は主処理部（３０５０）のバスと接続されているため、メモリ（３０５４）やメモリ（３０７０）にアクセスし、プログラムをダウンロードすることも可能である。

＜デバッグ装置とロジック部の通信＞
係る構成のデバッグ装置において、デバッグ手段（３１１１）は、デバッグ用入出力制御部（３５２３）と通信することによりデバッグに関する処理を行う。デバッグ手段（３１１１）−デバッグ用入出力制御部（３５２３）間の通信は、図２３（ａ）記載のように行われる。

デバッグ手段（３１１１）からの要求（７３００）を受けて、デバッグ用入出力制御部（３５２３）は、処理を行い、その結果をホストコンピュータ（３０１２）に通知（７４００）する。

通信内容は、ホストコンピュータ（３０１２）からの要求により異なる。図２３（ｂ）にデバッグ手段（３１１１）からの要求の一例を示す。（ｉ）ステップ実行、（ｉｉ）ブレーク（ストップ）およびＧＯ（ブレーク解除）、（ｉｉｉ）ロジック部Ｂ（３０５２）の内部状態の取得などの要求がある。デバッグ手段（３１１１）−デバッグ用入出力制御部（３５２３）間の通信は、図２３（ｂ）記載のとおり、１ｂｙｔｅもしくは５ｂｙｔｅで行われる。

（ｉ）デバッグ手段（３１１１）が、ステップ実行を要求する場合、デバッグ手段（３１１１）は、０ｘ０１（０ｘは１６進数を表す。以降も同じ。）を送る。デバッグ用入出力制御部（３５２３）は、この信号を受けて、ステップ実行を行い、０ｘ８１に続いて現在のプログラムカウンタの値を送付する。

（ｉｉ）デバッグ手段（３１１１）が、ブレークあるいはＧＯを要求する場合、デバッグ手段（３１１１）は、ブレークの場合、０ｘ０４とブレークする際のプログラムカウンタの値を送り、ＧＯの場合、０ｘ０５を送る。デバッグ用入出力制御部（３５２３）は、この信号を受けて、ブレークあるいはＧＯを行い、０ｘ８４あるいは０ｘ８５を送付する。

（ｉｉｉ）デバッグ手段（３１１１）が、ロジック部Ｂ（３０５２）の内部状態の取得を要求する場合、デバッグ手段（３１１１）は、０ｘ０８と図２３（ｂ）記載の取得したい情報を表す値を送る。デバッグ用入出力制御部（３５２３）は、この信号を受けて、０ｘ８８に続いて指定された情報を送付する。

係る通信によりデバッグ手段（３１１１）は、デバッグ用入出力制御部（３５２３）と通信し、指示を行う。

＜デバッグ装置とホストコンピュータの通信＞
図３において、デバッグ装置（３０１１）は、ホストコンピュータ（３０１２）により、（ｉ）ステップ実行、（ｉｉ）ブレーク（ストップ）およびＧＯ（ブレーク解除）、（ｉｉｉ）ロジック部Ｂ（３０５２）の内部状態の観測、（ｉｖ）メモリ（３０５４）あるいはメモリ（３０７０）へのリード／ライトなどの指示が送られる。

デバッグ装置（３０１１）とホストコンピュータ（３０１２）の通信は、図２２（ａ）記載のように行われる。ホストコンピュータ（３０１２）からの要求（７１００）を受けて、デバッグ装置（３０１１）は、処理を行い、その結果をホストコンピュータ（３０１２）に通知（７２００）する。

通信内容は、ホストコンピュータ（３０１２）からの要求により異なる。通信内容の一例を示したのが、図２２（ｂ）である。デバッグ装置（３０１１）とホストコンピュータ（３０１２）の通信は、図２２（ｂ）記載のとおり、１ｂｙｔｅもしくは５ｂｙｔｅで行われる。

（ｉ）ホストコンピュータ（３０１２）が、ステップ実行を要求する場合、デバッグ装置（３０１１）は、ホストコンピュータ（３０１２）から、０ｘ０１を受け取り、ステップ実行に関する処理を行い、０ｘ８１に続いて現在のプログラムカウンタの値を送付する。

（ｉｉ）ホストコンピュータ（３０１２）が、ブレークあるいはＧＯを要求する場合、デバッグ装置（３０１１）は、ホストコンピュータ（３０１２）から、ブレークの場合、０ｘ０４とブレークする際のプログラムカウンタの値を受け取り、ＧＯの場合、０ｘ０５を受け取る。デバッグ装置（３０１１）は、この信号を受けて、ブレークあるいはＧＯに関する処理を行い、０ｘ８４あるいは０ｘ８５を送付する。

（ｉｉｉ）ホストコンピュータ（３０１２）が、ロジック部Ｂ（３０５２）の内部状態の取得を要求する場合、デバッグ装置（３０１１）は、０ｘ０８と図２２（ｂ）記載の取得したい情報を表す値を受け取る。デバッグ装置（３０１１）は、この信号を受けて、０ｘ８８に続いて指定された情報を送付する。

（ｉｖ）ホストコンピュータ（３０１２）が、メモリ（３０５４）あるいはメモリ（３０７０）へのリード／ライトを要求する場合、デバッグ装置（３０１１）は、０ｘ０Ｃとライトしたいアドレス、０ｘ０Ｄとライトしたいデータ（ホストコンピュータ（３０１２）は、０ｘ０Ｃとライトしたいアドレスのデータを送付して、ライトしたいアドレスの値を確定させた後に送付する。）、あるいは０ｘ０Ｅとリードしたいアドレスを受け取る。デバッグ装置（３０１１）は、この信号を受けてホストコンピュータ（３０１２）指定の処理を行い、０ｘ８Ｃ、０ｘ８Ｄ、あるいは０ｘ８Ｅとリードで指定されたアドレスの値を送付する。

係る通信によりデバッグ装置（３０１１）は、ホストコンピュータ（３０１２）から指示を受け、指定の指示を行い、処理結果をホストコンピュータ（３０１２）に送る。

＜デバッグ装置の動作の概要＞
デバッグ装置（３０１１）が、ホストコンピュータ（３０１２）の指示により、デバッグに関する処理を行う様子について説明する。図１６は、係る状況を示した図である。

まず、デバッグ装置（３０１１）は、前記の（ｉ）から（ｉｖ）の指示のいずれかの指示をホストコンピュータ（３０１２）から受け取る（Ｓ１０１）。デバッグコマンド入出力部（３１１６）は、ホストコンピュータ（３０１２）からの指示を受け取り、その内容をデバッグ装置主処理部（３１１５）に送る（Ｓ１０２）。

デバッグ装置主処理部（３１１５）は、送られてきた指示を判断する（Ｓ１０３）。（ｉ）指示内容がステップ実行である場合、デバッグ装置主処理部（３１１５）は、デバッグ手段（３１１１）に対してステップ実行を要求し（Ｓ１０４）、デバッグ手段（３１１１）はロジック部Ｂ（３０５２）のステップ実行を行い、その結果をデバッグ装置主処理部（３１１５）に通知する（Ｓ１１０）。（ｉｉ）指示内容がブレーク（ストップ）あるいはＧＯである場合、デバッグ装置主処理部（３１１５）は、デバッグ手段（３１１１）に対してブレークあるいはＧＯの実行を要求し（Ｓ１０５）、デバッグ手段（３１１１）はロジック部Ｂ（３０５２）のブレーク処理あるいはＧＯ処理を行い、その結果をデバッグ装置主処理部（３１１５）に通知する（Ｓ１１０）。（ｉｉｉ）指示内容がロジック部Ｂ（３０５２）の内部状態の観測である場合、デバッグ装置主処理部（３１１５）は、デバッグ手段（３１１１）に対してロジック部Ｂ（３０５２）の内部状態の観測を要求し（Ｓ１０６）、デバッグ手段（３１１１）はロジック部Ｂ（３０５２）の内部状態の観測を行い、その結果をデバッグ装置主処理部（３１１５）に通知する（Ｓ１１０）。（ｉｖ）指示内容がメモリ（３０５４）あるいはメモリ（３０７０）へのリード／ライトである場合、デバッグ装置主処理部（３１１５）は、トレース手段（３１１２）に対してメモリ（３０５４）あるいはメモリ（３０７０）へのリード／ライトを要求し（Ｓ１０７）、トレース手段（３１１２）はメモリ（３０５４）あるいはメモリ（３０７０）へのリード／ライトを行い、その結果をデバッグ装置主処理部（３１１５）に通知する（Ｓ１０９）。指示内容が（ｉ）から（ｉｖ）の指示以外であった場合、デバッグ装置主処理部（３１１５）は、想定外の指示であることを認識する（Ｓ１０８）。

これらの結果をデバッグ装置主処理部（３１１５）は、デバッグコマンド入出力部（３１１６）に通知し（Ｓ１１１）、デバッグコマンド入出力部（３１１６）は、その情報をホストコンピュータ（３０１２）に送る（Ｓ１１２）。これにより、ホストコンピュータ（３０１２）は、指示の結果を得る。

かかる構成によりブレーク（ストップ）やステップ実行などのデバッグに関する処理は、ホストコンピュータ（３０１２）の指示により行われ、デバッグに関する処理の結果は、ホストコンピュータ（３０１２）上に表示される。デバッグ装置（３０１１）は、デバッグに関する処理の指示をホストコンピュータ（３０１２）により取得して、指示に応じた処理を行う。

係る従来技術のデバッグ装置（３０１１）を用いれば、ロジック部Ａ（３０５１）の指示によりロジック部Ｂ（３０５２）の動作が変更された場合においても、図２記載の携帯型情報処理装置（２０１０）のデバッグを行うことが可能であった。
特開２００３−２８０９４０号公報 特開２００２−２１５２７４号公報 ＥＤＮ Ｊａｐａｎ２００３年４月号ｐ６３−ｐ６９

ところで、近年、半導体集積回路のプロセスの微細化に伴い、半導体集積回路の動作時に、半導体集積回路の内部において使用されていない機能ブロックの消費電力、いわゆる漏れ電流による消費電力が、非常に大きくなってきた。

そのため、複数の電源系統で半導体集積回路への電源電圧の供給を行い、半導体集積回路の内部を電源系統によって複数に分割することで、半導体集積回路の内部で使用されていない機能ブロックには電源電圧を供給しないようにする技術が開発されている。

係る技術として、例えば、特開２００２−２１５２７４号公報（特許文献２）やＥＤＮ Ｊａｐａｎ２００３年４月号ｐ６３−ｐ６９（非特許文献１）記載の技術などの従来技術がある。

図４は、これらの携帯型情報処理装置のシステム構成を示すものである。携帯型情報処理装置（４０１０）は、画像の録画再生やゲーム実行などのアプリケーションを実行している時に動作するロジック部Ｂ（４０５２）および前記ロジック部Ｂの供給電圧・クロック・リセットなどの状態を管理するロジック部Ｂ管理部（４５１３）を備えるロジック部Ａ（４０５１）などからなる主処理部（４０５０）、前記ロジック部Ａに電源電圧を供給する電源回路Ａ（４０３１）と前記ロジック部Ｂに電源電圧を供給する電源回路Ｂ（４０３３）と前記電源回路Ｂの電力供給状況を制御する電源回路Ｂ制御部（４０３２）などを備えた電源回路（４０３０）、キーボードなどの入出力装置（４０４０）、ＬＣＤ（液晶ディスプレイ）などの表示装置（４０６０）、メモリ（４０７０）などから構成される。

主処理部（４０５０）は、ＣＰＵ（中央処理装置）やＲＯＭメモリなどを有した携帯型情報処理装置（４０１０）の主要機能を制御する部分であり、ロジック部Ａ（４０５１）、ロジック部Ｂ（４０５２）、メモリ（４０５４）、ロジック部Ｂ（４０５２）にクロックを供給するロジック部Ｂクロック供給部（４０５３）などをその内部に含んでいる。主処理部（４０５０）は、通常、単一の半導体集積回路である。

ロジック部Ａ（４０５１）は、ロジック部Ａ主処理部（４５１１）、システム状態制御部（４５１２）、ロジック部Ｂ管理部（４５１３）などから構成されていて、主に携帯型情報処理装置（４０１０）のシステムの各機能ブロックの電源電圧供給やクロック供給の状況などの状態の制御や各機能ブロックに対してその動作の指示を行う部分である。ロジック部Ａ主処理部（４５１１）は、システム状態制御部（４５１２）に各機能ブロックの動作や状態をどのようにするかの指示を行い、システム状態制御部（４５１２）は、その中でもロジック部Ｂ管理部（４５１３）にロジック部Ｂ（４０５２）の動作や状態についての指示を行う。

ロジック部Ｂ管理部（４５１３）は、ロジック部Ｂ供給電圧制御部（４５１４）、ロジック部Ｂ制御部（４５１５）、入出力調整部（４５１６）などから構成されていて、システム状態制御部（４５１２）からの指示を基にロジック部Ｂ（４０５２）の状態、具体的には電源電圧供給の状態、クロック供給の状態、リセット信号の状態の管理、およびロジック部Ｂ（４０５２）に対して動作の指示を行うためにロジック部Ｂ（４０５２）と通信を行う部分である。ロジック部Ｂ供給電圧制御部（４５１４）は、ロジック部Ｂ（４０５２）へ供給する電源電圧の管理を行い、電源回路（４０３０）にロジック部Ｂ（４０５２）へ電源電圧を供給すべきか否かの指示や、供給すべき電源電圧値の指示を行っている。ロジック部Ｂ制御部（４５１５）は、ロジック部Ｂ（４０５２）へクロックを供給する手段であるロジック部Ｂクロック供給部（４０５３）に指示を行うことによりロジック部Ｂ（４０５２）へ供給するクロックの管理を行っている。また、ロジック部Ｂ制御部（４５１５）とロジック部Ｂ（４０５２）は、ロジック部Ａ（４０５１）とロジック部Ｂ（４０５２）の電源電圧値の差を吸収する入出力調整部（４５１６）を介してロジック部Ｂ（４０５２）のリセット信号およびロジック部Ｂ（４０５２）との通信ポートなどで接続されており、ロジック部Ｂ制御部（４５１５）は、ロジック部Ｂ（４０５２）のリセット信号の管理、ロジック部Ｂ（４０５２）との通信を行うこともできる。

ロジック部Ｂ（４０５２）は、ロジック部Ｂ主処理部（４５２１）や入出力調整部（４５２２）などから構成され、ロジック部Ａ（４０５１）とロジック部Ｂ（４０５２）の電源電圧値の差を吸収する入出力調整部（４５２２）を介してロジック部Ａ（４０５１）からの指示を受け、画像の録画再生やゲームの実行などのアプリケーションの機能を実現する。

電源回路（４０３０）は、電池（４０２０）からの電力を外部の半導体集積回路に供給できるように調整し、外部の半導体集積回路に電力を供給する回路である。図４記載の電源回路（４０３０）は、電源回路Ａ（４０３１）、電源回路Ｂ制御部（４０３２）、電源回路Ｂ（４０３３）などから構成され、電源回路（４０３０）の外部の半導体集積回路に対して、電源回路Ａ（４０３１）や電源回路Ｂ（４０３３）などの複数の電源系統で電源電圧を供給する。電源回路Ｂ制御部（４０３２）は、電源回路（４０３０）の外部からの指示に基づいて、電源回路Ｂ（４０３３）から外部に対して供給する電源電圧の電圧値を制御する。

図４記載の携帯型情報処理装置（４０１０）の場合、電源回路（４０３０）は、主処理部（４０５０）に相当する半導体集積回路に対して電源電圧を供給する。電源回路Ａ（４０３１）は、主処理部（４０５０）の中でもロジック部Ａ（４０５１）に対して電源電圧を供給し、電源回路Ｂ（４０３３）は、ロジック部Ｂ（４０５２）に対して電源電圧を供給する。電源回路Ｂ制御部（４０３２）は、ロジック部Ｂ供給電圧制御部（４５１４）からの指示で、電源回路Ｂ（４０３３）がロジック部Ｂ（４０５２）に対して供給すべき電源電圧を制御する。

係る構成により、ロジック部Ｂ（４０５２）への電源電圧の供給／停止および電圧値の調整は、ロジック部Ａ（４０５１）内部のロジック部Ｂ制御部（４５１５）から電源回路Ｂ制御部（４０３２）に対して、電源回路Ｂ（４０３３）からロジック部Ｂ（４０５２）へ電源電圧の供給／停止／変更する旨の指示を発行することにより行われる。

係る携帯型情報処理装置（４０１０）のロジック部Ｂ（４０５２）のデバッグを従来技術で記載したデバッグ装置でデバッグした場合の構成図を示したのが図５である。図５において、携帯型情報処理装置（５０１０）は、図４記載の携帯型情報処理装置（４０１０）と同じ構成であり、更にデバッグ装置（５０１１）は、図３記載のデバッグ装置（３０１１）と同じ構成であるため、携帯型情報処理装置（５０１０）およびデバッグ装置（５０１１）の構成および構成要素の詳細についての説明を省略する。

図５において、デバッグ装置（５０１１）は、デバッグ手段（５１１１）とトレース手段（５１１２）から構成されている。デバッグ手段（５１１１）はロジック部Ｂ（５０５２）に、トレース手段（５１１２）は主処理部（５０５０）のバスにそれぞれ接続されている。

係る構成のデバッグシステムにおいては、ロジック部Ｂ（５０５２）への電源電圧の供給を制御するロジック部Ｂ供給電圧制御部（５５１４）は、ロジック部Ａ（５０５１）により制御されているため、課題が生じる。

例えば、図５記載のデバッグシステムでロジック部Ａ（５０５１）部分、ロジック部Ｂ（５０５２）部分を含めたシステム全体を動作させて、ロジック部Ｂ（５０５２）のデバッグを行う時、ロジック部Ｂ（５０５２）用のデバッグ装置（５０１１）の指示とは無関係にロジック部Ａ（５０５１）によりロジック部Ｂ（５０５２）への電源電圧の供給が停止される可能性がある。このような場合、デバッグ用入出力制御部（５５２３）への電源電圧の供給が停止されるため、デバッグ装置（５０１１）のデバッグ手段（５１１１）は、ロジック部Ｂ主処理部（５５２１）と通信することが不可能となる。このため、デバッグ装置主処理部（５１１５）は、突然、ロジック部Ｂ（５０５２）の状態を観測することができなくなり不具合を起こすか、あるいは、デバッグ装置（５０１１）−携帯型情報処理装置（５０１０）間での接続不慮があったと判断しデバッグ手段（５１１１）への制御を停止する。係る状態では、携帯型情報処理装置（５０１０）としては問題なく正常に動作しているにもかかわらず、デバッグ装置（５０１１）によりデバッグに関する処理を続行することは不可能となる。

つまり、図５記載のデバッグシステムにおいて、ロジック部Ａ（５０５１）によりロジック部Ｂ（５０５２）への電源電圧の供給の状態が変更された場合にデバッグ装置（５０１１）が不具合を起こす可能性があるという課題があった。

本発明は、前記従来の課題を解決するもので、図４記載の携帯型情報処理装置（４０１０）のロジック部Ｂ（４０５２）への供給電圧を自由に制御することのできるロジック部Ｂ（４０５２）用のデバッグ装置を提供することを目的とする。

前記従来の課題を解決するために、本発明のデバッグシステムは、電源経路の異なるロジック部Ａとロジック部Ｂなどから構成され、更に前記ロジック部Ｂは前記ロジック部Ａが電源回路に指示することにより電源電圧を供給されることを特徴とする半導体集積回路と、前記電源回路と、前記ロジック部Ｂのデバッグ装置と、前記デバッグ装置の指示により前記ロジック部Ａに代わって前記デバッグ装置が前記ロジック部Ｂへの電源電圧の制御ができるように接続を切換えることのできるスイッチを備え、本発明のデバッグ装置は、デバッグ時にロジック部Ａに代わってロジック部Ｂへの電源電圧供給の制御を行う手段およびインターフェイスを有する。

本発明のデバッグ装置によれば、図４記載の携帯型情報処理装置（４０１０）のロジック部Ｂ（４０５２）への供給電圧を自由に制御することができるため、ロジック部Ｂ（４０５２）のデバッグを行う時に、ロジック部Ｂ（４０５２）用のデバッグ装置の想定しているロジック部Ｂ（４０５２）の状態と実際のロジック部Ｂ（４０５２）の状態に差異が生じることに起因するデバッグ装置の不具合をなくすことが可能となる。

以下本発明の実施の形態について、図面を参照しながら説明する。

（実施の形態１）
本発明の実施の形態１に係るデバックシステムおよびデバッグ装置について説明する。

＜システム構成＞
図６は、本発明の実施の形態１に係るデバッグシステムの概要構成を示す図である。

ホストコンピュータ（１０１２）と携帯型情報処理装置（１０１０）は、デバッグ装置（１０１１）を介して接続されている。ホストコンピュータ（１０１２）、携帯型情報処理装置（１０１０）、デバッグ装置（１０１１）共に、基本的には、図１９のシステム（７０００）の構成であり、ＣＰＵ（７００１）、メモリ（７００２）、Ｉ／Ｏ部分（７００３）などを内部に備える。

携帯型情報処理装置（１０１０）は、図４記載にされた携帯型情報処理装置（４０１０）で、本発明に係るデバッグ装置のデバッグ対象とする携帯型情報処理装置である。デバッグ装置（１０１１）は、図４記載の携帯型情報処理装置（４０１０）のロジック部Ｂ（４０５２）をデバッグするためのデバッグ装置である。ホストコンピュータ（１０１２）は、デバッグ装置（１０１１）に指示をすることが可能である。

ホストコンピュータ（１０１２）が、デバッグ装置（１０１１）に指示することにより、デバッグ装置（１０１１）は携帯型情報処理装置（１０１０）をデバッグするための処理を行う。

＜デバッグシステムおよびデバッグ装置の構成＞
図１は、本発明の実施の形態１に係るデバッグシステムの構成図であり、実施の形態１に係るデバッグ装置を用いて図４記載の携帯型情報処理装置（４０１０）のロジック部Ｂ（４０５２）をデバッグした場合の構成図である。図１において、携帯型情報処理装置（１０）は、図４記載の携帯型情報処理装置（４０１０）と同じ構成であり、携帯型情報処理装置（１０）の構成および構成要素の詳細についての説明を省略する。

図１において、携帯型情報処理装置（１０）は、図６記載の携帯型情報処理装置（１０１０）に、デバッグ装置（１１）は、図６記載のデバッグ装置（１０１１）に、ホストコンピュータ（１２）は、図６記載のホストコンピュータ（１０１２）にそれぞれ相当するものである。

図１のデバッグシステムにおいて、デバッグ装置（１１）は、内部の電源回路制御手段（１１４）を通じて、スイッチ（９０）と接続されている。スイッチ（９０）は、電源回路制御手段（１１４）以外にロジック部Ａ（５１）のロジック部Ｂ供給電源制御部（５１４）および電源回路（３０）の電源回路Ｂ制御部（３２）と接続されている。

デバッグ装置（１１）は、ロジック部Ｂ（５２）をデバッグするためのデバッグ装置であり、デバッグ装置主処理部（１１５）、デバッグコマンド入出力部（１１６）、デバッグ手段（１１１）、トレース手段（１１２）および電源回路制御手段（１１４）などを備える。デバッグコマンド入出力部（１１６）、デバッグ手段（１１１）およびトレース手段（１１２）は、図３記載の従来のデバッグ装置のデバッグコマンド入出力部（３１１６）、デバッグ手段（３１１１）およびトレース手段（３１１２）とそれぞれ同じ役割を果たすため、説明を省略する。また、デバッグ装置（１１）が、ホストコンピュータ（１２）の指示により、デバッグに関する処理を行う場合の様子も図３記載のデバッグシステムで行った場合を示した図１６記載のとおりであり、説明を省略する。

デバッグ装置主処理部（１１５）は、デバッグコマンド入出力部（１１６）から送信される内容を基に、デバッグ手段（１１１）およびトレース手段（１１２）を制御すると共に、必要に応じて独自の判断で電源回路制御手段（１１４）を制御する。本実施の形態にかかるデバッグ装置（１１）においては、主に後述のデバッグ装置（１１）の起動時および終了時に、電源回路制御手段（１１４）を制御する。

電源回路制御手段（１１４）は、スイッチ（９０）と接続されていて、スイッチ（９０）および電源回路（３０）と通信し、それぞれに対して指示を送る回路である。

スイッチ（９０）は、電源回路Ｂ制御部（３２）との接続先をロジック部Ｂ供給電圧制御部（５１４）と電源回路制御手段（１１４）とで切換る回路である。

＜デバッグ装置とスイッチおよび電源回路との通信＞
デバッグ装置（１１）の電源回路制御手段（１１４）は、スイッチ（９０）と通信することによりスイッチ（９０）および電源回路（３０）の電源回路Ｂ制御部（３２）へ指示を送る。電源回路制御手段（１１４）から電源回路Ｂ制御部（３２）への指示は、予め、電源回路制御手段（１１４）はスイッチ（９０）と通信することによりスイッチ（９０）の内部の電源回路Ｂ制御部（３２）の接続先を電源回路制御手段（１１４）とした後に行われ、電源回路制御手段（１１４）が電源回路Ｂ制御部（３２）への指示内容をスイッチ（９０）に送り、その内容をスイッチ（９０）が電源回路Ｂ制御部（３２）へ送ることにより行われる。

係るデバッグ装置（１１）−電源回路（３０）間およびデバッグ装置（１１）−スイッチ（９０）間の通信は、それぞれの間で定められた方式に則って行われる。図８は、係る通信方式の一例として、デバッグ装置（１１）−電源回路（３０）間およびデバッグ装置（１１）−スイッチ（９０）間で同一の信号方式で、単一の信号線で通信を行う場合の通信方式を示したものである。

図８は、単一の信号線で８ｂｉｔの情報を送受信する場合に、信号線で送受信するデータを時系列で１ｂｉｔごとに通信している様子を示している。通信を行っていない場合は、常に信号線はＨＩ固定であり、通信を行っている場合は、一定時間ごとにＨＩ／ＬＯＷと信号線の状態を変化させている。通信を行なっている時に信号線で送受信される情報は、図８記載のとおりｈｅａｄｅｒ、ｂｉｔ０〜７、ｆｏｏｔｅｒから構成されている。

ｈｅａｄｅｒには、図９（ａ）記載のように、通信の開始を表すビット列、送信先、送信元、データの属性などの情報が含まれる。送信先／送信元を表すビット列は、図９（ｂ）記載のように、００ｂ（ｂは２進数を表す。以降も同じ。）であれば電源回路、０１ｂであればデバッグ装置、１０ｂであればスイッチを表す。例えば、デバッグ装置から電源回路に情報を送信する場合、この部分のビット列は、０００１ｂになる。データの属性を表すビット列は、図９（ｃ）記載のように、送信元がデバッグ装置で電源回路あるいはスイッチのレジスタ値をリードする場合、０１ｂで、送信元がデバッグ装置で電源回路あるいはスイッチのレジスタ値をライトする場合、１０ｂで、それ以外の場合、００ｂである。

ｆｏｏｔｅｒには、図９（ａ）記載のように、通信終了を示すビット列などの情報が含まれる。

ｂｉｔ０〜７は、電源回路と外部との間で送受信したい８ｂｉｔの情報である。デバッグ装置（１１）−電源回路（３０）間の通信の場合、ｂｉｔ０〜７は、図１５（ａ）記載の情報を示す。図１５（ｂ）記載のように電源回路Ｂの供給電圧に関するレジスタのアドレスは０００１ｂであり、アドレスが０００１ｂの場合のデータｄ０は電源供給状態（０ｂ：電圧供給、１ｂ：電圧供給停止）を、データｄ１からｄ３は電源回路Ｂの供給する電圧値（００１ｂ：１．８Ｖ、０１０ｂ：１．２Ｖ、１００ｂ：１．０Ｖ）を表している。デバッグ装置（１１）−スイッチ（９０）間の通信の場合、ｂｉｔ０〜７は、図１２記載のスイッチ（９０）内部の接続状態を示す。０ｘ００（０ｘは１６進数を表す。以降も同じ。）の場合、電源回路Ｂ制御部（３２）の接続先がロジック部Ｂ供給電圧制御部（５１４）であること、０ｘ０１の場合、電源回路Ｂ制御部（３２）の接続先が電源回路制御手段（１１４）であることを示す。

係る通信方式を用いると、図１記載のデバッグ装置（１１）よりスイッチ（９０）に、０１１００１１００００００００１００ｂ（送信先：スイッチ、送信元：デバッグ装置、データ属性：ライト、データ：０ｘ０１）の信号が送信されると、スイッチ（９０）は、ライト属性のデータ０ｘ０１の信号を受信する。スイッチ（９０）において、データ０ｘ０１のライトは、スイッチ（９０）の内部の電源回路Ｂ制御部（３２）の接続先を電源回路制御手段（１１４）にすることを意味するため、スイッチ（９０）は、内部の接続を切換え、電源回路Ｂ制御部（３２）と電源回路制御手段（１１４）を接続する。

また、デバッグ装置（１１）よりスイッチ（９０）に、０１０００１１００００１００１０００ｂ（送信先：電源回路、送信元：デバッグ装置、データ属性：ライト、アドレス：０００１ｂ、データ：００１０ｂ）を送信すると、スイッチ（９０）は、この信号をそのまま電源回路Ｂ制御部（３２）に送信し、電源回路Ｂ制御部（３２）が、この信号を受信する。電源回路Ｂ制御部（３２）において、アドレス０００１ｂへのデータ００１０ｂのライトは、電源回路Ｂ（３３）に１．２Ｖの電圧の供給の指示を行うことを意味するため、この信号を受信すると電源回路Ｂ制御部（３２）は、電源回路Ｂ（３３）に１．２Ｖの電圧を供給するように指示する。

係る通信方式を用いると、デバッグ装置（１１）は、スイッチ（９０）および電源回路Ｂ制御部（３２）に指示を送ることができる。

＜デバッグ装置の起動時および終了時＞
本実施の形態のデバッグ装置（１１）の起動時および動作終了時の様子を説明することにより、デバッグ装置（１１）の電源回路制御手段（１１４）が、ロジック部Ｂ（５２）への電源電圧の供給を開始／停止する場合の例を示す。図７（ａ）において起動時のデバッグ装置（１１）の状況を、図７（ｂ）において終了時のデバッグ装置（１１）の状況を示す。同じようなデバッグ装置の状況を示した図として図１３があるが、図１３は動作中（起動後、動作終了前）のデバッグ装置の状況を示した図であり、図７とは違う状況を示した図である。

まず、図７（ａ）を用いて、起動時のデバッグ装置（１１）の状況を説明する。

デバッグ装置（１１）は、ホストコンピュータ（１２）から起動開始の指示を受け取る（Ｓ２０１）。デバッグコマンド入出力部（１１６）は、ホストコンピュータ（１２）からの指示を受け取り、その内容をデバッグ装置主処理部（１１５）に送る（Ｓ２０２）。

デバッグ装置主処理部（１１５）は、まず、電源回路制御手段（１１４）に対してスイッチ（９０）内部の接続を切換える要求を発信するように指示する（Ｓ２０３）。これを受けて、電源回路制御手段（１１４）は、スイッチ（９０）に対して電源回路Ｂ制御部（３２）の接続先を電源回路制御手段（１１４）に切換るように指示をする（Ｓ２０４）。

次に、デバッグ装置主処理部（１１５）は、電源回路制御手段（１１４）に対して電源回路Ｂ制御部（３２）を制御して、電源回路Ｂ（３３）の電源電圧供給を開始させることを指示する（Ｓ２０５）。これにより、電源回路制御手段（１１４）は、電源回路Ｂ制御部（３２）に対して電源回路Ｂ（３３）から電源電圧を供給するように指示する（Ｓ２０６）。

最後に、デバッグ装置主処理部（１１５）は、デバッグコマンド入出力部（１１６）に起動処理が完了したことを通知し（Ｓ２０７）、デバッグコマンド入出力部（１１６）は、その情報をホストコンピュータ（１２）に送る（Ｓ２０８）。これにより、デバッグ装置（１１）の起動処理は完了する。

次に、図７（ｂ）を用いて、デバッグ装置（１１）の動作終了時の状況を説明する。

デバッグ装置（１１）は、ホストコンピュータ（１２）から動作停止の指示を受け取る（Ｓ２１１）。バッグコマンド入出力部（１１６）は、ホストコンピュータ（１２）からの指示を受け取り、その内容をデバッグ装置主処理部（１１５）に送る（Ｓ２１２）。

デバッグ装置主処理部（１１５）は、まず、電源回路制御手段（１１４）に対して電源回路Ｂ制御部（３２）を制御して、電源回路Ｂ（３３）の電源電圧供給を停止させることを指示する（Ｓ２１３）。これにより、電源回路制御手段（１１４）は、電源回路Ｂ制御部（３２）に対して電源回路Ｂ（３３）からの電源電圧の供給を停止するように指示する（Ｓ２１４）。

次に、デバッグ装置主処理部（１１５）は、電源回路制御手段（１１４）に対してスイッチ（９０）内部の接続を切換える要求を発信するように指示する（Ｓ２１５）。これを受けて、電源回路制御手段（１１４）は、スイッチ（９０）に対して電源回路Ｂ制御部（３２）の接続先をロジック部Ｂ供給電圧制御部（５１４）に切換るように指示をする（Ｓ２１６）。

最後に、デバッグ装置主処理部（１１５）は、デバッグコマンド入出力部（１１６）に動作停止処理が完了したことを通知し（Ｓ２１７）、デバッグコマンド入出力部（１１６）は、その情報をホストコンピュータ（１２）に送る（Ｓ２１８）。これにより、デバッグ装置（１１）の動作停止処理は完了する。

＜デバッグシステムの動作例＞
図１記載のデバッグシステムの動作例を説明する。特に、図４記載の携帯型情報処理装置（４０１０）のロジック部Ａ（４０５１）が、図１７記載の動作を行った場合の例を示す。

図１７記載の一連の動作では、ロジック部Ａ（４０５１）において、ロジック部Ａ主処理部（４５１１）は、まず、システム状態制御部（４５１２）を介してロジック部Ｂ管理部（４５１３）に対して、ロジック部Ｂ（４０５２）への電源電圧の供給停止を指示した（Ｓ３０１）後に、ロジック部Ｂ（４０５２）への電源電圧の供給再開を指示し（Ｓ３０２）、ロジック部Ｂ（４０５２）のリセットを指示している（Ｓ３０３）。

図５記載のデバッグシステムにおいて、ロジック部Ａ（５０５１）が係る動作を行い、かつデバッグ装置（５０１１）が、ホストコンピュータ（５０１２）の指示によりロジック部Ｂ（５０５２）の内部状態の観測を断続的に行う場合のデバッグ装置（５０１１）の動作を説明する。このようなケースのデバッグシステムの動作の概略の一例を図２０に示す。

まず、図１７記載のステップＳ３０１実行後、ロジック部Ｂ管理部（５５１３）は、電源回路Ｂ制御部（５０３２）に対して電源回路Ｂ（５０３３）からの電源電圧供給を停止するように指示し、ロジック部Ｂ（５０５２）への電源電圧の供給が停止される。これにより、デバッグ用入出力制御部（５５２３）への電源電圧の供給が停止されるため、デバッグ装置（５０１１）のデバッグ手段（５１１１）は、突然、ロジック部Ｂ主処理部（５５２１）と通信することが不可能となる。図２０の場合、デバッグ手段（５１１１）は、デバッグ用入出力制御部（５５２３）からの応答待ち状態であるため、この後も応答待ち状態が続く。デバッグ装置主処理部（５１１５）も、応答待ち状態を持続する。デバッグ用入出力制御部（５５２３）によりデバッグ手段（５１１１）に対しての応答がない限り、デバッグ装置（５０１１）は、内部のデバッグ装置主処理部（５１１５）が応答待ち状態であるため、ロジック部Ｂ（５０５２）の状態の観測を続行することは不可能となる。

次に図１７記載のステップＳ３０２が実行されると、ロジック部Ｂ（５０５２）への電源電圧の供給が再開され、デバッグ用入出力制御部（５５２３）は、その動作を再開する。しかし、デバッグ用入出力制御部（５５２３）は、電源電圧停止前にデバッグ手段（５１１１）から状態取得要求があったことを記録しておらず、デバッグ手段（５１１１）からの要求に対して応答しない。このため、デバッグ手段（５１１１）、デバッグ装置主処理部（５１１５）共に、応答待ち状態を持続する。デバッグ装置（５０１１）は、ロジック部Ｂ（５０５２）の状態の観測を再開することはできない。

図１７記載のステップＳ３０３が実行され、ロジック部Ｂ（５０５２）がリセットされたとしても状況に変化は起こらない。デバッグ用入出力制御部（５５２３）は、デバッグ手段（５１１１）からの要求に対して応答を行わず、デバッグ手段（５１１１）、デバッグ装置主処理部（５１１５）共に、応答待ち状態を持続する。デバッグ装置（５０１１）は、ロジック部Ｂ（５０５２）の状態を観測できない。

これに対して、図１記載の本発明に係るデバッグシステムにおいて、ロジック部Ａ（５１）が図１７記載の動作を行い、かつデバッグ装置（１１）がホストコンピュータ（１２）の指示によりロジック部Ｂ（５２）の内部状態の観測を断続的に行う場合のデバッグ装置（１１）の動作を説明する。このようなケースのデバッグシステムの動作の概略の一例を図２１に示す。

まず、図１７記載のステップＳ３０１実行後、ロジック部Ｂ管理部（５１３）は、電源回路Ｂ制御部（３２）に対して電源回路Ｂ（３３）からの電源電圧供給を停止するように指示を行おうとする。しかし、デバッグ装置起動時にスイッチ（９０）内部においてロジック部Ｂ管理部（５１３）と電源回路Ｂ制御部（３２）との接続が切断されているため、ロジック部Ｂ（５２）への電源電圧の供給が停止されることはない。デバッグ手段（１１１）は、引き続きデバッグ用入出力制御部（５２３）を介して、ロジック部Ｂ主処理部（５２１）と通信し、ロジック部Ｂ（５２）の内部状態を観測する。デバッグ装置主処理部（１１５）も、正常にデバッグ手段（１１１）からロジック部Ｂ（５２）の内部状態の通知を受けることができ、デバッグ装置（１１）は、何らの問題なくロジック部Ｂ（５２）の内部状態の観測を続行することができる。

図１７記載のステップＳ３０２が実行されたとしても、デバッグ装置起動時にスイッチ（９０）内部においてロジック部Ｂ管理部（５１３）と電源回路Ｂ制御部（３２）との接続が切断されているため、電源回路Ｂ制御部（３２）に対して何ら指示が行われることはなく、ロジック部Ｂ（５２）の電源電圧の供給状態に変化はない。デバッグ装置（１１）は、引き続きロジック部Ｂ（５２）の内部状態の観測を行うことのできる状態にある。

図１７記載のステップＳ３０３が実行され、ロジック部Ｂ（５２）がリセットされると、ロジック部Ｂ主処理部（５２１）の処理はリセットされる。しかし、デバッグ用入出力制御部（５２３）は、リセットされないため、再度、ロジック部Ｂ主処理部（５２１）に対してロジック部Ｂ（５２）の内部状態の取得の要求を出す。ロジック部Ｂ主処理部（５２１）は、リセット後の現在のロジック部Ｂ（５２）の内部状態を通知する。それに対応して、デバッグ手段（１１１）は、ロジック部Ｂ（５２）がリセットされた状態を観測し、デバッグ装置主処理部（１１５）は、デバッグコマンド入出力部（１１６）を介して、観測結果をホストコンピュータ（１２）に送る。デバッグ装置（１１）は、引き続きロジック部Ｂ（５２）の内部状態の観測を行う。

かかる構成の図１記載のデバッグシステムでは、デバッグ装置（１１）は、スイッチ（９０）の接続を切り換え、電源回路Ｂ制御部（３２）に対して電源回路Ｂ（３３）の電源電圧の供給状態に関する指示を行うことが可能である。

なお、本実施の形態において、デバッグ装置（１１）−電源回路（３０）間およびデバッグ装置（１１）−スイッチ（９０）間の通信方式は、図８および図９で記載されている通信方式に限定されず、図８および図９で記載されている内容や電源回路（１１）およびスイッチ（９０）を制御するための情報を通信できる通信方式であればよい。図８において電源回路と外部との通信は８ｂｉｔ単位としているが、８ｂｉｔ以下の単位であっても、８ｂｉｔ以上の単位であってもよく、ｈｅａｄｅｒやｆｏｏｔｅｒに誤り訂正用の信号など図９記載以外の情報が含まれていてもよい。更に、デバッグ装置（１１）−電源回路（３０）間、デバッグ装置（１１）−スイッチ（９０）間で異なる通信方式であってもよい。

また、本実施の形態において、通信では、単一の信号線での通信を想定しているが、電源回路から外部に対して情報を発信するために用いる信号線と電源回路が外部から情報を受信するために用いる信号線の２本に分離しても良い。

更に、本実施の形態のデバッグ装置（１１）において、デバッグ装置主処理部（１１５）は、デバッグ装置（１１）の起動時および終了時に、電源回路制御手段（１１４）を制御し、ロジック部Ｂ（５２）への供給電圧の状態を制御しているが、デバッグ装置（１１）の起動時および終了時に限らず、デバッグ装置が起動していれば、いつ電源回路制御手段（１１４）を制御してもよい。

（実施の形態２）
本発明に係る実施の形態１では、電源回路と電源回路の外部との通信は、単一の信号線でシリアルに行われることを想定しているが、実際の電源回路には、電源回路と電源回路の外部との通信を複数の信号線でパラレルに行うものも存在する。

係る電源回路の一例として図１０記載の電源回路がある。電源回路（９０３０）は、図１０記載の１０本の信号線を用いて、電源回路の外部と通信を行う。

ｂｉｔ０〜７の信号線は、電源回路と電源回路の外部との間で送受信したい８ｂｉｔの情報を示す信号である。リード・イネーブル線は、電源回路（９０３０）から外部に対して情報を発信していることを示す信号線であり、ライト・イネーブル線は、電源回路が外部から情報を受信していることを示す信号線である。

リード・イネーブル線がＬＯＷであれば、電源回路（９０３０）は、ｂｉｔ０〜７の信号線に発信すべき情報を送る。ライト・イネーブル線がＬＯＷであれば、電源回路（９０３０）は、ｂｉｔ０〜７の信号線で表される情報を受信する。

実施の形態２は、係る電源回路を搭載した携帯型情報処理装置を本発明の実施の形態１で示すデバッグ装置でデッバグする場合に関する。図１０記載の電源回路は、１０本の信号線で電源回路の外部と通信することを想定しているのに対し、実施の形態１で示すデバッグ装置は、単一の信号線で電源回路との通信を行うことを想定している。係る課題を解決したのが、本発明の実施の形態２である。

図１１は、図１記載のデバッグ装置で図１０記載の電源回路を搭載した携帯型情報処理装置をデバッグした場合の図である。図１１において、主処理部（６０５０）は図１記載の主処理部（５０）と、ロジック部Ａ（６０５１）はロジック部Ａ（５１）と、電源回路（６０３０）は電源回路（３０）と、デバッグ装置（６０１１）はデバッグ装置（１１）と同じ構成であり同じ構成要素を含んでいるため、説明および内部の構造の記入を省略する。

電源回路（６０３０）とスイッチ（６０９０）およびロジック部Ａ（６０５１）とスイッチ（６０９０）は、図１０記載の１０本の信号線で接続されていて、デバッグ装置（６０１１）とスイッチ（６０９０）は、単一の信号線で接続されている。

スイッチ（６０９０）は、１０本の信号線の接続を切換える部分以外にシリアル・パラレル変換部（６０９１）を備える。シリアル・パラレル変換部（６０９１）は、単一の信号線で送られてきたデバッグ装置（６０１１）からの図８の通信方式に則った信号の内容を、図１０記載の１０本の信号線での通信方式に変換することや、図１０記載の信号線で送られてきた電源回路（６０３０）からの信号の内容を、図８記載の通信方式に変換することを行っている。

係るデバッグシステムでは、デバッグ装置（６０１１）よりスイッチ（６０９０）に、０１０００１１００００１００１０００ｂ（送信先：電源回路、送信元：デバッグ装置、データ属性：ライト、アドレス：０００１ｂ、データ：００１０ｂ）が送信されると、シリアル・パラレル変換部（６０９１）は、この信号を変換し、リード・イネーブルをＨＩＧＨ、ライト・イネーブルをＬＯＷ、ｂｉｔ０〜７を０００１００１０ｂにして出力する。スイッチ（６０９０）は、スイッチ（６０９０）内部の電源回路（６０３０）との接続先がシリアル・パラレル変換部（６０９１）であると、この１０本の信号線の内容を電源回路（６０３０）に送信する。電源回路（６０３０）において、アドレス０００１ｂへのデータ００１０ｂのライトは、電源回路Ｂに１．２Ｖの電圧の供給の指示を行うことを意味するため、電源回路（６０３０）は、この信号を受信し、電源回路Ｂに１．２Ｖの電圧を供給するように指示する。

係るシリアル・パラレル変換部を導入することにより、図１記載のデバッグ装置（１１）は、図１０記載の電源回路（９０３０）と通信することが可能となり、電源回路（３０）にロジック部Ｂ（５２）への電源電圧の供給を指示することができる。

なお、本実施の形態において、電源回路と外部の通信に図１０記載の１０本の信号線を用いているが、本実施の形態で記載されている信号線の本数や信号線の内容に限定されない。電源回路が、複数の信号線をパラレルに変更させることによって外部との通信を行っていれば、本実施の形態で電源回路とデバッグ装置の通信が可能となる。

（実施の形態３）
本発明の実施の形態１に係る図１記載のデバッグ装置（１１）は、スイッチ（９０）の接続を切換え、電源回路（３０）を制御することでロジック部Ｂ（５２）に供給する電源電圧を制御している。それに対し、実施の形態３に係るデバッグ装置は、デバッグ装置内部に電源回路を備え、内部の電源回路からの電源電圧をロジック部Ｂに直接供給することを特徴としている。以下、本発明の実施の形態３に係るデバックシステムおよびデバッグ装置について説明する。

＜デバッグシステムおよびデバッグ装置の構成＞
図１３は、本発明の実施の形態３に係るデバッグシステムの構成図であり、本発明の実施の形態３に係るデバッグ装置で図４記載の携帯型情報処理装置のロジック部Ｂ（４０５２）をデバッグした場合の構成図である。図１３において、携帯型情報処理装置（８０１０）は、図４記載の携帯型情報処理装置（４０１０）と同じ構成であり、携帯型情報処理装置（８０１０）の構成および構成要素の詳細についての説明を省略する。

図１３のデバッグシステムにおいて、デバッグ装置（８０１１）は、内部の電源供給手段（８１１３）を通じて、スイッチ（８０８０）と接続されている。スイッチ（８０８０）は、電源供給手段（８１１３）以外にロジック部Ｂ（８０５２）の電源電圧供給線および電源回路（８０３０）の電源回路Ｂ（８０３３）と接続されている。

デバッグ装置（８０１１）は、ロジック部Ｂ（８０５２）をデバッグするためのデバッグ装置であり、デバッグ装置主処理部（８１１５）、デバッグコマンド入出力部（８１１６）、デバッグ手段（８１１１）、トレース手段（８１１２）および電源供給手段（８１１３）などを備える。デバッグコマンド入出力部（８１１６）、デバッグ手段（８１１１）およびトレース手段（８１１２）は、図３記載の従来のデバッグ装置のデバッグコマンド入出力部（３１１６）、デバッグ手段（３１１１）およびトレース手段（３１１２）とそれぞれ同じ役割を果たすため、説明を省略する。また、デバッグ装置（８０１１）が、ホストコンピュータ（８０１２）の指示により、デバッグに関する処理を行う場合の様子も図３記載のデバッグシステムで行った場合を示した図１６記載のとおりであり、説明を省略する。

デバッグ装置主処理部（８１１５）は、デバッグコマンド入出力部（８１１６）から送信される内容を基に、デバッグ手段（８１１１）およびトレース手段（８１１２）を制御すると共に、必要に応じて独自の判断で電源供給手段（８１１３）を制御する。本実施の形態にかかるデバッグ装置（８０１１）においては、主に後述のデバッグ装置（８０１１）の起動時および終了時に、電源供給手段（８１１３）を制御する。

電源供給手段（８１１３）は、外部の接続先に対して電源電圧を供給することのできる回路である。

電源供給手段（８１１３）は、また、スイッチ（８０８０）に対してスイッチ（８０８０）内部の接続状態の切換えを指示することもできる。その場合の電源供給手段（８１１３）−スイッチ（８０８０）の通信は、本発明の実施の形態１と同じ方法で行われる。

スイッチ（８０８０）は、デバッグ装置（８０１１）の指示を基に、ロジック部Ｂ（８０５２）の電源電圧供給線との接続先を電源回路Ｂ（８０３３）と電源供給手段（８１１３）とで切換ることが可能となっている。

＜デバッグ装置の起動時および動作終了時＞
本実施の形態のデバッグ装置（８０１１）の起動時および動作終了時の様子を説明することにより、デバッグ装置（８０１１）の電源供給手段（８１１３）が、ロジック部Ｂ（８０５２）への電源電圧の供給を開始／停止する場合の例を示す。図１４（ａ）において起動時のデバッグ装置（８０１１）の状況を、図１４（ｂ）において終了時のデバッグ装置（８０１１）の状況を示す。

まず、図１４（ａ）を用いて、起動時のデバッグ装置（８０１１）の状況を説明する。

デバッグ装置（８０１１）は、ホストコンピュータ（８０１２）から起動開始の指示を受け取る（Ｓ５０１）。デバッグコマンド入出力部（８１１６）は、ホストコンピュータ（８０１２）からの指示を受け取り、その内容をデバッグ装置主処理部（８１１５）に送る（Ｓ５０２）。

デバッグ装置主処理部（８１１５）は、まず、電源供給手段（８１１３）に対してスイッチ（８０８０）内部の接続を切換える要求を発信するように指示する（Ｓ５０３）。これを受けて、電源供給手段（８１１３）は、スイッチ（８０８０）に対してロジック部Ｂ（８０５２）への電源電圧供給線の接続先を電源供給手段（８１１３）に切換るように指示をする（Ｓ５０４）。

次に、デバッグ装置主処理部（８１１５）は、電源供給手段（８１１３）に対して電源電圧供給を開始させることを指示する（Ｓ５０５）。これにより、電源供給手段（８１１３）は、ロジック部Ｂ（８０５２）への電源電圧を供給する（Ｓ５０６）。

最後に、デバッグ装置主処理部（８１１５）は、デバッグコマンド入出力部（８１１６）に 起動処理が完了したことを通知し（Ｓ５０７）、デバッグコマンド入出力部（８１１６）は、その情報をホストコンピュータ（８０１２）に送る（Ｓ５０８）。これにより、デバッグ装置（８０１１）の起動処理は完了する。

次に、図１４（ｂ）を用いて、デバッグ装置（８０１１）の動作終了時の状況を説明する。

デバッグ装置（８０１１）は、ホストコンピュータ（８０１２）から動作停止の指示を受け取る（Ｓ５１１）。デバッグコマンド入出力部（８１１６）は、ホストコンピュータ（８０１２）からの指示を受け取り、その内容をデバッグ装置主処理部（８１１５）に送る（Ｓ５１２）。

デバッグ装置主処理部（８１１５）は、まず、電源供給手段（８１１３）に対して、電源電圧供給を停止させることを指示する（Ｓ５１３）。これにより、電源供給手段（８１１３）は、ロジック部Ｂ（８０５２）への電源電圧の供給を停止する（Ｓ５１４）。

次に、デバッグ装置主処理部（８１１５）は、電源供給手段（８１１３）に対してスイッチ（８０８０）内部の接続を切換える要求を発信するように指示する（Ｓ５１５）。これを受けて、電源供給手段（８１１３）は、スイッチ（８０８０）に対してロジック部Ｂ（８０５２）への電源電圧供給線の接続先を電源回路Ｂ（８０３３）に切換るように指示をする（Ｓ５１６）。

最後に、デバッグ装置主処理部（８１１５）は、デバッグコマンド入出力部（８１１６）に動作停止処理が完了したことを通知し（Ｓ５１７）、デバッグコマンド入出力部（８１１６）は、その情報をホストコンピュータ（８０１２）に送る（Ｓ５１８）。これにより、デバッグ装置（８０１１）の動作停止処理は完了する。

＜デバッグシステムの動作＞
本発明の形態に係る図１３記載のデバッグシステムの動作であるが、デバッグ装置（８０１１）が起動し、ロジック部Ｂ（８０５２）へ電源電圧が供給された後は、実施の形態１に係るデバッグ装置と同じ動作を行う。

実施の形態１において、図２１を用いて、ロジック部Ａ（５１）が図１７記載の動作を行い、かつデバッグ装置（１１）がホストコンピュータ（１２）の指示によりロジック部Ｂ（５２）の内部状態の観測を断続的に行う場合のデバッグ装置（１１）の動作を説明した。本発明の形態に係るデバッグシステムにおいても同じ動作を行うため、説明を省略する。

係る構成によれば、図１３記載のデバッグシステムでは、ホストコンピュータ（８０１２）の指示により、デバッグ装置（８０１１）は、スイッチ（８０８０）の接続を切り換え、電源供給手段（８１１３）によりロジック部Ｂ（８０５２）へ電源電圧を供給することができる。

（実施の形態４）
本発明の実施の形態１によれば、デバッグ装置（１１）は、デバッグ装置主処理部（１１５）の判断により、電源回路Ｂ制御部（３２）と通信し、指示を送っている。それに対し、本発明の実施の形態４に係るデバッグ装置は、ホストコンピュータの指示により電源回路Ｂ制御部（３２）と通信する。

本発明の実施の形態におけるデバッグシステムは、実施の形態１におけるデバッグシステムと全く同じ構成であるため、図１を用いて説明する。

本実施の形態に係るデバッグシステムでは、ホストコンピュータ（１２）により、（ｉ）ステップ実行、（ｉｉ）ブレーク（ストップ）およびＧＯ（ブレーク解除）、（ｉｉｉ）ロジック部Ｂ（５２）の内部状態の観測、（ｉｖ）メモリ（５４）あるいはメモリ（７０）へのリード／ライト以外に、（ｖ）ロジック部Ｂ（５２）に供給される電源電圧の制御などの指示が送られる。

デバッグ装置（１１）とホストコンピュータ（１２）の通信は、図２２（ａ）記載のように行われる。ホストコンピュータ（１２）からの要求（７１００）を受けて、デバッグ装置（１１）は、処理を行い、その結果をホストコンピュータ（１２）に通知（７２００）する。

通信内容は、ホストコンピュータ（１２）からの要求により異なる。図２２（ｂ）記載のホストコンピュータ（１２）からの要求に関しての通信内容は、従来のデバッグシステムおよび実施の形態１に係るデバッグシステム同様であるので、説明は省略する。本発明の実施の形態においては、図２２（ｂ）の通信内容以外に図２２（ｃ）記載の通信内容が含まれる。

図２２（ｃ）は、ホストコンピュータ（１２）によりデバッグ装置（１１）に対して、ロジック部Ｂ（５２）に供給される電源電圧の制御が指示された場合のデバッグ装置（１１）とホストコンピュータ（１２）の通信内容である。ホストコンピュータ（１２）より、０ｘ１０（通信内容を示すビット）、０ｘ００００００に続いて、電源回路制御手段（１１４）がスイッチ（９０）に対して送付すべき８ｂｉｔの情報が送られる。これを受けて、デバッグ装置（１１）は、電源回路制御手段（１１４）から指示された信号を送り、処理終了を表す０ｘ９０をホストコンピュータ（１２）に送る。

係る通信によりデバッグ装置（１１）は、ホストコンピュータ（１２）から指示を受け、指定の指示を行い、処理結果をホストコンピュータ（１２）に送る。

次に、本実施の形態に係るデバッグ装置（１１）が、ホストコンピュータ（１２）の指示により、デバッグに関する処理を行う様子について説明する。図１８は、係る状況を示した図である。

デバッグ装置（１１）は、前記の（ｉ）から（ｖ）の指示のいずれかの指示をホストコンピュータ（１２）から受け取る（Ｓ４０１）。デバッグコマンド入出力部（１１６）は、ホストコンピュータ（１２）からの指示を受け取り、その内容をデバッグ装置主処理部（１１５）に送る（Ｓ４０２）。

デバッグ装置主処理部（１１５）は、送られてきた指示を判断する（Ｓ４０３）。（ｉ）指示内容がステップ実行である場合、デバッグ装置主処理部（１１５）は、デバッグ手段（１１１）に対してステップ実行を要求し（Ｓ４０４）、デバッグ手段（１１１）はロジック部Ｂ（５２）のステップ実行を行い、その結果をデバッグ装置主処理部（１１５）に通知する（Ｓ４１１）。（ｉｉ）指示内容がブレーク（ストップ）あるいはＧＯである場合、デバッグ装置主処理部（１１５）は、デバッグ手段（１１１）に対してブレークあるいはＧＯの実行を要求し（Ｓ４０５）、デバッグ手段（１１１）はロジック部Ｂ（５２）のブレーク処理あるいはＧＯ処理を行い、その結果をデバッグ装置主処理部（１１５）に通知する（Ｓ４１１）。（ｉｉｉ）指示内容がロジック部Ｂ（５２）の内部状態の観測である場合、デバッグ装置主処理部（１１５）は、デバッグ手段（１１１）に対してロジック部Ｂ（５２）の内部状態の観測を要求し（Ｓ４０６）、デバッグ手段（１１１）はロジック部Ｂ（５２）の内部状態の観測を行い、その結果をデバッグ装置主処理部（１１５）に通知する（Ｓ４１１）。（ｉｖ）指示内容がメモリ（５４）あるいはメモリ（７０）へのリード／ライトである場合、デバッグ装置主処理部（１１５）は、トレース手段（１１２）に対してメモリ（５４）あるいはメモリ（７０）へのリード／ライトを要求し（Ｓ４０７）、トレース手段（１１２）はメモリ（５４）あるいはメモリ（７０）へのリード／ライトを行い、その結果をデバッグ装置主処理部（１１５）に通知する（Ｓ４１０）。（ｉｖ）指示内容がメモリ（５４）あるいはメモリ（７０）へのリード／ライトである場合、デバッグ装置主処理部（１１５）は、トレース手段（１１２）に対してメモリ（５４）あるいはメモリ（７０）へのリード／ライトを要求し（Ｓ４０７）、トレース手段（１１２）はメモリ（５４）あるいはメモリ（７０）へのリード／ライトを行い、その結果をデバッグ装置主処理部（１１５）に通知する（Ｓ４１０）。（ｖ）指示内容がロジック部Ｂ（５２）に供給される電源電圧の制御である場合、デバッグ装置主処理部（１１５）は、電源回路制御手段（１１４）に対してホストコンピュータ（１２）からの指示どおりにロジック部Ｂ（５２）に供給される電源電圧を制御するように指示する（Ｓ４０８）。ロジック部Ｂ（５２）に供給される電源電圧を制御する方法は、本発明の実施の形態１記載の方法による。指示内容が（ｉ）から（ｖ）の指示以外であった場合、デバッグ装置主処理部（１１５）は、想定外の指示であることを認識する（Ｓ４０９）。

これらの結果をデバッグ装置主処理部（１１５）は、デバッグコマンド入出力部（１１６）に通知し（Ｓ４１２）、デバッグコマンド入出力部（１１６）は、その情報をホストコンピュータ（１２）に送る（Ｓ４１３）。これにより、デバッグ装置（１１）は、ホストコンピュータ（１２）に指示された処理を行い、ホストコンピュータ（１２）は、指示の結果を得る。

係るデバッグ装置（１１）によれば、ホストコンピュータ（１２）の指示により電源回路Ｂ制御部（３２）と通信し、ロジック部Ｂ（５２）へ供給される電源電圧の状況を制御することができる。

≪補足≫以上、本発明に係るデバッグ装置について、実施の形態１〜４に基づいて説明したが、本発明はこれらの実施の形態に限られないことは勿論である。即ち、
（Ａ） 本発明に係るデバッグ装置のデバッグ対象となる携帯型情報処理装置の主制御部への電源系統の数は、図４に示した数に限定されず、複数の電源系統であってもよく、図４記載のロジック部Ａ、ロジック部Ｂ以外にロジック部Ｃ、ロジック部Ｄなどがあってもよい。

（Ｂ） 実施の形態１の電源回路制御手段（１１４）、実施の形態３の電源供給手段（８１１３）は、それぞれデバッグ装置の内部に備えられているが、デバッグ装置の内部ではなく携帯型情報処理装置の内部に備えられていてもよい。

（Ｃ） 実施の形態１のスイッチ（９０）、実施の形態２のスイッチ（６０９０）、実施の形態３のスイッチ（８０８０）は、それぞれ携帯型情報処理装置の内部に備えられているが、携帯型情報処理装置の内部ではなくデバッグ装置の内部に備えられていてもよい。

（Ｄ） 実施の形態１のスイッチ（９０）、実施の形態２のスイッチ（６０９０）、実施の形態３のスイッチ（８０８０）は、それぞれ携帯型情報処理装置の内部に電源回路および主処理部とは独立して備えられているが、電源回路の内部に備えられていても、主処理部の内部に備えられていてもよい。

（Ｅ） 本発明におけるデバッグ装置−ホストコンピュータ間の通信は、図２２（ａ）から（ｃ）記載の方法に限定されない。図２２（ａ）から（ｃ）記載の方法と同じ内容を通信できる方法であればよい。

（Ｆ） 本発明におけるデバッグ手段−デバッグ用入出力制御部間の通信は、図２３（ａ）、（ｂ）記載の方法に限定されない。図２３（ａ）、（ｂ）記載の方法と同じ内容を通信できる方法であればよい。

本発明にかかるデバッグシステムは、電源経路の異なるロジック部Ａとロジック部Ｂなどから構成され、更に前記ロジック部Ｂは前記ロジック部Ａが電源回路に指示することにより電源電圧を供給されることを特徴とする半導体集積回路と、前記電源回路と、前記ロジック部Ｂのデバッグ装置と、前記デバッグ装置の指示により前記ロジック部Ａに代わって前記デバッグ装置が前記ロジック部Ｂへの電源電圧の制御ができるように接続を切換えることのできるスイッチを備え、本発明にかかるデバッグ装置は、デバッグ時にロジック部Ａに代わってロジック部Ｂへの電源電圧供給の制御を行う手段およびインターフェイスを有する。

係る本発明は、複数の電源経路から電源電圧が供給される半導体集積回路のデバッグシステムおよびデバッグ装置として有用であり、早期の適用が望まれる。

実施の形態１に係るデバッグシステムの構成図 従来の携帯型情報処理装置のシステム構成図 従来のデバッグ装置で図２に示す携帯型情報処理装置をデバッグした場合の構成図 本発明のデバッグ対象とする携帯型情報処理装置のシステム構成図 従来のデバッグ装置で図４に示す携帯型情報処理装置をデバッグした場合の構成図 実施の形態１に係るデバッグシステムの概要を示した図 （ａ）実施の形態１に係るデバッグ装置の起動時の状況を説明した図（ｂ）実施の形態１に係るデバッグ装置の動作終了時の状況を説明した図 単一の信号線を使用しての通信方式の一例を示した図 （ａ）図８記載のｈｅａｄｅｒ、ｆｏｏｔｅｒの内容を示した図（ｂ）図９（ａ）記載の送信先・送信元ビットの内容を示した図（ｃ）図９（ａ）記載のデータの属性の内容を示した図 電源回路と電源回路の外部との通信を行う信号線の一例を示した図 実施の形態２に係るデバッグシステムの構成図 図１記載のスイッチ（９０）のレジスタの例を示した図 実施の形態３に係るデバッグシステムの構成図 （ａ）実施の形態３に係るデバッグ装置の起動時の状況を説明した図（ｂ）実施の形態３に係るデバッグ装置の動作終了時の状況を説明した図 （ａ）図８記載のｂｉｔ０〜ｂｉｔ７の情報の使用例を示した図（ｂ）図１５（ａ）記載のａ０〜ａ３、ｄ０〜ｄ３の使用例を示した図 デバッグ装置が、ホストコンピュータの指示によりデバッグに関する処理を行う様子を説明した図 図４記載のロジック部Ａ（４０５１）の動作の一例を示した図 実施の形態４に係るデバッグ装置が、ホストコンピュータの指示によりデバッグに関する処理を行う様子を説明した図 機器の構成の一例を示した図 図５記載のデバッグシステムの動作の概略の一例を示した図 図１記載のデバッグシステムの動作の概略の一例を示した図 （ａ）デバッグ装置−ホストコンピュータ間の通信処理の一例を示した図（ｂ）デバッグ装置−ホストコンピュータ間の通信内容の一例を示した図（ｃ）デバッグ装置−ホストコンピュータ間の通信内容の一例を示した図 （ａ）デバッグ装置−ロジック部Ｂの通信処理の一例を示した図（ｂ）デバッグ装置−ロジック部Ｂの通信内容の一例を示した図

符号の説明

１０ 携帯型情報処理装置
１１ デバッグ装置
１２ ホストコンピュータ
２０ 電池
３０ 電源回路
３１ 電源回路Ａ
３２ 電源回路Ｂ制御部
３３ 電源回路Ｂ
４０ 入出力装置
５０ 主処理部
５１ ロジック部Ａ
５２ ロジック部Ｂ
５３ ロジック部Ｂクロック供給部
５４ メモリ
６０ 表示装置
７０ メモリ
９０ スイッチ
１１１ デバッグ手段
１１２ トレース手段
１１４ 電源回路制御手段
１１５ デバッグ装置主処理部
１１６ デバッグコマンド入出力部
５１１ ロジック部Ａ主処理部
５１２ システム状態制御部
５１３ ロジック部Ｂ管理部
５１４ ロジック部Ｂ供給電圧制御部
５１５ ロジック部Ｂ制御部
５１６ 入出力調整部
５２１ ロジック部Ｂ主処理部
５２２ 入出力調整部
５２３ デバッグ用入出力制御部
２０１０ 携帯型情報処理装置
２０２０ 電池
２０３０ 電源回路
２０３１ 電源回路Ａ
２０３３ 電源回路Ｂ
２０４０ 入出力装置
２０５０ 主処理部
２０５１ ロジック部Ａ
２０５２ ロジック部Ｂ
２０５４ メモリ
２０６０ 表示装置
２０７０ メモリ
２５１１ ロジック部Ａ主処理部
２５２１ ロジック部Ｂ主処理部
２５２２ 入出力調整部
３０１０ 携帯型情報処理装置
３０１１ デバッグ装置
３０１２ ホストコンピュータ
３０２０ 電池
３０３０ 電源回路
３０３１ 電源回路Ａ
３０３３ 電源回路Ｂ
３０４０ 入出力装置
３０５０ 主処理部
３０５１ ロジック部Ａ
３０５２ ロジック部Ｂ
３０５４ メモリ
３０６０ 表示装置
３０７０ メモリ
３１１１ デバッグ手段
３１１２ トレース手段
３１１５ デバッグ装置主処理部
３１１６ デバッグコマンド入出力部
３５１１ ロジック部Ａ主処理部
３５２１ ロジック部Ｂ主処理部
３５２２ 入出力調整部
３５２３ デバッグ用入出力制御部
４０１０ 携帯型情報処理装置
４０２０ 電池
４０３０ 電源回路
４０３１ 電源回路Ａ
４０３２ 電源回路Ｂ制御部
４０３３ 電源回路Ｂ
４０４０ 入出力装置
４０５０ 主処理部
４０５１ ロジック部Ａ
４０５２ ロジック部Ｂ
４０５３ ロジック部Ｂクロック供給部
４０５４ メモリ
４０６０ 表示装置
４０７０ メモリ
４５１１ ロジック部Ａ主処理部
４５１２ システム状態制御部
４５１３ ロジック部Ｂ管理部
４５１４ ロジック部Ｂ供給電圧制御部
４５１５ ロジック部Ｂ制御部
４５１６ 入出力調整部
４５２１ ロジック部Ｂ主処理部
４５２２ 入出力調整部
５０１０ 携帯型情報処理装置
５０１１ デバッグ装置
５０１２ ホストコンピュータ
５０２０ 電池
５０３０ 電源回路
５０３１ 電源回路Ａ
５０３２ 電源回路Ｂ制御部
５０３３ 電源回路Ｂ
５０４０ 入出力装置
５０５０ 主処理部
５０５１ ロジック部Ａ
５０５２ ロジック部Ｂ
５０５３ ロジック部Ｂクロック供給部
５０５４ メモリ
５０６０ 表示装置
５０７０ メモリ
５１１１ デバッグ手段
５１１２ トレース手段
５１１５ デバッグ装置主処理部
５１１６ デバッグコマンド入出力部
５５１１ ロジック部Ａ主処理部
５５１２ システム状態制御部
５５１３ ロジック部Ｂ管理部
５５１４ ロジック部Ｂ供給電圧制御部
５５１５ ロジック部Ｂ制御部
５５１６ 入出力調整部
５５２１ ロジック部Ｂ主処理部
５５２２ 入出力調整部
５５２３ デバッグ用入出力制御部
１０１０ 携帯型情報処理装置
１０１１ デバッグ装置
１０１２ ホストコンピュータ
９０３０ 電源回路
６０１１ デバッグ装置
６０３０ 電源回路
６０５０ 主処理部
６０５１ ロジック部Ａ
６０９０ スイッチ
６０９１ シリアル・パラレル変換部
８０１０ 携帯型情報処理装置
８０１１ デバッグ装置
８０１２ ホストコンピュータ
８０２０ 電池
８０３０ 電源回路
８０３１ 電源回路Ａ
８０３２ 電源回路Ｂ制御部
８０３３ 電源回路Ｂ
８０４０ 入出力装置
８０５０ 主処理部
８０５１ ロジック部Ａ
８０５２ ロジック部Ｂ
８０５３ ロジック部Ｂクロック供給部
８０５４ メモリ
８０６０ 表示装置
８０７０ メモリ
８０８０ スイッチ
８１１１ デバッグ手段
８１１２ トレース手段
８１１３ 電源供給手段
８１１５ デバッグ装置主処理部
８１１６ デバッグコマンド入出力部
８５１１ ロジック部Ａ主処理部
８５１２ システム状態制御部
８５１３ ロジック部Ｂ管理部
８５１４ ロジック部Ｂ供給電圧制御部
８５１５ ロジック部Ｂ制御部
８５１６ 入出力調整部
８５２１ ロジック部Ｂ主処理部
８５２２ 入出力調整部
８５２３ デバッグ用入出力制御部
７０００ システム
７００１ ＣＰＵ
７００２ メモリ
７００３ Ｉ／Ｏ部分

Claims (6)

1. 複数の電源経路から電源電圧が供給される携帯型情報端末の半導体集積回路で、電源経路の異なるロジック部Ａとロジック部Ｂなどから構成され、更に前記ロジック部Ｂは前記ロジック部Ａが電源回路に指示することにより電源電圧を供給されることを特徴とする前記半導体集積回路と、前記電源回路と、前記ロジック部Ｂのデバッグ装置と、前記デバッグ装置の指示により前記ロジック部Ａに代わって前記デバッグ装置が前記ロジック部Ｂへの電源電圧の制御ができるように接続を切換えることのできるスイッチを備えることを特徴とする携帯型情報処理装置のデバッグシステム。
2. 複数の電源経路から電源電圧が供給される携帯型情報端末の半導体集積回路で、電源経路の異なるロジック部Ａとロジック部Ｂなどから構成され、更に前記ロジック部Ｂは前記ロジック部Ａが電源回路に命令を発行することにより電源電圧を供給されることを特徴とする前記半導体集積回路の前記ロジック部Ｂのデバッグ装置で、デバッグ時に前記ロジック部Ａに代わって前記ロジック部Ｂへの電源電圧供給の制御を行う手段およびインターフェイスを有することを特徴とするデバッグ装置。
3. 複数の電源経路から電源電圧が供給される携帯型情報端末の半導体集積回路で、電源経路の異なるロジック部Ａとロジック部Ｂなどから構成され、更に前記ロジック部Ｂは前記ロジック部Ａが電源回路に指示することにより電源電圧を供給されることを特徴とする前記半導体集積回路と、前記電源回路と、前記ロジック部Ｂのデバッグ装置と、前記デバッグ装置の指示により前記ロジック部Ａに代わって前記デバッグ装置が前記電源回路に前記ロジック部Ｂに電源電圧を供給する指示を送ることができるように接続を切換えることのできるスイッチを備えることを特徴とする携帯型情報処理装置のデバッグシステム。
4. 複数の電源経路から電源電圧が供給される携帯型情報端末の半導体集積回路で、電源経路の異なるロジック部Ａとロジック部Ｂなどから構成され、更に前記ロジック部Ｂは前記ロジック部Ａが電源回路に命令を発行することにより電源電圧を供給されることを特徴とする前記半導体集積回路の前記ロジック部Ｂのデバッグ装置で、デバッグ時に前記ロジック部Ａの代わりに前記電源回路に前記ロジック部Ｂに電源電圧を供給する命令を発行することのできる前記電源回路を制御する手段およびインターフェイスを有することを特徴とするデバッグ装置。
5. 複数の電源経路から電源電圧が供給される携帯型情報端末の半導体集積回路で、電源経路の異なるロジック部Ａとロジック部Ｂなどから構成され、更に前記ロジック部Ｂは前記ロジック部Ａが電源回路に指示することにより電源電圧を供給されることを特徴とする前記半導体集積回路と、前記電源回路と、前記ロジック部Ｂのデバッグ装置と、前記デバッグ装置の指示により前記ロジック部Ａに代わって前記デバッグ装置が前記ロジック部Ｂに電源電圧を供給することができるように接続を切換えることのできるスイッチを備えることを特徴とする携帯型情報処理装置のデバッグシステム。
6. 複数の電源経路から電源電圧が供給される携帯型情報端末の半導体集積回路で、電源経路の異なるロジック部Ａとロジック部Ｂなどから構成され、更に前記ロジック部Ｂは前記ロジック部Ａが電源回路に命令を発行することにより電源電圧を供給されることを特徴とする前記半導体集積回路の前記ロジック部Ｂのデバッグ装置で、デバッグ時に前記電源回路の代わりに前記ロジック部Ｂに電源電圧を供給する手段およびインターフェイスを有することを特徴とするデバッグ装置。

Images