JP2006006776A - Game machine - Google Patents
Game machine Download PDFInfo
- Publication number
- JP2006006776A JP2006006776A JP2004190876A JP2004190876A JP2006006776A JP 2006006776 A JP2006006776 A JP 2006006776A JP 2004190876 A JP2004190876 A JP 2004190876A JP 2004190876 A JP2004190876 A JP 2004190876A JP 2006006776 A JP2006006776 A JP 2006006776A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- gaming machine
- power supply
- regulator
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Abstract
Description
本発明は、電源断時のバックアップ機能を有する遊技機に関する。 The present invention relates to a gaming machine having a backup function when the power is turned off.
従来、電源断直前の記憶内容を保持するバックアップ機能を有する遊技機には、電源電圧の低下を検出するための第1の電源監視手段と、第1の電源監視手段が電源電圧低下を検出した所定期間後に電源電圧低下を検出する第2の電源監視手段を備え、遊技装置制御マイクロコンピュータが、第1の電源監視手段からの検出出力の入力に応じて電源断時処理を前記所定期間内に実行すると共に、前記第2の電源監視手段からの検出出力の入力に応じてシステムリセットを行う遊技機がある。 Conventionally, in a gaming machine having a backup function that retains the stored contents immediately before the power is turned off, the first power supply monitoring means for detecting a drop in the power supply voltage and the first power supply monitoring means have detected the power supply voltage drop. A second power supply monitoring means for detecting a power supply voltage drop after a predetermined period, wherein the gaming device control microcomputer performs a power-off process within the predetermined period in response to an input of a detection output from the first power supply monitoring means; There is a gaming machine that executes and resets a system in response to an input of a detection output from the second power supply monitoring means.
しかし、第1の電圧監視手段と第2の監視手段による二段階で電圧を監視する遊技機においては、整流回路を通過しただけの電源を直接監視しているため、遊技機に供給される外部電源に僅かな電圧変動があっても監視結果に大きく影響し易く、実際にバックアップが必要のないときに電源断と判断してバックアップ機能が働く不都合を生じる可能性が高かった。
本発明は、前記の点に鑑みなされたもので、外部電源の電圧変動の悪影響が少なく、不要なところで電源断時の処理を行わずに済むことが可能な、バックアップ機能を有する遊技機の提供を目的とする。 The present invention has been made in view of the above points, and provides a gaming machine having a backup function that is less affected by fluctuations in the voltage of the external power supply and that can eliminate the need for processing when the power is turned off in an unnecessary place. With the goal.
請求項1の発明は、遊技の制御を行い、電源断信号の入力によって遊技状態のバックアップ用処理を行うと共に、リセット信号の入力によってシステムリセット用制御が行われるCPUと、遊技機外部からの電源の供給を受ける遊技機の電源ラインに接続され、遊技機自身への入力電圧を第1電圧に変換すると共に入力電圧の所定振幅に対しても前記第1電圧を一定に保つ第1電圧変換手段と、前記第1電圧変換手段とは並列に前記遊技機の電源ラインに接続され、遊技機自身への入力電圧を第2電圧に変換すると共に入力電圧の所定振幅に対しても前記第2電圧を一定に保つ第2電圧変換手段と、前記第1電圧変換手段で変換された第1電圧を監視し、前記第1電圧が第1下限値以下になった時に前記CPUへ前記電源断信号を出力する第1電圧監視手段と、前記第2電圧変換手段で変換された第2電圧を監視し、前記第2電圧が第2下限値以下になった時に前記CPUへ前記リセット信号を出力する第2電圧監視手段と、前記電源ラインに遊技機外部からの電源供給が絶たれた時に、前記第1電圧変換手段によって変換された前記第1電圧が前記第1下限値に低下するまでの時間よりも、前記第2電圧変換手段によって変換された前記第2電圧が前記第2下限値に低下するまでの時間を長くする電圧保持回路を備え、前記電圧保持回路は、前記第2電圧変換手段に接続され前記電源ラインに遊技機外部から電源が供給されている時には充電し、前記遊技機外部からの電源供給が絶たれた時には前記第2電圧変換手段へ放電して、前記第2電圧変換手段によって変換された前記第2電圧を一定時間前記第2下限値より高い値に保持する第2電圧保持手段と、前記第1電圧変換手段と前記第2電圧保持手段との間に設けられ、前記第2電圧保持手段から前記第1電圧変換手段へ電流を流出させないための整流素子とを少なくとも備えたことを特徴とする。
The invention of
請求項2の発明は、請求項1において、前記電圧保持回路が、前記第1電圧変換手段に接続され前記電源ラインに遊技機外部から電源が供給されている時には充電し、前記遊技機外部からの電源供給が絶たれた時には前記第1電圧変換手段へ放電して、前記第1電圧変換手段によって変換された前記第1電圧を一定時間前記第1下限値より高い値に保持する第1電圧保持手段を備え、前記整流素子が前記第1電圧保持手段と前記第2電圧保持手段間に設けられていることを特徴とする。 According to a second aspect of the present invention, in the first aspect, the voltage holding circuit is charged when the power supply line is connected to the first voltage conversion means and power is supplied to the power supply line from the outside of the gaming machine. When the power supply is cut off, the first voltage is discharged to the first voltage conversion means, and the first voltage converted by the first voltage conversion means is maintained at a value higher than the first lower limit value for a certain period of time. Holding means, and the rectifying element is provided between the first voltage holding means and the second voltage holding means .
請求項3の発明は、請求項1または2において、前記第2電圧変換手段によって変換された電圧が、前記CPUを稼働させるために前記CPUに入力される電圧であることを特徴とする。 A third aspect of the present invention is characterized in that, in the first or second aspect, the voltage converted by the second voltage converting means is a voltage input to the CPU for operating the CPU.
請求項4の発明は、請求項1から3の何れか一項において、前記第2電圧監視手段が、ウォッチドッグタイマを兼用していることを特徴とする。 According to a fourth aspect of the present invention, in any one of the first to third aspects, the second voltage monitoring means also serves as a watchdog timer .
請求項1の発明によれば、遊技機外部からの電源の供給を受ける遊技機の電源ラインに接続され、遊技機自身への入力電圧を第1電圧に変換すると共に入力電圧の所定振幅に対しても前記第1電圧を一定に保つ第1電圧変換手段と、前記第1電圧変換手段とは並列に前記遊技機の電源ラインに接続され、遊技機自身への入力電圧を第2電圧に変換すると共に入力電圧の所定振幅に対しても前記第2電圧を一定に保つ第2電圧変換手段と、前記第1電圧変換手段で変換された第1電圧を監視し、前記第1電圧が第1下限値以下になった時に前記CPUへ前記電源断信号を出力する第1電圧監視手段と、前記第2電圧変換手段で変換された第2電圧を監視し、前記第2電圧が第2下限値以下になった時に前記CPUへ前記リセット信号を出力する第2電圧監視手段と、前記電源ラインに遊技機外部からの電源供給が絶たれた時に、前記第1電圧変換手段によって変換された前記第1電圧が前記第1下限値に低下するまでの時間よりも、前記第2電圧変換手段によって変換された前記第2電圧が前記第2下限値に低下するまでの時間を長くする電圧保持回路を備え、前記電圧保持回路は、前記第2電圧変換手段に接続され前記電源ラインに遊技機外部から電源が供給されている時には充電し、前記遊技機外部からの電源供給が絶たれた時には前記第2電圧変換手段へ放電して、前記第2電圧変換手段によって変換された前記第2電圧を一定時間前記第2下限値より高い値に保持する第2電圧保持手段と、前記第1電圧変換手段と前記第2電圧保持手段との間に設けられ、前記第2電圧保持手段から前記第1電圧変換手段へ電流を流出させないための整流素子とを少なくとも備えた構成としたことにより、遊技機外部からの入力電圧の所定振幅の変化に対して出力電圧を一定に保つ電圧変換手段によって変換された電圧を監視することになるため、外部電源の電圧変動が電圧監視結果に与える悪影響を少なくでき、不要なところで電源断時の処理を行わずに済むことが可能な、バックアップ機能を有する遊技機を提供することが可能となる。 According to the first aspect of the present invention, the input voltage to the gaming machine itself is converted into the first voltage and is connected to the predetermined amplitude of the input voltage. However, the first voltage converting means for keeping the first voltage constant and the first voltage converting means are connected in parallel to the power supply line of the gaming machine and convert the input voltage to the gaming machine itself into the second voltage. In addition, the second voltage conversion means for keeping the second voltage constant with respect to a predetermined amplitude of the input voltage, and the first voltage converted by the first voltage conversion means are monitored, and the first voltage is The first voltage monitoring means for outputting the power-off signal to the CPU when the value is lower than the lower limit value, the second voltage converted by the second voltage conversion means is monitored, and the second voltage is a second lower limit value. Output the reset signal to the CPU when 2 voltage monitoring means and a time until the first voltage converted by the first voltage converting means is reduced to the first lower limit value when power supply from the outside of the gaming machine is cut off to the power supply line A voltage holding circuit that lengthens the time until the second voltage converted by the second voltage converting means decreases to the second lower limit value, and the voltage holding circuit is connected to the second voltage converting means. The power supply line is charged when power is supplied from the outside of the gaming machine, and when the power supply from the outside of the gaming machine is cut off, it is discharged to the second voltage converting means, and the second voltage converting means The second voltage holding means for holding the second voltage converted by the second voltage value higher than the second lower limit value for a certain period of time, provided between the first voltage conversion means and the second voltage holding means, Second voltage hold By the at least provided with a configuration and a rectifying element for preventing the outflow of current to the first voltage converting means from the stage, the voltage to maintain the output voltage constant against changes in the predetermined amplitude of the input voltage from the gaming machine external Since the voltage converted by the converter is monitored, the adverse effect of voltage fluctuation of the external power supply on the voltage monitoring result can be reduced, and it is not necessary to perform processing when the power is turned off where it is unnecessary. A gaming machine having a function can be provided.
さらに請求項1の発明によれば、電圧保持回路が、前記第2電圧変換手段に接続され前記電源ラインに遊技機外部から電源が供給されている時には充電し、前記遊技機外部からの電源供給が絶たれた時には前記第2電圧変換手段へ放電して、前記第2電圧変換手段によって変換された前記第2電圧を一定時間前記第2下限値より高い値に保持する第2電圧保持手段と、前記第1電圧変換手段と前記第2電圧保持手段との間に設けられ、前記第2電圧保持手段から前記第1電圧変換手段へ電流を流出させないための整流素子とを少なくとも備えたことにより、リセット信号を電源断信号よりも後に出すことの確実性を高めることができ、電源断信号の入力により行われるバックアップをリセットより前に行わせることの確実性を一層高めることが可能となる。
Further , according to the invention of
請求項2の発明によれば、電圧保持回路が、前記第1電圧変換手段に接続され前記電源ラインに遊技機外部から電源が供給されている時には充電し、前記遊技機外部からの電源供給が絶たれた時には前記第1電圧変換手段へ放電して、前記第1電圧変換手段によって変換された前記第1電圧を一定時間前記第1下限値より高い値に保持する第1電圧保持手段を備え、前記整流素子が前記第1電圧保持手段と前記第2電圧保持手段間に設けられていることにより、外部電源電圧の変動の悪影響を一層受けにくくすることが可能となる。
According to the invention of
請求項3の発明によれば、第2電圧変換手段によって変換された電圧が、前記CPUを稼働させるために前記CPUに入力される電圧であるとすることにより、CPUの稼働を最後まで確保することができると共に、CPUによるシステムリセット用制御を一層確実に行うことが可能となる。
According to the invention of
請求項4の発明によれば、第2電圧監視手段が、ウォッチドッグタイマを兼用していることにより、部品の削減が可能になる。
According to the invention of
以下添付の図面に基づき本発明の好適な実施形態を説明する。図1は本発明の一実施例の遊技機について遊技盤の釘を省略して示す正面図、図2は同遊技機の裏面図、図3は同遊技機の制御基板等の接続を簡略に示すブロック図である。 Preferred embodiments of the present invention will be described below with reference to the accompanying drawings. FIG. 1 is a front view of a gaming machine according to an embodiment of the present invention, with the nails of the gaming board omitted, FIG. 2 is a rear view of the gaming machine, and FIG. FIG.
図1に示す遊技機1は、遊技媒体として遊技球を用いるパチンコ遊技機であって、遊技盤3の縁に遊技球の外側ガイドレール4及び内側ガイドレール5が略円形に立設され、前記内側ガイドレール5によって囲まれた遊技領域6の中心線上にその上部から下部に向かって順に表示装置9、始動入賞口10、特別電動役物である大入賞口15、アウト口17が配設されている。また上方両側にはランプ風車18a,18b、その下方に普通図柄変動開始用左ゲート19及び普通図柄変動開始用右ゲート21、その下方に左袖入賞口23と右袖入賞口25、さらには前記大入賞口15の両側に左落とし入賞口27と右落とし入賞口29が配設されている。前記種々の入賞口に遊技球が入賞すると所定数の遊技球が賞品球として払い出される。なお、大当たりになると大入賞口15が開放され、遊技球が入賞し易い大当たり遊技(特別遊技)が実行される。符号22a,22bは風車、F1は外枠、Gは前枠F2に開閉可能にヒンジで取付けられたガラス枠である。
A
また、前記遊技機1の前面側には、枠飾り右ランプ35a、枠飾り上ランプ35b及び枠飾り左ランプ35cが設けられ、払い出された遊技球を受けるための上側球受け皿36、該上側球受け皿36の飽和時に遊技球を受けるための下側球受け皿37、効果音等を発するスピーカ38、遊技者の発射操作に応じて遊技球を遊技領域6に向けて弾発発射する発射装置53等がそれぞれ組み付けられている。以下、所要の各部についてさらに詳述する。
Further, a frame decoration right lamp 35a, a frame decoration upper lamp 35b, and a frame decoration left lamp 35c are provided on the front side of the
前記表示装置9は、文字又は図柄の少なくとも何れかを表示可能なものであって、液晶,ドットマトリックス若しくはLED表示装置等の表示装置からなり、この実施例では、液晶表示器(TFT−LCDモジュール)で構成され、左下に普通図柄表示部45が組み込まれ、その他の大部分が特別図柄表示部42となっている。
The
前記特別図柄表示部42は、遊技の当たり外れを判定する当否判定手段による判定結果を表示する。本実施例の特別図柄表示部42は、横に並ぶ3つの表示領域に分割された左側表示領域、中央表示領域、右側表示領域を備え、左側表示領域には左特別図柄が(左判定図柄)、中央表示領域には中特別図柄(中判定図柄)が、右側表示領域には右特別図柄(右判定図柄)が、それぞれ大当たりに対する当否判定結果表示用の特別図柄(判定図柄)として、変動表示及び停止表示可能とされている。また、前記特別図柄表示部42には、前記特別図柄(判定図柄)に加えて背景画像(キャラクタ,背景,文字等を含む。)が表示されることもあり、該背景画像が特別図柄の変動開始等の所定条件に起因して変動表示可能となっていてもよい。なお、この実施例における前記左側表示領域、中央表示領域、右側表示領域にそれぞれ変動および停止表示される特別図柄(判定図柄)は、『0,1,2,3,4,5,6,7,8,9,10,11』の12通りの図柄とされている。
The special
前記普通図柄表示部45は、記号或いは絵(キャラクタ)等の小当たり判定用普通図柄を変動表示及び停止表示する。本実施例における普通図柄表示部45に変動及び停止表示される普通図柄は、『0,1,2,3,4,5,6,7,8,9』の10通りの図柄とされている。
The normal
前記始動入賞口10は特別図柄表示部42の真下に設けられ、2つの可動片10a,10bが背面の始動入賞口用ソレノイドによって略垂直で入賞し難い狭小開放状態と略V字形(逆ハの字形)の入賞し易い拡開開放状態間を変化可能に制御されている。前記始動入賞口10の可動片10a,10b間が入賞領域に相当する。前記始動入賞口10の拡開開放は、前記普通図柄表示部45で普通図柄が変動した後特定の普通図柄で確定停止表示されて小当たり(普通図柄当たり)が成立した時に行われる。
The
また、前記遊技盤3の背面には、始動入賞口10に入賞した遊技球を検出する始動入賞口検出スイッチ(始動入賞口センサ)が入賞球用通路に設けられており、本実施例では、前記始動入賞口検出スイッチによる入賞球の検出が、大当たり(遊技の当たり外れ)の当否判定に対する起因及び前記特別図柄(判定図柄)の変動表示開始に対する起因に設定されている。また、前記特別図柄表示部42で特別図柄の変動表示中に、前記始動入賞口10に遊技球が入賞しても、直ちに新たな特別図柄の変動表示を開始することができないため、特別図柄の変動表示を一旦保留し、特別図柄の変動表示によって保留球の数を減らすようになっている。なお、本実施例では、前記特別図柄用保留数の上限値は4個に設定されている。
In addition, on the back of the
前記普通図柄変動開始用左ゲート19及び普通図柄変動開始用右ゲート21は、前記遊技盤3の背面に設けられた普通図柄変動開始スイッチで両ゲート19,21を通過する遊技球を検出することによって前記普通図柄表示部45で普通図柄の変動を開始させるようになっている。また、前記普通図柄の変動表示中に、前記普通図柄変動開始用左ゲート19及び普通図柄変動開始用右ゲート21を遊技球が通過することによって発生する普通図柄の変動を、最高4回保留数として記憶し、普通図柄の変動開始により普通図柄の保留数を減らすようになっている。さらにまた、前記左袖入賞口23と右袖入賞口25の入賞球を検出する左袖入賞口用検出スイッチと右袖入賞口用検出スイッチ、前記左落とし入賞口27と右落とし入賞口29の入賞球を検出する左落とし入賞口用検出スイッチと右落とし入賞口用検出スイッチが、それぞれ対応する遊技盤背面に設けられている。
The normal symbol variation start left
前記大入賞口15は、前記遊技盤3の背面に設けられた大入賞口開放用ソレノイドによって開閉する開閉板16を備えている。この大入賞口15は、通常は開閉板16が閉じた状態とされ、当該大入賞口15内の一部には、該大入賞口15が開いた際に開口して入賞可能にする特定領域入賞口52を有する。さらに、該特定領域入賞口52には、所定条件時に特定領域開放用ソレノイドにより開閉される開閉扉が設けられている。また、前記特定領域入賞口52には特定入賞球を検出する特定入賞球検出スイッチ(特定領域センサ)が設けられ、該入賞球の検出により大入賞口15を再度開ける継続権利が成立するようにされている。また、前記大入賞口15内の略中央には、大入賞口15に入賞し、かつ前記特定領域入賞口52に入賞しなかった入賞球を検出する入賞球数カウントスイッチ(カウントセンサ)が設けられている。
The
前記発射装置53は、操作レバー54の操作により駆動する発射モータを裏側に有し、該発射モータの駆動により遊技球を弾発発射するようになっている。前記発射装置53により発射された発射球は、前記遊技盤面に立設された外側誘導レール4と内側誘導レール5間で構成される発射球誘導路を介して遊技領域6に誘導される。前記遊技領域6に誘導された遊技球は、転動しつつ下方へ落下し、前記各装置及び各入賞口に入賞するか、或いは何処にも入賞しなければ前記アウト口17から遊技盤3の裏側へ排出される。なお、この例の遊技機1は、プリペイドカードユニット56が接続されている。
The launching
前記遊技機1が行う遊技について簡単に説明する。前記遊技機1では、前記発射装置53により遊技領域6へ向けて発射された遊技球が、前記遊技領域9の種々の入賞口に入賞すると所定数の遊技球が賞品球として後述の賞球払出装置から上側球受け皿36に払い出される。また、前記普通図柄変動開始用左ゲート19及び普通図柄変動開始用右ゲート21を遊技球が通過し、その遊技球が前記普通図柄変動開始スイッチで検出されると、後述の前記主制御基板120へ検出信号が送られ、普通図柄変動保留数が4個未満の場合には、小当たり判定・普通図柄決定用乱数が取得され、その取得乱数値が主制御基板120のRAMの普通図柄数値記憶領域に一旦記憶される。そして前記記憶された小当たり判定・普通図柄決定用乱数値が順次読み出され、前記読み出された乱数値に基づいて普通図柄の当たり(小当たり)判定が行われ、前記普通図柄表示部45で普通図柄の変動を開始し、所定時間変動後に停止する。その際、前記普通図柄の当たり判定結果が小当たりの場合には、小当たり普通図柄、この例では奇数で停止し、前記始動入賞口10が入賞領域拡大状態になり、遊技球が入賞し易くなる。そして、前記始動入賞口10の入賞領域に遊技球が入賞すると、所定数(この例では5個)の遊技球が賞品球として前記賞球払出装置から払い出される。
A game performed by the
また、前記始動入賞口10の入賞領域に遊技球が入賞し、始動入賞口検出スイッチによって入賞球が検出されると、主制御基板120へ検出信号が送られ、特別図柄変動保留数が4個未満の場合には、大当たり当否判定用乱数値及び大当たり図柄組合せ決定用乱数値が取得され、その取得数値が主制御基板120のRAMの該当する記憶領域に一旦記憶される。そして、前記記憶された大当たり当否判定用乱数値が順次読み出され、当該読み出された大当たり当否判定用乱数値に基づいて大当たりの当否判定が行われ、外れの場合には外れ確定特別図柄の組合せ決定用乱数数値が取得される。また、特別図柄の変動開始前に変動態様決定用乱数値が取得される。そして、取得された変動態様決定用乱数値に基づき決定された選択変動態様にしたがい前記特別図柄柄表示部42で特別図柄が変動を開始し、所定時間経過後停止する。
Further, when a game ball is won in the winning area of the
前記特別図柄表示部42で停止表示された確定特別図柄が、大当たり確定特別図柄組合せ、この例ではぞろ目(‘7,7,7’のように同じ数字が並んだ状態)で停止表示されると、大当たりになり、遊技者に有利な特別遊技状態(大当たり遊技状態)に移行する。前記特別遊技状態になると、前記大入賞口15の開閉板16が開いて遊技領域6の表面を落下してくる遊技球を受け止め易くして大入賞口15へ入賞可能にし、該大入賞口15への入賞があると、前記賞球払出装置により所定数の遊技球が賞品球として払い出される。前記開閉板16は、所定時間(例えば29.5秒)経過後、或いは前記特定入賞球検出スイッチと入賞球数カウントスイッチとで検出された入賞球数が所定個数(例えば10個)となった時点で閉じるようにされている。
The special symbol that is stopped and displayed in the special
前記大入賞口15の開放中又は大入賞口15が閉じてから約2秒以内に、前記特定領域入賞口52への入賞球を特定入賞球検出スイッチが検出すると、前記大当たりを再度繰り返す継続権利が発生し、所定最高回数(例えば最高16回)、前記開閉板16の開放を繰り返す。
If the specific winning ball detection switch detects a winning ball to the specific
遊技を制御するための複数の制御装置や球の誘導装置等は、遊技機1の裏側に設けられている。図2は遊技機1の裏側を示すものであり、制御基板の主なものとして、受電基板100、電源基板110、主制御基板120、表示制御基板130、払出制御基板140、音声制御基板150、ランプ制御基板160、発射制御基板170等が示されている。符号181は払出装置(賞球払出装置と貸球払出装置)、183は球無しスイッチ基板(賞球・球貸し兼用)、185は払出中継基板、187はRAMクリアスイッチ、189は球貯留タンク、191は球誘導樋を示す。制御基板等の電気的接続を、図3のブロック図を用いて簡略に示す。
A plurality of control devices for controlling the game, a ball guiding device, and the like are provided on the back side of the
受電基板100は、遊技機外部から供給される外部電源(AC24V)に対する遊技機1側の電源受け部である。
The
電源基板110は、前記受電基板100からの外部電源を受け入れて遊技機1に適した電源にすると共に電源の電圧を監視したり、バックアップ用電源を生成したり、電源断信号を出力したりするものである。前記電源基板110は、図4に概略を示すように、遊技機外部からの電源の供給を受ける遊技機の電源ラインに接続され、受電基板100からの電源受け口となる入力ポート、遊技機の電源スイッチ、インダクタ、交流の外部電源(AC24V)を直流(DC34V)に整流するダイオードを利用した整流回路、前記整流回路によって整流された遊技機自身の入力電圧である直流34Vを第1電圧(DC12V)にする第1レギュレータ(第1電圧変換手段)、前記第1レギュレータの電圧入力端子に接続された第1入力コンデンサ(第1電圧保持手段)、前記直流34Vを第2電圧(DC5V)に変換する第2レギュレータ(第2電圧変換手段)、前記第2レギュレータの電圧入力端子(第2電圧保持手段)に接続された第2入力コンデンサ(第2電圧保持手段)、前記第1レギュレータ(第1電圧変換手段)及び第2レギュレータ(第2電圧変換手段)の出力端子に接続された第1出力コンデンサと第2出力コンデンサ、前記第1入力コンデンサ(第1電圧保持手段)と第2入力コンデンサ(第2電圧保持手段)間に設けられたダイオード(整流素子)、前記第1レギュレータ(第1電圧変換手段)によって電圧変換された第1電圧(DC12V)の電圧低下を監視し、第1電圧(DC12V)が第1下限値以下になった時に電源断信号を出力する第1電圧監視用リセットIC(第1電圧監視手段)、バックアップ中の払出制御基板140のRAMをクリアする前記RAMクリアクリアスイッチ187、電源断時に払出制御基板140におけるRAMに対してバックアップ用の電荷を充放電するためのバックアップ用コンデンサが設けられ、さらに、前記整流回路で整流された直流34V、前記第1レギュレータ(第1電圧変換手段)によって変換された第1電圧(DC12V)、前記第2レギュレータ(第2電圧変換手段)によって変換された第2電圧(DC5V)、前記第1電圧監視用リセットIC(第1電圧監視手段)によって出力される電源断信号、並びに前記RAMクリアスイッチ187の操作(本実施例では操作ボタンの押し下げ)によって発生するRAMクリア信号等を払出制御基板140等の各基板へ出力するための出力ポートが、設けられている。以下、それらの中でも主要なものについてさらに説明する。
The
前記第1レギュレータ(第1電圧変換手段)は、一般的にレギュレータと称されているものが用いられ、前記整流回路によって整流された直流34Vの電源が入力し、その入力した直流34Vの電源を直流12Vの第1電圧に変換(変圧)して第1レギュレータの出力端子から出力する。その際、前記第1レギュレータ(第1電圧変換手段)は、入力電圧の所定振幅(本実施例では直流40V〜直流16Vの振幅)に対して第1レギュレータ(第1電圧変換手段)が出力する第1電圧を直流12Vの一定電圧に保つことが可能な仕様からなり、入力電圧が所定振幅の最低値(本実施例では直流16V)より低下すると、第1レギュレータ(第1電圧変換手段)から出力される第1電圧が直流12Vから減少していく。このように、前記第1レギュレータ(第1電圧変換手段)は、入力電圧値に対して許容される幅を有しており、その許容幅における最低値を下回ることにより出力電圧の低下が起きる。前記第1レギュレータ(第1電圧変換手段)に入力される遊技機自身の入力電圧は、外部電源の交流24Vを前記整流回路で整流することによって生成された直流34Vであり、この整流された遊技機自身の入力電圧(直流34V)は外部電源の影響(外部電源の電圧変化の影響)を直接受け、例えば、外部電源(AC24V)がサージなどによる瞬間的な電圧低下等、何らかの電圧変動を生じた際には、直流34Vから瞬時に低下したり上昇したりする。しかし、本実施例における第1レギュレータ(第1電圧変換手段)を介した場合には、外部電源の電圧変動に対して、ある程度の幅を持って一定の出力電圧(第1電圧)を供給することができ、遊技機を安定して稼働させることが可能となる。
As the first regulator (first voltage converting means), what is generally called a regulator is used. A
前記第1入力コンデンサ(第1電圧保持手段)は、前記整流回路からのラインにおいて、前記第1レギュレータ(第1電圧変換手段)の電圧入力端子に接続され、前記整流回路で生成された直流34Vが入力される。そして、遊技機の電源ラインに前記外部電源(AC24V)から電源が供給されて前記整流回路から整流された電源(AC34V)が第1入力コンデンサ(第1電圧保持手段)の電源ラインに出力されている場合には、前記第1入力コンデンサ(第1電圧保持手段)は充電し、電源断等により外部からの電源供給が絶たれた場合には、それまでに充電された電荷を前記第1レギュレータ(第1電圧変換手段)へ放電する。したがって、瞬間的な外部電源の電源断等によって、外部電源の電圧が一時的に第1レギュレータ(第1電圧変換手段)の許容振幅を超えて低下することがあっても、前記第1入力コンデンサ(第1電圧保持手段)からの放電によって、前記第1レギュレータ(第1電圧変換手段)に入力される電源はある程度の電圧が保たれるため、第1入力コンデンサ(第1電圧保持手段)を設けない場合よりも、外部電源の変化に対応することが可能となる。また、前記第1入力コンデンサ(第1電圧保持手段)は、ノイズ回避のためのバイパスコンデンサとしての役割も持つ。 The first input capacitor (first voltage holding means) is connected to the voltage input terminal of the first regulator (first voltage conversion means) in the line from the rectifier circuit, and the direct current of 34 V generated by the rectifier circuit. Is entered. Then, power is supplied from the external power supply (AC24V) to the power supply line of the gaming machine, and the power supply (AC34V) rectified from the rectifier circuit is output to the power supply line of the first input capacitor (first voltage holding means). The first input capacitor (first voltage holding means) is charged, and when the power supply from the outside is cut off due to power interruption or the like, the charge previously charged is transferred to the first regulator. Discharge to (first voltage conversion means). Therefore, even if the voltage of the external power supply temporarily drops below the allowable amplitude of the first regulator (first voltage conversion means) due to a momentary power cut-off of the external power supply, the first input capacitor Since the power supplied to the first regulator (first voltage converting means) is maintained at a certain voltage level by the discharge from the (first voltage holding means), the first input capacitor (first voltage holding means) is It is possible to cope with a change in the external power supply, compared with the case where the power supply is not provided. The first input capacitor (first voltage holding means) also serves as a bypass capacitor for avoiding noise.
前記第1出力コンデンサは、前記第1レギュレータ(第1電圧変換手段)の出力端子に接続された2つの並列のコンデンサで構成され、それぞれ、前記第1レギュレータ(第1電圧変換手段)によって変圧された第1電圧(DC12V)が入力して充電される。前記第1出力コンデンサは、前記第1電圧(DC12V)が供給される各基板及び電源基板110において、遊技用の機器が一斉に稼働する際などに生じ易い電圧低下を抑える働きをする。
The first output capacitor is composed of two parallel capacitors connected to the output terminal of the first regulator (first voltage conversion means), and each is transformed by the first regulator (first voltage conversion means). The first voltage (DC12V) is input and charged. The first output capacitor functions to suppress a voltage drop that is likely to occur when gaming devices are simultaneously operated in each board and the
前記第2レギュレータ(第2電圧変換手段)は、前記第1レギュレータ(第1電圧変換手段)と同様に一般的にレギュレータと称されているものが用いられ、前記整流回路によって整流された直流34Vの電源が入力し、入力した直流34Vの電源を直流5Vの第2電圧に変圧して第2レギュレータの出力端子から出力する。その際、前記第2レギュレータ(第2電圧変換手段)は、入力電圧の所定振幅(本実施例では直流40V〜直流8Vの振幅)に対して第2レギュレータ(第2電圧変換手段)が出力する第2電圧を直流5Vの一定電圧に保つことが可能な仕様からなり、前記第2レギュレータ(第2電圧変換手段)への入力電圧が所定振幅の最低値(本実施例では直流8V)より低下すると、第2レギュレータ(第2電圧変換手段)から出力される第2電圧が直流5Vから減少していく。このように、前記第2レギュレータ(第2電圧変換手段)は、入力電圧値に対して許容される幅を有しており、その許容幅を下回ることにより出力電圧の低下が起きる。前記第2レギュレータ(第2電圧変換手段)に入力される遊技機自身の入力電圧は、外部電源の交流24Vを前記整流回路で整流することによって生成された直流34Vであり、この遊技機自身の入力電圧(直流34V)は、前記のように外部電源の影響(外部電源の電圧変化の影響)を直接受け、例えば、外部電源(AC24V)がサージなどによる瞬間的な電圧低下等、何らかの電圧変動を生じた際には、直流34Vから瞬時に低下したり上昇したりする。しかし、本実施例における第2レギュレータ(第2電圧変換手段)を介した場合には、外部電源の電圧変動に対して、ある程度の幅を持って一定の出力電圧(第2電圧)を供給することができ、遊技機を安定して稼働させることと可能となる。
As the second regulator (second voltage conversion means), what is generally called a regulator is used like the first regulator (first voltage conversion means), and a direct current of 34 V rectified by the rectifier circuit is used. The DC power supply of 34V is transformed into a second voltage of DC 5V and output from the output terminal of the second regulator. At this time, the second regulator (second voltage conversion means) outputs the second regulator (second voltage conversion means) with respect to a predetermined amplitude of the input voltage (in this embodiment, an amplitude of DC 40V to DC 8V). The second voltage can be maintained at a constant voltage of 5V DC, and the input voltage to the second regulator (second voltage conversion means) is lower than the minimum value of the predetermined amplitude (DC 8V in this embodiment). Then, the second voltage output from the second regulator (second voltage conversion means) decreases from DC 5V. As described above, the second regulator (second voltage conversion means) has a width that is allowed with respect to the input voltage value, and the output voltage is lowered when the width falls below the allowable width. The input voltage of the gaming machine itself input to the second regulator (second voltage converting means) is a direct current 34V generated by rectifying the alternating current 24V of the external power supply by the rectifier circuit, and the gaming machine itself As described above, the input voltage (direct current 34V) is directly affected by the external power supply (the influence of the voltage change of the external power supply). When this occurs, the voltage drops instantaneously from
前記第2入力コンデンサ(第2電圧保持手段)は、前記整流回路からのラインにおいて、前記第2レギュレータ(第2電圧変換手段)の電圧入力端子に接続され、前記整流回路で生成された直流34Vが入力される。そして、遊技機の電源ラインに前記外部電源(AC24V)から電源が供給されて前記整流回路から整流された電源(AC34V)が第2入力コンデンサ(第2電圧保持手段)の電源ラインに出力されている場合には充電し、電源断等により外部からの電源供給が絶たれた場合には、それまでに充電された電荷を前記第2レギュレータ(第2電圧変換手段)へ放電する。したがって、瞬間的な電源断等によって、外部電源の電圧が一時的に第2レギュレータ(第2電圧変換手段)の許容振幅を超え低下することがあっても、前記第2入力コンデンサ(第2電圧保持手段)からの放電によって前記第2レギュレータ(第2電圧変換手段)に入力される電源はある程度の電圧が保たれるため、第2入力コンデンサ(第2電圧保持手段)を設けない場合よりも、外部電源の変動に対応することが可能となる。また、前記第2入力コンデンサ(第2電圧保持手段)は、ノイズ回避のためのバイパスコンデンサとしての役割も持つ。 The second input capacitor (second voltage holding means) is connected to the voltage input terminal of the second regulator (second voltage conversion means) in the line from the rectifier circuit, and the direct current of 34 V generated by the rectifier circuit. Is entered. Then, power is supplied from the external power supply (AC24V) to the power supply line of the gaming machine, and the power supply (AC34V) rectified from the rectifier circuit is output to the power supply line of the second input capacitor (second voltage holding means). If the power supply from the outside is cut off due to power interruption or the like, the charge that has been charged is discharged to the second regulator (second voltage conversion means). Therefore, even if the voltage of the external power supply temporarily falls below the allowable amplitude of the second regulator (second voltage conversion means) due to a momentary power interruption or the like, the second input capacitor (second voltage) Since the power supplied to the second regulator (second voltage conversion means) is maintained at a certain voltage level by the discharge from the holding means), the power supply is maintained to a certain extent, compared with the case where the second input capacitor (second voltage holding means) is not provided. It becomes possible to cope with fluctuations in the external power supply. The second input capacitor (second voltage holding means) also serves as a bypass capacitor for avoiding noise.
前記第2出力コンデンサは、前記第2レギュレータ(第2電圧変換手段)の出力端子に接続された2つの並列のコンデンサで構成され、それぞれ、前記第2レギュレータ(第2電圧変換手段)によって変圧された第2電圧(DC5V)が入力して充電される。前記第2出力コンデンサは、前記第2電圧(DC5V)が供給される各基板及び電源基板110において、遊技用の機器が一斉に稼働する際などに生じ易い電圧低下を抑える働きをする。
The second output capacitor is composed of two parallel capacitors connected to the output terminal of the second regulator (second voltage conversion means), and each is transformed by the second regulator (second voltage conversion means). The second voltage (DC5V) is input and charged. The second output capacitor functions to suppress a voltage drop that is likely to occur when gaming devices are simultaneously operated in each substrate and the
前記第1入力コンデンサ(第1電圧保持手段)と第2入力コンデンサ(第2電圧保持手段)間に設けられたダイオード(整流素子)は、アノードが前記第1入力コンデンサ(第1電圧保持手段)を含む第1レギュレータ(第1電圧変換手段)側、カソードが前記第2入力コンデンサ(第2電圧保持手段)を含む第2レギュレータ(第2電圧変換手段)側とされ、前記第2レギュレータ側から前記第1レギュレータ側へ電流が流出しないようにしている。また、前記第1入力コンデンサ(第1電圧保持手段)を含む第1レギュレータ(第1電圧変換手段)側と前記第2入力コンデンサ(第2電圧保持手段)を含む第2レギュレータ(第2電圧変換手段)側をつなぐラインには前記ダイオード(整流素子)を通過するライン以外の電源ラインは設けられてない。そのため、外部電源の供給が絶たれて電源断を生じ、前記第1入力コンデンサ(第1電圧保持手段)及び前記第2入力コンデンサ(第2電圧保持手段)が放電を開始した際には、前記第1入力コンデンサ(第1電圧保持手段)からは、前記第1レギュレータ(第1電圧変換手段)のみならず前記第2入力コンデンサ(第2電圧保持手段)及び第2レギュレータ(第電圧変換手段)へも電流が流れていくが、前記第2入力コンデンサ(第2電圧保持手段)からは、前記第1入力コンデンサ(第1電圧保持手段)及び第1レギュレータ(第1電圧変換手段)側へ電流が流れず、前記第2レギュレータ(第2電圧変換手段)側にのみ流れることになる。これによって、電源断時において、前記第1入力コンデンサ(第1電圧保持手段)は、常に前記第2入力コンデンサ(第2電圧保持手段)よりも先に放電しきってしまうことになる。なお、本実施例では、前記第1入力コンデンサ(第1電圧保持手段)、前記第1レギュレータ(第1電圧変換手段)、前記ダイオード(整流素子)、前記第2入力コンデンサ(第2電圧保持手段)及び前記第2レギュレータ(第2電圧変換手段)によって、本発明の電圧保持回路を構成している。 The diode (rectifier element) provided between the first input capacitor (first voltage holding means) and the second input capacitor (second voltage holding means) has an anode at the first input capacitor (first voltage holding means). The first regulator (first voltage converting means) side including the cathode, the cathode is the second regulator (second voltage converting means) side including the second input capacitor (second voltage holding means), from the second regulator side The current is prevented from flowing out to the first regulator side. A first regulator (first voltage conversion means) side including the first input capacitor (first voltage holding means) and a second regulator (second voltage conversion means) including the second input capacitor (second voltage holding means). In the line connecting the means) side, no power supply line other than the line passing through the diode (rectifier element) is provided. Therefore, when the external power supply is cut off and the power is cut off, the first input capacitor (first voltage holding unit) and the second input capacitor (second voltage holding unit) start discharging. From the first input capacitor (first voltage holding means), not only the first regulator (first voltage conversion means) but also the second input capacitor (second voltage holding means) and the second regulator (second voltage conversion means). The current also flows to the first input capacitor (first voltage holding means) and the first regulator (first voltage conversion means) from the second input capacitor (second voltage holding means). Does not flow, and flows only to the second regulator (second voltage converting means) side. As a result, when the power is turned off, the first input capacitor (first voltage holding means) is always discharged before the second input capacitor (second voltage holding means). In this embodiment, the first input capacitor (first voltage holding means), the first regulator (first voltage conversion means), the diode (rectifier element), the second input capacitor (second voltage holding means). ) And the second regulator (second voltage converting means) constitute a voltage holding circuit of the present invention.
前記第1電圧監視用リセットIC(第1電圧監視手段)は、いわゆる電圧監視用の公知のICからなり、前記第1電圧監視用リセットIC(第1電圧監視手段)の電圧入力端子には、前記第1レギュレータ(第1電圧変換手段)によって変圧された第1電圧(DC12V)が分圧されて入力されている。前記分圧は前記第1電圧監視用リセットIC(第1電圧監視手段)の性能に合わせた電圧に低下させるものである。もちろん、直流12Vを直接入力するものでもかまわない。前記第1電圧監視用リセットIC(第1電圧監視手段)は、入力電圧が第1下限値以下となった場合に、信号出力端子から電源断信号を出力する。本実施例では、前記第1電圧監視用リセットIC(第1電圧監視手段)は、前記第1レギュレータ(第1電圧変換手段)によって変圧された第1電圧の直流12Vが、第1下限値の直流10.3Vまで低下した際に、前記第1電圧監視用リセットIC(第1電圧監視手段)に入力される電圧が検出値以下になるように分圧、設定されており、第1電圧の直流12Vを監視しているのと同様の効果を有する。
The first voltage monitoring reset IC (first voltage monitoring means) is a known IC for voltage monitoring, and the voltage input terminal of the first voltage monitoring reset IC (first voltage monitoring means) includes: The first voltage (DC12V) transformed by the first regulator (first voltage conversion means) is divided and inputted. The divided voltage is reduced to a voltage that matches the performance of the first voltage monitoring reset IC (first voltage monitoring means). Of course,
前記電源基板110の電源ラインにおける電源の流れについて説明する。前記受電基板100から入力した交流24Vの外部電源は、前記整流回路により直流34Vに整流され、各基板に必要とされる直流34Vとして前記出力ポートから各基板に出力される。なお、直流34Vの電源は、各基板において、モータの駆動等、比較的大きな電圧が必要とされ、しかも比較的電圧の精度が必要とされない機器に利用される。
A flow of power in the power line of the
前記整流回路には、直流34Vを直接各基板に出力するラインA1とは別に直流34VのラインA2が接続されている。このラインA2には前記第1レギュレータ(第1電圧変換手段)の電圧入力端子、ならびに前記第2レギュレータ(第2電圧変換手段)の電圧入力端子が並列に接続されている。すなわち、前記第1レギュレータ(第1電圧変換手段)及び第2レギュレータ(第2電圧変換手段)は、同根の直流34V電源ラインA2から電源が入力している。
The rectifier circuit is connected to a
前記第1レギュレータ(第1電圧変換手段)に入力された直流34Vの電源は第1電圧の直流12Vに変圧されて、各基板に出力されるラインA3と、前記第1電圧監視用リセットIC((第1電圧監視手段)に入力されるラインA4とに分けられる。前記第1電圧の直流12V電源は、各基板において、センサ監視用等として使用される。
The
前記第2レギュレータ(第2電圧変換手段)に入力された直流34Vの電源は、第2電圧の直流5Vに変圧され、各基板に出力されるラインA5と、前記バックアップ用コンデンサに接続されるラインA6とに分けられる。前記第2電圧の直流5V電源は、各基板や電源基板110自身のIC、CPU等の稼働用電圧等として使用される。また、前記バックアップ用コンデンサに接続されるラインA6には、直流5Vをバックアップ用コンデンサに適した直流3Vに変換するための抵抗R1が設けられ、抵抗R1を通過した後にバックアップ用コンデンサに至るように接続されている。前記バックアップ用コンデンサは、外部電源が絶たれても十分な時間バックアップ用のRAMに対して記憶が保持される分の電源を供給できるだけの容量が確保されている。なお、前記バックアップ用コンデンサに接続されているラインA6は、バックアップを必要とする基板に出力ポートを介して接続される。
The direct current 34V power source input to the second regulator (second voltage converting means) is transformed to the second voltage direct current 5V, the line A5 output to each board, and the line connected to the backup capacitor. It is divided into A6. The DC 5V power supply of the second voltage is used as an operating voltage for each board or the
主制御基板120は、図3に示すように、CPU,RAM,ROM,複数のカウンタを備えたワンチップマイクロコンピュータと、該ワンチップマイクロコンピュータと表示制御基板130、払出制御基板140を結ぶ入出力回路と、前記ワンチップマイクロコンピュータと中継基板(中継基板には大入賞口15が接続される。)、音声制御基板150、ランプ制御基板160、始動入賞口検出スイッチ、その他のスイッチやセンサを結ぶ入出力回路等で構成され、遊技に関わる主制御を行う。前記CPUは、制御部,演算部,各種カウンタ,各種レジスタ,各種フラグ等を備え、演算制御を行う他、大当たりや小当たり(始動入賞口10の拡開開放を行う普通図柄当たり)に関する乱数等も生成し、また前記各基板に制御コマンド(制御信号)を出力(送信)可能に構成されている。前記RAMは、始動入賞口検出スイッチの検出信号及び普通図柄変動開始スイッチの検出信号用の記憶領域、CPUで生成される各種乱数値用の記憶領域、各種データを一時的に記憶する記憶領域やフラグ、CPUの作業領域を備える。また、前記ROMには、遊技上の制御プログラムや制御データが書き込まれている他、大当たり及び小当たりの判定値等が書き込まれている。前記主制御基板120は、電源基板110から電源供給を受けて作動する。
As shown in FIG. 3, the
前記主制御基板120では、図6に示すようにメイン処理M1と図7に示す割り込み処理(S20)が行われる。メイン処理M1では、遊技機1の電源投入時に初期設定(S10)が行われ、その後ループ処理が行われる。前記初期設定(S10)では、CPU周辺デバイスの初期設定等、電源投入時に必要な設定が行われる。
In the
割り込み処理(S20)は、2ms毎にメイン処理M1に対する割り込み処理として行われる。この割り込み処理(S20)では、各種センサ(スイッチ)からの情報を取得する入力処理(S21)が行われ、次に、乱数値の取得、遊技の当否判定、図柄の変動態様の決定、図柄の変動、停止等に関する遊技処理(S22)が行われる。次いで、前記入力処理(S21)で入力されたセンサ情報に基づき、賞球等の払出情報を払出制御基板140に出力する(S23)。続いて行われるその他出力処理(S24)では、各基板に必要なその他の遊技情報が出力され、さらにその他遊技に必要な処理が、その他の処理(S25)で行われる。 The interrupt process (S20) is performed as an interrupt process for the main process M1 every 2 ms. In this interrupt process (S20), an input process (S21) for acquiring information from various sensors (switches) is performed. A game process (S22) regarding fluctuation, stoppage, etc. is performed. Next, based on the sensor information input in the input process (S21), payout information such as prize balls is output to the payout control board 140 (S23). In the other output process (S24) performed subsequently, other game information necessary for each board is output, and the process necessary for other games is performed in the other process (S25).
表示制御基板130は、図3に示すように、CPU,RAM,ROMを備えたワンチップマイクロコンピュータと、該ワンチップマイクロコンピュータと前記主制御基板120を結ぶ入力回路と、前記ワンチップマイクロコンピュータと表示装置9を結ぶ出力回路等で構成され、前記主制御基板120から出力される制御信号に基づき、前記特別図柄表示部42及び普通図柄表示部45における表示等を制御する。前記表示制御基板130のCPUは、内部に制御部,演算部,各種カウンタ,各種レジスタ,各種フラグ等を有し演算制御を行うようになっている。また、前記表示制御基板130のRAMは、各種データの記憶領域と前記CPUによる作業領域等を有している。前記表示制御基板130のROMは、表示制御のための不変の情報、すなわちプログラムや画像データ、定数等が記憶されている。
As shown in FIG. 3, the
払出制御基板140は、前記主制御基板120と配線等による電気的な接続手段で接続され、前記主制御基板120から出力される制御コマンドを受信して前記払出装置(賞球及び貸球払出装置)181を制御する。前記払出制御基板140は、図5に示すように、前記主制御基板120から払出データを入力するための払出データ入力ポート、前記電源基板110から直流34V、直流12V、直流5Vの各電源並びにバックアップ用直流3Vの電源、前記RAMクリア信号並びに前記電源断信号を入力するための電源入力ポート、センサからの信号を受信するフォトカプラ、ROM,RAM,CPUを内蔵するワンチップマイクロコンピュータ、前記ワンチップマイクロコンピュータのCPUのリセット端子(RST)に接続されたウォッチドッグIC(第2電圧監視手段)、払出モータへCPUの制御信号を出力するための払出モータ出力ポート、LEDやその他の機器に対する出力ポートを備える。前記ROMには払出の制御プログラムが記憶され、前記RAMはプログラムの作業領域や一時記憶領域及びバックアップ用の記憶領域を備える記憶手段として機能し、前記CPUは前記ROMに記憶されている制御プログラム等にしたがって払出の制御を行い、前記ウォッチドッグIC(第2電圧監視手段)にウォッチドッグタイマクリア信号を出力する。
The
前記ウォッチドッグICは公知のもので、前記ワンチップマイクロコンピュータのCPUのリセット端子(RST)に接続され、所定の時間をカウントするウォッチドッグタイマを備える。前記ウォッチドッグタイマがカウントアップ(所定時間経過)すると、前記ワンチップマイクロコンピュータのリセット端子にリセット信号を出力する。また、前記ウォッチドッグICは、前記ワンチップマイクロコンピュータから出力されたウォッチドッグタイマクリア信号を受信すると、前記ウォッチドッグタイマのカウンタが初期値に戻り、再びカウントを開始する。前記ウォッチドッグICは、第2電圧監視手段としても機能するものであり、前記電源基板110から第2電圧の直流5VがウォッチドッグIC稼働用電源として供給されており、この直流5Vが所定の電圧(第2下限値)以下に低下した時に前記ワンチップマイクロコンピュータのリセット端子へ向けてリセット信号が出力される。
The watchdog IC is known and includes a watchdog timer that is connected to a reset terminal (RST) of the CPU of the one-chip microcomputer and counts a predetermined time. When the watchdog timer counts up (a predetermined time has elapsed), a reset signal is output to the reset terminal of the one-chip microcomputer. When the watchdog IC receives the watchdog timer clear signal output from the one-chip microcomputer, the watchdog timer counter returns to the initial value and starts counting again. The watchdog IC also functions as a second voltage monitoring means, and the DC 5V of the second voltage is supplied from the
電源断時に関して、前記電源基板110、前記主制御基板120及び前記払出制御基板140における作用について説明する。何らかの要因により外部からの電源(AC24V)供給が絶たれた場合、まず前記電源基板110の整流回路から出力される直流34Vの電圧が低下していく。次いで、前記整流回路から直流34Vの電源が供給されている前記第1レギュレータ(第1電圧変換手段)から出力される直流12Vの第1電圧及び前記第2レギュレータ(第2電圧変換手段)から出力される直流5Vの第2電圧が、それぞれ低下していく。しかし、前記第1レギュレータ(第1電圧変換手段)及び第2レギュレータ(第2電圧変換手段)には、前記第1入力コンデンサ(第1電圧保持手段)と第2入力コンデンサ(第2電圧保持手段)が接続されているため、前記第1入力コンデンサ(第1電圧保持手段)及び第2入力コンデンサ(第2電圧保持手段)に蓄えられている電荷が、前記第1レギュレータ(第1電圧変換手段)及び前記第2レギュレータ(第2電圧変換手段)にそれぞれ放電される間、ある程度第1電圧及び第2電圧の電圧が保たれる。その際、前記第1入力コンデンサ(第1電圧保持手段)側から第2入力コンデンサ(第2電圧保持手段)及び第2レギュレータ(第2電圧変換手段)側へは、前記第1入力コンデンサ(第1電圧保持手段)に蓄えられている電荷が流れるのに対し、前記第2入力コンデンサ(第2電圧保持手段)側から前記第1入力コンデンサ(第1電圧保持手段)及び第1レギュレータ(第1電圧変換手段)側へは、前記第1入力コンデンサ(第1電圧保持手段)と前記第2入力コンデンサ(第2電圧保持手段)間に設けられている前記ダイオード(整流素子)の作用により、前記第1入力コンデンサ(第1電圧保持手段)に蓄えられている電荷の流れが抑えられる。そのため、前記第1レギュレータ(第1電圧変換手段)による直流12Vからなる第1電圧の低下よりも、前記第2レギュレータ(第2電圧変換手段)による直流5Vからなる第2電圧の低下を遅くすることが可能となる。
The operation of the
前記第1入力コンデンサ(第1電圧保持手段)に蓄えられている電荷が少なくなっていくと、前記第1レギュレータ(第1電圧変換手段)の電圧入力端子にかかる電圧も34Vから低下し始め、直流16V以下になると、前記第1レギュレータ(第1電圧変換手段)から出力される第1電圧が直流12Vから低下し始める。そして、前記第1電圧が、第1下限値に設定されている10.3Vになった時に、前記第1電圧監視用リセットICに入力される電圧が所定の検出値よりも下回り、それによって前記第1電圧監視用リセットICから電源断信号が前記払出制御基板140のワンチップマイクロコンピュータに出力される。前記電源断信号を受信した前記払出制御基板140のワンチップマイクロコンピュータは、電源断処理(バックアップ用処理)を行い、電源断直前における現在の遊技情報として現在の遊技球払出情報(払出個数等)を、前記払出制御基板140のワンチップマイクロコンピュータにおけるRAMのバックアップ用エリアに記憶する。この間、前記第2レギュレータ(第2電圧変換手段)は、前記第2入力コンデンサ(第2電圧保持手段)に蓄えられていた電荷及び前記第1入力コンデンサ(第1電圧保持手段)に蓄えられていた電荷が第2レギュレータ(第2電圧変換手段)側へ放電されることによって、前記第2レギュレータ(第2電圧変換手段)の電圧入力端子に、直流8V以上の電圧がかかる。そのため、前記第2レギュレータ(第2電圧変換手段)により変圧されて出力される第2電圧が直流5Vを保つことになる。本実施例における遊技情報とは、遊技機が動作を行う際に判断情報として利用するデータのことである。
As the charge stored in the first input capacitor (first voltage holding means) decreases, the voltage applied to the voltage input terminal of the first regulator (first voltage conversion means) also starts to drop from 34V, When the direct current becomes 16V or less, the first voltage output from the first regulator (first voltage converting means) starts to decrease from the direct current 12V. When the first voltage reaches 10.3 V which is set to the first lower limit value, the voltage input to the first voltage monitoring reset IC falls below a predetermined detection value, thereby A power-off signal is output from the first voltage monitoring reset IC to the one-chip microcomputer of the
その後、前記第1入力コンデンサ(第1電圧保持手段)及び第2入力コンデンサ(第2電圧保持手段)に蓄えられていた電荷が、前記のように使用されることにより少なくなり、それにより前記第2レギュレータ(第2電圧変換手段)の電圧入力端子にかかる電圧が低下して直流8V以下になると、前記第2レギュレータ(第2電圧変換手段)により変圧されて出力される第2電圧が直流5Vから低下し始める。そして、前記第2電圧が第2下限値に設定されている直流4.3V以下になると、前記払出制御基板140のウォッチドッグIC(第2電圧監視手段)によって電圧低下が検出され、ウォッチドッグIC(第2電圧監視手段)から前記払出制御基板140のワンチップマイクロコンピュータにおけるリセット端子へリセット信号が出力される。
Thereafter, the charges stored in the first input capacitor (first voltage holding means) and the second input capacitor (second voltage holding means) are reduced by being used as described above. 2 When the voltage applied to the voltage input terminal of the regulator (second voltage conversion means) drops to DC 8V or less, the second voltage transformed and output by the second regulator (second voltage conversion means) is DC 5V. Begins to decline. When the second voltage becomes equal to or lower than the DC 4.3V set as the second lower limit value, a voltage drop is detected by the watch dog IC (second voltage monitoring means) of the
前記リセット信号が入力した前記払出制御基板140のワンチップマイクロコンピュータは、CPUがシステムリセット用制御を行い、電源が切れてもよい状態となる。すなわち、前記第1電圧監視用リセットIC(第1電圧監視手段)によって電源断信号が出力された後に、確実にウォッチドッグIC(第2電圧監視手段)によってリセット信号が出力されることになり、この順序が狂うおそれがない。さらに、前記第2レギュレータ(第2電圧変換手段)が出力する直流5Vの第2電圧は、前記払出制御基板140のワンチップマイクロコンピュータにおけるCPUの稼働に使用される電圧であり、遊技機内の電源が切れる最後まで保たれることになり、確実にワンチップマイクロコンピュータにおけるCPUがバックアップ用処理を行うことができる。図11は電源断及びリセット信号のタイミングチャートである。なお、前記第1レギュレータ(第1電圧変換手段)が出力する第1電圧が第1下限値(DC10.3V)になった時から、前記第2レギュレータ(第2電圧変換手段)が出力する第2電圧が第2下限値(DC4.3V)になる時までの時間をT1とすると、T1の長さは前記払出制御基板140のワンチップマイクロコンピュータで電源断監視処理(電源断信号が入力したか判断し、入力している場合にはバックアップ用処理等を行う処理)が開始され、バックアップを終了するまでの時間よりも長くなるように、前記第2入力コンデンサの静電容量が設定されている。
The one-chip microcomputer of the
前記払出制御基板140では、図8に示すメイン処理M2、図9に示す割り込み処理(S40)、図10に示す電源断監視処理(S44)が行われる。
The
前記払出制御基板140におけるメイン処理M2は、電源投入時やリセット信号入力後のシステム復帰時に行われる処理であり、まず電源断フラグがONか否か判定され(S31)、電源断フラグONとなっている場合にはこの判定処理を繰り返し、電源断フラグがOFFになると、割り込み処理(S40)の割り込みを禁止する割り込み禁止処理が行われる(S32)。その後、種々のデバイス群等の初期設定が行われ(S33)、次いでRAMクリア信号が入力しているか、すなわち前記RAMクリアスイッチ187が操作されたか判断される(S34)。RAMクリア信号が入力している場合(RAMクリアスイッチ187が操作されている場合)には、前記払出制御基板140におけるRAMのバックアップ用エリアのデータがクリア(消去)され(S35)、それに対してRAMクリア信号が入力していない場合(RAMクリアスイッチ187が操作されていない場合)には、前記払出制御基板140におけるRAMのバックアップ用エリアに記憶されているデータを読み出し、電源断直前の遊技状態に戻す。その後に割り込み処理(S40)の割り込みを認める割り込み許可処理が行われ(S37)、続いてループ処理がおこなわれる。
The main process M2 in the
前記払出制御基板140における割り込み処理(S40)は、2ms毎の割り込み処理として実行され、払出に関係する処理が行われる。まず、前記主制御基板120からの払出コマンド(何球払い出すか等の制御信号)の受信処理が行われ(S41)、次いで、受信した払出コマンドに基づく払出個数分の動作を払出装置の払出モータに行わせる信号を送信する賞球動作処理が行われる(S42)。その後、前記ウォッチドッグICにおけるウォッチドッグタイマのタイマをクリアしてリセットするウォッチドッグタイマクリア信号が出力され(S43)、続いて後述の電源断監視処理(S44)が行われた後、センサからの情報を確認して異常が無いか、あるいは払出を報知するLED等の制御信号出力等、種々の処理が行われる(S45)。
The interrupt process (S40) in the
前記電源断監視処理(S44)では、まず電源断信号が入力されたか否か判断され(S44−1)、入力されていない場合にはこの電源断監視処理(S44)が終了する。それに対して、電源断信号が入力されている場合には電源断直前である現在の遊技情報のデータ、例えば賞球払出のデータ、センサの異常等、現在の遊技状態に関するデータが前記払出制御基板140のワンチップマイクロコンピュータのRAMにおけるバックアップ用エリアに記憶され(S44−2)、続いて電源断フラグがONにされる(S44−3)。前記電源断フラグは、払出制御基板140のワンチップマイクロコンピュータにおけるCPUに対する電源が切れた時にOFFとなる。その後に割り込み禁止にされ(S44−4)後、次にループ処理が行われて電源が切れるまで待機状態となる。
In the power-off monitoring process (S44), it is first determined whether or not a power-off signal has been input (S44-1). If it has not been input, the power-off monitoring process (S44) ends. On the other hand, when a power-off signal is input, data on the current game information immediately before the power-off, for example, data on the current game state such as prize ball payout data, sensor abnormality, etc. 140 is stored in the backup area in the RAM of the one-chip microcomputer (S44-2), and then the power-off flag is turned on (S44-3). The power-off flag is turned off when the power to the CPU in the one-chip microcomputer of the
音声制御基板150は、前記主制御基板120と配線等の電気的接続手段により接続されて、前記主制御基板120から出力される制御信号に基づき前記スピーカ38から発する音声を制御する。
The
ランプ制御基板160は、前記枠飾りランプ35a〜35cやその他のランプ装置(例えば遊技盤面に設けた表示装置の表示枠体に設けたランプ装置等)を制御する。また、発射制御基板170は、前記発射装置53における発射モータの制御を行う。
The
このように、本発明では、遊技機外部からの入力電圧の所定振幅の変化に対して出力電圧を一定に保つ電圧変換手段によって変換した電圧を監視するため、外部電源電圧の変動の悪影響が少なくなり、不要なところで外部電源電圧の変動の影響による電源断時の処理を行わずに済むことが可能な、バックアップ機能を有する遊技機を提供することが可能となったのである。 As described above, in the present invention, since the voltage converted by the voltage converting means for keeping the output voltage constant with respect to the change in the predetermined amplitude of the input voltage from the outside of the gaming machine is monitored, the adverse effect of the fluctuation of the external power supply voltage is small. Thus, it is possible to provide a gaming machine having a backup function that can eliminate the need for processing when the power is turned off due to the influence of fluctuations in the external power supply voltage where unnecessary.
なお、本実施例のブロック図においては、本発明の構成において格別重要でないポートやICは省略してある。また、本実施例では、電圧保持回路が第1入力コンデンサ、第2入力コンデンサ及びダイオードで構成されているが、例えば、第1出力コンデンサと第2出力コンデンサの静電容量を変化させて電圧保持回路を構成してもよい。その場合、第1出力コンデンサ及び第2出力コンデンサは遊技機の一斉稼働時の補助電源として使用されることから、電圧保持回路用としては充電量が十分ではないときがあるあめ、最適な電圧保持回路の構成は本実施例の構成である。 In the block diagram of this embodiment, ports and ICs that are not particularly important in the configuration of the present invention are omitted. In this embodiment, the voltage holding circuit is composed of the first input capacitor, the second input capacitor, and the diode. For example, the voltage holding circuit is configured by changing the capacitances of the first output capacitor and the second output capacitor. A circuit may be configured. In that case, since the first output capacitor and the second output capacitor are used as auxiliary power supplies for simultaneous operation of gaming machines, the amount of charge may not be sufficient for the voltage holding circuit, so that the optimum voltage holding is possible. The configuration of the circuit is that of the present embodiment.
また、本実施例では、第1レギュレータ及び第2レギュレータに対する入力電圧の振幅における最低値を16V(第1レギュレータ)、8V(第2レギュレータ)としているが、これに限られるものではなく、振幅の幅は適宜選択することが可能である。さらに、本実施例では、電圧を保持するものとしてコンデンサを利用しているが、充放電可能な電池であってもよい。また、本実施例では、主に払出制御基板を例として説明したが、これ以外にも、電源断信号とリセット信号を受信するワンチップマイコンピュータを備え、電源断処理によって遊技の状態を記憶させる処理を有するものであれば、他の基板に対しても適用可能である。さらに本発明はパチンコ遊技機に限定されるものではなく、他の遊技機にも適用可能である。 In this embodiment, the minimum value of the amplitude of the input voltage to the first regulator and the second regulator is set to 16V (first regulator) and 8V (second regulator). However, the present invention is not limited to this. The width can be appropriately selected. Furthermore, in this embodiment, a capacitor is used to hold the voltage, but a chargeable / dischargeable battery may be used. In this embodiment, the payout control board has been mainly described as an example. However, in addition to this, a one-chip my computer that receives a power-off signal and a reset signal is provided, and a game state is stored by power-off processing. As long as it has processing, it can be applied to other substrates. Furthermore, the present invention is not limited to pachinko gaming machines, and can be applied to other gaming machines.
1 遊技機
3 遊技盤
9 表示装置
10 始動入賞口
15 大入賞口
53 発射装置
110 電源基板
120 主制御基板
140 払出制御基板
DESCRIPTION OF
Claims (6)
遊技機外部からの電源の供給を受ける遊技機の電源ラインに接続され、遊技機自身への入力電圧を第1電圧に変換すると共に入力電圧の所定振幅に対しても前記第1電圧を一定に保つ第1電圧変換手段と、
前記第1電圧変換手段とは並列に前記遊技機の電源ラインに接続され、遊技機自身への入力電圧を第2電圧に変換すると共に入力電圧の所定振幅に対しても前記第2電圧を一定に保つ第2電圧変換手段と、
を備えた遊技機において、
前記第1電圧変換手段で変換された第1電圧を監視し、前記第1電圧が第1下限値以下になった時に前記CPUへ前記電源断信号を出力する第1電圧監視手段と、
前記第2電圧変換手段で変換された第2電圧を監視し、前記第2電圧が第2下限値以下になった時に前記CPUへ前記リセット信号を出力する第2電圧監視手段と、
前記電源ラインに遊技機外部からの電源供給が絶たれた時に、前記第1電圧変換手段によって変換された前記第1電圧が前記第1下限値に低下するまでの時間よりも、前記第2電圧変換手段によって変換された前記第2電圧が前記第2下限値に低下するまでの時間を長くする電圧保持回路を備えたことを特徴とする遊技機。 CPU that controls the game, performs a backup process of the gaming state by the input of the power-off signal, and performs a system reset control by the input of the reset signal;
Connected to the power supply line of the gaming machine that receives power supply from the outside of the gaming machine, converts the input voltage to the gaming machine itself to the first voltage, and makes the first voltage constant for a predetermined amplitude of the input voltage. First voltage converting means for maintaining;
The first voltage conversion means is connected in parallel to the power supply line of the gaming machine, converts the input voltage to the gaming machine itself into the second voltage, and keeps the second voltage constant for a predetermined amplitude of the input voltage. Second voltage conversion means for maintaining
In a gaming machine equipped with
First voltage monitoring means for monitoring the first voltage converted by the first voltage conversion means, and outputting the power-off signal to the CPU when the first voltage falls below a first lower limit;
A second voltage monitoring means for monitoring the second voltage converted by the second voltage conversion means, and outputting the reset signal to the CPU when the second voltage falls below a second lower limit;
When the power supply from the outside of the gaming machine is cut off to the power supply line, the second voltage is longer than the time until the first voltage converted by the first voltage conversion means drops to the first lower limit value. A gaming machine comprising: a voltage holding circuit that lengthens a time until the second voltage converted by the conversion means decreases to the second lower limit value.
前記第1電圧変換手段と前記第2電圧保持手段との間に設けられ、前記第2電圧保持手段から前記第1電圧変換手段への電流の流出を抑制する整流素子とを少なくとも備えたことを特徴とする請求項1に記載の遊技機。 The voltage holding circuit is connected to the second voltage conversion means and charges when power is supplied to the power supply line from outside the gaming machine, and when the power supply from outside the gaming machine is cut off, the second voltage is supplied. Second voltage holding means for discharging to the conversion means and holding the second voltage converted by the second voltage conversion means at a value higher than the second lower limit value for a certain period of time;
And at least a rectifying element provided between the first voltage conversion unit and the second voltage holding unit and configured to suppress an outflow of current from the second voltage holding unit to the first voltage conversion unit. The gaming machine according to claim 1, wherein the gaming machine is characterized.
遊技機の電源ラインに接続された第1レギュレータと、
前記第1レギュラータとは並列に前記遊技機の電源ラインに接続された第2レギュレータと、
前記第1レギュレータで電圧変換された第1電圧を監視する第1電圧監視手段と、
前記第2レギュレータで電圧変換された第2電圧を監視する第2電圧監視手段と、
前記第1レギュレータに接続された第1入力コンデンサと、
前記第2レギュレータに接続された第2入力コンデンサと、
を備えた遊技機であって、
前記CPUは、電源断信号の入力によって遊技状態のバックアップ用処理を行うと共に、リセット信号の入力によってシステムリセット用制御を行い、
前記第1電圧監視手段は、前記第1レギュレータによって変換された前記第1電圧が第1下限値以下になった時に前記CPUへ前記電源断信号を出力し、
前記第2電圧監視手段は、前記第2レギュレータによって変換された前記第2電圧が第2下限値以下になった時に前記CPUへ前記リセット信号を出力し、
前記第1入力コンデンサと前記第2入力コンデンサとの間に前記第2入力コンデンサからの電流を前記第1入力コンデンサ側に流れるのを抑制するダイオードを設けたことを特徴とする遊技機。
A CPU for controlling the game;
A first regulator connected to the power line of the gaming machine;
A second regulator connected to the power line of the gaming machine in parallel with the first regulator;
First voltage monitoring means for monitoring the first voltage converted by the first regulator;
Second voltage monitoring means for monitoring the second voltage converted by the second regulator;
A first input capacitor connected to the first regulator;
A second input capacitor connected to the second regulator;
A gaming machine equipped with
The CPU performs gaming state backup processing by inputting a power-off signal, and performs system reset control by inputting a reset signal,
The first voltage monitoring means outputs the power-off signal to the CPU when the first voltage converted by the first regulator becomes equal to or lower than a first lower limit value.
The second voltage monitoring means outputs the reset signal to the CPU when the second voltage converted by the second regulator is equal to or lower than a second lower limit value.
A gaming machine, wherein a diode is provided between the first input capacitor and the second input capacitor to prevent a current from the second input capacitor from flowing to the first input capacitor side.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004190876A JP3722441B1 (en) | 2004-06-29 | 2004-06-29 | Game machine |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004190876A JP3722441B1 (en) | 2004-06-29 | 2004-06-29 | Game machine |
Publications (2)
Publication Number | Publication Date |
---|---|
JP3722441B1 JP3722441B1 (en) | 2005-11-30 |
JP2006006776A true JP2006006776A (en) | 2006-01-12 |
Family
ID=35474634
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004190876A Expired - Fee Related JP3722441B1 (en) | 2004-06-29 | 2004-06-29 | Game machine |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3722441B1 (en) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4531844B1 (en) * | 2009-06-02 | 2010-08-25 | 株式会社藤商事 | Game machine |
JP2010279682A (en) * | 2010-03-25 | 2010-12-16 | Fujishoji Co Ltd | Game machine |
JP2014155761A (en) * | 2014-02-07 | 2014-08-28 | Sammy Corp | Game machine |
JP2014155762A (en) * | 2014-02-07 | 2014-08-28 | Sammy Corp | Game machine |
-
2004
- 2004-06-29 JP JP2004190876A patent/JP3722441B1/en not_active Expired - Fee Related
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4531844B1 (en) * | 2009-06-02 | 2010-08-25 | 株式会社藤商事 | Game machine |
JP2010279415A (en) * | 2009-06-02 | 2010-12-16 | Fujishoji Co Ltd | Game machine |
JP2010279682A (en) * | 2010-03-25 | 2010-12-16 | Fujishoji Co Ltd | Game machine |
JP2014155761A (en) * | 2014-02-07 | 2014-08-28 | Sammy Corp | Game machine |
JP2014155762A (en) * | 2014-02-07 | 2014-08-28 | Sammy Corp | Game machine |
Also Published As
Publication number | Publication date |
---|---|
JP3722441B1 (en) | 2005-11-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5483288B2 (en) | Game machine | |
JP5282211B2 (en) | Game machine | |
JP5156061B2 (en) | Game machine | |
JP4880051B2 (en) | Game machine | |
JP4481268B2 (en) | Game machine | |
JP3722441B1 (en) | Game machine | |
JP2009000241A (en) | Game machine | |
JP4632375B2 (en) | Game machine | |
JP4076979B2 (en) | Game machine | |
JP4216458B2 (en) | Game machine | |
JP2007229041A (en) | Game machine | |
JP4005768B2 (en) | Game machine | |
JP5483287B2 (en) | Game machine | |
JP2013010027A (en) | Game machine | |
JP4157249B2 (en) | Game machine | |
JP4085145B2 (en) | Game machine | |
JP3817639B2 (en) | Game machine | |
JP3759136B2 (en) | Game machine | |
JP4048250B2 (en) | Game machine | |
JP3893399B2 (en) | Game machine | |
JP2018050683A (en) | Game machine | |
JP4443688B2 (en) | Game machine | |
JP3661765B2 (en) | Game machine | |
JP5250803B2 (en) | Game machine | |
JP2005137622A (en) | Game machine |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050909 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050909 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 3722441 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080922 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090922 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090922 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100922 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100922 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110922 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120922 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120922 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130922 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130922 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140922 Year of fee payment: 9 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |