JP5250803B2

JP5250803B2 - Game machine

Info

Publication number: JP5250803B2
Application number: JP2007119790A
Authority: JP
Inventors: 高明市原; 晃司土川; 有史長谷川
Original assignee: Daiichi Shokai Co Ltd
Current assignee: Daiichi Shokai Co Ltd
Priority date: 2007-04-27
Filing date: 2007-04-27
Publication date: 2013-07-31
Anticipated expiration: 2027-04-27
Also published as: JP2008272244A

Description

本発明は、遊技機に関し、特に、遊技の進行に基づいて発生する遊技情報を記憶して保持する記憶回路を有する遊技機に関する。 The present invention relates to a gaming machine, and more particularly to a gaming machine having a storage circuit that stores and holds game information generated based on the progress of the game.

遊技機、例えば、パチンコ機には、種々の遊技用機器、各遊技用機器を制御する制御回路が設けられている。例えば、始動入賞口開閉部材、大入賞口開閉部材、払出装置等が遊技用機器として設けられ、主制御回路、払出制御回路等が制御回路として設けられている。また、制御回路や遊技用機器に電力を供給する電源回路が設けられている。電源回路としては、例えば、交流の商用電力を直流電力に変換するＡＣ／ＤＣ変換回路が用いられる。
このようなパチンコ機では、遊技者が遊技を行っている時に、停電によって電源回路からの直流電力の供給が停止すると、制御回路や遊技用機器の処理が中断される。例えば、払出装置が賞球の払い出しを行っている時に電源回路からの直流電力の供給が停止すると、賞球を払い出している途中で払出装置が停止する。この時、主制御回路や払出制御回路も動作を停止するため、未払いの賞球数の情報も消去されてしまう。
そこで、停電が発生した時の遊技情報を記憶し、停電復旧時に、停電発生により中断された状態から再開させるように構成されている。例えば、停電が発生すると、制御回路は、停電処理を実行する。停電処理では、停電が発生した時点に記憶回路に記憶されている遊技情報に基づいて判定情報を作成して記憶回路に記憶する。停電中は、記憶回路に記憶されている遊技情報と判定情報は、バックアップ電源から供給されるバックアップ電力によって保持される。そして、停電が復旧し、電源回路から供給される直流電力の電圧が復帰設定値以上になると、制御回路は、復帰処理を実行する。復帰処理では、記憶回路に記憶されている遊技錠費に基づいて判定情報を作成し、作成した判定情報と記憶回路に記憶されている判定情報を比較することによって、記憶回路に記憶されている遊技情報が停電中に変化したか否か（遊技情報が正常であるか否か）を判定する。記憶回路に記憶されている遊技情報が正常であることを判定した場合には、記憶回路に記憶されている、停電発生時の遊技情報に基づいて遊技を再開する。すなわち、停電の発生により中断された状態から制御を再開する。一方、記憶回路に記憶されている遊技情報が異常であることを判定した場合には、記憶回路を初期化する。
従来の遊技機では、記憶回路にバックアップ電力を供給するバックアップ電源は、電源回路とともに電源基板に設けられている（特許文献１参照）
特開２０００−２７９５７９号公報 A gaming machine, for example, a pachinko machine, is provided with various gaming devices and a control circuit for controlling each gaming device. For example, a start winning opening / closing member, a large winning opening / closing member, a payout device, and the like are provided as gaming machines, and a main control circuit, a payout control circuit, and the like are provided as control circuits. In addition, a power supply circuit that supplies power to the control circuit and the gaming machine is provided. As the power supply circuit, for example, an AC / DC conversion circuit that converts AC commercial power into DC power is used.
In such a pachinko machine, when the player is playing a game and the supply of DC power from the power supply circuit is stopped due to a power failure, the processing of the control circuit and the gaming machine is interrupted. For example, if the supply of DC power from the power supply circuit is stopped while the payout device is paying out the prize ball, the payout device stops in the middle of paying out the prize ball. At this time, since the main control circuit and the payout control circuit also stop operating, the information on the number of unpaid prize balls is also erased.
Therefore, it is configured to store game information when a power failure occurs and to resume from a state interrupted by the occurrence of the power failure when the power failure is restored. For example, when a power failure occurs, the control circuit executes a power failure process. In the power failure processing, determination information is created based on the game information stored in the storage circuit at the time when the power failure occurs, and stored in the storage circuit. During a power failure, game information and determination information stored in the storage circuit are held by backup power supplied from a backup power source. Then, when the power failure is restored and the voltage of the DC power supplied from the power supply circuit becomes equal to or higher than the return set value, the control circuit executes the return process. In the return process, determination information is created based on the game lock cost stored in the storage circuit, and the created determination information is compared with the determination information stored in the storage circuit, and stored in the storage circuit. It is determined whether or not the game information has changed during a power failure (whether or not the game information is normal). When it is determined that the game information stored in the storage circuit is normal, the game is resumed based on the game information stored in the storage circuit when a power failure occurs. That is, the control is resumed from the state interrupted by the occurrence of a power failure. On the other hand, when it is determined that the game information stored in the memory circuit is abnormal, the memory circuit is initialized.
In a conventional gaming machine, a backup power source that supplies backup power to a memory circuit is provided on a power supply board together with the power circuit (see Patent Document 1).
JP 2000-279579 A

ここで、パチンコ機では、主制御回路は、遊技球が始動入賞口に入球したことを示す始動入賞球信号が入力されると、遊技者に有利な遊技状態を発生させるか否かを決定するための抽選を行う。例えば、主制御回路は、記憶回路の所定の領域に順次書き込まれる大当たり判定用乱数カウンタの大当たり用判定用カウント値を大当たり判定用乱数として取得し、取得した大当たり判定用乱数が設定値（当たり値）と一致するか否かを判別する。
大当たり判定用乱数カウンタとしては、例えば、「０」から「２９９」までの間の数値を繰り返しカウントするカウンタが用いられる。ここで、常に、「２９９」に達すると「０」からカウントするように構成されていると、大当たり判定用カウント値（大当たり判定用乱数）が設定値と一致するタイミングが等間隔に発生する。このため、大当たり判定用乱数が設定値と一致するタイミングを知らせる体感器を用いた不正や、大当たり判定用乱数が設定値と一致するタイミングで不正に始動入賞球信号を主制御回路に入力させる不正基板を用いた不正が行われる虞がある。
そこで、図４に示すような、初期値更新型の大当たり判定用乱数カウンタが用いられている。この大当たり判定用乱数カウンタは、大当たり判定用カウント値を記憶する記憶回路が初期化されると、初期値「０」から1サイクル目のカウント（更新）を開始する。同時に、初期値用乱数カウンタもカウンタを開始する。そして、大当たり判定用カウント値が「２９９」に達すると、1サイクル目を終了する。次に、初期値用乱数カウンタの初期値用カウント値を取得し、取得した初期値用カウント値を大当たり判定用カウンタの初期値として２サイクル目のカウント（更新）を開始する。図４では、初期値「６０」から２サイクル目のカウント（更新）を開始している。大当たり判定用カウント値が「２９９」に達すると、「０」に戻ってカウントを続け、大当たり判定用カウント値が「５９」に達すると、２サイクル目のカウントを終了する。次に、初期値用乱数カウンタの初期値用カウント値を取得し、取得した初期値用カウント値を大当たり判定用カウンタの初期値として、３サイクル目のカウントを開始をする。図４では、初期値「１６０」から３サイクル目のカウント（更新）を開始している。
このように、各サイクルでの大当たり判定用カウンタのカウントを、サイクル毎に初期値を更新しながら行うことにより、大当たり判定用カウント値（大当たり判定用乱数）が設定値（当たり値）に一致するタイミングが等間隔に発生するのを防止することができる。
しかしながら、初期値更新型の大当たり判定用乱数カウンタを用いた場合でも、記憶回路が初期化された時には初期値用乱数カウンタの初期値用カウント値が「０」であるため、大当たり判定用乱数カウンタは初期値「０」からカウントを開始する。このため、大当たり判定用カウンタのカウント間隔と設定値（当たり値）が分かれば、初期値「０」から、大当たり判定用カウント値（大当たり判定用乱数）が設定値（当たり値）と一致するまでの期間（一致するタイミング）を予測することができる。 Here, in the pachinko machine, the main control circuit determines whether or not to generate a game state advantageous to the player when a start winning ball signal indicating that the game ball has entered the start winning opening is input. A lottery to do. For example, the main control circuit acquires the jackpot determination count value of the jackpot determination random number counter sequentially written in a predetermined area of the storage circuit as a jackpot determination random number, and the acquired jackpot determination random number is a set value (winning value) ).
As the jackpot determination random number counter, for example, a counter that repeatedly counts a numerical value between “0” and “299” is used. Here, when it is configured to always start counting from “0” when reaching “299”, timings at which the big hit determination count value (big hit determination random number) matches the set value occur at equal intervals. For this reason, fraud using a sensory device that informs when the jackpot determination random number matches the set value, or fraudulent input of the starting winning ball signal to the main control circuit at the timing when the jackpot determination random number matches the set value. There is a risk of fraud using the substrate.
Therefore, an initial value update type jackpot determination random number counter as shown in FIG. 4 is used. The jackpot determination random number counter starts counting (updating) in the first cycle from the initial value “0” when the storage circuit for storing the jackpot determination count value is initialized. At the same time, the initial value random number counter starts counting. When the jackpot determination count value reaches “299”, the first cycle is terminated. Next, the initial value count value of the initial value random number counter is acquired, and the count (update) of the second cycle is started using the acquired initial value count value as the initial value of the jackpot determination counter. In FIG. 4, the count (update) of the second cycle is started from the initial value “60”. When the jackpot determination count value reaches “299”, it returns to “0” and continues counting, and when the jackpot determination count value reaches “59”, the second cycle count ends. Next, the initial value count value of the initial value random number counter is acquired, and the initial cycle count is started using the acquired initial value count value as the initial value of the jackpot determination counter. In FIG. 4, the count (update) of the third cycle is started from the initial value “160”.
In this way, by counting the jackpot determination counter in each cycle while updating the initial value for each cycle, the jackpot determination count value (the jackpot determination random number) matches the set value (winning value). It is possible to prevent the timing from occurring at regular intervals.
However, even when the initial value update type jackpot determination random number counter is used, the initial value count value of the initial value random number counter is “0” when the storage circuit is initialized. Starts counting from the initial value “0”. For this reason, if the count interval of the jackpot determination counter and the set value (win value) are known, from the initial value “0” until the jackpot determination count value (random number for jackpot determination) matches the set value (win value). It is possible to predict the period of time (matching timing).

従来の遊技機では、バックアップ電源が電源基板に設けられているため、電源基板と、制御回路が設けられている制御基板の間に、バックアップ電力を記憶回路に供給するための電力線が接続される。そこで、バックアップ電力を供給するための電力線を短絡あるいは断線させた状態で、制御基板への直流電力の供給を短時間停止させる不正が行われる虞がある。この場合、制御基板への直流電力の供給が停止されている間、バックアップ電源から記憶回路にバックアップ電力が供給されない。このため、制御回路への直流電力の供給が再開された後の制御回路での復帰処理において、記憶回路が初期化され、大当たり判定用乱数カウンタは初期値「０」からカウント（更新）を開始することになる。
そこで、このような不正を防止するために、バックアップ電源を、制御回路が設けられている制御基板に設けることが考えられる。
しかしながら、制御基板にバックアップ電源を設けると、制御基板が遊技機から不正に取り外され、記憶回路に記憶されている遊技情報が不正に書き替えられる虞がある。例えば、主制御基板を遊技機から取り外し、確率変動状態（抽選により当たりとなる確率が通常より高い状態）になるまで主制御回路に始動入賞球信号を入力した後、遊技機に取り付ける不正が行われる。この場合、不正に設定された確率変動状態で遊技が行われる。このため、制御基板にバックアップ電源を設ける方法を採用し難い。
本発明は、このような点に鑑みて創案されたものであり、電源基板にバックアップ電源が設けられていても、不正な遊技を防止することができる技術を提供することを目的とする。 In a conventional gaming machine, since a backup power source is provided on the power supply board, a power line for supplying backup power to the memory circuit is connected between the power supply board and the control board on which the control circuit is provided. . Therefore, there is a risk of fraud in which the supply of DC power to the control board is stopped for a short time in a state where the power line for supplying backup power is short-circuited or disconnected. In this case, the backup power is not supplied from the backup power source to the storage circuit while the supply of the DC power to the control board is stopped. For this reason, in the return processing in the control circuit after the supply of DC power to the control circuit is resumed, the memory circuit is initialized and the jackpot determination random number counter starts counting (updating) from the initial value “0”. Will do.
Therefore, in order to prevent such injustice, it is conceivable to provide a backup power source on a control board provided with a control circuit.
However, if a backup power supply is provided on the control board, the control board may be illegally removed from the gaming machine, and game information stored in the storage circuit may be illegally rewritten. For example, after the main control board is removed from the gaming machine and the start winning ball signal is input to the main control circuit until the probability variation state (the probability of winning by lottery is higher than usual), the fraudulent attachment to the gaming machine is performed. Is called. In this case, the game is played in an illegally set probability variation state. For this reason, it is difficult to employ a method of providing a backup power source on the control board.
The present invention has been made in view of such a point, and an object of the present invention is to provide a technique capable of preventing an illegal game even when a backup power supply is provided on a power supply board.

本発明の遊技機は、制御基板と電源基板を有している。
電源基板には、制御基板に電力を供給する電源回路が設けられている。電源回路としては、例えば、ＡＣ２４Ｖ電源をＤＣ３４Ｖ電源とＤＣ１２Ｖ電源に変換するＡＣ−ＤＣ変換回路が用いられる。
制御基板には、制御回路、記憶回路、電圧変換回路、停電検出回路、固有識別情報記憶回路が設けられている。
電圧変換回路は、電源基板（電源回路）から制御基板に供給される電力の電圧を、制御基板に設けられている制御回路や記憶回用の駆動電力の電圧に対応した電圧に変換する。電圧変換回路としては、例えば、ＤＣ１２Ｖ電源をＤＣ５Ｖ電源に変換するスイッチング回路や３端子レギュレータが用いられる。
停電検出回路は、電源基板（電源回路）から制御基板に供給される電力が低下しているか否かを検出し、電源回路から供給される電力が低下していることを検出した場合には、停電が発生したことを示す停電検出信号を出力する。制御基板に供給される電力が低下していること検出する方法としては、例えば、制御基板に供給されるＤＣ１２Ｖ電源の電圧が停電検出設定値より低下していることを検出する方法を用いることができる。この場合、停電検出設定値としては、制御回路の駆動電源の電圧が、停電検出信号が出力されてから制御回路が停電処理を実行するまで、制御回路が動作可能な電圧に保持されるように設定される。
記憶回路には、遊技に伴って変化する遊技情報が記憶される。例えば、パチンコ機では、入力された始動入賞球信号の数、大当り遊技状態を発生させていることを示す信号等が記憶される。記憶回路としては、通常、ＲＡＭが用いられる。
固有識別情報記憶回路には、遊技機毎に固有な固有識別情報が記憶されている。例えば、制御回路、記憶回路、固有ＩＤ記憶回路が一体化された素子（ＩＣチップ）として構成されている場合には、この素子の識別情報（素子番号）を用いることができる。
制御回路は、第１の値と第２の値の範囲内の初期値から、第１の値から第２の値の方向に更新値ずつ順次更新される可変値を、第１の値と第２の値の範囲内の１周期に亘って記憶回路に記憶する処理を、１周期毎に初期値を更新しながら実行する。更新値としては、任意の値を用いることができるが、典型的には「＋１」が用いられる。「第１の値と第２の値の範囲内の１周期」は、第１の値が初期値である場合には、第１の値から第２の値までの範囲を示し、初期値が第１の値以外の値である場合には、初期値から第２の値に向けて更新し、第２の値に達すると第１の値から更新を続け、初期値に達する直前の値までの範囲を意味する。初期値を更新する方法としては、例えば、各サイクルの開始時における初期値用乱数カウンタの初期値用カウント値を用いることができる。
また、制御回路は、抽選条件が成立すると、記憶回路に記憶されている可変値を取得して設定値と比較する。そして、取得した可変値が設定値と一致する場合には、遊技者に有利な遊技状態を発生させる。抽選条件としては、例えば、パチンコ機では、遊技球が始動入賞口に入球した条件が用いられる。遊技者に有利な遊技状態を発生させる態様としては、例えば、パチンコ機では、大入賞口に設けられている開閉部材を開制御あるいは開閉制御して遊技球が大入賞口に入賞し易い大当たり遊技状態を発生させる態様が用いられる。
また、制御回路は、停電が発生したことを示す停電検出信号が入力された場合には、停電処理を実行する。停電処理では、記憶回路に記憶されている情報に基づいて判定情報を生成して記憶回路に記憶する。判定情報としては、例えば、記憶回路に記憶されている情報のサム値が用いられる。一方、制御回路に駆動電力が供給された場合には、復帰処理を実行する。復帰処理では、記憶回路に記憶されている判定情報に基づいて記憶回路に記憶されている情報が正常であるか否かを判定する。例えば、記憶回路に記憶されている情報のサム値を算出し、算出したサム値と記憶回路に記憶されている、前回の停電処理で算出されたサム値を比較することによって記憶回路に記憶されている情報が正常であるか否かを判定する。そして、記憶回路に記憶されている情報が正常であることを判定した場合には、記憶回路に記憶されている情報に基づいて遊技を再開し、記憶回路に記憶されている情報が異常であることを判定した場合には、記憶回路を初期化し、初期値から遊技を開始する。
制御回路は、記憶回路を初期化した場合には、記憶回路を初期化した時点から、固有識別情報記憶回路に記憶されている固有識別情報に基づいて設定した開始期間が経過した時点で、可変値を更新する処理の実行を開始する。
本発明では、制御基板に設けられている電圧変換回路によって、制御基板に供給された電力の電圧を、制御基板に設けられている制御回路や記憶回路の駆動電力の電圧に対応する電圧に変換している。これにより、制御回路や記憶回路の駆動電力（駆動電力に対応する電圧を有する電力）を供給するための電力線を電源基板と制御基板の間に設ける必要がない。このため、駆動電力を供給する電力線を短期間短絡させて、記憶回路を初期化させる不正を防止することができる。
また、停電検出回路を制御基板に設けているため、停電検出信号を伝送するための信号線を電源基板と制御基板の間に設ける必要がない。このため、停電検出信号を伝送するための信号線を短絡あるいは断線させた状態で制御回路や記憶回路の駆動電源を短期間遮断させて、記憶回路を初期化させる不正を防止することができる。
また、遊技者に有利な遊技状態を発生させることを決定するための、順次更新される可変値の初期値を１周期毎に変更しているため、可変値が設定値と一致する時点を予測するのが困難である。さらに、記憶回路を初期化した場合には、記憶回路を初期化した時点から、遊技機毎に固有な固有識別情報に基づいて設定した開始期間が経過した時点で、可変値を更新する処理の実行を開始する。このため、記憶回路が不正に初期化された場合でも、最初の周期において可変値が設定値と一致する時点を予測するのが困難である。したがって、可変値が設定値と一致する時点を予測した不正な遊技を防止することができる。

The gaming machine of the present invention has a control board and a power supply board.
A power supply circuit for supplying power to the control board is provided on the power supply board. As the power supply circuit, for example, an AC-DC conversion circuit that converts an AC 24V power source into a DC 34V power source and a DC 12V power source is used.
A control circuit, a storage circuit, a voltage conversion circuit, a power failure detection circuit, and a unique identification information storage circuit are provided on the control board.
The voltage conversion circuit converts the voltage of the power supplied from the power supply board (power supply circuit) to the control board into a voltage corresponding to the control circuit provided on the control board and the drive power voltage for the memory circuit. As the voltage conversion circuit, for example, a switching circuit or a three-terminal regulator that converts a DC12V power source into a DC5V power source is used.
The power failure detection circuit detects whether or not the power supplied from the power supply board (power supply circuit) to the control board is reduced, and when detecting that the power supplied from the power supply circuit is reduced, Outputs a power failure detection signal indicating that a power failure has occurred. As a method of detecting that the power supplied to the control board is reduced, for example, a method of detecting that the voltage of the DC12V power supply supplied to the control board is lower than the power failure detection set value is used. it can. In this case, as the power failure detection set value, the voltage of the drive power supply of the control circuit is maintained at a voltage at which the control circuit can operate until the control circuit executes the power failure process after the power failure detection signal is output. Is set.
The storage circuit stores game information that changes with the game. For example, in a pachinko machine, the number of input start winning ball signals, a signal indicating that a big hit gaming state is generated, and the like are stored. A RAM is usually used as the memory circuit.
The unique identification information storage circuit stores unique identification information unique to each gaming machine. For example, when the control circuit, the memory circuit, and the unique ID memory circuit are configured as an integrated element (IC chip), the identification information (element number) of the element can be used.
The control circuit generates a variable value that is sequentially updated from the initial value within the range of the first value and the second value in the direction from the first value to the second value by the first value and the second value. The process of storing in the storage circuit over one period within the range of the value of 2 is executed while updating the initial value every period. An arbitrary value can be used as the update value, but “+1” is typically used. “One cycle within the range of the first value and the second value” indicates a range from the first value to the second value when the first value is the initial value, and the initial value is If it is a value other than the first value, it is updated from the initial value toward the second value. When the second value is reached, the update is continued from the first value until the value immediately before reaching the initial value. Means the range. As a method for updating the initial value, for example, the initial value count value of the initial value random number counter at the start of each cycle can be used.
Further, when the lottery condition is satisfied, the control circuit acquires the variable value stored in the storage circuit and compares it with the set value. When the acquired variable value matches the set value, a gaming state advantageous to the player is generated. As a lottery condition, for example, in a pachinko machine, a condition in which a game ball enters a start winning opening is used. For example, in a pachinko machine, an open / closed member provided in the big prize opening is controlled to open / close and a game ball easily wins the big prize opening. A mode of generating a state is used.
The control circuit executes power failure processing when a power failure detection signal indicating that a power failure has occurred is input. In the power failure process, determination information is generated based on the information stored in the storage circuit and stored in the storage circuit. As the determination information, for example, a sum value of information stored in the storage circuit is used. On the other hand, when drive power is supplied to the control circuit, a return process is executed. In the restoration process, it is determined whether or not the information stored in the storage circuit is normal based on the determination information stored in the storage circuit. For example, the sum value of the information stored in the storage circuit is calculated, and the calculated sum value is stored in the storage circuit by comparing the calculated sum value with the sum value calculated in the previous power failure process. It is determined whether the stored information is normal. When it is determined that the information stored in the memory circuit is normal, the game is resumed based on the information stored in the memory circuit, and the information stored in the memory circuit is abnormal. If it is determined, the memory circuit is initialized and the game is started from the initial value.
When the storage circuit is initialized, the control circuit is variable when the start period set based on the unique identification information stored in the unique identification information storage circuit has elapsed since the initialization of the storage circuit. The execution of the process of updating the value is started.
In the present invention, the voltage of the power supplied to the control board is converted into a voltage corresponding to the drive power voltage of the control circuit and the memory circuit provided on the control board by the voltage conversion circuit provided on the control board. doing. This eliminates the need to provide a power line between the power supply board and the control board for supplying drive power (power having a voltage corresponding to the drive power) of the control circuit and the memory circuit. For this reason, the power line that supplies the driving power can be short-circuited for a short period of time, thereby preventing an illegal act of initializing the memory circuit.
Further, since the power failure detection circuit is provided on the control board, it is not necessary to provide a signal line for transmitting the power failure detection signal between the power supply board and the control board. For this reason, it is possible to prevent a fraud in which the memory circuit is initialized by shutting down the drive power supply of the control circuit and the memory circuit for a short period of time while the signal line for transmitting the power failure detection signal is short-circuited or disconnected.
In addition, since the initial value of the variable value that is sequentially updated for determining to generate a gaming state advantageous to the player is changed every cycle, the time point when the variable value matches the set value is predicted. Difficult to do. Further, when the memory circuit is initialized , the variable value is updated when the start period set based on the unique identification information unique to each gaming machine has elapsed since the memory circuit was initialized. Start execution . For this reason, even when the memory circuit is illegally initialized, it is difficult to predict when the variable value matches the set value in the first cycle. Therefore, it is possible to prevent an illegal game in which the time when the variable value matches the set value is predicted.

本発明を用いれば、電源基板にバックアップ電源が設けられている場合でも、不正な遊技を防止することができる。 By using the present invention, even if a backup power supply is provided on the power supply board, illegal games can be prevented.

以下に、本発明の実施の形態を、図面を参照して説明する。
本発明の第１の実施の形態の要部の構成を図１に示す。本実施の形態は、本発明をパチンコ機として構成したものである。
本実施の形態は、電源基板１０と、主制御基板２０を有している。なお、図１には示されていないが、本実施の形態のパチンコ機は、主制御基板２０以外の種々の基板や遊技用機器を有している。
電源基板１０には、遊技機内の制御回路や遊技用機器等に電力を供給する電源回路１１が設けられている。
電源回路１１としては、交流電力を直流電力に変換するＡＣ／ＤＣ変換回路が用いられている。本実施の形態では、電源回路１１は、電源基板１０の端子１０ａに供給されたＡＣ２４Ｖ電力をＤＣ３４Ｖ電力、ＤＣ１２Ｖ電力に変換する。
ここで、制御回路や記憶回路の駆動電力であるＤＣ５Ｖ電力を電源基板から制御基板に供給するためには、電源基板と制御基板の間に、ＤＣ５Ｖ電力を供給する電力線を接続する必要がある。ＤＣ５Ｖ電力は電圧が低いため、電力線による電圧降下や、電力線に混入したノイズによる影響が大きい。また、電源基板と制御基板の間に接続されているＤＣ５Ｖ電力を供給する電力線が単時間短絡した場合、制御回路は、停電処理を行うことなく動作を停止した後、再度駆動される。この場合、停電処理が行われていないため、制御回路は、記憶回路を初期化する。このように、電源基板と制御基板の間にＤＣ５Ｖ電力を供給する電力線が接続されていると、この電力線を単時間短絡させて記憶回路を初期化させる不正が行われる虞がある。
そこで、本実施の形態では、電力線による電圧降下や電力線に混入したノイズによる影響が少なく、不正が行われ難いＤＣ３４Ｖ電力とＤＣ１２Ｖ電力を電源基板から制御基板に供給している。すなわち、電源回路１１で変換されたＤＣ３４Ｖ電力は、電源基板１０の端子１０ｂ、電力線Ｌ１を介して主制御基板２０の端子２０ａに供給され、ＤＣ１２Ｖ電力は、電源基板１０の端子１０ｃ、電力線Ｌ２を介して主制御基板２０の端子２０ｂに供給されている。 Embodiments of the present invention will be described below with reference to the drawings.
The structure of the principal part of the 1st Embodiment of this invention is shown in FIG. In the present embodiment, the present invention is configured as a pachinko machine.
The present embodiment has a power supply board 10 and a main control board 20. Although not shown in FIG. 1, the pachinko machine according to the present embodiment has various boards other than the main control board 20 and gaming equipment.
The power supply board 10 is provided with a power supply circuit 11 for supplying power to a control circuit in the gaming machine, gaming equipment, and the like.
As the power supply circuit 11, an AC / DC conversion circuit that converts AC power into DC power is used. In the present embodiment, the power supply circuit 11 converts AC24V power supplied to the terminal 10a of the power supply board 10 into DC34V power and DC12V power.
Here, in order to supply DC5V power, which is driving power of the control circuit and the storage circuit, from the power supply board to the control board, it is necessary to connect a power line for supplying DC5V power between the power supply board and the control board. Since DC5V power has a low voltage, it is greatly affected by a voltage drop caused by the power line and noise mixed in the power line. Further, when a power line supplying DC 5V power connected between the power supply board and the control board is short-circuited for a single time, the control circuit is driven again after stopping the operation without performing a power failure process. In this case, since the power failure process is not performed, the control circuit initializes the memory circuit. As described above, if a power line that supplies DC 5V power is connected between the power supply board and the control board, there is a risk that the power line is short-circuited for a single time to improperly initialize the memory circuit.
Therefore, in the present embodiment, DC34V power and DC12V power, which are less affected by voltage drop due to the power line and noise mixed in the power line and are difficult to perform fraud, are supplied from the power supply board to the control board. That is, the DC34V power converted by the power supply circuit 11 is supplied to the terminal 20a of the main control board 20 via the terminal 10b and the power line L1 of the power supply board 10, and the DC12V power is supplied to the terminal 10c and the power line L2 of the power supply board 10. To the terminal 20b of the main control board 20.

また、停電時（主制御回路３１やＲＡＭ３３の駆動電力の供給が遮断されている時）に、ＲＡＭ３３に記憶されている情報を保持させるバックアップ電力を供給する必要がある。本実施の形態では、電源基板１０に、バックアップ電力を供給するバックアップ電源として用いるコンデンサ（バックアップコンデンサ）１２が設けられている。バックアップコンデンサ１２は、主制御基板２０に設けられている電圧変換回路２１で変換されたＤＣ５Ｖ電力がダイオード２４、主制御基板２０の端子２０ｅ、電力線Ｌ３、電源基板の端子１０ｄを介しては充電される。
前述したように、制御基板にバックアップ電源を設けた場合には、制御基板を遊技機から取り外し、制御基板に設けられている記憶回路に記憶されている遊技情報を不正に書き替えた後に遊技機に取り付ける不正が行われる虞がある。本実施の形態では、電源基板にバックアップ電源を設けている。このため、制御基板を取り外した場合には、記憶回路が動作しないため、このような不正が行われるのを防止することができる。 Further, it is necessary to supply backup power for holding information stored in the RAM 33 at the time of power failure (when supply of driving power to the main control circuit 31 and the RAM 33 is interrupted). In the present embodiment, the power supply substrate 10 is provided with a capacitor (backup capacitor) 12 used as a backup power supply for supplying backup power. The backup capacitor 12 is charged with DC5V power converted by the voltage conversion circuit 21 provided on the main control board 20 via the diode 24, the terminal 20e of the main control board 20, the power line L3, and the terminal 10d of the power supply board. The
As described above, when a backup power supply is provided on the control board, the control board is removed from the gaming machine, and the gaming information stored in the storage circuit provided on the control board is illegally rewritten, and then the gaming machine There is a risk of fraudulent attachment. In the present embodiment, a backup power supply is provided on the power supply board. For this reason, when the control board is removed, the memory circuit does not operate, so that it is possible to prevent such fraud.

主制御基板には、電圧変換回路２１、停電検出回路２２、初期化スイッチ２３、ダイオード１４、主制御回路３１、ＲＯＭ３２、ＲＡＭ３３、乱数生成回路３４、固有ＩＤ（固有識別情報）記憶回路３５等が設けられている。なお、本実施の形態では、主制御回路３１、ＲＯＭ３２、ＲＡＭ３３、乱数生成回路３４、固有ＩＤ（固有識別情報）記憶回路３５は一体化され主制御回路ＩＣ３０として構成されている。固有ＩＤ記憶回路３５に記憶される固有ＩＤは、ＲＯＭ３２に記憶させることもできる。この場合には、固有ＩＤ記憶回路３５は、ＲＯＭ３２が対応する。主制御基板２０には、これ以外の素子や回路が設けられている。
端子２０ａと端子２０ｃの間にはＤＣ３４Ｖ電力を供給するための電力線ｍ１が設けられており、端子２０ｂと端子２０ｄの間にはＤＣ１２Ｖ電力を供給するための電力線ｍ２が設けられている。電力線ｍ１、ｍ２から、主制御基板２０に設けられているＤＣ３４Ｖ負荷、ＤＣ１２Ｖ負荷にＤＣ３４Ｖ電力、ＤＣ１２Ｖ電力が供給される。 The main control board includes a voltage conversion circuit 21, a power failure detection circuit 22, an initialization switch 23, a diode 14, a main control circuit 31, a ROM 32, a RAM 33, a random number generation circuit 34, a unique ID (unique identification information) storage circuit 35, and the like. Is provided. In the present embodiment, the main control circuit 31, the ROM 32, the RAM 33, the random number generation circuit 34, and the unique ID (unique identification information) storage circuit 35 are integrated into a main control circuit IC30. The unique ID stored in the unique ID storage circuit 35 can also be stored in the ROM 32. In this case, the unique ID storage circuit 35 corresponds to the ROM 32. The main control board 20 is provided with other elements and circuits.
A power line m1 for supplying DC 34V power is provided between the terminal 20a and the terminal 20c, and a power line m2 for supplying DC 12V power is provided between the terminal 20b and the terminal 20d. From the power lines m1 and m2, DC34V power and DC12V power are supplied to the DC34V load and DC12V load provided on the main control board 20.

電圧変換回路２１は、ＤＣ１２Ｖ電力を、主制御回路３１やＲＡＭ３３等の駆動電力として用いられるＤＣ５Ｖ電力に変換する。電圧変換回路２１としては、例えば、スイッチングレギュレータや３端子レギュレータが用いられる。
電圧変換回路２１で変換されたＤＣ５Ｖ電力は、ダイオード２４を介して主制御回路ＩＣ３０の端子３０ｂに供給される。また、主制御基板２０の端子２０ｅに接続されている電源基板１０に設けられたバックアップコンデンサ１２にも供給されている。 The voltage conversion circuit 21 converts DC 12V power into DC 5V power used as drive power for the main control circuit 31, the RAM 33, and the like. For example, a switching regulator or a three-terminal regulator is used as the voltage conversion circuit 21.
The DC 5V power converted by the voltage conversion circuit 21 is supplied to the terminal 30b of the main control circuit IC30 via the diode 24. Further, it is also supplied to the backup capacitor 12 provided on the power supply board 10 connected to the terminal 20 e of the main control board 20.

停電検出回路２２は、駆動電力が低下したことを検出して停電検出信号（「停電予告信号」と呼ばれることもある）を出力する。本実施の形態では、停電検出回路２２は、電圧変換回路２１に供給されるＤＣ１２Ｖ電力の電圧が停電検出設定値より低下したことを検出して停電検出信号を出力する。停電検出信号は、主制御回路ＩＣ３０の端子３０ａを介して主制御回路３１に入力される。
ここで、前述したように、主制御回路３１の駆動電力の供給が停止される場合には、主制御回路３１に停電処理を実行させる必要がある。このため、停電検出設定値としては、停電等によってＡＣ２４Ｖ電力の供給が遮断され、停電検出回路２２から停電検出信号が出力されてから主制御回路３１が停電処理を実行するまでの期間、駆動電力の電圧が主制御回路３１やＲＡＭ３３が動作可能な電圧（例えば、５Ｖの駆動電力を用いる主制御回路３１に対しては４．７５Ｖ）以上に保持されているように設定する必要がある。 The power failure detection circuit 22 detects that the drive power has decreased and outputs a power failure detection signal (sometimes referred to as a “power failure notice signal”). In the present embodiment, the power failure detection circuit 22 detects that the voltage of the DC 12V power supplied to the voltage conversion circuit 21 has dropped below the power failure detection set value, and outputs a power failure detection signal. The power failure detection signal is input to the main control circuit 31 via the terminal 30a of the main control circuit IC30.
Here, as described above, when the supply of drive power to the main control circuit 31 is stopped, it is necessary to cause the main control circuit 31 to execute a power failure process. For this reason, the power failure detection set value is the drive power during the period from when the supply of AC 24V power is cut off due to a power failure or the like, and when the power failure detection signal is output from the power failure detection circuit 22 until the main control circuit 31 executes the power failure process. Of the main control circuit 31 and the RAM 33 (for example, 4.75 V for the main control circuit 31 using 5 V drive power) must be set.

乱数生成回路３４は、乱数を生成する。乱数としては、Ｍ系列乱数等の公知の乱数が用いられる。本実施の形態では、乱数生成回路３４は、与えられた初期値と、大当たり判定用乱数カウンタのカウント範囲を示す第１の値及び第２の値に基づいて、初期値から生成が開始され、第１の値と第２の値の範囲内で変化する乱数を生成するように構成されている。ここで、第１の値と第２の値は、ＲＡＭ３３内の所定領域に主制御回路３１によって順次書き込まれる大当たり判定用乱数カウンタの大当たり判定用カウント値の範囲を表している。例えば、大当り判定用乱数カウンタの大当たり判定用カウント値が「０」と「２９９」の範囲内で変化する場合には、第１の値として「０」が設定され、第２の値として「２９９」が設定される。 The random number generation circuit 34 generates a random number. As the random number, a known random number such as an M-sequence random number is used. In the present embodiment, the random number generation circuit 34 starts generation from the initial value based on the given initial value and the first value and the second value indicating the count range of the jackpot determination random number counter, A random number that varies within a range between the first value and the second value is generated. Here, the first value and the second value represent the range of the jackpot determination count value of the jackpot determination random number counter sequentially written by the main control circuit 31 in a predetermined area in the RAM 33. For example, when the jackpot determination count value of the jackpot determination random number counter changes within the range of “0” and “299”, “0” is set as the first value and “299” is set as the second value. Is set.

固有ＩＤ（固有識別情報）記憶回路３５には、遊技機毎に固有な固有ＩＤ（固有識別別情報）が記憶される。固有ＩＤとしては、遊技機毎に固有であれば適宜のＩＤ（識別情報）を用いることができる。例えば、主制御回路ＩＣ３０のＩＤ（識別情報）を用いることができる。 The unique ID (unique identification information) storage circuit 35 stores a unique ID (specific identification-specific information) unique to each gaming machine. As the unique ID, an appropriate ID (identification information) can be used as long as it is unique for each gaming machine. For example, the ID (identification information) of the main control circuit IC30 can be used.

初期化スイッチ２３は、ＲＡＭ３３を初期化する際に用いられる。初期化スイッチ２３が操作されると、初期化スイッチオン信号が主制御回路ＩＣ３０の端子３０ｅを介して主制御回路３１に入力される。
本実施の形態では、停電が発生した場合には、バックアップコンデンサ１３からバックアップ電力を主制御回路用ＩＣ３０に供給することによって、停電発生時にＲＡＭ３３に記憶されている遊技情報を保持させている。そして、停電が復旧すると、ＲＡＭ３３に記憶されている遊技情報に基づいて、停電発生時の遊技状態から遊技を再開させている。
しかしながら、遊技店の開店時等では、各遊技機の主制御基板２０のＲＡＭ３３を初期化し、初期値から遊技を開始させる必要がある場合がある。初期化スイッチ２３は、このような時に用いられる。例えば、初期化スイッチ２３を操作（オン）した状態で、遊技機の電源スイッチを投入する。主制御回路は、初期化スイッチ２３が操作されている状態（初期化スイッチオン信号が入力されている状態）で駆動電力が供給された場合には、ＲＡＭ３３に記憶されている判定値を用いた判定結果に関係なくＲＡＭ３３を初期化する。 The initialization switch 23 is used when initializing the RAM 33. When the initialization switch 23 is operated, an initialization switch on signal is input to the main control circuit 31 via the terminal 30e of the main control circuit IC30.
In the present embodiment, when a power failure occurs, the backup power is supplied from the backup capacitor 13 to the main control circuit IC 30 to hold the game information stored in the RAM 33 when the power failure occurs. When the power failure is restored, the game is resumed from the gaming state at the time of the power failure based on the game information stored in the RAM 33.
However, when the game store is opened, it may be necessary to initialize the RAM 33 of the main control board 20 of each gaming machine and start the game from the initial value. The initialization switch 23 is used at such times. For example, the power switch of the gaming machine is turned on while the initialization switch 23 is operated (ON). The main control circuit uses the determination value stored in the RAM 33 when the driving power is supplied in a state where the initialization switch 23 is operated (a state where the initialization switch on signal is input). The RAM 33 is initialized regardless of the determination result.

ＲＯＭ３２には、主制御回路３１の動作プログラム等が記憶されている。
ＲＡＭ３３には、遊技に伴って変化する遊技情報（例えば、入力された始動入賞球信号の数、払出装置から払い出した賞球の数、大当り発生状態）等が記憶される。
ＲＡＭ３３が本発明の「記憶回路」に対応する。
また、主制御回路３１には、主制御基板１０の端子２０ｆ、主制御回路ＩＣ３０の端子３０ｃを介して入力信号（例えば、始動入賞球信号）が入力される。また、主制御回路３１からの主制御信号は、主制御回路ＩＣ３０の端子３０ｄ、主制御基板１０の端子２０ｇを介して出力される。主制御回路３１が本発明の「制御回路」に対応する。 The ROM 32 stores an operation program for the main control circuit 31 and the like.
The RAM 33 stores game information that changes with the game (for example, the number of input start winning ball signals, the number of winning balls paid out from the payout device, the state of occurrence of a big hit), and the like.
The RAM 33 corresponds to the “memory circuit” of the present invention.
An input signal (for example, a start winning ball signal) is input to the main control circuit 31 via the terminal 20f of the main control board 10 and the terminal 30c of the main control circuit IC30. The main control signal from the main control circuit 31 is output via the terminal 30d of the main control circuit IC30 and the terminal 20g of the main control board 10. The main control circuit 31 corresponds to the “control circuit” of the present invention.

次に、本実施の形態の動作を、図２を参照して説明する。
本実施の形態では、主制御回路３１は、ＲＡＭ３３の大当たり判定用カウント値記憶領域に、大当り判定用乱数カウンタの大当たり判定用カウント値を順次更新しながら書き込むように構成されている。また、ＲＡＭ３３の初期値用カウント値記憶領域に、初期値用乱数カウンタの初期値用カウント値が記憶されるように構成されている。また、本実施の形態では、大当り判定用乱数カウンタは、図２に示すように、リセット値「０」と折返し値「２９９」の範囲内の初期値から、リセット値「０」から折返し値「２９９」の方向に「＋１」ずつ加算（更新）する処理を、リセット値「０」と折返し値「２９９」の範囲内の１周期（１サイクル）に亘って行うものとする。この場合、１周期（１サイクル）は、初期値から加算（更新）を「３００」回行うまでの範囲である。また、折返し値「２９９」に達すると、リセット値「０」から加算（更新）を継続する。折返し値「２９９」が１周期（１サイクル）の最後の値である場合には、初期値から加算（更新）を開始する。
リセット値「０」が本発明の「第１の値」に対応し、折返し値「２９９」が本発明の「第２の値」に対応し、ＲＡＭ３３の初期値用カウント値記憶領域に記憶される初期値用乱数カウント値から取得した値が本発明の「可変値の初期値」に対応し、ＲＡＭ３３の大当たり判定用カウント値記憶領域に記憶される、「＋１」ずつ加算（更新）される大当たり判定用カウント値が本発明の「更新値ずつ順次更新される可変値」に対応する。 Next, the operation of the present embodiment will be described with reference to FIG.
In the present embodiment, the main control circuit 31 is configured to write in the jackpot determination count value storage area of the RAM 33 while sequentially updating the jackpot determination count value of the jackpot determination random number counter. Further, the initial value count value of the initial value random number counter is stored in the initial value count value storage area of the RAM 33. In this embodiment, as shown in FIG. 2, the jackpot determination random number counter starts from the initial value within the range of the reset value “0” and the return value “299”, and returns from the reset value “0” to the return value “0”. It is assumed that the process of adding (updating) by “+1” in the direction of “299” is performed over one period (one cycle) within the range of the reset value “0” and the return value “299”. In this case, one period (one cycle) is a range from the initial value to addition (update) “300” times. When the return value “299” is reached, addition (update) is continued from the reset value “0”. When the return value “299” is the last value in one cycle (one cycle), addition (update) is started from the initial value.
The reset value “0” corresponds to the “first value” of the present invention, the folding value “299” corresponds to the “second value” of the present invention, and is stored in the initial value count value storage area of the RAM 33. The value acquired from the initial value random number count value corresponding to the “initial value of the variable value” of the present invention is added (updated) by “+1” stored in the jackpot determination count value storage area of the RAM 33. The jackpot determination count value corresponds to the “variable value sequentially updated by each update value” of the present invention.

パチンコ機の電源が投入されてＡＣ２４Ｖ電力が電源回路に供給されると、電源回路１１は、ＡＣ２４Ｖ電力をＤＣ３４Ｖ電力、ＤＣ１２Ｖ電力、ＤＣ５Ｖ電力に変換する。
ＡＣ２４Ｖ電力及びＡＣ１３２Ｖ電力は、電力線Ｌ１及びＬ２を介して主制御基板２０に供給される。また、ＤＣ５Ｖ電力は、ダイオード１２を介してバックアプコンデンサ１３に供給されるとともに、ダイオード１２とバックアップコンデンサ１３の接続点からのＤＣ５Ｖ電力は、電力線Ｌ３を介して主制御回路基板２０にバックアップ電力として供給される。
電圧変換回路２１は、ＤＣ１２Ｖ電力をＤＣ５Ｖ電力に変換し、主制御回路ＩＣ３０の端子３０ｂを介して主制御回路３１やＲＡＭ３３等に駆動電力として供給する。 When the power of the pachinko machine is turned on and AC24V power is supplied to the power supply circuit, the power supply circuit 11 converts the AC24V power into DC34V power, DC12V power, and DC5V power.
The AC 24V power and the AC 132V power are supplied to the main control board 20 via the power lines L1 and L2. DC5V power is supplied to the backup capacitor 13 via the diode 12, and DC5V power from the connection point between the diode 12 and the backup capacitor 13 is supplied as backup power to the main control circuit board 20 via the power line L3. Is done.
The voltage conversion circuit 21 converts DC12V power into DC5V power and supplies it as drive power to the main control circuit 31, the RAM 33, etc. via the terminal 30b of the main control circuit IC30.

主制御回路３１は、駆動電力の電圧が立ち上がり電圧に達すると、動作を開始する。この時、ＲＡＭ３３に記憶されている判定情報に基づいて、ＲＡＭ３３に記憶されている遊技情報が正常であるか否かを判定する。判定情報としては、例えば、ＲＡＭ３３に記憶されている遊技情報のサム値やパリティデータ等を用いることができる。ＲＡＭ３３に記憶されている判定情報は、前回の停電処理時に、ＲＡＭ３３に記憶されている遊技情報に基づいて算出した判定情報が記憶されている。
主制御回路３１は、ＲＡＭ３３に記憶されている遊技情報に基づいて判定情報を算出し、算出した判定情報とＲＡＭ３３に記憶されている前回の停電処理時に算出した判定情報を比較する。
そして、算出した判定情報とＲＡＭ３３に記憶されている判定情報が一致する場合には、ＲＡＭ３３に記憶されている遊技情報が正常である(停電中に変化していない)ことを判定する。この場合には、ＲＡＭ３３に記憶されている遊技情報に基づいて遊技を継続する。即ち、前回の停電時の遊技状態から遊技を再開する。
一方、算出した判定情報とＲＡＭ３３に記憶されている判定情報が一致しない場合には、ＲＡＭ３３に記憶されている遊技情報が異常である(停電中に変化している)ことを判定する。この場合には、ＲＡＭ３３を初期化し、初期状態から遊技を開始する。 The main control circuit 31 starts operation when the voltage of the driving power reaches the rising voltage. At this time, based on the determination information stored in the RAM 33, it is determined whether or not the game information stored in the RAM 33 is normal. As the determination information, for example, a sum value of game information stored in the RAM 33, parity data, or the like can be used. The determination information stored in the RAM 33 stores determination information calculated based on the game information stored in the RAM 33 during the previous power failure process.
The main control circuit 31 calculates determination information based on the game information stored in the RAM 33, and compares the calculated determination information with the determination information calculated during the previous power failure process stored in the RAM 33.
When the calculated determination information matches the determination information stored in the RAM 33, it is determined that the game information stored in the RAM 33 is normal (not changed during a power failure). In this case, the game is continued based on the game information stored in the RAM 33. That is, the game is resumed from the game state at the time of the previous power failure.
On the other hand, when the calculated determination information does not match the determination information stored in the RAM 33, it is determined that the game information stored in the RAM 33 is abnormal (changes during a power failure). In this case, the RAM 33 is initialized and the game is started from the initial state.

なお、初期化スイッチ２３が操作された状態（初期化スイッチオン信号が主制御回路３１に入力されている状態）で、駆動電力の電圧が立ち上がり電圧に達した場合には、主制御回路３１は、ＲＡＭ３３に記憶されている判定情報を用いた判定結果に関係なくＲＡＭ３３を初期化する。 When the initialization switch 23 is operated (when the initialization switch on signal is input to the main control circuit 31) and the drive power voltage reaches the rising voltage, the main control circuit 31 The RAM 33 is initialized regardless of the determination result using the determination information stored in the RAM 33.

ＲＡＭ３３が初期化されると、ＲＡＭ３３の初期値用カウント値記憶領域の初期値用カウント値も初期化される（「０」に初期化される）。この場合、大当たり判定用乱数カウンタのカウントを開始させると、大当たり判定用乱数カウンタは初期値「０」からカウントを開始する。ＲＡＭ３３を初期化した後に、直ちに大当り判定用乱数カウンタを初期値「０」（リセット値）から開始させると、前述したように、ＲＡＭ３３を初期化してから大当たり判定用カウント値（大当り判定用乱数）が設定値（図２では、当たり値「１４０」）と一致するまでの期間を予測することができる。
そこで、本実施の形態では、ＲＡＭ３３を初期化した場合には、ＲＡＭ３３を初期化してからカウント値（大当り判定用乱数）が最初に折返し値に達するまでの期間を、遊技機毎に変更するように構成している。
まず、主制御回路３１は、乱数生成回路３４に乱数の生成を開始することを指示する。なお、乱数生成回路３４には、大当り判定用乱数カウンタの変化範囲、すなわち、リセット値（第１の値）と折返し値（第２の値）が設定される。図２では、リセット値「０」と折返し値「２９９」が設定される。
乱数生成回路３４は、主制御回路３１から乱数の生成の開始が指示されると、固有ＩＤ記憶回路３５に記憶されている、遊技機毎に固有な固有ＩＤと、大当り判定用乱数カウンタの変化範囲（リセット値「０」と折返し値「２９９」）に基づいて乱数の生成を開始する。主制御回路は３１は、乱数生成回路３４で生成されている乱数を取得し、取得した乱数に基づいて、ＲＡＭ３３を初期化してから大当たり判定用カウント値（大当り判定用乱数）が最初に折返し値「２９９」に達するまでの期間を変更する。本実施の形態では、固有ＩＤに基づいて乱数生成回路で生成した乱数に基づいて、ＲＡＭ３３を初期化してから大当り判定用乱数カウンタのカウントを開始する開始期間Ｔを設定する。そして、ＲＡＭ３３を初期化した後、開始期間Ｔが経過した時点で、大当たり判定用乱数カウンタのカウントを開始させる。本実施の形態では、図２に示すように、開始期間Ｔが経過した時点で、大当たり判定用乱数カウンタを初期値「０」から開始させている。
なお、乱数生成回路３４での乱数生成処理を実行させておき、ＲＡＭ３３を初期化した時点で、乱数生成回路３４で生成されている乱数を取得するように構成することもできる。 When the RAM 33 is initialized, the initial value count value in the initial value count value storage area of the RAM 33 is also initialized (initialized to “0”). In this case, when the count of the jackpot determination random number counter is started, the jackpot determination random number counter starts counting from the initial value “0”. If the jackpot determination random number counter is started from the initial value “0” (reset value) immediately after the RAM 33 is initialized, as described above, the jackpot determination count value (the jackpot determination random number) after the RAM 33 is initialized. It is possible to predict a period until the value matches the set value (in FIG. 2, the winning value “140”).
Therefore, in this embodiment, when the RAM 33 is initialized, the period from when the RAM 33 is initialized until the count value (big hit determination random number) first reaches the return value is changed for each gaming machine. It is configured.
First, the main control circuit 31 instructs the random number generation circuit 34 to start generating random numbers. The random number generation circuit 34 is set with a change range of the jackpot determination random number counter, that is, a reset value (first value) and a folding value (second value). In FIG. 2, a reset value “0” and a return value “299” are set.
When the start of random number generation is instructed from the main control circuit 31, the random number generation circuit 34 changes the unique ID stored in the unique ID storage circuit 35 for each gaming machine and the jackpot determination random number counter. Random number generation is started based on the range (reset value “0” and loopback value “299”). The main control circuit 31 acquires the random number generated by the random number generation circuit 34, and after initializing the RAM 33 based on the acquired random number, the jackpot determination count value (the jackpot determination random number) is the first return value. The period until reaching “299” is changed. In this embodiment, based on the random number generated by the random number generation circuit based on the unique ID, the start period T for starting the count of the jackpot determination random number counter is set after the RAM 33 is initialized. Then, after initialization of the RAM 33, when the start period T elapses, the jackpot determination random number counter starts counting. In the present embodiment, as shown in FIG. 2, when the start period T elapses, the jackpot determination random number counter is started from the initial value “0”.
Note that the random number generation process in the random number generation circuit 34 may be executed, and the random number generated by the random number generation circuit 34 may be acquired when the RAM 33 is initialized.

これを図２により説明する。
時点ｔ１でＲＭＡ３３を初期化した後、固有ＩＤに基づく開始期間Ｔが経過した時点ｔ２で、大当り判定用乱数カウンタのカウント（更新）をリセット値「０」から開始する。この場合、ＲＡＭ３３を初期化してから、大当たり判定用カウント値（大当り判定用乱数）が最初に折返し値「２９９」に達するまでの期間はＭとなる。この期間Ｍは、遊技機毎に固有な固有ＩＤに基づいて決定された開始期間Ｔによって変化するため、遊技機毎に異なることになる。したがって、ＲＡＭ３３が初期化された後に大当たり判定用カウント値（大当たり判定用乱数）が設定値（当たり値）「１４０」と一致するまでの期間を予測することが困難となる。
そして、リセット値「０」を初期値として大当たり判定用カウンタのカウントを開始した後、時点ｔ３で、１サイクル分（１周期分）のカウント（リセット値「０」と折り返し値「２９９」の範囲内の「３００」回のカウント）を行ってカウント値が「２９９」に達すると、１サイクル目のカウントが終了する。
時点ｔ３では、ＲＡＭ３３の初期値用カウント値記録領域に記憶されている初期値用カウント値を取得する。図２では、初期値用カウント値「４０」を取得している。そして、取得した初期値用カウント値を初期値として、大当たり判定用乱数カウンタの２サイクル目のカウントを開始する。時点ｔ４で大当たり判定用カウント値が「２９９」に達すると、リセット値「０」からカウントを継続する。そして、初期値「４０」から１サイクル分（１周期分）のカウント（「３００」回のカウント）を行い、時点ｔ５で大当たり判定用カウント値が「３９」に達すると、２サイクル目のカウントが終了する。
以後、同様にして、サイクル毎に初期値を更新しながら、大当たり判定用乱数カウンタのカウントが行われる。
以上のようにして大当たり判定用乱数カウンタのカウントを行うことにより、ＲＡＭ３３を初期化した後の１サイクル目から、大当たり判定用カウント値（大当たり判定用乱数）が設定値と一致する時点を予測するのが困難となる。 This will be described with reference to FIG.
After the RMA 33 is initialized at the time t1, the count (update) of the jackpot determination random number counter is started from the reset value “0” at the time t2 when the start period T based on the unique ID has elapsed. In this case, the period from when the RAM 33 is initialized to when the jackpot determination count value (the jackpot determination random number) first reaches the return value “299” is M. Since this period M changes according to the start period T determined based on the unique ID unique to each gaming machine, the period M differs for each gaming machine. Therefore, it is difficult to predict a period until the jackpot determination count value (big hit determination random number) matches the set value (win value) “140” after the RAM 33 is initialized.
Then, after the count of the jackpot determination counter is started with the reset value “0” as an initial value, the count (reset value “0” and the range of the return value “299” for one cycle (one cycle) at time t3. The count of the first cycle is completed when the count value reaches “299”.
At time t3, the initial value count value stored in the initial value count value recording area of the RAM 33 is acquired. In FIG. 2, the initial value count value “40” is acquired. Then, using the acquired initial value count value as an initial value, counting of the second cycle of the jackpot determination random number counter is started. When the jackpot determination count value reaches “299” at time t4, the count is continued from the reset value “0”. Then, counting from the initial value “40” for one cycle (one cycle) (“300” count) is performed, and when the big hit determination count value reaches “39” at time t5, the second cycle count is performed. Ends.
Thereafter, similarly, the jackpot determination random number counter is counted while updating the initial value for each cycle.
By counting the jackpot determination random number counter as described above, the point in time when the jackpot determination count value (the jackpot determination random number) matches the set value is predicted from the first cycle after the RAM 33 is initialized. It becomes difficult.

以上では、ＲＡＭ３３を初期化した後、開始期間Ｔが経過した時点で、初期値「０」から大当たり判定用乱数カウンタのカウントを開始したが、開始期間Ｔ経過した時点での大当たり判定用乱数カウンタのカウントを開始する方法はこれに限定されない。
例えば、ＲＡＭ３３を初期化した後、開始期間Ｔが経過した時点で、ＲＡＭ３３の初期値用カウント値記憶領域に記憶されている初期値用カウント値を取得する。そして、取得した初期値用カウント値を初期値として大当たり判定用乱数カウンタのカウントを開始させてもよい。初期値用乱数カウンタはＲＡＭ３３が初期化された後「０」からカウントを開始している。また、大当たり判定用乱数カウンタのカウント間隔と初期値用乱数カウンタのカウント間隔が異なっている。このため、開始期間Ｔが経過した時点の初期値用カウント値を初期値として大当たり判定用乱数カウンタのカウントを開始させても、ＲＡＭ３３を初期化した後の１サイクル目において、大当たり判定用カウント値が設定値と一致する時期を推定するのは困難である。 In the above description, the count of the jackpot determination random number counter is started from the initial value “0” when the start period T elapses after the RAM 33 is initialized, but the jackpot determination random number counter when the start period T elapses. However, the method for starting the counting is not limited to this.
For example, after the RAM 33 is initialized, the initial value count value stored in the initial value count value storage area of the RAM 33 is acquired when the start period T elapses. Then, the count of the jackpot determination random number counter may be started using the acquired initial value count value as an initial value. The random number counter for initial values starts counting from “0” after the RAM 33 is initialized. Further, the count interval of the jackpot determination random number counter is different from the count interval of the initial value random number counter. For this reason, even if the count of the jackpot determination random number counter is started using the initial value count value at the time when the start period T has passed as an initial value, the jackpot determination count value in the first cycle after the RAM 33 is initialized It is difficult to estimate when the value matches the set value.

主制御回路３１は、抽選を行う条件が成立すると、例えば、始動入賞球信号が入力されると、ＲＡＭ３３の大当たり判定用カウント値記憶領域に記憶されている大当たり判定用カウント値（大当たり判定用乱数）を取得し、取得した大当たり判定用カウント値（大当たり判定用乱数）と設定値（当たり値）を比較する。そして、取得した大当たり判定用カウント値（大当たり判定用乱数）が設定値（当たり値）に一致すると、遊技者に有利な大当たり遊技状態を発生させる。
なお、主制御回路３１は、入力信号に基づいて、遊技に伴って変化する遊技情報をＲＡＭ３３に記憶する。 When the conditions for performing the lottery are satisfied, for example, when a start winning ball signal is input, the main control circuit 31 receives a jackpot determination count value (a jackpot determination random number stored in the jackpot determination count value storage area of the RAM 33). ) And the acquired jackpot determination count value (random number for jackpot determination) and the set value (winning value) are compared. When the acquired jackpot determination count value (random number for jackpot determination) matches the set value (winning value), a jackpot gaming state advantageous to the player is generated.
The main control circuit 31 stores game information, which changes with the game, in the RAM 33 based on the input signal.

停電等によってＡＣ２４Ｖ電力の供給が停止すると、電源基板１０（電源回路１１）か主制御基板２０に供給されているＤＣ１２Ｖ電力の電圧が低下する。そして、ＤＣ１２Ｖ電力の電圧が停電検出設定値より低下すると、停電検出回路２２から停電検出信号が出力される。
主制御回路３１は、停電検出回路２２から停電検出信号が出力されると停電処理を実行する。停電処理では、ＲＡＭ３３に記憶されている遊技情報に基づいて判定情報を算出し、算出した判定情報をＲＡＭ３３に記憶する。判定情報としては、例えば、ＲＡＭ３３に記憶されている遊技情報のサム値が用いられる。
なお、主制御基板２０に供給されるＤＣ１２Ｖ電力の低下によって、電圧変換回路２１で変換されるＤＣ５Ｖ電力の電圧も低下する。電圧変換回路２１で変換されるＤＣ５Ｖ電力の電圧が低下すると、電源基板１０に設けられているバックアップコンデンサ１３からのＤＣ５Ｖのバックアップ電力が主制御回路ＩＣ３０に供給される。これにより、停電中、ＲＡＭ３３に記憶されている遊技情報や判定情報が保持される。
停電が復帰し、ＡＣ２４Ｖ電力の供給が開始された場合の動作は、前記した動作と同様である。 When the supply of AC 24V power is stopped due to a power failure or the like, the voltage of DC 12V power supplied to the power supply board 10 (power supply circuit 11) or the main control board 20 decreases. And when the voltage of DC12V electric power falls from a power failure detection setting value, the power failure detection signal is output from the power failure detection circuit 22.
When the power failure detection signal is output from the power failure detection circuit 22, the main control circuit 31 executes power failure processing. In the power failure process, determination information is calculated based on the game information stored in the RAM 33, and the calculated determination information is stored in the RAM 33. As the determination information, for example, the sum value of the game information stored in the RAM 33 is used.
In addition, the voltage of DC5V electric power converted by the voltage conversion circuit 21 also falls by the fall of DC12V electric power supplied to the main control board 20. When the voltage of DC5V power converted by the voltage conversion circuit 21 decreases, DC5V backup power from the backup capacitor 13 provided on the power supply substrate 10 is supplied to the main control circuit IC30. Thereby, the game information and determination information memorize | stored in RAM33 are hold | maintained during a power failure.
The operation when the power failure is restored and the supply of AC 24V power is started is the same as that described above.

なお、本実施の形態では、バックアップコンデンサ１２からのバックアップ電力を供給するために、電源基板１０と主制御基板２０の間に電力線Ｌ３が接続されている。このた、電力線Ｌ３を短絡あるいは切断した状態で電源線Ｌ２を短絡させると、ＲＡＭ３３に記憶されている遊技情報が消去することがある。この場合、電源線Ｌ２の短絡を解除してＤＣ１２Ｖ電力の供給を開始させると、主制御回路３１の復帰処理でＲＡＭ３３が初期化される。この場合でも、前述したように、大当たり判定用乱数カウント値が設定値と等しくなる時期を予測するのが困難であるため、不正な遊技が行われるのを防止することができる。 In the present embodiment, a power line L3 is connected between the power supply board 10 and the main control board 20 in order to supply backup power from the backup capacitor 12. If the power line L2 is short-circuited with the power line L3 short-circuited or disconnected, the game information stored in the RAM 33 may be erased. In this case, when the short circuit of the power supply line L2 is canceled and the supply of DC 12V power is started, the RAM 33 is initialized by the return process of the main control circuit 31. Even in this case, as described above, since it is difficult to predict when the jackpot determination random number count value becomes equal to the set value, it is possible to prevent an illegal game from being performed.

また、本実施の形態では、初期化スイッチ２３が主制御基板２０に設けられているため、初期化スイッチ操作信号を伝送する信号線を主制御基板２０の外部に設ける必要がない。初期化信号を伝送する信号線が主制御基板２０の外部に設けられている場合、この信号線に初期化スイッチ操作信号を挿入した状態で電力線Ｌ２を短時間短絡させると、主制御回路３１はＲＡＭ３３の初期化を実行する。
このような不正な操作が行われた場合でも、前述したように、大当たり判定用乱数カウント値が設定値と等しくなる時期を予測するのが困難であるため、不正な遊技が行われるのを防止することができる。 In this embodiment, since the initialization switch 23 is provided on the main control board 20, it is not necessary to provide a signal line for transmitting the initialization switch operation signal outside the main control board 20. When a signal line for transmitting an initialization signal is provided outside the main control board 20, if the power line L2 is short-circuited for a short time with the initialization switch operation signal inserted into this signal line, the main control circuit 31 The RAM 33 is initialized.
Even when such an illegal operation is performed, as described above, it is difficult to predict when the jackpot determination random number count value is equal to the set value, so that an illegal game is prevented from being performed. can do.

第１の実施の形態では、ＲＡＭ３３を初期化してから大当たり判定用カウント値（大当り判定用乱数）が最初に折返し値に達するまでの期間を遊技機毎に変更する態様として、ＲＡＭ３３を初期化してから大当り判定用乱数カウンタのカウントを開始する時期を遊技機毎に変更する態様を用いたが、他の態様を用いることもできる。
以下に第２の実施の形態を説明する。第２の実施の形態では、ＲＡＭ３３を初期化してから大当たり判定用カウント値（大当り判定用乱数）が最初に折返し値に達するまでの期間を遊技機毎に変更する態様として、ＲＡＭ３３を初期化してから１サイクル目における大当たり判定用乱数カウンタのカウントを開始する初期値を遊技機毎の変更する態様を用いている。 In the first embodiment, the RAM 33 is initialized as a mode in which the period from the initialization of the RAM 33 until the jackpot determination count value (the jackpot determination random number) first reaches the turn-back value is changed for each gaming machine. Although the mode in which the timing of starting the counting of the big hit determination random number counter is changed for each gaming machine is used, other modes can also be used.
The second embodiment will be described below. In the second embodiment, the RAM 33 is initialized as a mode in which the period from when the RAM 33 is initialized until the jackpot determination count value (random number for jackpot determination) first reaches the return value is changed for each gaming machine. The initial value for starting the counting of the jackpot determination random number counter in the first cycle is changed for each gaming machine.

第２の実施の形態は、図１に示した構成を用いることができる。
以下では、第２の実施の形態の要部の動作の要部のみを説明する。
前述したように、ＲＡＭ３３が初期化されると、ＲＡＭ３３の初期値用カウント値記憶領域の初期値用カウント値も初期化される（「０」に初期化される）。この場合、大当たり利判定用乱数カウンタの家運樋を開始させると、大当たり判定用乱数カウンタは、初期値「０」からカウントを開始するため、ＡＭ３３を初期化してから大当たり判定用カウント値（大当り判定用乱数）が設定値と一致するまでの期間を予測することができる。
本実施の形態は、ＲＡＭ３３を初期化した場合には、主制御回路３１は、乱数生成回路３４に乱数の生成を開始することを指示する。乱数生成回路３４は、主制御回路３１から乱数の生成の開始が指示されると、固有ＩＤ記憶回路３５に記憶されている、遊技機毎に固有な固有ＩＤと、大当り判定用乱数カウンタの変化範囲に基づいて、乱数の生成を開始する。
そして、主制御回路３１は、乱数生成回路で生成されている乱数を取得し、取得した乱数に基づいて、ＲＡＭ３３を初期化してから大当り判定用乱数カウンタのカウントを開始する開始値Ｓを設定する。そして、ＲＡＭ３３を初期化した後、１サイクル目の大当たり判定用乱数カウンタのカウントを、決定した設定値Ｓを初期値として開始させる。 In the second embodiment, the configuration shown in FIG. 1 can be used.
Below, only the principal part of operation | movement of the principal part of 2nd Embodiment is demonstrated.
As described above, when the RAM 33 is initialized, the initial value count value in the initial value count value storage area of the RAM 33 is also initialized (initialized to “0”). In this case, when the home luck of the jackpot interest determination random number counter is started, the jackpot determination random number counter starts counting from the initial value “0”. The period until the determination random number) matches the set value can be predicted.
In the present embodiment, when the RAM 33 is initialized, the main control circuit 31 instructs the random number generation circuit 34 to start generating random numbers. When the start of random number generation is instructed from the main control circuit 31, the random number generation circuit 34 changes the unique ID stored in the unique ID storage circuit 35 for each gaming machine and the jackpot determination random number counter. Start random number generation based on the range.
Then, the main control circuit 31 acquires the random number generated by the random number generation circuit, and sets a start value S for starting the counting of the jackpot determination random number counter after initializing the RAM 33 based on the acquired random number. . After the RAM 33 is initialized, the count of the jackpot determination random number counter in the first cycle is started with the determined set value S as an initial value.

これを図３により説明する。
時点ｔ１１でＲＭＡ３３を初期化した後、大当り判定用乱数カウンタのカウント（更新）を、固有ＩＤに基づく開始値Ｓを初期値として開始する。この場合、ＲＡＭ３３を初期化してから、大当たり判定用カウント値（大当り判定用乱数）が最初に折返し値「２９９」に達するまでの期間はＭとなる。この期間Ｍは、遊技機毎に固有な固有ＩＤに基づいて決定された開始値Ｓによって変化するため、遊技機毎に異なることになる。したがって、ＲＡＭ３３が初期化された後に大当たり判定用カウント値（大当たり判定用乱数）が設定値（当たり値）「１４０」と一致するまでの期間を予測することが困難となる。
開始値Ｓを初期値として大当たり判定用カウンタのカウントを開始した後、時点ｔ１２で大当たり判定用カウント値が「２９９」に達すると、リセット値「０」からカウントを継続する。そして、初期値Ｓから１サイクル分（１周期分）のカウント（「３００」回のカウント）を行い、時点ｔ１３で大当たり判定用カウント値が「Ｓ−１」に達すると、１サイクル目のカウントが終了する。
時点ｔ１３では、ＲＡＭ３３の初期値用カウント値記録領域に記憶されている初期値用カウント値を取得する。図３では、初期値用カウント値「１８０」を取得している。そして、取得した初期値用カウント値を初期値として、大当たり判定用乱数カウンタの２サイクル目のカウントを開始する。時点ｔ１４で大当たり判定用カウント値が「２９９」に達すると、リセット値「０」からカウントを継続する。そして、初期値「１８０」から１サイクル分（１周期分）のカウント（「３００」回のカウント）を行い、時点ｔ１５で大当たり判定用カウント値が「１７９」に達すると、２サイクル目のカウントが終了する。
以後、同様にして、サイクル毎に初期値を行使しながら、大当たり判定用乱数カウンタのカウントが行われる。
以上のようにして大当たり判定用乱数カウンタのカウントを行うことにより、ＲＡＭ３３を初期化した後の１サイクル目から、大当たり判定用カウント値（大当たり判定用乱数）が設定値と一致する時点を予測するのが困難となる。 This will be described with reference to FIG.
After the RMA 33 is initialized at time t11, the count (update) of the jackpot determination random number counter is started with the start value S based on the unique ID as an initial value. In this case, the period from when the RAM 33 is initialized to when the jackpot determination count value (the jackpot determination random number) first reaches the return value “299” is M. Since the period M varies depending on the start value S determined based on the unique ID unique to each gaming machine, the period M differs for each gaming machine. Therefore, it is difficult to predict a period until the jackpot determination count value (big hit determination random number) matches the set value (win value) “140” after the RAM 33 is initialized.
After starting the counting of the jackpot determination counter with the start value S as an initial value, when the jackpot determination count value reaches “299” at time t12, the count is continued from the reset value “0”. Then, the count for one cycle (one count) is performed from the initial value S ("300" count), and when the big hit determination count value reaches "S-1" at time t13, the first cycle is counted. Ends.
At time t13, the initial value count value stored in the initial value count value recording area of the RAM 33 is acquired. In FIG. 3, the initial value count value “180” is acquired. Then, using the acquired initial value count value as an initial value, counting of the second cycle of the jackpot determination random number counter is started. When the jackpot determination count value reaches “299” at time t14, the count is continued from the reset value “0”. Then, the initial value “180” is counted for one cycle (one cycle) (“300” counts), and when the jackpot determination count value reaches “179” at time t15, the second cycle is counted. Ends.
Thereafter, similarly, the jackpot determination random number counter is counted while exercising the initial value for each cycle.
By counting the jackpot determination random number counter as described above, the point in time when the jackpot determination count value (the jackpot determination random number) matches the set value is predicted from the first cycle after the RAM 33 is initialized. It becomes difficult.

本発明は、実際の形態で説明した構成に限定されず、種々の変更、追加、削除が可能である。
ＲＡＭ（記憶回路）を初期化した後に、大当たり判定用カウント値が最初に折り返し値に達するまでの期間を遊技機に固有な固有ＩＤに基づいて変更する態様としては、実施の形態で説明した態様に限定されない。
電源基板の構成や、主制御基板の構成は実施の形態で説明した構成に限定されない。
本発明は、実施の形態で説明した各構成を個別にあるいは複数を適宜組み合わせて構成することができる。
主制御基板２０に供給する直流電力の電圧値は、適宜選択可能である。
主制御回路が設けられている主制御基板について説明したが、本発明は、他の制御回路が設けられている他の制御基板にも適用することができる。
パチンコ機として構成した場合について説明したが、本発明はパチンコ機以外の種々の遊技機として構成することができる。 The present invention is not limited to the configuration described in the actual embodiment, and various changes, additions, and deletions are possible.
The mode described in the embodiment as the mode for changing the period until the jackpot determination count value first reaches the turn-back value after initializing the RAM (memory circuit) based on the unique ID unique to the gaming machine It is not limited to.
The configuration of the power supply board and the configuration of the main control board are not limited to the configurations described in the embodiments.
The present invention can be configured by individually combining the configurations described in the embodiments individually or in combination.
The voltage value of the DC power supplied to the main control board 20 can be selected as appropriate.
Although the main control board provided with the main control circuit has been described, the present invention can also be applied to other control boards provided with other control circuits.
Although the case where it is configured as a pachinko machine has been described, the present invention can be configured as various gaming machines other than the pachinko machine.

本発明は、以下のように構成することができる。
例えば、「（態様１）請求項１の遊技機であって、前記制御基板には、乱数発生回路が設けられており、前記乱数発生回路は、前記固有識別情報記憶回路に記憶されている固有識別情報に基づいて乱数を生成し、前記制御回路は、前記記憶回路を初期化する場合には、前記乱数生成回路で生成されている乱数を取得し、前記記憶回路を初期化してから前記可変値が最初に前記第２の値に達するまでの期間を前記取得した乱数に基づいて変更することを特徴とする遊技機。」として構成することができる。 The present invention can be configured as follows.
For example, “(Mode 1) is a gaming machine according to claim 1, wherein the control board is provided with a random number generation circuit, and the random number generation circuit is stored in the unique identification information storage circuit. The random number is generated based on the identification information, and the control circuit acquires the random number generated by the random number generation circuit when the storage circuit is initialized, initializes the storage circuit, and then the variable A gaming machine characterized in that a period until a value first reaches the second value is changed based on the acquired random number. "

本態様では、乱数生成回路を有している。乱数生成回路は、固有識別情報記憶回路に記憶されている固有識別情報に基づいて乱数を生成するように構成されている。乱数としては、Ｍ系列乱数等の公知の乱数を用いることができる。
制御回路は、記憶回路を初期化する場合には、乱数生成回路で生成されている乱数を取得する。そして、記憶回路を初期化してから可変値が最初に第２の値に達するまでの期間を、取得した乱数に基づいて変更する。
本態様を用いれば、遊技機に固有な固有識別情報に基づいて生成される乱数を用いるため、簡単な構成で、また、よりばらつきをもたせて、記憶回路を初期化してから可変値が最初に第２の値に達するまでの期間を変更させることができる。 In this aspect, a random number generation circuit is provided. The random number generation circuit is configured to generate a random number based on the unique identification information stored in the unique identification information storage circuit. As the random number, a known random number such as an M-sequence random number can be used.
The control circuit acquires the random number generated by the random number generation circuit when initializing the memory circuit. Then, the period from when the memory circuit is initialized until the variable value first reaches the second value is changed based on the acquired random number.
If this mode is used, since a random number generated based on unique identification information unique to the gaming machine is used, the variable value is first set after the memory circuit is initialized with a simple configuration and more variation. The period until the second value is reached can be changed.

また、「（態様２）請求項１または態様１の遊技機であって、前記制御回路は、前記記憶回路を初期化してから、前記固有識別情報に基づいた開始期間経過した後に前記可変値を前記記憶回路に記憶する処理を開始することを特徴とする遊技機。」として構成することができる。 In addition, “(Aspect 2) is a gaming machine according to claim 1 or 1, wherein the control circuit sets the variable value after a lapse of a start period based on the unique identification information after initializing the storage circuit. The game machine is characterized in that it starts processing to be stored in the memory circuit.

本態様では、制御回路は、取得した乱数に基づいて開始期間を決定する。そして、制御回路は。記憶回路を初期化してから可変値が最初に第２の値に達するまでの期間を、決定した開始期間だけ変更する。
本態様を用いることにより、簡単な処理によって、記憶回路を初期化してから可変値が最初に第２の値に達するまでの期間を遊技機毎に変更することができる。 In this aspect, the control circuit determines the start period based on the acquired random number. And the control circuit. A period from when the memory circuit is initialized until the variable value first reaches the second value is changed by the determined start period.
By using this aspect, the period from the initialization of the memory circuit until the variable value first reaches the second value can be changed for each gaming machine by simple processing.

また、「（態様３）請求項１、態様１または２のいずれかの遊技機であって、前記制御回路は、前記記憶回路を初期化した後に、前記固有識別情報に基づいた開始値を初期値として前記可変値を前記記憶回路に記憶する処理を実行することを特徴とする遊技機。」として構成することができる。」として構成することができる。 Further, “(Aspect 3) is a gaming machine according to any one of Claims 1, Aspects 1 and 2, wherein the control circuit initializes the storage circuit and then initializes a start value based on the unique identification information. A game machine characterized by executing a process of storing the variable value as a value in the storage circuit. " Can be configured.

本態様では、制御回路は、取得した乱数に基づいて開始値を決定する。そして、制御回路は、記憶回路を初期化した後の最初の可変値の更新を、決定した開始値を初期値として行う。
本態様を用いることにより、簡単な処理によって、記憶回路を初期化してから可変値が最初に第２の値に達するまでの期間を遊技機毎に変更することができる。 In this aspect, the control circuit determines the start value based on the acquired random number. Then, the control circuit updates the first variable value after initializing the memory circuit, using the determined start value as the initial value.
By using this aspect, the period from the initialization of the memory circuit until the variable value first reaches the second value can be changed for each gaming machine by simple processing.

また、「（態様４）請求項１、態様１〜３のいずれかの遊技機であって、前記制御基板には、前記記憶回路の初期化を指示する初期化信号を出力する初期化スイッチが設けられており、前記制御回路は、前記初期化スイッチから初期化信号が出力されている状態で駆動電源が供給された場合には、前記記憶回路を初期化することを特徴とする遊技機。」として」構成することができる。 Further, “(Aspect 4) is the gaming machine according to any one of claims 1 and 1 to 3, wherein the control board has an initialization switch for outputting an initialization signal instructing initialization of the memory circuit. A gaming machine provided, wherein the control circuit initializes the storage circuit when drive power is supplied in a state where an initialization signal is output from the initialization switch. "As" can be configured.

本態様では、記憶回路の初期化を指示する初期化信号を出力する初期化スイッチを制御基板に設けている。制御回路は、初期化スイッチから初期化信号が出力されている状態で駆動電源が供給された場合に記憶回路を初期化する。
本態様を用いれば、初期化スイッチからの初期化信号を伝送するための信号線を制御基板の外部に設ける必要がない。
これにより、初期化信号を伝送するための信号線に対する不正操作を防止することができる。 In this embodiment, an initialization switch that outputs an initialization signal instructing initialization of the memory circuit is provided on the control board. The control circuit initializes the memory circuit when drive power is supplied in a state where the initialization signal is output from the initialization switch.
If this aspect is used, it is not necessary to provide a signal line for transmitting an initialization signal from the initialization switch outside the control board.
Thereby, an unauthorized operation on the signal line for transmitting the initialization signal can be prevented.

また、「（態様５）請求項１、態様１〜４のいずれかの遊技機であって、前記電源基板には、前記制御基板に設けられている前記記憶回路にバックアップ電力を供給するバックアップ電源回路が設けられていることを特徴とする遊技機。」として構成することができる。 Further, “(Aspect 5) is a gaming machine according to any one of claims 1 and 1 to 4, wherein the power supply board supplies a backup power to the storage circuit provided on the control board. A gaming machine characterized in that a circuit is provided. ”

本態様では、記憶回路にバックアップ電力を供給するバックアップ電源回路を電源基板に設けている。
これにより、バックアップ電源回路を制御基板に設けた場合のように、制御基板を取り外して故意に不正な遊技状態に設定する不正を防止することができる。 In this embodiment, a backup power supply circuit that supplies backup power to the memory circuit is provided on the power supply board.
As a result, as in the case where the backup power supply circuit is provided on the control board, it is possible to prevent an illegal act of intentionally setting the game state by removing the control board.

本発明の第1の実施の形態の概略構成を示す図である。1 is a diagram showing a schematic configuration of a first embodiment of the present invention. 本発明の第1の実施の形態の動作を説明する図である。FIG. 5 is a diagram for explaining the operation of the first exemplary embodiment of the present invention. 本発明の第2の実施の形態の動作を説明する図である。FIG. 10 is a diagram for explaining the operation of the second exemplary embodiment of the present invention. 従来例の動作を説明する図である。It is a figure explaining operation | movement of a prior art example.

Explanation of symbols

１０電源基板
１１電源回路
１３バックアップコンデンサ（バックアップ電源）
２０主制御基板
２１電圧変換回路
２２停電検出回路
２３初期化スイッチ
３０主制御回路ＩＣ
３１主制御回路
３２ＲＯＭ
３３ＲＡＭ
３４乱数生成回路
３５固有ＩＤ記憶回路（固有識別情報記憶回路） 10 Power Supply Board 11 Power Supply Circuit 13 Backup Capacitor (Backup Power Supply)
20 Main control board 21 Voltage conversion circuit 22 Power failure detection circuit 23 Initialization switch 30 Main control circuit IC
31 Main control circuit 32 ROM
33 RAM
34 Random number generation circuit 35 Unique ID storage circuit (unique identification information storage circuit)

Claims

A control board provided with a control circuit and a memory circuit;
A power supply board provided with a power supply circuit;
The control circuit includes:
From the initial value within the range of the first value and the second value, a variable value that is sequentially updated in the direction of the second value from the first value is changed to the first value and the first value. The process of storing in the storage circuit over one cycle within the range of the value of 2 is executed while updating the initial value every cycle,
Due to the establishment of the lottery condition, the variable value stored in the storage circuit is acquired and compared with a set value. When the acquired variable value matches the set value, it is advantageous for the player. Generate a gaming state,
In addition, when a power failure detection signal indicating that a power failure has occurred is input, determination information is generated based on the information stored in the storage circuit, stored in the storage circuit, and driving power is supplied. If the information stored in the memory circuit is normal, the information stored in the memory circuit is determined to be normal based on the determination information stored in the memory circuit. If it is determined that there is, the memory circuit is initialized,
The power supply circuit is a gaming machine that supplies power to the control board,
The control board is provided with a voltage conversion circuit, a power failure detection circuit, a unique identification information storage circuit,
The voltage conversion circuit converts the voltage of the power supplied from the power supply circuit into a voltage corresponding to the voltage of the driving power for the control circuit and the storage circuit,
The power failure detection circuit detects whether or not the power supplied from the power supply circuit is reduced, and if it detects that the power supplied from the power supply circuit is reduced, a power failure occurred. Output a power failure detection signal indicating
In the unique identification information storage circuit, unique identification information unique to each gaming machine is stored,
When the control circuit initializes the storage circuit, a start period set based on the unique identification information stored in the unique identification information storage circuit has elapsed since the initialization of the storage circuit. A game machine characterized by starting execution of processing for updating the variable value at a time point .