JP2006004990A - Growth method of nitride semiconductor layer - Google Patents

Growth method of nitride semiconductor layer Download PDF

Info

Publication number
JP2006004990A
JP2006004990A JP2004176875A JP2004176875A JP2006004990A JP 2006004990 A JP2006004990 A JP 2006004990A JP 2004176875 A JP2004176875 A JP 2004176875A JP 2004176875 A JP2004176875 A JP 2004176875A JP 2006004990 A JP2006004990 A JP 2006004990A
Authority
JP
Japan
Prior art keywords
nitride semiconductor
layer
semiconductor layer
substrate
crystalline
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004176875A
Other languages
Japanese (ja)
Other versions
JP4654611B2 (en
Inventor
Masatoshi Abe
雅俊 阿部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nichia Chemical Industries Ltd
Original Assignee
Nichia Chemical Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nichia Chemical Industries Ltd filed Critical Nichia Chemical Industries Ltd
Priority to JP2004176875A priority Critical patent/JP4654611B2/en
Publication of JP2006004990A publication Critical patent/JP2006004990A/en
Application granted granted Critical
Publication of JP4654611B2 publication Critical patent/JP4654611B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Led Devices (AREA)
  • Chemical Vapour Deposition (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide the growth method of a nitride semiconductor layer which is capable of reducing a pit-type crystalline defect on the surface of a nitride semiconductor layer formed on a substrate whereby capable of obtaining a high-quality nitride semiconductor layer reduced in defects across the whole surface of the substrate. <P>SOLUTION: The growth method of the nitride semiconductor layer comprises (a) a process for forming a first crystalline nitride semiconductor layer on the substrate, (b) a process for forming a nitride semiconductor buffer layer on the first crystalline nitride semiconductor layer and (c) a process for removing the obtained nitride semiconductor buffer layer and forming a second crystalline nitride semiconductor layer. <P>COPYRIGHT: (C)2006,JPO&NCIPI

Description

本発明は、窒化物半導体層の成長方法に関し、より詳細には、表面全面にわたってピット状の結晶欠陥を低減することができる窒化物半導体層の成長方法に関するものである。   The present invention relates to a method for growing a nitride semiconductor layer, and more particularly to a method for growing a nitride semiconductor layer capable of reducing pit-like crystal defects over the entire surface.

従来から、青色発光ダイオード等を形成するための材料として、高品質でかつ結晶欠陥が少ない窒化物半導体層、特にGaN層を成長させる技術が盛んに試みられている。   2. Description of the Related Art Conventionally, as a material for forming a blue light emitting diode or the like, a technique for growing a nitride semiconductor layer, particularly a GaN layer, having high quality and few crystal defects has been actively tried.

このような成長方法の一例として、サファイア基板上に、第1バッファ層、第1のGaN層、第2バッファ層及び第2のGaN層をこの順に形成させる方法(例えば、特許文献1)、GaN単結晶からなるベース板上にGaNの非晶質層、単結晶層をこの順に成長させる方法(例えば、特許文献2)等が提案されている。   As an example of such a growth method, a method of forming a first buffer layer, a first GaN layer, a second buffer layer, and a second GaN layer in this order on a sapphire substrate (for example, Patent Document 1), GaN A method of growing a GaN amorphous layer and a single crystal layer in this order on a base plate made of a single crystal (for example, Patent Document 2) has been proposed.

これらの方法では、基板上に、バッファ層と単結晶層とを交互に形成することにより、高品質で、転位等の結晶欠陥の非常に少ないGaN基板を得ることができる。
特開平11−298039号公報 特開2000−340509号公報
In these methods, by alternately forming buffer layers and single crystal layers on the substrate, a high-quality GaN substrate with very few crystal defects such as dislocations can be obtained.
JP-A-11-298039 JP 2000-340509 A

しかし、上述した方法を用いた場合においても、例えば、基板の種類や表面状態によっては、得られたGaN層の表面にピット状の欠陥が出現することがある。特に、基板としてサファイア基板を用い、その上に窒化物半導体層を成長させた場合、サファイア基板端部、つまりウェハ端部に多数のピットが生じる。   However, even when the above-described method is used, for example, pit-like defects may appear on the surface of the obtained GaN layer depending on the type and surface state of the substrate. In particular, when a sapphire substrate is used as a substrate and a nitride semiconductor layer is grown thereon, a large number of pits are generated at the end of the sapphire substrate, that is, at the end of the wafer.

一般に、窒化物半導体素子では、素子を構成する窒化物半導体の積層構造の下地に形成されるバッファ層や下地層の結晶性が素子の特性、例えば、出力及び寿命等を大きく左右する。したがって、これらバッファ層及び下地層においても、ピットの出現をできる限り抑制することが必要である。   In general, in a nitride semiconductor element, the buffer layer formed on the base of the nitride semiconductor multilayer structure constituting the element and the crystallinity of the base layer greatly affect the characteristics of the element, such as output and life. Therefore, it is necessary to suppress the appearance of pits in the buffer layer and the underlayer as much as possible.

また、窒化物半導体素子を形成するために使用される基板としては、通常、2インチ程度のウェハが用いられている。このようなウェハを用いる場合、1チップが非常に小さい窒化物半導体素子であれば、上述したピットが生じた領域を回避するなどして、チップを形成することができる。しかし、例えば、紫外線LED等のように、1チップのサイズが大きいものでは、1枚のウェハに形成されるチップ数に制限がある上に、特にウェハ端部に形成されたピットの存在により、1枚のウェハに形成できるLEDチップ数が極端に少なくなるという問題がある。   In addition, as a substrate used for forming the nitride semiconductor element, a wafer of about 2 inches is usually used. When such a wafer is used, if one chip is a very small nitride semiconductor element, the chip can be formed by avoiding the above-described region where pits are generated. However, for example, when the size of one chip is large, such as an ultraviolet LED, the number of chips formed on one wafer is limited, and in particular, due to the presence of pits formed on the edge of the wafer, There is a problem that the number of LED chips that can be formed on one wafer is extremely reduced.

これに対して基板上に、バッファ層や下地層等のGaN層を厚膜で形成することにより、ピット状の欠陥を低減させることが考えられる。しかし、成膜時間の延長により製造コストの増大を招く。さらに、GaN層を厚膜で形成すると、基板と、バッファ層や下地層等のGaN層との熱膨張率の相違により、基板にそりを招き、後工程である電極の形成、チップ化等において、不具合が生じるという問題がある。   On the other hand, it is conceivable to reduce pit-like defects by forming a thick GaN layer such as a buffer layer or an underlayer on the substrate. However, the manufacturing cost increases due to the extension of the film formation time. Furthermore, when the GaN layer is formed as a thick film, the substrate and the GaN layer such as the buffer layer and the base layer are different in thermal expansion coefficient, which causes warping of the substrate, and in subsequent electrode formation, chip formation, etc. There is a problem that a malfunction occurs.

本発明は上記課題に鑑みなされたものであり、基板上に形成される窒化物半導体層の表面におけるピット状の結晶欠陥を低減することができ、基板表面の全面にわたって低欠陥の、高品質な窒化物半導体層を得ることができる窒化物半導体層の成長方法を提供することを目的とする。   The present invention has been made in view of the above problems, and can reduce pit-like crystal defects on the surface of the nitride semiconductor layer formed on the substrate, and can achieve high quality with low defects over the entire surface of the substrate. It is an object of the present invention to provide a method for growing a nitride semiconductor layer capable of obtaining a nitride semiconductor layer.

本発明の窒化物半導体層の成長方法は、(a)基板の上に、第1の結晶質窒化物半導体層を形成する工程と、(b)該第1の結晶質窒化物半導体層上に、窒化物半導体バッファ層を形成する工程と、(c)得られた窒化物半導体バッファ層を除去するとともに、第2の結晶質窒化物半導体層を形成する工程とを少なくとも有することを特徴とする。   The method for growing a nitride semiconductor layer according to the present invention includes: (a) a step of forming a first crystalline nitride semiconductor layer on a substrate; and (b) a step of forming the first crystalline nitride semiconductor layer on the first crystalline nitride semiconductor layer. And a step of forming a nitride semiconductor buffer layer, and (c) removing the obtained nitride semiconductor buffer layer and forming a second crystalline nitride semiconductor layer. .

この方法においては、第1の結晶質窒化物半導体層及び窒化物半導体バッファ層がGaNであることが好ましい。   In this method, the first crystalline nitride semiconductor layer and the nitride semiconductor buffer layer are preferably GaN.

また、基板と第1の結晶質窒化物半導体層との間に、さらに第1バッファ層を形成することが好ましい。   Further, it is preferable to further form a first buffer layer between the substrate and the first crystalline nitride semiconductor layer.

さらに、工程(c)において、第2の結晶質窒化物半導体層を形成しながら、窒化物半導体バッファ層を完全に除去することを特徴とする。   Further, in the step (c), the nitride semiconductor buffer layer is completely removed while forming the second crystalline nitride semiconductor layer.

本発明の窒化物半導体層の成長方法によれば、基板の上に、少なくとも第1の結晶質窒化物半導体層、窒化物半導体バッファ層及び第2の結晶質窒化物半導体層をこの順に成膜し、かつ、第2の結晶質窒化物半導体層を形成すると同時に、窒化物半導体バッファ層を除去することにより、結果的に、第2の結晶質窒化物半導体層表面の全面にわたって、クラック、ピット等の欠陥のない窒化物半導体層を得ることができる。   According to the method for growing a nitride semiconductor layer of the present invention, at least a first crystalline nitride semiconductor layer, a nitride semiconductor buffer layer, and a second crystalline nitride semiconductor layer are formed in this order on a substrate. In addition, by forming the second crystalline nitride semiconductor layer and simultaneously removing the nitride semiconductor buffer layer, cracks and pits are formed over the entire surface of the second crystalline nitride semiconductor layer. Thus, a nitride semiconductor layer free from defects such as the above can be obtained.

特に、第1の結晶質窒化物半導体層及び窒化物半導体バッファ層がGaNである場合には、上記効果をより顕著にすることができる。   In particular, when the first crystalline nitride semiconductor layer and the nitride semiconductor buffer layer are GaN, the above effect can be made more remarkable.

また、基板と第1の結晶質窒化物半導体層との間に、さらに第1バッファ層を形成することにより、基板と、第1の結晶質窒化物半導体層との格子定数をより整合させることができるために、第2の結晶質窒化物半導体層として、より良質の結晶性を有する窒化物半導体層を得ることができる。   In addition, by further forming a first buffer layer between the substrate and the first crystalline nitride semiconductor layer, the lattice constant of the substrate and the first crystalline nitride semiconductor layer can be more matched. Therefore, a nitride semiconductor layer having better crystallinity can be obtained as the second crystalline nitride semiconductor layer.

さらに、工程(c)において、第2の結晶質窒化物半導体層を形成しながら、窒化物半導体バッファ層を完全に除去する場合には、第2の結晶質窒化物半導体層が第1の結晶質窒化物半導体層と一体化することによって、結晶欠陥を増大させることなく基板(ウェハ)の端部においても、確実にピット状の欠陥を修復し、良好な結晶性面を得ることができる。   Furthermore, in the step (c), when the nitride semiconductor buffer layer is completely removed while forming the second crystalline nitride semiconductor layer, the second crystalline nitride semiconductor layer is formed of the first crystal nitride semiconductor layer. By integrating with the crystalline nitride semiconductor layer, pit-like defects can be reliably repaired even at the edge of the substrate (wafer) without increasing crystal defects, and a good crystalline surface can be obtained.

本発明の窒化物半導体層の成長方法では、まず、工程(a)において、基板を準備し、この基板上に第1の結晶質の窒化物半導体層を形成する。   In the method for growing a nitride semiconductor layer of the present invention, first, in step (a), a substrate is prepared, and a first crystalline nitride semiconductor layer is formed on the substrate.

基板としては、例えば、C面、R面及びA面のいずれかを主面とするサファイア、スピネル(MgAl)のような絶縁性基板、後述する結晶質又は非晶質の窒化物半導体層と格子整合する酸化物基板(例えば、SiO、MgO、ZnO、NdGaO等)、ZnS、GaAs、Si、SiC、AlN、GaN、AlGaN、GaP等の導電性基板等が挙げられる。また、サファイア等の異種基板上にGaN層等の窒化物半導体を積層させた後にサファイア等を除去したもの(例えば、特開2001−102307号公報、特開平11−4048号公報、Jpn. J. Appl. Phys. vol.39 (2000) p647-650等に記載の基板)等を利用してもよい。なかでも、サファイア、スピネル基板が好ましい。 As the substrate, for example, an insulating substrate such as sapphire or spinel (MgAl 2 O 4 ) having any one of the C-plane, R-plane, and A-plane as a main surface, a crystalline or amorphous nitride semiconductor described later. Examples thereof include oxide substrates (for example, SiO 2 , MgO, ZnO, NdGaO 3, etc.) lattice-matched with layers, and conductive substrates such as ZnS, GaAs, Si, SiC, AlN, GaN, AlGaN, and GaP. Further, a sapphire or the like is laminated on a heterogeneous substrate such as sapphire and then sapphire or the like is removed (for example, JP 2001-102307 A, JP 11-4048 A, Jpn. Appl. Phys. Vol.39 (2000) p647-650 etc.) may be used. Of these, sapphire and spinel substrates are preferable.

なお、基板は、少なくともその表面部分において、結晶欠陥が、例えば、1×107cm-2程度以下、好ましくは1×106cm-2程度と少ないか、部分的に少ない領域を有しているものが適当である。また、0.01〜0.3°程度のオフアングル角、さらにステップ状のオフアングル角を有しているものであってもよい。これにより、第1の結晶質窒化物半導体層及び/又は後述する窒化物半導体バッファ層、さらに上方に形成され、素子を構成する窒化物半導体層の内部において、微細なクラックの発生を防止することができる。 In addition, the substrate has a region where the crystal defects are small, for example, about 1 × 10 7 cm −2 or less, preferably about 1 × 10 6 cm −2 at least on the surface portion, or partially small. What you have is appropriate. Further, it may have an off-angle angle of about 0.01 to 0.3 °, and further a step-like off-angle angle. This prevents the occurrence of fine cracks in the first crystalline nitride semiconductor layer and / or the nitride semiconductor buffer layer described later and further on the nitride semiconductor layer constituting the device. Can do.

基板上には、第1の結晶質の窒化物半導体層を形成する前に、つまり、基板と第1の結晶質の窒化物半導体基板との間に、さらに第1バッファ層を形成してもよい。ここでの第1バッファ層とは、例えば、この層の膜厚方向の全てにわたって、結晶構造をとらない状態が支配的である窒化物半導体層であるか、結晶構造をとるが、第1の結晶質の窒化物半導体層とは異なる結晶構造が支配的である層を意味する。なかでも、第1バッファ層の全体にわたって結晶状態をとらないアモルファス構造であるもの、部分的に多結晶及び/又は単結晶の領域が偏在しているもの、第1バッファ層の全体にわたって多結晶又は単結晶の結晶構造が支配的であるものが適当である。   A first buffer layer may be further formed on the substrate before forming the first crystalline nitride semiconductor layer, that is, between the substrate and the first crystalline nitride semiconductor substrate. Good. Here, the first buffer layer is, for example, a nitride semiconductor layer in which the state of not taking a crystal structure is dominant over the entire film thickness direction of this layer, or has a crystal structure. A crystalline nitride semiconductor layer means a layer in which a different crystal structure is dominant. Among them, those having an amorphous structure that does not take a crystalline state over the entire first buffer layer, those having a partially polycrystalline and / or monocrystalline region, polycrystalline over the entire first buffer layer, or It is appropriate that the crystal structure of the single crystal is dominant.

この第1バッファ層の材料は特に限定されず、半導体層、特に窒化物半導体層であることが好ましい。なかでも、AlN、GaN、AlGaN、InGaN等により形成することがこのましく、GaNであることがより好ましい。   The material of the first buffer layer is not particularly limited, and is preferably a semiconductor layer, particularly a nitride semiconductor layer. Especially, it is preferable to form by AlN, GaN, AlGaN, InGaN etc., and it is more preferable that it is GaN.

この第1バッファ層は、例えば、900℃以下、好ましくは900〜300℃程度の温度範囲、900〜400℃程度の温度範囲、900〜500℃程度の温度範囲、800〜400℃程度の温度範囲で、基板上に気相成長させることができる。つまり、この第1バッファ層は、後述する第1及び第2の結晶質窒化物半導体層の成膜温度よりも低い温度により成膜することができる。なお、気相成長としては、通常、MOCVD(有機金属化学気相成長法)、HVPE(ハライド気相成長法)、MBE(分子線エピタキシー法)等の種々の方法が挙げられる。膜厚は、特に限定されないが、例えば、10Å〜0.5μm程度が挙げられる。この第1バッファ層を形成することにより、第1の結晶質の窒化物半導体層の結晶欠陥をさらに減少させることができる。これは、基板と、後述する第1の結晶質の窒化物半導体層との格子定数の不整合を緩和することができるためであると考えられる。   The first buffer layer is, for example, 900 ° C. or less, preferably about 900 to 300 ° C., about 900 to 400 ° C., about 900 to 500 ° C., about 800 to 400 ° C. Thus, vapor phase growth can be performed on the substrate. That is, the first buffer layer can be formed at a temperature lower than the film formation temperature of the first and second crystalline nitride semiconductor layers described later. In addition, as vapor phase growth, various methods, such as MOCVD (metal organic chemical vapor deposition method), HVPE (halide vapor phase growth method), MBE (molecular beam epitaxy method), are usually mentioned. Although a film thickness is not specifically limited, For example, about 10 to 0.5 micrometer is mentioned. By forming the first buffer layer, crystal defects in the first crystalline nitride semiconductor layer can be further reduced. This is considered to be because the mismatch of the lattice constant between the substrate and the first crystalline nitride semiconductor layer described later can be alleviated.

基板上に形成する第1の結晶質窒化物半導体層とは、この層の膜厚方向の全体にわたって、多結晶又は単結晶が支配的である結晶構造を有する窒化物半導体層を意味する。なかでも、窒化物半導体層の全てにわたって単結晶構造であることが好ましいが、結晶質の窒化物半導体の種々の性質を失わない程度に、部分的に、多結晶又はアモルファスな領域が偏在していてもよい。   The first crystalline nitride semiconductor layer formed on the substrate means a nitride semiconductor layer having a crystal structure in which polycrystal or single crystal is dominant over the entire film thickness direction of this layer. In particular, it is preferable that the nitride semiconductor layer has a single crystal structure over the entire nitride semiconductor layer, but the polycrystalline or amorphous regions are partially unevenly distributed to such an extent that various properties of the crystalline nitride semiconductor are not lost. May be.

この第1の結晶質の窒化物半導体層は、第1バッファ層で例示した窒化物半導体と同様の組成ものを用いることができ、なかでも、GaNであることが好ましい。   The first crystalline nitride semiconductor layer can be of the same composition as the nitride semiconductor exemplified in the first buffer layer, and is preferably GaN.

この第1の結晶質の窒化物半導体層は、例えば、高温、つまり、第1バッファ層及び後述する窒化物半導体バッファ層の成膜温度よりも高い温度、具体的には900℃よりも高い温度、950〜1200℃程度、1000〜1150℃程度、好ましくは1050℃程度で、基板上に気相成長させることができる。なお、気相成長としては、上記と同様のものが挙げられる。この第1の結晶質窒化物半導体層及び後に記載する第2の結晶質窒化物半導体層は、通常、アンドープ(不純物をドープしない状態)で形成してもよいし、Si、Ge、Sn、S、O、Ti、Zr等のIV族又はVI族元素を、n型不純物としてドープした窒化物半導体層として形成してもよい。特に、不純物をドープしないか、ドープされていても不純物濃度が5×1017/cm以下、より好ましくは1×1017/cm以下とすると、この上に成長する各層の結晶性をより向上させることができる。膜厚は特に限定されるものではないが、例えば、100オングストローム以上、0.01〜10μm程度、さらに1〜5μm程度とすることが好ましい。 The first crystalline nitride semiconductor layer has, for example, a high temperature, that is, a temperature higher than the film formation temperature of the first buffer layer and a nitride semiconductor buffer layer described later, specifically, a temperature higher than 900 ° C. , About 950 to 1200 ° C., about 1000 to 1150 ° C., preferably about 1050 ° C., and can be vapor-phase grown on the substrate. Examples of the vapor phase growth include the same ones as described above. The first crystalline nitride semiconductor layer and the second crystalline nitride semiconductor layer described later may be usually formed undoped (in a state where impurities are not doped), or Si, Ge, Sn, S Alternatively, a nitride semiconductor layer doped with an IV group or VI group element such as O, Ti, or Zr as an n-type impurity may be formed. In particular, if the impurity concentration is 5 × 10 17 / cm 2 or less, more preferably 1 × 10 17 / cm 2 or less even if the impurity is not doped or doped, the crystallinity of each layer grown on this is further increased. Can be improved. The film thickness is not particularly limited, but for example, it is preferably 100 Å or more, about 0.01 to 10 μm, and more preferably about 1 to 5 μm.

なお、基板上に第1バッファ層及び第1の結晶質窒化物半導体層をこの順に形成した場合、第1バッファ層は、第1の結晶質窒化物半導体層が形成された後においては、必ずしも非晶質等のままで存在することは必要ではなく、第1の結晶質窒化物半導体層の成膜中に結晶状態が変化し、完全に又は部分的に結晶質に、あるいは第1の結晶質窒化物半導体層の結晶構造と同等な結晶構造に変換されていてもよい。   In the case where the first buffer layer and the first crystalline nitride semiconductor layer are formed in this order on the substrate, the first buffer layer is not necessarily formed after the first crystalline nitride semiconductor layer is formed. It is not necessary to exist in an amorphous state or the like, and the crystal state is changed during the formation of the first crystalline nitride semiconductor layer, so that it is completely or partially crystalline, or the first crystal It may be converted to a crystal structure equivalent to the crystal structure of the crystalline nitride semiconductor layer.

次に、工程(b)において、得られた第1の結晶質窒化物半導体層上に、窒化物半導体バッファ層を形成する。   Next, in the step (b), a nitride semiconductor buffer layer is formed on the obtained first crystalline nitride semiconductor layer.

ここでの窒化物半導体バッファ層は、例えば、上述した第1バッファ層の形成方法と同様に、同様の材料で形成することができる。また、その結晶構造は、第1バッファ層で例示したものを挙げることができる。膜厚は、後に形成する第2の結晶質窒化物半導体層の材料、成膜条件等によって適宜調整することができ、例えば、5〜100nm程度、さらに10〜20nm程度が好ましい。   The nitride semiconductor buffer layer here can be formed of the same material, for example, in the same manner as the method of forming the first buffer layer described above. Moreover, the crystal structure can mention what was illustrated with the 1st buffer layer. The film thickness can be appropriately adjusted depending on the material of the second crystalline nitride semiconductor layer to be formed later, film formation conditions, and the like, and is preferably about 5 to 100 nm, and more preferably about 10 to 20 nm.

続いて、工程(c)において、第2の結晶質窒化物半導体層を形成する。   Subsequently, in the step (c), a second crystalline nitride semiconductor layer is formed.

第2の結晶質窒化物半導体層は、上述した第1の結晶質窒化物半導体層と同様の材料、同様の成膜方法によって、例えば、500〜10000nm程度、さらに好ましくは1000〜5000nm程度の膜厚で形成することができる。ただし、この第2の結晶質窒化物半導体層を成膜する際には、上述した窒化物半導体バッファ層を除去しながら、結果的に、第2の結晶質窒化物半導体層が第1の結晶質窒化物半導体層上に配置されるように形成する。この場合の成膜条件は、成膜方法、窒化物半導体バッファ層の材料及び膜厚等によって適宜設定することができる。例えば、成膜温度を、窒化物半導体バッファ層が結晶化せずに、供給されたガスと反応して蒸発するように、あるいは供給されたガスによって物理的に除去されるように設定する方法等が挙げられる。また、成膜中の供給ガスの種類を選択するか、変化させる方法、成膜中の供給ガスの流量や圧力を制御する方法等であってもよい。   The second crystalline nitride semiconductor layer is a film having a thickness of, for example, about 500 to 10000 nm, more preferably about 1000 to 5000 nm, by the same material and the same film formation method as the first crystalline nitride semiconductor layer described above. It can be formed with a thickness. However, when the second crystalline nitride semiconductor layer is formed, the above-described nitride semiconductor buffer layer is removed, and as a result, the second crystalline nitride semiconductor layer becomes the first crystal. It is formed so as to be disposed on the quality nitride semiconductor layer. The film formation conditions in this case can be appropriately set depending on the film formation method, the material and film thickness of the nitride semiconductor buffer layer, and the like. For example, a method of setting the film formation temperature so that the nitride semiconductor buffer layer does not crystallize and reacts with the supplied gas to evaporate, or is physically removed by the supplied gas. Is mentioned. Further, a method of selecting or changing the type of supply gas during film formation, a method of controlling the flow rate or pressure of the supply gas during film formation, and the like may be used.

窒化物半導体バッファ層は、領域によっては若干、例えば、薄膜状に全体にわたって又は島状に部分的に残存させてもよいが、完全に除去することが好ましい。このように、窒化物半導体バッファ層を除去することにより、結果的に、良好な結晶性で、確実にピット状の結晶欠陥が低減した第2の結晶質窒化物半導体を積層することが可能となる。これは、得られた基板表面、特に供給ガスが十分に供給、反応しにくい、基板(ウェハ)の端部においても、例えば、窒化物半導体バッファ層の蒸発、除去によって供給ガスの供給状態、反応状態等に変化が生じて、ピットを低減させることができるものと考えられる。   The nitride semiconductor buffer layer may be slightly left depending on the region, for example, as a thin film as a whole or as an island, but is preferably removed completely. As described above, by removing the nitride semiconductor buffer layer, it is possible to stack the second crystalline nitride semiconductor with good crystallinity and surely reduced pit-like crystal defects. Become. This is because the surface of the substrate obtained, in particular, the supply gas is not sufficiently supplied and reacted, and even at the edge of the substrate (wafer), for example, the supply state and reaction of the supply gas by evaporation and removal of the nitride semiconductor buffer layer It is considered that a change occurs in the state and the like, and pits can be reduced.

なお、第1及び第2の結晶質窒化物半導体における転位、ピットの平面密度を実際に観察したところ、転位については両者は同程度であったが、ピットについては第2の結晶質窒化物半導体の方が確実に低減していた。本明細書における転位とは、半導体断面における線状の欠陥を意味し、ピットとは主にその転位から生じる、例えば、直径0.5〜3μmの穴状の欠陥を意味する。   In addition, when the dislocations and the plane density of the pits in the first and second crystalline nitride semiconductors were actually observed, both were the same for the dislocations, but the second crystalline nitride semiconductor was about the pits. Was definitely reduced. In the present specification, the dislocation means a linear defect in the semiconductor cross section, and the pit means a hole-like defect having a diameter of 0.5 to 3 μm, for example, mainly resulting from the dislocation.

また、第1バッファ層、第1の結晶質窒化物半導体層、窒化物半導体バッファ層、第2の結晶質窒化物半導体層は、必ずしも、同じ組成比を有する同じ組成の窒化物半導体とする必要はないが、同じ組成比の同じ組成の窒化物半導体、特にGaNで形成することが好ましい。   Further, the first buffer layer, the first crystalline nitride semiconductor layer, the nitride semiconductor buffer layer, and the second crystalline nitride semiconductor layer need to be nitride semiconductors having the same composition ratio and the same composition ratio. However, it is preferable to use nitride semiconductors having the same composition ratio and the same composition, particularly GaN.

なお、本発明においては、工程(b)及び/又は(c)は、複数回行ってもよい。つまり、工程(a)、(b)及び(c)を行った後に、工程(b)のみ、工程(b)及び(c)、さらに工程(c)のみ等を1回又は複数回さらに行ってもよい。   In the present invention, step (b) and / or (c) may be performed a plurality of times. That is, after performing the steps (a), (b) and (c), only the step (b), the steps (b) and (c), the step (c) and the like are further performed once or plural times. Also good.

このようにして得られた窒化物半導体層の積層構造において、例えば、基板及び/又は第1バッファ層、及び/又は第1の結晶質窒化物半導体層の膜厚方向の一部を除去するか、除去しないでそのまま、窒化物半導体基板として用いることができる。   In the nitride semiconductor layer stacked structure thus obtained, for example, a part of the substrate and / or the first buffer layer and / or the first crystalline nitride semiconductor layer in the film thickness direction is removed. Without being removed, it can be used as it is as a nitride semiconductor substrate.

なお、本発明においては、この窒化物半導体基板に、いわゆるELOG基板構造を採用してもよい。つまり、基板の直上に、第1バッファ層の直上に、第1の結晶質窒化物半導体層を形成する途中に、この第1の結晶質の窒化物半導体層を形成した後の表面に、あるいは、第2の結晶質窒化物半導体層を形成する途中に、保護膜を形成してもよい。保護膜は、基板上、第1バッファ層上、第1の結晶質窒化物半導体層の表面(結果的に第1の結晶質窒化物半導体層の内部に位置する場合も含む)、あるいは、第2の結晶質窒化物半導体層の表面(結果的に第2の結晶質窒化物半導体層の内部に位置する)に、部分的に、例えば、ストライプ状、碁盤目状、ドット状(円形、正方形、多角形等)、メッシュ状等規則的に、周期的に又はランダムに形成することができる。保護膜は、保護膜が形成されていない表面の面積よりも大きい方が、転位を防止して良好な結晶性を得ることができる。保護膜は、その表面に、非晶質及び結晶質の窒化物半導体が成長しないか、あるいは成長しにくい性質を有する材料で形成することが好ましい。   In the present invention, a so-called ELOG substrate structure may be adopted for the nitride semiconductor substrate. That is, in the middle of forming the first crystalline nitride semiconductor layer directly on the substrate, directly on the first buffer layer, on the surface after forming the first crystalline nitride semiconductor layer, or A protective film may be formed during the formation of the second crystalline nitride semiconductor layer. The protective film is formed on the substrate, on the first buffer layer, on the surface of the first crystalline nitride semiconductor layer (which may be located inside the first crystalline nitride semiconductor layer as a result), or on the first 2 on the surface of the crystalline nitride semiconductor layer 2 (which is consequently located inside the second crystalline nitride semiconductor layer), for example, in the form of stripes, grids, dots (round, square) , Polygons, etc.), mesh shapes, etc., can be formed regularly, periodically or randomly. When the protective film is larger than the surface area on which the protective film is not formed, dislocation can be prevented and good crystallinity can be obtained. The protective film is preferably formed on the surface with a material having a property that amorphous or crystalline nitride semiconductor does not grow or is difficult to grow.

保護膜の材料として、例えば、酸化ケイ素(SiOX)、酸化チタン(TiOX)、酸化ジルコニウム(ZrOX)等の酸化物、窒化ケイ素(SiXY)、窒化チタン等の窒化物、窒化酸化ケイ素、またはこれらの多層膜の他、タングステン、チタン、タンタル等の1200℃以上の融点を有する高融点金属等が挙げられる。このような保護膜は、窒化物半導体の成長温度、例えば、1200℃程度までの温度にも耐え、その表面に窒化物半導体が成長しないか、成長しにくい性質を有している。 Examples of the material for the protective film include oxides such as silicon oxide (SiO x ), titanium oxide (TiO x ) and zirconium oxide (ZrO x ), nitrides such as silicon nitride (Si x N y ) and titanium nitride, and nitriding In addition to silicon oxide or these multilayer films, refractory metals having a melting point of 1200 ° C. or higher, such as tungsten, titanium, and tantalum, can be given. Such a protective film can withstand the growth temperature of the nitride semiconductor, for example, up to about 1200 ° C., and has a property that the nitride semiconductor does not grow on the surface or is difficult to grow.

保護膜は、例えば、蒸着、スパッタ、CVD等の気相成長法により成膜し、その上にレジスト膜を形成し、フォトリソグラフィ及びエッチング工程を利用して、ストライプ状など、所望の形状にパターニングすることにより形成することができる。   For example, the protective film is formed by vapor deposition such as vapor deposition, sputtering, or CVD, a resist film is formed thereon, and is patterned into a desired shape such as a stripe shape using photolithography and etching processes. Can be formed.

保護膜は、成膜時間、その上に形成する窒化物半導体層の成長のさせ易さ等を考慮して、例えば、3μm程度以下、好ましくは1μm程度以下、より好ましくは0.1μm程度以下の膜厚とすることが適当である。また、保護膜は、ストライプ状に形成する場合には、例えば、ストライプ幅を5〜20μm程度、ストライプ間隔を2〜10μm程度とすることが適当である。   The protective film is, for example, about 3 μm or less, preferably about 1 μm or less, more preferably about 0.1 μm or less in consideration of the film formation time and the ease of growth of the nitride semiconductor layer formed thereon. A film thickness is appropriate. When the protective film is formed in a stripe shape, for example, it is appropriate that the stripe width is about 5 to 20 μm and the stripe interval is about 2 to 10 μm.

このような保護膜を形成することにより、その上に形成される半導体層に対して、貫通転位等の結晶欠陥をより低減することができる。   By forming such a protective film, crystal defects such as threading dislocations can be further reduced with respect to the semiconductor layer formed thereon.

このように保護膜を形成して得られた窒化物半導体基板についても、基板及び/又は第1バッファ層とともに、任意に保護膜を除去するか、除去しないでそのまま、窒化物半導体基板として用いることができる。   The nitride semiconductor substrate obtained by forming the protective film in this way can also be used as a nitride semiconductor substrate with or without removing the protective film, together with the substrate and / or the first buffer layer. Can do.

また、窒化物半導体基板上に、素子を構成する窒化物半導体層を積層させて、窒化物半導体素子を形成することができる。このようにして得られた窒化物半導体基板は、その後の窒化物半導体素子の基板として十分な強度と機能(抵抗率、電流注入量、移動度等)を果たすことができる膜厚とすることが必要であり、総膜厚として、例えば、2〜10μm程度が適当である。   In addition, a nitride semiconductor element can be formed by laminating a nitride semiconductor layer constituting the element on the nitride semiconductor substrate. The nitride semiconductor substrate thus obtained should have a film thickness that can fulfill sufficient strength and function (resistivity, current injection amount, mobility, etc.) as a substrate of a subsequent nitride semiconductor element. The total film thickness is, for example, about 2 to 10 μm.

窒化物半導体素子は、例えば、LED、レーザーダイオード等の当該分野で公知の素子として機能する窒化物半導体層により形成されているものであり、例えば、第1導電型半導体層、活性層、第2導電型半導体層がこの順に積層されたものが挙げられる。   The nitride semiconductor element is formed of a nitride semiconductor layer that functions as an element known in the art, such as an LED or a laser diode, and includes, for example, a first conductivity type semiconductor layer, an active layer, and a second layer. One in which conductive type semiconductor layers are stacked in this order can be given.

第1及び第2導電型半導体層及び活性層における半導体層としては、特に限定されるものではなく、シリコン、ゲルマニウム等の元素半導体、III−V族、II-VI族、VI-VI族等の化合物半導体等が挙げられる。窒化物半導体、なかでもInAlGa1−X−YN(0≦X、0≦Y、X+Y≦1)等の窒化ガリウム系化合物半導体が好適に用いられる。なお、第1及び第2導電型半導体層における「第1導電型」及び「第2導電型」という用語は、活性層の基板側(下側)か、上側かを区別するために便宜的に用いている場合も含まれ、第1導電型半導体層及び第2導電型半導体層の全てに積極的に導電性が付与されていなくてもよい。なお、通常、n型及びp型の導電性を示すために、第1及び第2導電型半導体層、さらに活性層には、p型不純物として、Mg、Zn、Cd、Be、Ca、Ba等が、n型不純物として、Si、Sn、Ge、Se、C、Ti等がドーピングされていてもよい。ドーピング濃度は、例えば、1×1018cm−3程度以上、好ましくは、1.5×1020〜1×1022cm−3程度が挙げられる。
これらの第1及び第2導電型半導体層及び活性層は、それぞれ単層構造でもよいが、組成及び膜厚等の異なる層の積層構造、超格子構造等であってもよい。特に、活性層は、量子効果が生ずる薄膜を積層した単一量子井戸又は多重量子井戸構造であることが好ましい。これにより、素子性能を向上させることができる。このような層構成を有する素子構造を、本発明の成長方法により得られる結晶欠陥の少ない基板上に形成することにより、素子性能をいっそう向上させることができる。
The semiconductor layers in the first and second conductivity type semiconductor layers and the active layer are not particularly limited, and include elemental semiconductors such as silicon and germanium, III-V group, II-VI group, VI-VI group, etc. A compound semiconductor etc. are mentioned. Nitride semiconductor, among others In X Al Y Ga 1-X -Y N (0 ≦ X, 0 ≦ Y, X + Y ≦ 1) gallium nitride-based compound such as a semiconductor is preferably used. The terms “first conductivity type” and “second conductivity type” in the first and second conductivity type semiconductor layers are used for the sake of convenience to distinguish between the substrate side (lower side) and the upper side of the active layer. In some cases, the first conductive semiconductor layer and the second conductive semiconductor layer may not be positively imparted with conductivity. Normally, in order to show n-type and p-type conductivity, the first and second conductive semiconductor layers, and further the active layer, include p-type impurities such as Mg, Zn, Cd, Be, Ca, Ba, etc. However, Si, Sn, Ge, Se, C, Ti or the like may be doped as an n-type impurity. The doping concentration is, for example, about 1 × 10 18 cm −3 or more, preferably about 1.5 × 10 20 to 1 × 10 22 cm −3 .
Each of the first and second conductive semiconductor layers and the active layer may have a single layer structure, but may have a laminated structure of layers having different compositions and film thicknesses, a superlattice structure, or the like. In particular, the active layer preferably has a single quantum well or multiple quantum well structure in which thin films that produce quantum effects are stacked. Thereby, element performance can be improved. By forming an element structure having such a layer structure on a substrate with few crystal defects obtained by the growth method of the present invention, the element performance can be further improved.

窒化物半導体層の積層構造の具体例としては、以下のものが挙げられる。
まず、得られた窒化物半導体基板の表面(第2の結晶質窒化物半導体層)上に、任意に、n型コンタクト層を成長させる。このn型コンタクト層としては、後で形成する活性層のバンドギャップエネルギーより大きくなる組成であり、AlGa1−jN(0≦j<0.3)が好ましい。n型コンタクト層の膜厚は、特に限定されるものではなく、好ましくは1μm以上、より好ましくは3μm以上である。また、n型コンタクト層の不純物濃度は、特に限定されるものではなく、好ましくは1×1018〜1×1020/cm、より好ましくは5×1018〜5×1019/cmである。n型不純物濃度は膜厚方向に傾斜をつけてもよい。また、膜厚方向において、Alの組成に傾斜をつけることにより、キャリアを閉じ込めるためのクラッド層としても機能する。なお、このn型コンタクト層は、単層又は多層(超格子を含む)構造のいずれであってもよい。
Specific examples of the laminated structure of the nitride semiconductor layer include the following.
First, an n-type contact layer is arbitrarily grown on the surface of the obtained nitride semiconductor substrate (second crystalline nitride semiconductor layer). The n-type contact layer has a composition that is larger than the band gap energy of an active layer that will be formed later, and is preferably Al j Ga 1-j N (0 ≦ j <0.3). The film thickness of the n-type contact layer is not particularly limited, and is preferably 1 μm or more, more preferably 3 μm or more. The impurity concentration of the n-type contact layer is not particularly limited, and is preferably 1 × 10 18 to 1 × 10 20 / cm 3 , more preferably 5 × 10 18 to 5 × 10 19 / cm 3 . is there. The n-type impurity concentration may be inclined in the film thickness direction. In addition, by tilting the Al composition in the film thickness direction, it also functions as a cladding layer for confining carriers. The n-type contact layer may have either a single layer or a multilayer (including a superlattice) structure.

また、ここでは得られた窒化物半導体基板の第2結晶質窒化物半導体にn型コンタクト層を直接形成しているが、他の層を介してn型コンタクト層を形成することもできる。第2結晶質窒化物半導体に、窒化物半導体からなるn型コンタクト層や他を形成する際、Alを含むAlGaNを、例えば単層膜厚0.5〜3μmで形成することが好ましい。すなわち、第2結晶質窒化物半導体上にAlを含むAlGaNを形成すると、例えば第1結晶質窒化物半導体上にAlを含むAlGaNを形成する場合に比較してピットを低減させることができる。第2結晶質窒化物半導体上にGaNを形成する場合には、このようなピットの低減は見られないことを考慮すると、第2結晶質窒化物半導体上にAlを含むAlGaNを形成することが、ピット低減において特に有効であることがわかる。この効果は、ウェハ端部だけでなくウェハ全体において得ることができる。さらに、上記効果が得られる理由は明確ではないが、現在のところ、第1結晶質窒化物半導体における転位と、少なくとも一旦は窒化物半導体バッファ層を介して形成された第2結晶質窒化物半導体における転位の状態が異なっており、第2結晶質窒化物半導体においては、ピットが生じにくい転位状態になっているものと考えている。   In addition, although the n-type contact layer is directly formed on the second crystalline nitride semiconductor of the obtained nitride semiconductor substrate here, the n-type contact layer can be formed via another layer. When forming an n-type contact layer made of a nitride semiconductor or the like on the second crystalline nitride semiconductor, AlGaN containing Al is preferably formed with a single layer thickness of 0.5 to 3 μm, for example. That is, if AlGaN containing Al is formed on the second crystalline nitride semiconductor, pits can be reduced compared to, for example, forming AlGaN containing Al on the first crystalline nitride semiconductor. In the case where GaN is formed on the second crystalline nitride semiconductor, it is possible to form AlGaN containing Al on the second crystalline nitride semiconductor, considering that such a reduction in pits is not observed. It can be seen that this is particularly effective in reducing pits. This effect can be obtained not only at the wafer edge but at the entire wafer. Further, although the reason why the above effect is obtained is not clear, at present, the dislocation in the first crystalline nitride semiconductor and the second crystalline nitride semiconductor formed at least once through the nitride semiconductor buffer layer are present. It is considered that the dislocation states in are different, and the second crystalline nitride semiconductor is in a dislocation state in which pits are hardly generated.

n型コンタクト層を形成後、発光層(活性層)を形成する。この活性層は少なくともAlInGa1−a−bN(0≦a≦1、0≦b≦1、a+b≦1)からなる井戸層と、AlInGa1−c−dN(0≦c≦1、0≦d≦1、c+d≦1)からなる障壁層とを含む量子井戸構造とすることが好ましい。発光層の膜厚は、特に限定されるものではなく、窒化物半導体素子が意図する波長、不純物濃度等を考慮して適宜設定することができる。具体的には、数nm以上、数百nm以下が挙げられる。 After forming the n-type contact layer, a light emitting layer (active layer) is formed. The active layer includes at least a well layer composed of Al a In b Ga 1-ab N (0 ≦ a ≦ 1, 0 ≦ b ≦ 1, a + b ≦ 1), and Al c In d Ga 1-c d N A quantum well structure including a barrier layer made of (0 ≦ c ≦ 1, 0 ≦ d ≦ 1, c + d ≦ 1) is preferable. The thickness of the light emitting layer is not particularly limited, and can be appropriately set in consideration of the wavelength, impurity concentration, and the like intended by the nitride semiconductor element. Specifically, it is several nm or more and several hundred nm or less.

井戸層の膜厚は、好ましくは1nm以上30nm以下、より好ましくは2nm以上20nm以下、さらに好ましくは3.5nm以上20nm以下である。井戸層の数は、特に限定されるものではなく、少数キャリア拡散長を考慮するなどして、適宜設定することができる。井戸層は、p型不純物又はn型不純物がドーピングされていてもよいし、アンドープであってもよい。例えば、井戸層中にp型又はn型不純物をドープする場合、その濃度は5×1016/cm以上、さらに1×1020/cm以下が好ましい。 The thickness of the well layer is preferably 1 nm to 30 nm, more preferably 2 nm to 20 nm, and still more preferably 3.5 nm to 20 nm. The number of well layers is not particularly limited, and can be set as appropriate in consideration of the minority carrier diffusion length. The well layer may be doped with p-type impurities or n-type impurities, or may be undoped. For example, when p-type or n-type impurities are doped in the well layer, the concentration is preferably 5 × 10 16 / cm 3 or more, and more preferably 1 × 10 20 / cm 3 or less.

また、障壁層は、井戸層の場合と同様に、p型不純物又はn型不純物がドープされていてもよいし、アンドープであってもよい。不純物の濃度は、5×1016/cm以上、さらに1×1020/cm以下が好ましい。なお、障壁層は、井戸層よりもバンドギャップエネルギーが大きな窒化物半導体からなり、特に、井戸層の発光波長が380nm以下の領域にある場合、障壁層として、一般式AlInGa1−c−dN(0<c≦1、0<d≦1、c+d<1)で表されるAlInGaNの4元混晶またはAlGaNの3元混晶を用いることが好ましい。障壁層の膜厚は、特に限定されるものではなく、例えば、1nm以上100nm以下、好ましくは3nm以上50nm以下である。 Further, the barrier layer may be doped with a p-type impurity or an n-type impurity as in the case of the well layer, or may be undoped. The impurity concentration is preferably 5 × 10 16 / cm 3 or more, and more preferably 1 × 10 20 / cm 3 or less. The barrier layer is made of a nitride semiconductor having a band gap energy larger than that of the well layer. In particular, when the emission wavelength of the well layer is in the region of 380 nm or less, the barrier layer has a general formula Al c In d Ga 1− it is preferable to use a c-d N (0 <c ≦ 1,0 <d ≦ 1, c + d <1) 3 -element mixed crystal of quaternary mixed crystal or AlGaN of AlInGaN represented by. The thickness of the barrier layer is not particularly limited, and is, for example, 1 nm to 100 nm, preferably 3 nm to 50 nm.

さらに、活性層上にp型窒化物半導体層を形成する。なお、p型窒化物半導体層は、単層または多層のいずれであってもよい。
例えば、まず、活性層(井戸層)のバンドギャップエネルギーより大きくなる組成の層を形成する。この層は、単層又は多層(超格子を含む)構造のいずれであってもよい。この層は、例えば、AlGa1−kN(0≦k<1)、特にAlGa1−kN(0<k<0.4)で形成することが好ましい。多層構造の場合、AlGa1−kN(0≦k<1)と、それよりバンドギャップエネルギーが小さい窒化物半導体層とからなる多層膜であればよい。例えば、バンドギャップエネルギーが小さい窒化物半導体層としては、InGa1−lN(0≦l≦1)、AlGa1−mN(0≦m<1、m>1)が挙げられる。
Further, a p-type nitride semiconductor layer is formed on the active layer. The p-type nitride semiconductor layer may be either a single layer or a multilayer.
For example, first, a layer having a composition larger than the band gap energy of the active layer (well layer) is formed. This layer may be either a single layer or a multilayer (including a superlattice) structure. This layer is preferably formed of, for example, Al k Ga 1-k N (0 ≦ k <1), particularly Al k Ga 1-k N (0 <k <0.4). In the case of a multilayer structure, a multilayer film composed of Al k Ga 1-k N (0 ≦ k <1) and a nitride semiconductor layer having a smaller band gap energy may be used. For example, examples of the nitride semiconductor layer having a small band gap energy include In l Ga 1- N (0 ≦ l ≦ 1) and Al m Ga 1-m N (0 ≦ m <1, m> 1). .

この層の膜厚は、特に限定されるものではなく、好ましくは0.005〜0.3μm、より好ましくは0.01〜0.2μmである。特に、この層が超格子構造の場合は、一層の膜厚を、好ましくは10nm以下、より好ましくは7nm以下、さらに好ましくは1〜4nmとする。   The film thickness of this layer is not particularly limited, and is preferably 0.005 to 0.3 μm, more preferably 0.01 to 0.2 μm. In particular, when this layer has a superlattice structure, the thickness of one layer is preferably 10 nm or less, more preferably 7 nm or less, and still more preferably 1 to 4 nm.

また、この層のp型不純物濃度は、好ましくは1×1018〜1×1021/cm、より好ましくは1×1019〜5×1020/cmである。p型不純物濃度が上記の範囲にあると、結晶性を低下させることなくバルク抵抗を低下させることができる。特に、バンドギャップエネルギーの大きい層とバンドギャップエネルギーの小さい層とからなる多層構造である場合は、両者のドープ量は同一でもよいし、異なっていてもよいし、いずれか一方のみに不純物がドープされていてもよい。 The p-type impurity concentration of this layer is preferably 1 × 10 18 to 1 × 10 21 / cm 3 , more preferably 1 × 10 19 to 5 × 10 20 / cm 3 . When the p-type impurity concentration is in the above range, the bulk resistance can be reduced without reducing the crystallinity. In particular, in the case of a multilayer structure composed of a layer having a large band gap energy and a layer having a small band gap energy, the doping amount of both may be the same or different, and only one of them may be doped with impurities. May be.

次に、p型コンタクト層を形成する。p型コンタクト層は、AlGa1−fN(0≦f<1)が用いられ、特にAlGa1−fN(0≦f<0.3)で構成することより、後で形成されるオーミック電極であるp電極と良好なオーミックコンタクトが可能となる。なお、p型コンタクト層も、単層又は多層(超格子を含む)構造のいずれであってもよい。p型コンタクト層のp型不純物濃度は1×1018/cm以上が好ましい。 Next, a p-type contact layer is formed. p-type contact layer, Al f Ga 1-f N (0 ≦ f <1) is used, than to constitute particularly in Al f Ga 1-f N ( 0 ≦ f <0.3), later formed It is possible to make a good ohmic contact with the p-electrode which is an ohmic electrode. Note that the p-type contact layer may be either a single layer or a multilayer (including a superlattice) structure. The p-type impurity concentration of the p-type contact layer is preferably 1 × 10 18 / cm 3 or more.

このような窒化物半導体層の積層構造を得た後、p型コンタクト層側から一部をエッチング除去することによってn型コンタクト層の一部を露出させ、その露出面にn電極を形成し、LEDを得る。あるいは、p型コンタクト層と反対の側の層がn型コンタクト層として使用可能な場合には、p型コンタクト層と反対の側の層に直接電極を形成してもよい。   After obtaining such a laminated structure of nitride semiconductor layers, a part of the n-type contact layer is exposed by etching away a part from the p-type contact layer side, and an n-electrode is formed on the exposed surface, Get the LED. Alternatively, when a layer on the side opposite to the p-type contact layer can be used as the n-type contact layer, an electrode may be formed directly on the layer on the side opposite to the p-type contact layer.

電極材料としては、ニッケル(Ni)、白金(Pt)パラジウム(Pd)、ロジウム(Rh)、ルテニウム(Ru)、オスミウム(Os)、イリジウム(Ir)、チタン(Ti)、ジルコニウム(Zr)、ハフニウム(Hf)、バナジウム(V)、ニオブ(Nb)、タンタル(Ta)、コバルト(Co)、鉄(Fe)、マンガン(Mn)、モリブデン(Mo)、クロム(Cr)、タングステン(W)、ランタン(La)、銅(Cu)、銀(Ag)、イットリウム(Y)よりなる群から選択された少なくとも一種を含む金属、合金、積層構造、さらには、それらの化合物(例えば、導電性の酸化物、窒化物など)、導電性の金属酸化物(酸化物半導体、例えば、錫をドーピングした厚さ50Å〜10μmの酸化インジウム(Indium Tin Oxide;ITO)、ZnO、In又はSnO)が挙げられる。 As electrode materials, nickel (Ni), platinum (Pt) palladium (Pd), rhodium (Rh), ruthenium (Ru), osmium (Os), iridium (Ir), titanium (Ti), zirconium (Zr), hafnium (Hf), vanadium (V), niobium (Nb), tantalum (Ta), cobalt (Co), iron (Fe), manganese (Mn), molybdenum (Mo), chromium (Cr), tungsten (W), lanthanum (La), copper (Cu), silver (Ag), metal containing at least one selected from the group consisting of yttrium (Y), an alloy, a laminated structure, and their compounds (for example, conductive oxide) , Nitride, etc.), conductive metal oxide (oxide semiconductor, for example, tin-doped indium oxide having a thickness of 50 to 10 μm (Indium Tin) Oxide; ITO), ZnO, In 2 O 3 or SnO 2 ).

なお、窒化物半導体層の形成は、有機金属化学気相成長(MOCVD)法に限らず、ハライド気相エピタキシャル成長(HVPE)法、分子線エピタキシー(MBE)法等を用いて成長させることができるが、有機金属化学気相成長法がより好ましい。   The formation of the nitride semiconductor layer is not limited to the metal organic chemical vapor deposition (MOCVD) method, but can be performed using a halide vapor phase epitaxy (HVPE) method, a molecular beam epitaxy (MBE) method, or the like. The metalorganic chemical vapor deposition method is more preferable.

さらに、紫外領域において発光スペクトルを有する発光素子については、例えば、Daisuke Morita et. Al, “High Output Power 365nm ULTRAVIOLET Light Emitting Diode of GaN-Free Structure” ipn. J. Appl. Phys. Vol. 41 (2002) pp. L 1434-L 1436に記載されている構造及びこれに準じた構造であってもよい。   Furthermore, for a light-emitting element having an emission spectrum in the ultraviolet region, for example, Daisuke Morita et. Al, “High Output Power 365 nm ULTRAVIOLET Light Emitting Diode of GaN-Free Structure” ipn. J. Appl. Phys. Vol. 41 (2002 ) The structure described in pp. L 1434-L 1436 and a structure similar thereto may be used.

以下に、本発明の窒化物半導体層の成長方法を図面に基づいて詳細に説明する。
実施例1
(窒化物半導体基板)
まず、図1(a)に示すように、2インチφ、C面を主面とするサファイア基板1上の全面に、温度を900℃にして、TMG(トリメチルガリウム)とNHとを用い、GaNからなる第1バッファ層2を、膜厚500Åで形成した。
次に、図1(b)に示すように、温度を1050℃にして、TMG(トリメチルガリウム)とNHとを用いGaNからなる高温バッファ層3を、第1の結晶質窒化物半導体層として、膜厚30000Åで形成した。
さらに、図1(c)に示すように、温度を900℃に戻し、上記と同様の方法により、GaNからなる低温バッファ層4を、窒化物半導体バッファ層として、膜厚200Åで形成した。
続いて、図1(d)に示すように、温度を上げ、低温バッファ層4を、高温バッファ層3表面から完全に除去することができるように、各ガスの流量、温度、等を調整しながらGaNからなる高温バッファ層5を、第2の結晶質窒化物半導体層として、膜厚30000Åで形成した。
得られた第2の結晶質窒化物半導体層の表面は、端部にわたる全面において、ピット状の欠陥が減少し、良好な結晶性が得られ、窒化物半導体基板として高品質なものが得られた。
Below, the growth method of the nitride semiconductor layer of this invention is demonstrated in detail based on drawing.
Example 1
(Nitride semiconductor substrate)
First, as shown in FIG. 1A, the temperature is set to 900 ° C. on the entire surface of the sapphire substrate 1 having a 2 inch φ and C-plane as a main surface, and TMG (trimethylgallium) and NH 3 are used. The first buffer layer 2 made of GaN was formed with a thickness of 500 mm.
Next, as shown in FIG. 1B, the temperature is set to 1050 ° C., and the high-temperature buffer layer 3 made of GaN using TMG (trimethylgallium) and NH 3 is used as the first crystalline nitride semiconductor layer. And a film thickness of 30000 mm.
Further, as shown in FIG. 1C, the temperature was returned to 900 ° C., and the low temperature buffer layer 4 made of GaN was formed as a nitride semiconductor buffer layer with a thickness of 200 mm by the same method as described above.
Subsequently, as shown in FIG. 1 (d), the flow rate of each gas, temperature, etc. are adjusted so that the temperature is raised and the low temperature buffer layer 4 can be completely removed from the surface of the high temperature buffer layer 3. However, the high-temperature buffer layer 5 made of GaN was formed as a second crystalline nitride semiconductor layer with a film thickness of 30000 mm.
As for the surface of the obtained second crystalline nitride semiconductor layer, pit-like defects are reduced on the entire surface over the end portion, and good crystallinity is obtained, and a high-quality nitride semiconductor substrate is obtained. It was.

(窒化物半導体層)
このようにして得られた窒化物半導体基板上に、まず、n型Al0.07Ga0.93N層を2.5μmの厚さで形成した。ここで、n型不純物はSiとした。
次に、井戸層と障壁層の5ペアからなる多重量子井戸(MQW:Multi-Quantum-Well)構造を有する活性層(MQW活性層)を形成する。ここで井戸層は、アンドープIn0.01Ga0.99Nであり、厚さ5nm程度である。障壁層は、Si−Al0.09Ga0.91Nであり、厚さ20nmであった。
続いて、p型Al0.38Ga0.62N層を30nmの厚さで形成した。ここで、p型不純物はMgとした。
次いで、p型オーミックコンタクト電極を蒸着により形成した。この際、このp型オーミックコンタクト電極が高い反射特性を有するようにRhを用いることにより、365nmの発光波長に対してp型AlGaN層との境界面において高い反射率が得られた。
さらに、p型オーミックコンタクト電極上にAu/Sn膜を薄く形成した。
(Nitride semiconductor layer)
On the nitride semiconductor substrate thus obtained, first, an n-type Al 0.07 Ga 0.93 N layer was formed to a thickness of 2.5 μm. Here, the n-type impurity is Si.
Next, an active layer (MQW active layer) having a multi-quantum well (MQW) structure composed of five pairs of a well layer and a barrier layer is formed. Here, the well layer is undoped In 0.01 Ga 0.99 N and has a thickness of about 5 nm. The barrier layer was Si—Al 0.09 Ga 0.91 N and had a thickness of 20 nm.
Subsequently, a p-type Al 0.38 Ga 0.62 N layer was formed with a thickness of 30 nm. Here, the p-type impurity was Mg.
Next, a p-type ohmic contact electrode was formed by vapor deposition. At this time, by using Rh so that the p-type ohmic contact electrode has high reflection characteristics, a high reflectivity was obtained at the interface with the p-type AlGaN layer for an emission wavelength of 365 nm.
Further, a thin Au / Sn film was formed on the p-type ohmic contact electrode.

(窒化物半導体素子)
続いて、p電極、n電極に垂直な方向で、窒化物半導体層のM面でバー状に分割し、さらにバー状のウェハを、1000×1000μmサイズのチップに分割した。
次に、各チップについて、Au/Sn膜を介してp型オーミックコンタクト電極側を熱伝導性が高い基板(例えば、CuW基板)上にボンディングした。
この後、例えば、サファイア基板の裏面側からレーザ照射を行うことによりサファイア基板及びバッファ層2、3、5を除去してn型Al0.07Ga0.93N層を露出させた。このn型Al0.07Ga0.93N層の露出面を、例えば、CMP(化学的機械研磨)により研磨した後、研磨面にn電極を、例えば、所定のメッシュ状に形成した。
そして、CuW基板を熱抵抗が低いリードフレーム上にマウントした。
(Nitride semiconductor devices)
Subsequently, the M-plane of the nitride semiconductor layer was divided into bars in the direction perpendicular to the p-electrode and n-electrode, and the bar-shaped wafer was further divided into 1000 × 1000 μm sized chips.
Next, for each chip, the p-type ohmic contact electrode side was bonded to a substrate having high thermal conductivity (for example, a CuW substrate) through an Au / Sn film.
Thereafter, for example, laser irradiation was performed from the back side of the sapphire substrate to remove the sapphire substrate and the buffer layers 2, 3, and 5 to expose the n-type Al 0.07 Ga 0.93 N layer. After the exposed surface of the n-type Al 0.07 Ga 0.93 N layer was polished by, for example, CMP (Chemical Mechanical Polishing), an n electrode was formed on the polished surface, for example, in a predetermined mesh shape.
Then, the CuW substrate was mounted on a lead frame having a low thermal resistance.

このようにして得られた窒化物半導体素子は、CuW基板による放熱性が良く、高い発光出力が得られた。
また、上記の窒化物半導体層の製法方法で形成した窒化物半導体基板を用いた場合、比較例として、上記の窒化物半導体基板の形成時に、サファイア基板上に、第1バッファ層2及び高温バッファ層3を、それぞれ200Å、30000Åで形成し、低温バッファ層4と高温バッファ層5を形成しない以外は上記と同様に窒化物半導体素子を形成した場合に比較して、1枚のウェハに対してとれるチップの数が約40%向上した。つまり、歩留まりが40%程度向上した。これは、実施例の方法においては、窒化物半導体基板の端部にわたるまで、有効にピット状の結晶欠陥を防止したのに対し、比較例のように、第1バッファ層と第1の結晶質窒化物半導体層のみを形成した場合には、それらの膜厚を大きくしても、窒化物半導体層の基板の端部に渡るピット状の結晶欠陥の発生を防止することができなかったためである。
実施例2
実施例1で得られた窒化物半導体基板と同様にして形成された窒化物半導体基板上に、それぞれ以下の(1)〜(5)に示す窒化物半導体層を形成し、窒化物半導体素子を得た。
The nitride semiconductor device thus obtained had good heat dissipation by the CuW substrate, and a high light emission output was obtained.
Further, when the nitride semiconductor substrate formed by the above method for producing a nitride semiconductor layer is used, as a comparative example, the first buffer layer 2 and the high-temperature buffer are formed on the sapphire substrate when the nitride semiconductor substrate is formed. Compared to the case where the nitride semiconductor device is formed in the same manner as described above except that the layer 3 is formed with 200 mm and 30000 mm, respectively, and the low temperature buffer layer 4 and the high temperature buffer layer 5 are not formed, The number of chips that can be taken is improved by about 40%. That is, the yield was improved by about 40%. This is because, in the method of the example, the pit-like crystal defects were effectively prevented until the end of the nitride semiconductor substrate, whereas the first buffer layer and the first crystalline material as in the comparative example. This is because, when only the nitride semiconductor layer is formed, the generation of pit-like crystal defects over the edge of the substrate of the nitride semiconductor layer could not be prevented even if the film thickness thereof was increased. .
Example 2
The nitride semiconductor layers shown in the following (1) to (5) are respectively formed on the nitride semiconductor substrate formed in the same manner as the nitride semiconductor substrate obtained in Example 1, and the nitride semiconductor element is obtained. Obtained.

(1)膜厚が4μmのSiドープn型GaNよりなるn型コンタクト層、膜厚が30ÅのアンドープIn0.2Ga0.8Nよりなる単一量子井戸構造の発光層、膜厚が0.2μmのMgドープp型Al0.1Ga0.9Nよりなるp型層、膜厚が0.5μmのMgドープp型GaNよりなるp型コンタクト層。 (1) An n-type contact layer made of Si-doped n-type GaN having a thickness of 4 μm, a light emitting layer having a single quantum well structure made of undoped In 0.2 Ga 0.8 N having a thickness of 30 μm, and a thickness of 0 A p-type layer made of Mg-doped p-type Al 0.1 Ga 0.9 N having a thickness of 2 μm and a p-type contact layer made of Mg-doped p-type GaN having a thickness of 0.5 μm.

(2)膜厚5μmのSiを4.5×1018/cm含むGaNからなるn側コンタクト層、3000ÅのアンドープGaNからなる下層と、300ÅのSiを4.5×1018/cm含むGaNからなる中間層と、50ÅのアンドープGaNからなる上層との3層からなるn側第1多層膜層(総膜厚:3350Å)、アンドープGaNからなる窒化物半導体層を40ÅとアンドープIn0.1Ga0.9Nからなる窒化物半導体層を20Åとが繰り返し交互に10層ずつ積層されてさらにアンドープGaNからなる窒化物半導体層を40Åの膜厚で形成された超格子構造のn側第2多層膜層(総膜厚:640Å)、膜厚が250ÅのアンドープGaNからなる障壁層と膜厚が30ÅのIn0.3Ga0.7Nからなる井戸層とが繰り返し交互に6層ずつ積層され、さらに膜厚が250ÅのアンドープGaNからなる障壁が形成された多重量子井戸構造の発光層(総膜厚:1930Å)、Mgを5×1019/cm含むAl0.15Ga0.85Nからなる窒化物半導体層を40ÅとMgを5×1019/cm含むIn0.03Ga0.97Nからなる窒化物半導体層を25Åとが繰り返し5層ずつ交互に積層されて、さらにMgを5×1019/cm含むAl0.15Ga0.85Nからなる窒化物半導体層を40Åの膜厚で形成された超格子構造のp側多層膜層(総膜厚:365Å)、膜厚が1200ÅのMgを1×1020/cm含むGaNからなるp側コンタクト層。 (2) n-side contact layer made of GaN and Si having a thickness of 5μm containing 4.5 × 10 18 / cm 3, and a lower layer made of undoped GaN of 3000 Å, containing Si 300Å 4.5 × 10 18 / cm 3 An n-side first multilayer film layer (total film thickness: 3350 mm) composed of an intermediate layer made of GaN and an upper layer made of 50 ア ン undoped GaN, and 40 を of undoped GaN nitride semiconductor layer made of undoped GaN . N-side first layer of a superlattice structure in which nitride semiconductor layers made of 1 Ga 0.9 N are repeatedly stacked in layers of 10 繰 り 返 し, and nitride semiconductor layers made of undoped GaN are formed to a thickness of 40 Å. 2 multi-film layer (total film thickness: 640Å), and a well layer having a thickness barrier layer and the film thickness made of undoped GaN of 250Å consisting in 0.3 Ga 0.7 N of 30Å Laminated by six layers alternately returns Ri, further light-emitting layer having the multiple quantum well structure thickness barrier composed of undoped GaN of 250Å was formed (total film thickness: 1930Å), the Mg comprises 5 × 10 19 / cm 3 40 layers of nitride semiconductor layers made of Al 0.15 Ga 0.85 N and 5 layers of nitride semiconductor layers made of In 0.03 Ga 0.97 N containing 5 × 10 19 / cm 3 of Mg are repeated in 5 layers. A p-side multilayer film having a superlattice structure in which a nitride semiconductor layer made of Al 0.15 Ga 0.85 N containing Mg 5 × 10 19 / cm 3 and having a thickness of 40 mm is alternately stacked. A p-side contact layer made of GaN containing 1 × 10 20 / cm 3 of Mg (total film thickness: 365 mm) and a film thickness of 1200 mm.

(3)膜厚1μmのアンドープGaN層、膜厚5μmのSiを4.5×1018/cm含むGaNからなるn側コンタクト層、3000ÅのアンドープGaNからなる下層と、300ÅのSiを4.5×1018/cm含むGaNからなる中間層と、50ÅのアンドープGaNからなる上層との3層からなるn側第1多層膜層(総膜厚3350Å)、アンドープGaNからなる窒化物半導体層を40ÅとアンドープIn0.1Ga0.9Nからなる窒化物半導体層を20Åとが繰り返し交互に10層ずつ積層されてさらにアンドープGaNからなる窒化物半導体層を40Åの膜厚で形成された超格子構造のn側第2多層膜層(総膜厚)640Å)、最初に膜厚が250ÅのアンドープGaNからなる障壁層と続いて膜厚が30ÅのIn0.3Ga0.7Nからなる井戸層と膜厚が100ÅのIn0.02Ga0.98Nからなる第1の障壁層と膜厚が150ÅのアンドープGaNからなる第2の障壁層が繰り返し交互に6層ずつ積層されて形成された多重量子井戸構造の活性層(総膜厚1930Å)(繰り返し交互に積層する層は3層〜6層の範囲が好ましい)、Mgを5×1019/cm含むAl0.15Ga0.85Nからなる窒化物半導体層を40ÅとMgを5×1019/cm含むIn0.03Ga0.97Nからなる窒化物半導体層を25Åとが繰り返し5層ずつ交互に積層されてさらにMgを5×1019/cm含むAl0.15Ga0.85Nからなる窒化物半導体層を40Åの膜厚で形成された超格子構造のp側多層膜層(総膜厚365Å)、膜厚が1200ÅのMgを1×1020/cm含むGaNからなるp側コンタクト層。 (3) An undoped GaN layer with a thickness of 1 μm, an n-side contact layer made of GaN containing 4.5 × 10 18 / cm 3 of Si with a thickness of 5 μm, a lower layer made of 3000 Å undoped GaN, and a Si layer of 300 Å. An n-side first multilayer film layer (total film thickness: 3350 mm) composed of an intermediate layer composed of GaN containing 5 × 10 18 / cm 3 and an upper layer composed of 50 μm undoped GaN, a nitride semiconductor layer composed of undoped GaN Nitride semiconductor layers composed of 40 nm and undoped In 0.1 Ga 0.9 N were repeatedly stacked in layers of 10 layers, and a nitride semiconductor layer composed of undoped GaN was formed to a thickness of 40 mm. N-side second multilayer film layer (total film thickness) of 640 mm) having a superlattice structure, first a barrier layer made of undoped GaN having a film thickness of 250 mm, and subsequently I having a film thickness of 30 mm. 0.3 second barrier layer first barrier layer and the thickness of Ga well layers and the film thickness made of 0.7 N consists 100Å of an In 0.02 Ga 0.98 N is made of undoped GaN of 150Å is An active layer having a multiple quantum well structure (total film thickness of 1930 mm) formed by repeatedly and alternately stacking 6 layers (preferably a layer of 3 to 6 layers is repeatedly stacked alternately), Mg is 5 × 10 19. 40 cm of a nitride semiconductor layer made of Al 0.15 Ga 0.85 N containing / cm 3 and 25 kg of a nitride semiconductor layer made of In 0.03 Ga 0.97 N containing 5 × 10 19 / cm 3 of Mg Of the superlattice structure in which a nitride semiconductor layer made of Al 0.15 Ga 0.85 N containing 5 × 10 19 / cm 3 of Mg and having a thickness of 40 mm is formed by alternately laminating 5 layers. Side multilayer film layer (total film thickness 365 p), a p-side contact layer made of GaN containing 1 × 10 20 / cm 3 of Mg having a thickness of 1200 Å.

ここではさらに、n側に設ける3000ÅのアンドープGaNからなる下層を、下から1500ÅのアンドープGaNからなる第1の層と100ÅのSiを5×1017/cm含むGaNからなる第2の層と1500ÅのアンドープGaNからなる第3の層とからなる3層構造の下層にすることで、発光素子の駆動時間経過に伴うVの変動を抑えることが可能となる。 Here, further, a lower layer made of 3000 Å undoped GaN provided on the n side, a first layer made of 1,500 ア ン undoped GaN from the bottom, and a second layer made of GaN containing 100 Si Si of 5 × 10 17 / cm 3 , By using a lower layer of a three-layer structure composed of a third layer made of 1500 ア ン undoped GaN, it is possible to suppress the variation in Vf with the lapse of the driving time of the light emitting element.

(4)Siを6.0×1018/cm含むGaNからなるn側コンタクト層、アンドープGaN層(以上が総膜厚6nmのn型窒化物半導体層)、Siを2.0×1018/cm含むGaN障壁層とInGaN井戸層とを繰り返し5層ずつ交互に積層された多重量子井戸の活性層、膜厚が1300ÅのMgを5.0×1018/cm含むGaNからなるp型窒化物半導体層、膜厚が50ÅのInGaN層。このように30〜100Å、好ましい膜厚として50ÅのInGaN層を設ける場合、この層がp電極と接することとなり、p側コンタクト層となりうる。 (4) An n-side contact layer made of GaN containing 6.0 × 10 18 / cm 3 of Si, an undoped GaN layer (the above is an n-type nitride semiconductor layer having a total film thickness of 6 nm), and Si of 2.0 × 10 18 An active layer of a multiple quantum well in which 5 layers of GaN barrier layers and InGaN well layers containing / cm 3 are alternately stacked, p made of GaN containing 5.0 × 10 18 / cm 3 of Mg having a thickness of 1300 mm Type nitride semiconductor layer, InGaN layer with a thickness of 50 mm. Thus, when an InGaN layer having a thickness of 30 to 100 mm and a preferable film thickness of 50 mm is provided, this layer is in contact with the p-electrode and can be a p-side contact layer.

(5)Siを1.3×1019/cm含むGaNからなるn側コンタクト層、アンドープGaN層(以上が総膜厚6nmのn型窒化物半導体層)、Siを3.0×1018/cm含むGaN障壁層とInGaN井戸層とを繰り返し7層ずつ交互に積層された多重量子井戸の活性層(総膜厚:800Å)、膜厚が1300ÅのMgを2.5×1020/cm含むGaNからなるp型窒化物半導体層、膜厚が50ÅのInGaN層。このように30〜100Å、好ましい膜厚として50ÅのInGaN層を設ける場合、この層がp電極と接することとなり、p側コンタクト層となりうる。 (5) An n-side contact layer made of GaN containing 1.3 × 10 19 / cm 3 of Si, an undoped GaN layer (the above is an n-type nitride semiconductor layer having a total film thickness of 6 nm), and Si of 3.0 × 10 18 An active layer (total film thickness: 800 mm) of multiple quantum wells in which 7 layers of GaN barrier layers and InGaN well layers containing / cm 3 are alternately stacked, and Mg of 1300 mm thickness is 2.5 × 10 20 / A p-type nitride semiconductor layer made of GaN containing cm 3 and an InGaN layer with a thickness of 50 mm. Thus, when an InGaN layer having a thickness of 30 to 100 mm and a preferable film thickness of 50 mm is provided, this layer is in contact with the p-electrode and can be a p-side contact layer.

このようにして得られたいずれの窒化物半導体素子においても、CuW基板による放熱性が良く、高い発光出力が得られた。また、歩留まりも、比較例1に比べて30〜40%程度向上した。   In any of the nitride semiconductor devices obtained in this way, the heat dissipation by the CuW substrate was good and a high light emission output was obtained. Also, the yield was improved by about 30 to 40% compared to Comparative Example 1.

本発明の窒化物半導体層の成長方法は、窒化物半導体層を基板(下地)として用いる全ての窒化物半導体素子の製造に適用することができ、特に、UVLEDのような比較的チップサイズの大きな素子に対して好適に利用することができる。   The method for growing a nitride semiconductor layer according to the present invention can be applied to the manufacture of all nitride semiconductor devices using the nitride semiconductor layer as a substrate (underlying), and in particular, has a relatively large chip size such as a UVLED. It can utilize suitably with respect to an element.

本発明における窒化物半導体層の成長方法を示す概略断面工程図である。It is a schematic sectional process drawing which shows the growth method of the nitride semiconductor layer in this invention.

符号の説明Explanation of symbols

1 サファイア基板(基板)
2 第1バッファ層
3 高温バッファ層(第1の結晶質窒化物半導体層)
4 低温バッファ層(窒化物半導体バッファ層)
5 第2の高温バッファ層(第2の結晶質窒化物半導体層)
1 Sapphire substrate (substrate)
2 First buffer layer 3 High temperature buffer layer (first crystalline nitride semiconductor layer)
4 Low temperature buffer layer (nitride semiconductor buffer layer)
5 Second high-temperature buffer layer (second crystalline nitride semiconductor layer)

Claims (4)

(a)基板の上に、第1の結晶質窒化物半導体層を形成する工程と、
(b)該第1の結晶質窒化物半導体層上に、窒化物半導体バッファ層を形成する工程と、
(c)得られた窒化物半導体バッファ層を除去するとともに、第2の結晶質窒化物半導体層を形成する工程とを少なくとも有することを特徴とする窒化物半導体層の成長方法。
(A) forming a first crystalline nitride semiconductor layer on a substrate;
(B) forming a nitride semiconductor buffer layer on the first crystalline nitride semiconductor layer;
(C) removing the obtained nitride semiconductor buffer layer and forming at least a second crystalline nitride semiconductor layer; and a method for growing a nitride semiconductor layer, comprising:
第1の結晶質及び窒化物半導体バッファ層がGaNである請求項1に記載の方法。 The method of claim 1, wherein the first crystalline and nitride semiconductor buffer layer is GaN. 基板と第1の結晶質窒化物半導体層との間に、さらに第1バッファ層を形成する請求項1又は2に記載の方法。 The method according to claim 1, further comprising forming a first buffer layer between the substrate and the first crystalline nitride semiconductor layer. 工程(c)において、第2の結晶質窒化物半導体層を形成しながら、窒化物半導体バッファ層を完全に除去する請求項1〜3のいずれか1つに記載の方法。 The method according to claim 1, wherein in step (c), the nitride semiconductor buffer layer is completely removed while forming the second crystalline nitride semiconductor layer.
JP2004176875A 2004-06-15 2004-06-15 Method of growing nitride semiconductor layer Expired - Fee Related JP4654611B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004176875A JP4654611B2 (en) 2004-06-15 2004-06-15 Method of growing nitride semiconductor layer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004176875A JP4654611B2 (en) 2004-06-15 2004-06-15 Method of growing nitride semiconductor layer

Publications (2)

Publication Number Publication Date
JP2006004990A true JP2006004990A (en) 2006-01-05
JP4654611B2 JP4654611B2 (en) 2011-03-23

Family

ID=35773136

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004176875A Expired - Fee Related JP4654611B2 (en) 2004-06-15 2004-06-15 Method of growing nitride semiconductor layer

Country Status (1)

Country Link
JP (1) JP4654611B2 (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008015765A1 (en) * 2006-08-04 2008-02-07 The Kansai Electric Power Co., Inc. Bipolar semiconductor device and process for producing the same
JP2009038179A (en) * 2007-08-01 2009-02-19 National Institute For Materials Science Element substrate and manufacturing method thereof
KR101034764B1 (en) 2009-07-16 2011-05-16 주식회사 에피밸리 Method of forming ?-nitride semiconductor light emitting device
JP2012009784A (en) * 2010-06-28 2012-01-12 Meijo Univ Semiconductor element and method of reducing dislocation of semiconductor element
JP2013179121A (en) * 2012-02-28 2013-09-09 Air Water Inc Method for manufacturing semiconductor substrate, and semiconductor substrate

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07165498A (en) * 1993-10-08 1995-06-27 Mitsubishi Cable Ind Ltd Gan single crystal and its production
JPH07170011A (en) * 1993-10-22 1995-07-04 Sharp Corp Semiconductor laser element and adjusting method of its self-excited oscillation intensity
JPH07267796A (en) * 1994-03-31 1995-10-17 Mitsubishi Cable Ind Ltd Production of gallium nitride single crystal
JPH11298039A (en) * 1998-03-20 1999-10-29 Ind Technol Res Inst Method of growing gan layer ad buffer layer and structure thereof

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07165498A (en) * 1993-10-08 1995-06-27 Mitsubishi Cable Ind Ltd Gan single crystal and its production
JPH07170011A (en) * 1993-10-22 1995-07-04 Sharp Corp Semiconductor laser element and adjusting method of its self-excited oscillation intensity
JPH07267796A (en) * 1994-03-31 1995-10-17 Mitsubishi Cable Ind Ltd Production of gallium nitride single crystal
JPH11298039A (en) * 1998-03-20 1999-10-29 Ind Technol Res Inst Method of growing gan layer ad buffer layer and structure thereof

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008015765A1 (en) * 2006-08-04 2008-02-07 The Kansai Electric Power Co., Inc. Bipolar semiconductor device and process for producing the same
JP2009038179A (en) * 2007-08-01 2009-02-19 National Institute For Materials Science Element substrate and manufacturing method thereof
KR101034764B1 (en) 2009-07-16 2011-05-16 주식회사 에피밸리 Method of forming ?-nitride semiconductor light emitting device
JP2012009784A (en) * 2010-06-28 2012-01-12 Meijo Univ Semiconductor element and method of reducing dislocation of semiconductor element
JP2013179121A (en) * 2012-02-28 2013-09-09 Air Water Inc Method for manufacturing semiconductor substrate, and semiconductor substrate

Also Published As

Publication number Publication date
JP4654611B2 (en) 2011-03-23

Similar Documents

Publication Publication Date Title
US8513694B2 (en) Nitride semiconductor device and manufacturing method of the device
JP4378070B2 (en) Nitride semiconductor device
JP2010232464A (en) Group iii nitride semiconductor light emitting element, method of manufacturing the same, and laser diode
JP2009027201A (en) Nitride semiconductor element
KR102112249B1 (en) Semiconductor wafer
JP2001203385A (en) Nitride semiconductor light emitting diode
JPH11219910A (en) Method of growing nitride semiconductor and nitride semiconductor element
JP2008294188A (en) Semiconductor light emitting device and method of manufacturing the same
JP5098135B2 (en) Semiconductor laser element
JP2002261014A (en) Method of manufacturing nitride semiconductor element
JP3551751B2 (en) Method for growing nitride semiconductor
JP4641812B2 (en) Gallium nitride compound semiconductor laminate and method for producing the same
JP2009021638A (en) Nitride gallium based compound semiconductor luminous element
JP2005209925A (en) Lamination semiconductor substrate
KR100625835B1 (en) Nitride Semiconductor Device
JP4337132B2 (en) Nitride semiconductor substrate and nitride semiconductor device using the same
JP2003224298A (en) Nitride semiconductor element and its manufacturing method
JP4654611B2 (en) Method of growing nitride semiconductor layer
JP3847000B2 (en) Nitride semiconductor device having nitride semiconductor layer with active layer on nitride semiconductor substrate and method for growing the same
JP4292925B2 (en) Method for manufacturing group III nitride compound semiconductor light emitting device
JP3859356B2 (en) Method of manufacturing nitride semiconductor device
JP2005340762A (en) Group iii nitride semiconductor light-emitting element
JP5105738B2 (en) Method for producing gallium nitride compound semiconductor laminate
JP4628651B2 (en) Manufacturing method of nitride semiconductor light emitting device
JP2008034862A (en) Growing method for nitride semiconductor

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070611

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100218

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100223

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100407

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100928

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101104

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20101124

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101207

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140107

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4654611

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140107

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees