JP2005534976A - 液晶表示装置及びその駆動方法 - Google Patents

Abstract

液晶表示装置は、それぞれ走査信号を送信し、上部、中部、及び下部領域（１００Ａ、１００Ｂ、１００Ｃ）にそれぞれ備えられている複数の上部ゲート線（Ｇ１〜Ｇｎ−ｘ−１）、複数の中部ゲート線（Ｇｎ−ｘ〜Ｇｎ＋ｘ）、及び複数の下部ゲート線（Ｇｎ＋ｘ＋１〜Ｇｍ）；データ信号を送信する複数の対の上部及び下部データ線（Ｄ１〜Ｄｎ、Ｃ１〜Ｃｎ）；それぞれ前記ゲート線（Ｇ１〜Ｇｍ）及びデータ線（Ｄ１〜Ｄｎ、Ｃ１〜Ｃｎ）に接続されている複数の画素；を含む。複数の画素は、行列形態に配列されており、前記上部、中部、及び下部領域にそれぞれ備えられている複数の上部、中部、及び下部画素を含む。複数対の第上部び下部データ線は、それぞれ切断点で分離されており、上部及び下部データ線の切断点は、前記中部領域にランダムに分布する。

Description

本発明は、液晶表示装置及びその駆動方法に関するものである。

近来、パーソナルコンピュータやテレビなどの軽量化及び薄形化に伴い、ディスプレイ装置も、軽量化及び薄形化が要求されており、このような要求に従って、陰極線管（cathode ray tube：ＣＲＴ）の代わりに、液晶表示装置（liquid crystal display：ＬＣＤ）のようなフラットパネル型ディスプレイが、開発されている。

ＬＣＤは、二つの基板の間に注入されている異方性誘電率を有する液晶物質に電界を印加し、この電界の強さを調節して、基板に透過する光の量を調節することによって所望の画像信号を得る表示装置である。

一般的に、ＬＣＤは、走査信号を伝達する複数のゲート線と、データ電圧を伝達するデータ線と、そして、行列形態に配列されている複数の画素であって、ゲート線とデータ線に接続されている薄膜トランジスタ（ＴＦＴ）などのスイッチング素子を含む複数の画素と、を含む。

まず、ゲート線に、順に走査信号であるゲートオン信号を印加して、このゲート線に接続されたスイッチング素子を順に導通させると同時に、導通したスイッチング素子に接続された画素に印加するデータ電圧を、各データ線に供給する。そうすると、前記データ線に供給されたデータ電圧は、導通したスイッチング素子を通じて各画素に印加される。この時、１フレーム周期の間、全てのゲート線に順にゲートオン信号を印加して、全ての画素行にデータ電圧を印加することにより、結局一つのフレームの画像を表示する。

一方、最近は、液晶表示装置の解像度が高まることに伴って、より多数のゲート線が必要となっているが、１フレームを走査するのにかかる時間は、例えば１/６０秒に制限されていて、各ゲート線の走査時間は、その分短くなる。したがって、データ電圧の印加時間が充分でないために、画質が劣るという問題点がある。

したがって、最近は、充分な走査時間を確保するために、ゲート線に平行な仮想の直線（以下、“切断線”という）を中心に、表示板を上下に２分割して別途に駆動する方式（‘デュアルスキャン方式’という）が、提案された。デュアルスキャン方式の液晶表示装置は、表示板の上半面と下半面にそれぞれ備えられている二つのセットのデータ線とゲート線を含む。また、デュアルスキャン方式の液晶表示装置には、一対のゲート駆動部と一対のデータ駆動部が、備えられている。このデュアルスキャン方式では、表示板の上半面と下半面にあるゲート線を同時に走査することによって、走査時間を２倍に伸ばす。

しかし、このように動作するデュアルスキャン方式の液晶表示装置では、たとえ上半面と下半面の輝度の差が小さいとしても、切断線に沿って、その輝度の差が認識され易いという問題点がある。

本発明が目的とする技術的課題は、前記のような従来の問題点を解決することにある。

このような技術的課題を達成するための本発明の液晶表示装置は、それぞれ走査信号を送信し、第１、第２、及び第３領域にそれぞれ備えられている複数の第１ゲート線、複数の第２ゲート線、及び複数の第３ゲート線；データ電圧を送信し、それぞれ切断点で分離されている複数対の第１及び第２データ線；そして、前記ゲート線及びデータ線に接続されており、行列形態に配列されており、前記第１、第２、及び第３領域にそれぞれ備えられている複数の第１、第２、及び第３画素からなる複数の画素；を含み、前記第１及び第２データ線の切断点は、前記第２領域にランダムに分布する。

前記第１ゲート線のうちの一つと前記第３ゲート線のうちの一つは、同時に走査され、前記第２ゲート線は、前記第１及び第３ゲート線の走査が終わった後に、走査されるのが好ましい。

前記第２ゲート線が走査される間、各対の第１及び第２データ線には、同一のデータ電圧が印加されるのが好ましい。

前記第１ゲート線の数は、前記第３ゲート線の数と同一であり、前記第２領域は、前記第１領域と前記第３領域の間に位置するのが好ましい。前記第１、第２、及び第３ゲート線に対する走査方向は、同一であることができる。

この液晶表示装置は、前記第１データ線及び第２データ線にデータ電圧をそれぞれ印加する第１及び第２データ駆動部；前記第１、第２、及び第３ゲート線に走査信号を印加するゲート駆動部；そして、前記データ電圧に対応する映像データを保存し、前記映像データを前記第１及び第２データ駆動部に供給するメモリ；をさらに含むことができる。

前記映像データは、書き込みクロック信号と同期して前記メモリに記録され、読み出しクロック信号と同期して読み出される。前記読み出しクロック信号の周波数は、前記書き込みクロック信号の半分であるのが好ましい。

前記第１画素及び前記第３画素に対する映像データは、それぞれ前記第１データ駆動部及び前記第２データ駆動部に供給され、前記第２画素に対する映像データは、前記第１及び第２データ駆動部の両者に供給されるのが好ましい。

本発明の液晶表示装置の駆動方法は、それぞれ走査信号を送信し、第１、第２、及び第３領域にそれぞれ備えられている複数の第１ゲート線、複数の第２ゲート線、及び複数の第３ゲート線、データ電圧を送信し、前記第２領域にランダムに分布する複数の切断点で分離されている複数対の第１及び第２データ線、そして前記ゲート線及びデータ線に接続されており、行列形態に配列されており、前記第１、第２、及び第３領域にそれぞれ備えられている複数の第１、第２、及び第３画素からなる複数の画素を含む液晶表示装置の駆動方法であって、前記第１ゲート線と前記第３ゲート線を対をなして、同時に走査信号を順に印加する段階；前記第１及び第２データ線に、それぞれ前記第１画素と前記第３画素に対するデータ電圧を印加する段階；前記第２ゲート線に走査信号を順に印加する段階；そして前記第２画素に対するデータ電圧を前記第１及び第２データ線の両者に印加する段階；を含む。

前記第１及び第３ゲート線に走査信号を印加した後に、前記第２ゲート線に走査信号を印加するのが好ましい。

この方法は、書き込みクロック信号と同期して、前記データ電圧に対応する映像信号をメモリに記録する段階；好ましくは前記書き込みクロック信号の半分の周波数を有する読み出しクロック信号と同期して、前記第１及び第３画素に対する映像信号を読み出す段階；前記第１及び第３画素に対する映像信号を前記データ電圧に変換する段階；前記読み出しクロック信号と同期して前記第２画素に対する映像信号を読み出す段階；そして、前記第２画素に対する映像信号を前記データ電圧に変換する段階；をさらに含むことができる。

本発明によれば、上部データ線と下部データ線との間の切断点をランダムに分布させて、切断点を接続する線が一定の形態を有しないようにすることにより、デュアルスキャン時に、切断線に沿って輝度の境界線が鮮やかに目立つことを減少させることができる。

添付した図面を参照して、本発明の実施例について、本発明の属する技術分野における通常の知識を有する者が容易に実施できるように詳細に説明する。しかし、本発明は、多様な相違した形態に実現することができ、ここで説明する実施例に限定されない。

以下、本発明の実施例による液晶表示装置及びその駆動方法について、添付した図面を参照して、詳細に説明する。

図１は、本発明の一つの実施例による液晶表示装置のブロック図であり、図２は、本発明の一つの実施例による液晶表示装置における切断点の分布例を示したものであり、図３は、図２に示した部分（Ａ）の詳細図である。

図１に示したように、本発明の一つの実施例による液晶表示装置は、液晶パネル１００、上部及び下部データ駆動部２１０、２２０、ゲート駆動部３００、メモリ部４００、及び信号制御部５００を含む。

液晶パネル１００は、ゲート信号（又は走査信号ともいう）を伝達するための複数のゲート線（Ｇ１〜Ｇｍ）と、データ電圧を伝達するための上部及び下部データ線（Ｄ１〜ＤＮ、Ｃ１〜ＣＮ）と、ゲート線（Ｇ１〜Ｇｍ）とデータ線（Ｄ１〜ＤＮ、Ｃ１〜ＣＮ）に接続されている複数の画素と、を含む。

図３を見てみると、各画素は、液晶キャパシタ（蓄電器）（ＣＬＣ）と、これに接続されている薄膜トランジスタ（Ｔｉ）（ｉ＝１、２、…）と、を含む。液晶キャパシタ（ＣＬＣ）は、画素電極（図示せず）と、共通電極（図示せず）と、それらの間の液晶層（図示せず）と、を含む。各薄膜トランジスタ（Ｔｉ）（ｉ＝１、２、…）は、ゲート線（Ｇ１〜Ｇｍ）のうちの一つに接続されているゲートと、データ線（Ｄ１〜ＤＮ、Ｃ１〜ＣＮ）のうちの一つに接続されているソースと、液晶キャパシタ（ＣＬＣ）の画素電極に接続されているドレーンと、を有している。

ここで、複数のゲート線は、複数のゲート線（Ｇ１〜Ｇｎ−ｘ−１）からなる上部グループと、複数のゲート線（Ｇｎ−ｘ〜Ｇｎ＋ｘ）からなる中部グループと、複数のゲート線（Ｇｎ＋ｘ＋１〜Ｇｍ）（ｎ≠２ｍ）からなる下部グループと、に分けられる。上部グループのゲート線（Ｇ１〜Ｇｎ−ｘ−１）、中部グループのゲート線（Ｇｎ−ｘ〜Ｇｎ＋ｘ）、及び下部グループのゲート線（Ｇｎ＋ｘ＋１〜Ｇｍ）（ｎ≠２ｍ）が位置する領域を、それぞれ上部領域（１００Ａ）、中部領域（１００Ｂ）、及び下部領域（１００Ｃ）という。

本発明の他の実施例によれば、ゲート線は、三つ以上のグループに分けられる。

また、上部データ線（Ｄ１〜ＤＮ）と下部データ線（Ｃ１〜ＣＮ）は、図２に示したように、中部領域（１００Ｂ）にランダムに分布されている切断点を基準に互いに分離されている。言い換えると、本発明の実施例で、上部データ線（Ｄ１〜ＤＮ）と下部データ線（Ｃ１〜ＣＮ）を物理的に分離する切断点が、中部領域（１００Ｂ）に不規則に分布されている。例えば、（図面より点線で示した）切断点Ｐｉを互いに接続した線の形態は、直線でもなく、ゲート線（Ｇ１−Ｇｍ）に平行することもない。代わりに、この接続線は、数多くの屈曲部を有している。たとえ明るさの差が小さいとしても、直線や平面など規則的な模様については、人間の目で容易に感知するが、このように切断点が不規則に分布すれば、切断点付近での明るさの差は、容易に認識されない。

一方、ゲート駆動部３００は、ゲート線（Ｇ１−Ｇｍ）に接続され、ゲートオン電圧を印加する。この時、本発明の一つの実施例によれば、ゲート駆動部３００は、それぞれ上部及び下部ゲート線グループ（Ｇ１〜Ｇｎ−ｘ−１、Ｇｎ＋ｘ＋１〜Ｇｍ）内のゲート線を対をなして、順にゲートオン電圧を印加した後、中部ゲート線グループ（Ｇｎ−ｘ〜Ｇｎ＋ｘ）に順にゲートオン電圧を印加する。例えば、ゲート駆動部３１０は、上部ゲート線グループ（Ｇ１〜Ｇｎ−ｘ−１）の一番目のゲート線（Ｇ１）から（ｎ−ｘ−１）番目のゲート線（Ｇｎ−ｘ−１）方向に、つまり、上から下へゲートオン電圧を順に印加し、また、下部ゲート線グループ（Ｇｎ＋ｘ＋１〜Ｇｍ）の一番目のゲート線（Ｇｎ＋ｘ＋１）から最後のゲート線（Ｇｍ）の方向に、つまり、上から下へゲートオン電圧を順に印加する。次に、中部ゲート線グループ（Ｇｎ−ｘ〜Ｇｎ＋ｘ）の一番目のゲート線（Ｇｎ−ｘ）から最後のゲート線（Ｇｎ＋ｘ）の方向に、つまり、上から下へゲートオン電圧を順に印加する。

上部及び下部データ駆動部２１０、２２０は、それぞれ液晶パネル１００の上部及び下部に位置し、メモリ部４００から印加される映像データ（ＤＡＴＡ）に応じて、それぞれ上部データ線（Ｄ１〜Ｄｎ）及び下部データ線（Ｃ１〜Ｃｎ）にデータ電圧を印加する。

信号制御部５００は、外部から映像データ（ＤＡＴＡ）、メインクロック（ＭＣＬＫ）、水平同期信号（Ｈｓｙｎｃ）、垂直同期信号（Ｖｓｙｎｃ）を受信し、必要なタイミング信号を、生成して、メモリ部４００、ゲート駆動部３００、上部及び下部データ駆動部２１０、２２０に供給する。

メモリ部４００は、信号制御部５００から供給される書き込みクロック信号（ＷＣＬＫ）と読み出しクロック信号（ＲＣＬＫ）とそれぞれ同期して、上部データ駆動部及び下部データ駆動部２１０、２２０に印加される映像データを記録し、読み出す。読み出しクロック信号（ＲＣＬＫ）の周波数は、書き込みクロック信号（ＷＣＬＫ）の周波数の１/２である。図１には、メモリ部４００が上部メモリ及び下部メモリに分れられているが、これに限定されるわけではない。

以下、本発明の一つの実施例による液晶表示装置の動作について、図４及び図５を参照して詳細に説明する。

図４は、本発明の一つの実施例による液晶表示装置の動作タイミング図であり、図５は、メモリ部の概略図である。

まず、外部から、映像データ（ＤＡＴＡ）、メインクロック（ＭＣＬＫ）、フレーム同期信号である垂直同期信号（Ｖｓｙｎｃ）、水平ライン（つまり、走査ライン）の同期信号である水平同期信号（Ｈｓｙｎｃ）が、信号制御部５００に入力される。
メモリ部４００は、信号制御部５００から出力される書き込みクロック（ＷＣＬＫ）と同期して映像データ（ＤＡＴＡ）を記録する。つまり、一番目の画素行、二番目の画素行、…、（ｎ−ｘ−１）番目の画素行、（ｎ−ｘ）番目の画素行、…、（ｎ＋ｘ−１）番目の画素行、（ｎ＋ｘ）番目の画素行、そして最後のｍ番目の画素行の画素に対する映像データ（ＤＡＴＡ）が、順に書き込みクロック信号（ＷＣＬＫ）と同期して記録される。この時、上部及び下部メモリの一部に、中部領域（１００Ｂ）の画素に印加される映像データ（ＤＡＴＡ）が記録され得る。

前記のようにメモリ部４００に保存された映像データ（ＤＡＴＡ）は、読み出しクロック信号（ＲＣＬＫ）と同期してメモリ部４００で読み出されて、上部データ駆動部２１０及び下部ゲート駆動部２２０に送信される。

より具体的には、信号制御部５００は、メモリ部４００に読み出しクロック信号（ＲＣＬＫ）を提供して、上部及び下部領域（１００Ａ、１００Ｃ）の画素に対する映像データを対をなして読み出し、それぞれ上部データ駆動部２１０及び下部ゲート駆動部２２０に送信できるようにする。上部領域（１００Ａ）と下部領域（１００Ｃ）の画素に対する全ての映像データ（ＤＡＴＡ）を読み出した後に、メモリ部４００に保存されている中部領域（１００Ｂ）の画素に対する映像データ（ＤＡＴＡ）を読み出し、上部及び下部データ駆動部２１０、２２０に同時に供給する。

上部及び下部データ駆動部２１０、２２０は、クロック（ＨＣＬＫ）と同期して送信された映像データ（ＤＡＴＡ）を受信し、受信した映像データ（ＤＡＴＡ）をアナログデータ電圧に変換する。上部データ駆動部２１０と下部データ駆動部２２０は、それぞれ信号制御部５００から出力されるロード（ＬＯＡＤ）信号に応じて、上部データ線（Ｄ１〜ＤＮ）及び下部データ線（Ｃ１〜ＣＮ）に、データ電圧を印加する。

一方、ゲート駆動部３００は、信号制御部５００から出力される垂直同期開始信号（ＳＴＶ）とゲートクロック（ＣＰＶ）と同期して、上部ゲート線グループ（Ｇ１〜Ｇｎ−ｘ−１）のゲート線と下部ゲート線グループ（Ｇｎ＋ｘ＋１〜Ｇｍ）のゲート線に、（走査信号のハイ電圧である）ゲートオン電圧を同時に印加する。ゲート線（Ｇ１〜Ｇｎ−ｘ−１、Ｇｎ−ｘ〜Ｇｎ＋ｘ）に対するゲートオン電圧の印加は、ゲート線（Ｇ１、Ｇｎ＋ｘ＋１）から最後のゲート線（Ｇｎ−ｘ−１、Ｇｍ）の下方向に、順に行う。その後、ゲート駆動部３００は、中部ゲート線グループ（Ｇｎ−ｘ〜Ｇｎ＋ｘ）に対して、順にゲートオン電圧を印加する。

したがって、ゲートオン電圧が印加されたゲート線（Ｇ１〜Ｇｍ）に接続された薄膜トランジスタが、導通されて、上部及び下部データ駆動部２１０、２２０から伝達されたデータ電圧を画素電極に伝達する。

中部領域（１００Ｂ）の画素に対するデータ電圧が同時に上部及び下部データ線（Ｄ１〜ＤＮ、Ｃ１〜ＣＮ）を通じて供給されても、各画素が、上部データ線（Ｄ１〜ＤＮ）と下部データ線（Ｃ１〜ＣＮ）のうちのいずれか一つにのみ接続されているので、二つのデータ線（Ｄ１〜ＤＮ、Ｃ１〜ＣＮ）のうちの一つのみが、目標画素にデータ電圧を伝達することができる。

本発明の他の実施例によれば、一番目のゲート線（Ｇ１）からｎ番目のゲート線（Ｇｎ）まで順に走査し、同時に（ｎ＋ｘ＋１）番目のゲート線（Ｇｎ＋ｘ＋１）から最後のゲート線（Ｇｍ）の方向に順に走査し、次に、ｎ番目のゲート線（Ｇｎ）の走査が終了すれば、（ｎ＋１）番目のゲート線（Ｇｎ＋１）から（ｎ＋ｘ）番目のゲート線（Ｇｎ＋ｘ）に、順に走査する。

このために、本発明の一つの実施例による液晶表示装置は、一つのゲート駆動部の代りに、一番目のゲート線（Ｇ１）からｎ番目のゲート線（Ｇｎ）まで接続された上部ゲート駆動部（図示せず）と、（ｎ＋１）番目のゲート線（Ｇｎ＋１）からｍ番目のゲート線（Ｇｍ）まで接続されてこれらを走査する下部ゲート駆動部（図示せず）と、を含む。例えば、上部ゲート駆動部が一番目のゲート線（Ｇ１）からｎ番目のゲート線（Ｇｎ）まで走査し、下部ゲート駆動部が（ｎ＋ｘ＋１）番目のゲート線（Ｇｎ＋ｘ＋１）から最後のゲート線（Ｇｍ）まで走査し、（ｎ−ｘ）番目のゲート線（Ｇｎ−ｘ）からｎ番目のゲート線（Ｇｎ）までの走査が終わった後、（ｎ＋１）番目のゲート線（Ｇｎ＋１）から（ｎ＋ｘ）番目のゲート線（Ｇｎ＋ｘ）まで走査する。

その他にも、本発明の実施例によるそれぞれのゲート線グループを駆動させる方法、つまり走査方法は、これに限定されず、走査方向が変更されるなどの様々な走査方法を用いることができる。

以上、本発明の好ましい実施例について詳細に説明したが、本発明の権利範囲は、これに限定されることではなく、本発明の請求範囲で定義している本発明の基本概念を利用した当業者のいろいろな変形及び改良形態もまた、本発明の権利範囲に属する。

本発明の一つの実施例による液晶表示装置のブロック図である。 本発明の一つの実施例による液晶表示装置における切断点の分布例を示したものである。 図２に示した部分（Ａ）の詳細図である。 本発明の一つの実施例による液晶表示装置の動作タイミング図である。 メモリ部の概略図である。

Claims (15)

1. それぞれ走査信号を送信し、第１、第２、及び第３領域にそれぞれ備えられている複数の第１ゲート線、複数の第２ゲート線、及び複数の第３ゲート線；
   データ電圧を送信し、それぞれ切断点で分離されている複数対の第１及び第２データ線；および
   前記ゲート線及びデータ線に接続され、行列形態に配列されいる複数の画素であって、前記第１、第２、及び第３領域にそれぞれ備えられている複数の第１、第２、及び第３画素からなる複数の画素；
   を含み、
   前記第１及び第２データ線の切断点は、前記第２領域にランダムに分布する、液晶表示装置。
2. 前記第１ゲート線のうちの一つと前記第３ゲート線のうちの一つは、同時に走査され、前記第２ゲート線は、前記第１及び第３ゲート線の走査が終わった後に走査される、請求項１に記載の液晶表示装置。
3. 前記第２ゲート線が走査される間、各対の第１及び第２データ線には、同一のデータ電圧が印加される、請求項１に記載の液晶表示装置。
4. 前記第１ゲート線の数は、前記第３ゲート線の数と同一であり、
   前記第２領域は、前記第１領域と前記第３領域の間に位置する、請求項１に記載の液晶表示装置。
5. 前記第１、第２、及び第３ゲート線に対する走査方向は、同一である、請求項４に記載の液晶表示装置。
6. 前記第１データ線及び第２データ線にデータ電圧をそれぞれ印加する第１及び第２データ駆動部；
   前記第１、第２、及び第３ゲート線に走査信号を印加するゲート駆動部；および
   前記データ電圧に対応する映像データを保存し、前記映像データを前記第１及び第２データ駆動部に供給するメモリ；
   をさらに含む、請求項１に記載の液晶表示装置。
7. 前記映像データは、書き込みクロック信号と同期して前記メモリに記録され、周波数が前記書き込みクロック信号の半分である読み出しクロック信号と同期して読み出される、請求項６に記載の液晶表示装置。
8. 前記第１画素及び前記第３画素に対する映像データは、それぞれ前記第１データ駆動部及び前記第２データ駆動部に供給され、前記第２画素に対する映像データは、前記第１及び第２データ駆動部の両方に供給される、請求項６に記載の液晶表示装置。
9. 前記第１ゲート線のうちの一つと前記第３ゲート線のうちの一つは、同時に走査され、前記第２ゲート線は、前記第１及び第３ゲート線の走査が終わった後に走査される、請求項８に記載の液晶表示装置。
10. 前記第１ゲート線の数は、前記第３ゲート線の数と同一であり、
    前記第２領域は、前記第１領域と前記第３領域の間に位置する、請求項６に記載の液晶表示装置。
11. 前記第１、第２、及び第３ゲート線に対する走査方向は、同一である、請求項１０に記載の液晶表示装置。
12. それぞれ走査信号を送信し、第１、第２、及び第３領域にそれぞれ備えられている複数の第１ゲート線、複数の第２ゲート線、及び複数の第３ゲート線と、データ電圧を送信し、前記第２領域にランダムに分布する複数の切断点で分離されている複数対の第１及び第２データ線と、前記ゲート線及びデータ線に接続されており、行列形態に配列されており、前記第１、第２、及び第３領域にそれぞれ備えられている複数の第１、第２、及び第３画素からなる複数の画素と、を含む液晶表示装置の駆動方法であって、
    前記第１ゲート線と前記第３ゲート線を対をなして、同時に走査信号を順に印加する段階；
    前記第１及び第２データ線に、それぞれ前記第１画素と前記第３画素に対するデータ電圧を印加する段階；
    前記第２ゲート線に走査信号を順に印加する段階；そして
    前記第２画素に対するデータ電圧を、前記第１及び第２データ線の両者に印加する段階；
    を含む液晶表示装置の駆動方法。
13. 前記第１及び第３ゲート線に走査信号を印加した後に、前記第２ゲート線に走査信号を印加する、請求項１２に記載の液晶表示装置の駆動方法。
14. 書き込みクロック信号と同期して、前記データ電圧に対応する映像信号をメモリに記録する段階；
    読み出しクロック信号と同期して、前記第１及び第３画素に対する映像信号を読み出す段階；
    前記第１及び第３画素に対する映像信号を前記データ電圧に変換する段階；
    前記読み出しクロック信号と同期して、前記第２画素に対する映像信号を読み出す段階；そして
    前記第２画素に対する映像信号を前記データ電圧に変換する段階；
    をさらに含む、請求項１２に記載の液晶表示装置の駆動方法。
15. 前記読み出しクロック信号の周波数は、前記書き込みクロック信号の周波数の半分である、請求項１４に記載の液晶表示装置の駆動方法。

Images