JP2019020447A - 表示装置の駆動方法及び表示装置 - Google Patents

Abstract

【課題】 液晶応答不足に起因する視認性の低下を低減することができる表示装置の駆動方法及び表示装置を提供する。【解決手段】 表示装置ＤＳＰは、液晶画素ＰＸがマトリクス状に配置された表示領域ＡＣＴと、液晶画素が配列した表示行に沿って配置された複数の走査線Ｇと、液晶画素が配列した表示列に沿って配置された複数の信号線Ｓと、表示領域を照射するバックライトＢＬＴと、表示動作を制御するコントローラＣＮＴとを有する。コントローラは、表示領域の中央から両端部に向けて交互に走査線を駆動し、走査線の駆動に同期して対応する映像データを信号線に出力し、１フレームの映像データを出力後、バックライトを所定時間点灯する。【選択図】図５

Description

本発明は、表示装置の駆動方法及び表示装置に関する。

液晶表示装置は、薄型、軽量かつ低消費電力であることから、各種機器のディスプレイとして用いられている。中でも、画素毎にトランジスタを配置したアクティブマトリクス型液晶表示装置は、テレビ受像機、カーナビゲーション装置等の車載用ディスプレイ、ノートパソコン、タブレット型ＰＣ、携帯電話、スマートフォンなどモバイル用端末等、様々な機器のディスプレイとして普及している。

昨今の液晶表示デバイスの多方面への応用展開に伴い、これまで以上に高品位な表示性能が求められるようになってきている。特に表示の応答特性については、液晶デバイスの動作原理が、その表示素子の大本たる液晶分子による光シャッター動作に依存していることもあって、物理的な動作部位を伴わないＯＬＥＤ等の自発光デバイスに比較して応答が遅い事がデメリットとなっていた。

一方で現在の市場では、ＶＲ（Virtual Reality）やＡＲ（Augmented Reality）に代表される新しい製品形態が急速に普及しつつある。このような製品に用いられる表示デバイスでは、例えばＶＲ使用時の不快な酔い症状等の悪影響を可能な限り排除する必要性から、表示品位の内でも特に応答特性について非常に高いレベルが要求されている。そのため、上述の用途への液晶表示デバイスの適用は、応答特性の良好なＯＬＥＤ等の自発光デバイスに比較すると不利な状況にあった。

このようなデメリットを改善すべく、実際に表示に使われる映像信号よりも大きい振幅の電圧を、オーバードライブとして各画素に供給する方法が提案されている。一方、表示の視認性を向上するため、バックライトの点灯動作をコントロールして、バックライトの点灯時間を短縮する事で、液晶の応答時間内はバックライトを消灯状態に維持し、実質的に液晶の応答動作が視認されないように制限する等の方法も提案されている。

特開２００６−３３０３１１号公報

しかしながらオーバードライブを用いる方法では、オーバードライブで画素に書き込んだ電圧を、バックライト点灯に合わせて所望の電圧に設定されるよう面内で均一に調整する事が難しいという問題があった。またバックライトの点灯を制御する場合であっても、画面の精細度が向上してさらに高速な応答性が必要となるにしたがって、書込み動作の後半に書き込まれた画素では、液晶の応答動作がバックライト点灯中に視認される可能性が高くなるという問題があった。

本発明は、液晶応答不足に起因する視認性の低下を低減することができる表示装置の駆動方法及び表示装置を提供することを目的とする。

一実施形態に係る表示装置の駆動方法は、液晶画素がマトリクス状に配置された表示領域と、前記液晶画素が配列した表示行に沿って配置された複数の走査線と、前記液晶画素が配列した表示列に沿って配置された複数の信号線と、前記表示領域を照射するバックライトと、表示動作を制御するコントローラとを有する表示装置の駆動方法において、前記コントローラを介して、前記表示領域の中央から両端部に向けて交互に走査線を駆動し、前記走査線の駆動に同期して対応する映像データを前記信号線に出力し、１フレームの前記映像データを出力後、前記バックライトを所定時間点灯する表示装置の駆動方法である。

第１の実施の形態の表示装置の概略の構成を示す図。 第１の実施の形態の表示装置の検討に先立って検討した外部システムと表示装置との動作のシーケンスを示す図。 第１の実施の形態の表示装置の検討に先立って検討した表示装置の表示品位の低下を説明するための図。 第１の実施の形態の表示装置の基本的な動作を示す図。 第１の実施の形態の表示装置の概略の構成を示す図。 第１の実施の形態の表示装置のゲートドライバの概略の構成を示す図。 第１の実施の形態の表示装置の単位シフトレジスタの回路の詳細構成を模式的に示す図。 単位シフトレジスタの回路に用いられるクロックドインバータの回路構成を示す図。 第１の実施の形態の表示装置のゲートドライバの動作を示すタイミングチャート。 第２の実施の形態の表示装置の概略の構成を示す図。

以下に、本発明の各実施の形態について、図面を参照しつつ説明する。
なお、開示はあくまで一例にすぎず、当業者において、発明の主旨を保っての適宜変更について容易に想到し得るものについては、当然に本発明の範囲に含有されるものである。また、図面は説明をより明確にするため、実際の態様に比べ、各部の幅、厚さ、形状等について模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。また、本明細書と各図において、既出の図に関して前述したものと同様の要素には、同一の符号を付して、詳細な説明を適宜省略することがある。

以下、表示装置として液晶表示装置を例として各実施の形態を説明する。

[第１の実施の形態]
図１は、第１の実施の形態の表示装置ＤＳＰの概略の構成を示す図である。

表示装置ＤＳＰは、表示パネルＰＮＬと、表示パネルＰＮＬを背面側から照明するバックライトＢＬＴと、を備えている。表示パネルＰＮＬは、画像を表示するアクティブエリアＡＣＴを備えている。アクティブエリアＡＣＴは、ｎ×ｍ個のマトリクス状（ｎ行×ｍ列）に配置された複数の画素ＰＸによって構成されている（但し、ｍ及びｎは正の整数である）。

表示パネルＰＮＬは、アクティブエリアＡＣＴにおいて、ｎ本の走査線Ｇ（Ｇ１〜Ｇｎ）、ｍ本の信号線Ｓ（Ｓ１〜Ｓｍ）などを備えている。走査線Ｇは、例えば、第１方向Ｘに沿って略直線的に延出している。走査線Ｇは、第１方向Ｘに交差する第２方向Ｙに沿って並列配置されている。ここでは、第１方向Ｘと第２方向Ｙとは互いに略直交している。信号線Ｓは、第２方向Ｙに沿って略直線的に延出している。なお、走査線Ｇ及び信号線Ｓは、必ずしも直線的に延出していなくても良く、それらの一部が屈曲していてもよい。

各走査線Ｇは、アクティブエリアＡＣＴの外側に引き出され、ゲートドライバＧＤに接続されている。各信号線Ｓは、アクティブエリアＡＣＴの外側に引き出され、ソースドライバＳＤに接続されている。これらのゲートドライバＧＤ及びソースドライバＳＤは、駆動ＩＣチップを備えたコントローラＣＮＴと接続されている。コントローラＣＮＴは、後述するようにゲートドライバＧＤ及びソースドライバＳＤを駆動するが、更に、バックライトＢＬＴの動作を制御する。

各画素ＰＸは、スイッチング素子ＳＷ、画素電極ＰＥ、共通電極ＣＯＭＥなどを備えている。スイッチング素子ＳＷは、例えば、ｎチャネル薄膜トランジスタ（ＴＦＴ）によって構成されている。スイッチング素子ＳＷは、走査線Ｇ及び信号線Ｓと電気的に接続されている。スイッチング素子ＳＷは、トップゲート型あるいはボトムゲート型のいずれであっても良い。また、スイッチング素子ＳＷの半導体層は、例えば、ポリシリコンによって形成されているが、アモルファスシリコンによって形成されていても良い。

画素電極ＰＥは、各画素ＰＸに配置され、スイッチング素子ＳＷに電気的に接続されている。共通電極ＣＯＭＥは、液晶層ＬＱを介して複数の画素ＰＸの画素電極ＰＥに対向して配置されている。このような画素電極ＰＥ及び共通電極ＣＯＭＥは、例えば、インジウム・ティン・オキサイド（ＩＴＯ）やインジウム・ジンク・オキサイド（ＩＺＯ）などの光透過性を有する導電材料によって形成されているが、アルミニウムなどの他の金属材料によって形成されても良い。

ゲートドライバＧＤとソースドライバＳＤとは、上述のようにアクティブエリアＡＣＴの周囲の領域（額縁）に配置されている。ゲートドライバＧＤは複数の走査線Ｇにオン電圧を順次印加して、選択された走査線Ｇに電気的に接続されたスイッチング素子ＳＷのゲート電極にオン電圧を供給する。ゲート電極にオン電圧が供給されたスイッチング素子ＳＷの、ソース電極−ドレイン電極間が導通する。ソースドライバＳＤは、複数の信号線Ｓのそれぞれに対応する出力信号を供給する。信号線Ｓに供給された信号は、ソース電極−ドレイン電極間が導通したスイッチング素子ＳＷを介して対応する画素電極ＰＥに印加される。

コントローラＣＮＴは、外部システムＨＯＳＴから入力される同期信号ＳＹＮＣに基づいてゲートドライバＧＤに対する垂直制御信号ＣＴＹを発生する。コントローラＣＮＴは、外部システムＨＯＳＴから入力される同期信号ＳＹＮＣに基づいてソースドライバＳＤに対する水平制御信号ＣＴＸを発生する。コントローラＣＮＴは、外部システムＨＯＳＴから入力される映像信号を複数の画素ＰＸに対する映像データＤＯに変換する。入力される映像信号の内容については後で詳細に説明する。

なお、コントローラＣＮＴを、ゲートドライバＧＤ、ソースドライバＳＤの機能を包含した機能を備えた装置として構成することができる。

垂直制御信号ＣＴＹはゲートドライバＧＤに供給され、順次複数の走査線Ｇを駆動する動作をゲートドライバＧＤに行わせるために用いられる。水平制御信号ＣＴＸは映像データＤＯと共にソースドライバＳＤに供給される。水平制御信号ＣＴＸは行単位で画素ＰＸに対応する映像データＤＯを複数の信号線Ｓにそれぞれ割り当てる動作をソースドライバＳＤに行わせるために用いられる。

ゲートドライバＧＤおよびソースドライバＳＤは複数の走査線Ｇおよび複数の信号線Ｓをそれぞれ選択するために例えばシフトレジスタ回路を用いて構成される。

垂直制御信号ＣＴＹは、スタート信号ＳＴ、クロック信号ＣＫＡ、ＣＫＢ等を含む。スタート信号ＳＴは、シフトレジスタ回路の開始タイミングを制御する。クロック信号ＣＫＡ、ＣＫＢは、シフトレジスタ回路においてスタート信号ＳＴをシフトさせる。シフトされるスタート信号ＳＴに同期してゲートドライバＧＤは、駆動信号としてオン電圧を選択された走査線Ｇに供給し、対応するスイッチング素子ＳＷを導通させる。

続いて、従来のＶＲ用表示装置における映像表示不良内容について説明する。
図２は、第１の実施の形態の表示装置ＤＳＰの検討に先立って検討した外部システムＨＯＳＴと表示装置ＤＳＰとの動作のシーケンスを示す図である。

時刻ｔ０において、外部システムＨＯＳＴは、ＶＲ画像の生成を開始する。時刻ｔ１において、外部システムＨＯＳＴは、生成したＶＲ画像の１フレームの映像信号を１表示行ごとに表示装置ＤＳＰに対して送信を開始する。表示装置ＤＳＰでは、コントローラＣＮＴが受信した映像信号の信号形式を変換して、時刻ｔ２において順次１表示行ごとに画素ＰＸへの書き込み動作を開始する。以降、外部システムＨＯＳＴによる画像の送信と表示装置ＤＳＰでの書き込み動作とが並行して行われる。時刻ｔ３において、表示装置ＤＳＰによる１フレームの書き込み動作が終了する。時刻ｔ３から時間Ｐ１経過後の時刻ｔ４においてバックライトＢＬＴが点灯を開始する。

バックライトＢＬＴが点灯を開始する時刻ｔ４から、バックライトＢＬＴが消灯する時刻ｔ５までの期間Ｐ２において、表示装置ＤＳＰはＶＲ画像の次の１フレームの映像信号の１表示行ごとの受信を開始する。時刻ｔ５において、表示装置ＤＳＰではバックライトＢＬＴを消灯し、受信した次のフレームの１表示行ごとの映像信号の書き込み動作を開始する。

なお、外部システムＨＯＳＴからの映像信号の受信動作と、画像データＤＯへの変換及び書き込み動作とを同期をとりながら並行して実行するため、表示装置ＤＳＰには、送信された映像信号を一時的に保存するバッファメモリを設けても良い。

図２に示す動作シーケンスでは、ＶＲ用の映像データＤＯを全画素に対して書き込んだ後にバックライトＢＬＴを所定時間点灯し、次にバックライトＢＬＴを消灯した後にＶＲ用の映像データＤＯを全画素に対して書き換えている。この方法では、バックライトＢＬＴを常時点灯した状態で映像データＤＯを書き換える方法と比較して、より高品質の映像を表示することができる。しかし、液晶表示装置では、液晶が画素電位によって変化する遷移期間が必要である。このため、バックライトＢＬＴの点灯タイミングに近いタイミングで映像データＤＯが書き込まれた画素では、液晶の遷移が不十分となり表示品位が低下する可能性がある。

図３は、第１の実施の形態の表示装置ＤＳＰの検討に先立って検討した表示装置ＤＳＰの表示品位の低下を説明するための図である。

映像データＤＯの書き込みは、図中の走査方向に沿って、表示パネルＰＮＬの上部から下部に向かって順次行われる。このため、表示パネルＰＮＬの上部の画素では映像データＤＯの書き込みが行われるタイミングが早いため、バックライトＢＬＴが点灯するまでに液晶の遷移が終了しているが、表示パネルＰＮＬの下部の画素では映像データＤＯの書き込みが行われるタイミングが遅いため、バックライトＢＬＴが点灯するまでに液晶の遷移が終了しないケースが発生する。従って、映像データＤＯの書き込みが行われるタイミングが遅い表示パネルＰＮＬの下部の画素では、書換え前の前フレームの映像の影響（ゴースト）を受けるため、表示品位が低下する。

通常、表示パネルＰＮＬに表示された映像を看視する場合、表示領域であるアクティブエリアＡＣＴの中央部分が、視線に正対する最も視認される割合の高い領域である。特にヘッドマウントディスプレイを介してＶＲ画像を見る場合では、視界の移動に合わせて表示パネルＰＮＬのアクティブエリアＡＣＴも移動する。即ち、常にアクティブエリアＡＣＴの中央部分が主として視認され、アクティブエリアＡＣＴの周辺部の表示は視認されにくい。従って、アクティブエリアＡＣＴの中央部分の表示品位が重要となる。

図４は、第１の実施の形態の表示装置ＤＳＰの基本的な動作を示す図である。

第１の実施の形態の表示装置ＤＳＰでは、アクティブエリアＡＣＴの中央から両サイド（上端部、下端部）の方向に向けて映像データＤＯの書き込みが行われる。このような方式で映像データＤＯを書き込むことによって、実使用上の表示品位を改善することが可能となる。

図５は、第１の実施の形態の表示装置ＤＳＰの概略の構成を示す図である。

第１の実施の形態の表示装置ＤＳＰは、１つのソースドライバＳＤと１つのゲートドライバＧＤとを備えている。従って、信号線Ｓと走査線Ｇはそれぞれ片側からアクティブエリアＡＣＴに供給される。この構成においてアクティブエリアＡＣＴの上下方向の中央から両サイドの方向（上端部、下端部）に向けて映像データＤＯの書き込み動作を実行する。即ち、ゲートドライバＧＤはアクティブエリアＡＣＴの中央から両サイドの方向に向けて交互に走査線Ｇを駆動し、ソースドライバＳＤはアクティブエリアＡＣＴの中央から上部のエリア（上部エリア）に表示する映像データＤＯと、アクティブエリアＡＣＴの中央から下部のエリア（下部エリア）に表示する映像データＤＯとを交互に信号線Ｓに出力する。コントローラＣＮＴはゲートドライバＧＤを駆動するためのスタート信号ＳＴ、クロック信号ＣＫＡ、ＣＫＢを出力する。またコントローラＣＮＴは、駆動する走査線Ｇに対応する１表示行単位の映像データＤＯをソースドライバＳＤに出力する。

なお、表示装置ＤＳＰに設けられている走査線Ｇは合計で１９２０本である。以下の記載では、それぞれの走査線をＧ１、・・・、Ｇ１９２０で表す。従って、アクティブエリアＡＣＴの上部エリアに画像を表示するために駆動する走査線はＧ１〜Ｇ９６０であり、下部エリアに画像を表示するために駆動する走査線はＧ９６１〜Ｇ１９２０である。

図６は、第１の実施の形態の表示装置ＤＳＰのゲートドライバＧＤの概略の構成を示す図である。

ゲートドライバＧＤは、複数の単位シフトレジスタＳＲが直列に接続（図６では、縦方向に接続）された構成である。単位シフトレジスタＳＲには、複数の入出力端子が設けられている。入力端子Ａは、前段の単位シフトレジスタＳＲから出力される転送パルスが入力する端子である。出力端子Ｂは、後段の単位シフトレジスタＳＲに転送パルスを出力する端子である。入力端子ＣＫ１、ＣＫ２は、クロック信号ＣＫＡ、ＣＫＢが入力する端子である。出力端子ＧＴは、走査線Ｇと接続し駆動信号を出力する端子である。

なお、以下の記載では走査線Ｇ１〜Ｇ１９２０とそれぞれ接続する単位シフトレジスタＳＲを単位シフトレジスタＳＲ１〜ＳＲ１９２０と呼ぶ。コントローラＣＮＴから出力されるスタート信号ＳＴは、中央の２つの単位シフトレジスタＳＲ９６０と単位シフトレジスタＳＲ９６１とに入力される。コントローラＣＮＴから出力されるクロック信号ＣＫＡ、ＣＫＢは、単位シフトレジスタＳＲ１〜ＳＲ９６０とはそれぞれ入力端子ＣＫ１、ＣＫ２に接続するが、単位シフトレジスタＳＲ９６１〜ＳＲ１９２０ではそれぞれ入力端子ＣＫ２、ＣＫ１と逆の端子に接続している。

図５、図６を参照しつつ、第１の実施の形態の表示装置ＤＳＰの駆動方法について説明する。

コントローラＣＮＴは、スタート信号ＳＴをゲートドライバＧＤに出力する。スタート信号ＳＴは単位シフトレジスタＳＲ９６０とＳＲ９６1の入力端子Ａに入力される。次にクロック信号がＣＫＡ、ＣＫＢ、ＣＫＡ、ＣＫＢ・・・と交互に入力される。詳細の動作は後述するが、最初にクロック信号ＣＫＢがＨレベルになるタイミングで、単位シフトレジスタＳＲ９６０に接続する走査線Ｇ９６０に駆動信号が出力される。続くクロック信号ＣＫＡがＨレベルになるタイミングで、単位シフトレジスタＳＲ９６１に接続する走査線Ｇ９６１に駆動信号が出力される。以降、クロック信号ＣＫＢがＨレベルになるタイミングで走査線Ｇ９５９、Ｇ９５８、・・・、Ｇ１に駆動信号が出力される。クロック信号ＣＫＡがＨレベルになるタイミングで走査線Ｇ９６１、Ｇ９６２、・・・、Ｇ１９２０に駆動信号が出力される。

コントローラＣＮＴは、駆動される走査線Ｇに同期して対応する１表示行の映像データＤＯをソースドライバＳＤに出力する。ソースドライバＳＤは、走査線Ｇに駆動信号が出力されるタイミングに同期して複数の信号線Ｓのそれぞれに対応する映像データＤＯを供給する。従ってコントローラＣＮＴは、フレームの開始時点からアクティブエリアＡＣＴの中央から交互に両サイドの方向（上部エリア、下部エリア）に表示する映像データＤＯを出力する。即ち、外部システムＨＯＳＴは、コントローラＣＮＴに対して、順次駆動される走査線Ｇ９６０、Ｇ９６１、Ｇ９５９、Ｇ９６２、Ｇ９５８、・・・の順序で対応する映像信号を供給する。

図７は、第１の実施の形態の表示装置ＤＳＰの単位シフトレジスタＳＲの回路の詳細構成を模式的に示す図である。
図８は、単位シフトレジスタＳＲの回路に用いられるクロックドインバータの回路構成を示す図である。

シフトレジスタの転送パルス（またはスタート信号）が入力される入力端子Ａには、クロックドインバータＥＬ１への入力端が接続されている。クロックドインバータは、図８の左に示す論理記号で表され、図８の右に示す回路構成である。φ信号がＨ（Ｈｉｇｈ）レベルの時は、出力信号ＯＵＴのレベルは入力信号ＩＮのレベルを反転したレベルとなる。即ち、クロックドインバータは単なるインバータとして機能する。一方、φ信号がＬ（Ｌｏｗ）レベルの時は、出力信号ＯＵＴは入力信号ＩＮのレベルに関わらず電源電圧（ＶＤＤ、ＶＳＳ）を供給するラインから切り離されたフローティング状態となる。

図７の回路構成において、クロックドインバータＥＬ１の出力は、直列に接続されたインバータＥＬ２とクロックドインバータＥＬ３を介して帰還され、これによってラッチ回路が構成されている。更に、クロックドインバータＥＬ１の出力端はクロックドインバータＥＬ４の入力端に接続されている。クロックドインバータＥＬ４の出力は、直列に接続されたインバータＥＬ５とクロックドインバータＥＬ６を介して帰還され、これによってラッチ回路が構成されている。クロックドインバータＥＬ４の出力信号は、入力端子ＣＫ２から入力されるクロック信号との間でＮＡＮＤ回路ＥＬ７を介してＮＡＮＤ演算が施され、その出力がインバータＥＬ８を介して走査線Ｇへの出力端子ＧＴに出力される。また、クロックドインバータＥＬ４の出力は、転送パルスの出力端子Ｂから出力される。

図９は、第１の実施の形態の表示装置ＤＳＰのゲートドライバＧＤの動作を示すタイミングチャートである。図６〜図９を参照しつつ、第１の実施の形態の表示装置ＤＳＰのゲートドライバＧＤの動作について説明する。

[アクティブエリアＡＣＴの中央から上方向への走査動作]
初期状態において、走査線Ｇ９６０と接続するシフトレジスタＳＲ９６０の入力端子Ａ、ＣＫ１、ＣＫ２には信号は入力されていない。図９の時刻ｔ１において、スタート信号ＳＴとクロック信号ＣＫＡとがＨレベルに立ち上がると、シフトレジスタＳＲ９６０のクロックドインバータＥＬ１の出力はＬレベルとなる。

時刻ｔ２において、クロック信号ＣＫＡがＬレベルに立ち下がると、クロックドインバータＥＬ３が作動してクロックドインバータＥＬ４の入力ラインはＬレベルに保持される。そのため、クロックドインバータＥＬ４の出力ラインはＨレベルとなり、シフトレジスタＳＲ９６０の出力端子ＢはＨレベルとなる。即ち、上方向に送られる転送パルスがＨレベルとなる。

時刻ｔ３において、クロック信号ＣＫＢがＨレベルに立ち上がると、シフトレジスタＳＲ９６０の入力端子ＣＫ２はＨレベルとなる。このためＮＡＮＤ回路ＥＬ７の出力はＬレベルとなり、インバータＥＬ８を介して出力端子ＧＴに接続する走査線Ｇ９６０の信号レベルはＨレベルとなる。

時刻ｔ４において、クロック信号ＣＫＢがＬレベルに立ち下がると、シフトレジスタＳＲ９６０の入力端子ＣＫ２はＬレベルとなる。このためＮＡＮＤ回路ＥＬ７の出力はＨレベルとなり、インバータＥＬ８を介して出力端子ＧＴに接続する走査線Ｇ９６０の信号レベルはＬレベルとなる。この結果、クロック信号ＣＫＢのパルス信号に同期して走査線Ｇ９６０を駆動するパルス信号が生成される。

時刻ｔ５において、スタート信号ＳＴがＬレベルに立ち下がると、シフトレジスタＳＲ９６０の入力端子ＡはＬレベルとなる。このとき、入力端子ＣＫ１はＬレベルのため、クロックドインバータＥＬ１は動作せずに状態を維持する。

時刻ｔ６において、クロック信号ＣＫＡがＨレベルに立ち上がると、シフトレジスタＳＲ９６０では、クロックドインバータＥＬ１が動作して、クロックドインバータＥＬ１の出力はＨレベルとなる。時刻ｔ７において、クロック信号ＣＫＡがＬレベルに立ち下がると、シフトレジスタＳＲ９６０では、クロックドインバータＥＬ４の出力ラインはＬレベルとなり、シフトレジスタＳＲ９６０の出力端子ＢはＬレベルとなる。即ち、上方向に送られる転送パルスがＬレベルとなる。これ以降、シフトレジスタＳＲ９６０では、入力端子ＡがＨレベルになるまで、この状態を維持する。

一方、時刻ｔ６において、クロック信号ＣＫＡがＨレベルに立ち上がると、上方向に送られる転送パルスによって入力端子ＡがＨレベルとなっているシフトレジスタＳＲ９５９が動作を開始する。これ以降、時刻ｔ６〜時刻ｔ９までのシフトレジスタＳＲ９５９の動作は、時刻ｔ１〜時刻ｔ４までのシフトレジスタＳＲ９６０の動作と同じであるため、詳細の説明は省略する。

このように、アクティブエリアＡＣＴの中央から上方向への走査動作を行うため、クロック信号ＣＫＢの立ち上がりと立下りのタイミングに同期して、走査線Ｇ９６０、Ｇ９５９、Ｇ９５８、・・・に順次走査線を駆動するためのパルス信号が出力される。

[アクティブエリアＡＣＴの中央から下方向への走査動作]
シフトレジスタＳＲ９６１、ＳＲ９６２、ＳＲ９６３、・・・の入力端子ＣＫ１にはクロック信号ＣＫＢが入力され、入力端子ＣＫ２にはクロック信号ＣＫＡが入力される。この接続関係は、シフトレジスタＳＲ９６０、ＳＲ９５９、ＳＲ９５８、・・・の入力端子ＣＫ１にはクロック信号ＣＫＡが入力され、入力端子ＣＫ２にはクロック信号ＣＫＢが入力されることとは逆の接続関係である。

初期状態において、走査線Ｇ９６１と接続するシフトレジスタＳＲ９６１の入力端子Ａ、ＣＫ１、ＣＫ２には信号は入力されていない。ここで、図９の時刻ｔ１において、スタート信号ＳＴとクロック信号ＣＫＡとがＨレベルに立ち上がる。しかし、クロック信号ＣＫＡは図７のシフトレジスタＳＲ９６１の入力端子ＣＫ２に入力されるため、クロックドインバータＥＬ１は動作せずシフトレジスタＳＲ９６１は状態を維持する。時刻ｔ２において、クロック信号ＣＫＡがＬレベルに立ち下がった場合も同様にクロックドインバータＥＬ１は動作せずシフトレジスタＳＲ９６１は状態を維持する。

図９の時刻ｔ３において、クロック信号ＣＫＢがＨレベルに立ち上がると、スタート信号ＳＴはすでにＨレベルに立ち上がっているため、シフトレジスタＳＲ９６１のクロックドインバータＥＬ１の出力はＬレベルとなる。

時刻ｔ４において、クロック信号ＣＫＢがＬレベルに立ち下がると、クロックドインバータＥＬ３が作動してクロックドインバータＥＬ４の入力ラインはＬレベルに保持される。そのため、クロックドインバータＥＬ４の出力ラインはＨレベルとなり、シフトレジスタＳＲ９６１の出力端子ＢはＨレベルとなる。即ち、下方向に送られる転送パルスがＨレベルとなる。

時刻ｔ５において、スタート信号ＳＴがＬレベルに立ち下がると、シフトレジスタＳＲ９６１の入力端子ＡはＬレベルとなる。このとき、入力端子ＣＫ１はＬレベルのため、クロックドインバータＥＬ１は動作せずに状態を維持する。

時刻ｔ６において、クロック信号ＣＫＡがＨレベルに立ち上がると、シフトレジスタＳＲ９６１の入力端子ＣＫ２はＨレベルとなる。このためＮＡＮＤ回路ＥＬ７の出力はＬレベルとなり、インバータＥＬ８を介して出力端子ＧＴに接続する走査線Ｇ９６１の信号レベルはＨレベルとなる。

時刻ｔ７において、クロック信号ＣＫＡがＬレベルに立ち下がると、シフトレジスタＳＲ９６１の入力端子ＣＫ２はＬレベルとなる。このためＮＡＮＤ回路ＥＬ７の出力はＨレベルとなり、インバータＥＬ８を介して出力端子ＧＴに接続する走査線Ｇ９６１の信号レベルはＬレベルとなる。この結果、クロック信号ＣＫＡのパルス信号に同期して走査線Ｇ９６１を駆動するパルス信号が生成される。

時刻ｔ８において、クロック信号ＣＫＢがＨレベルに立ち上がると、シフトレジスタＳＲ９６１では、クロックドインバータＥＬ１が動作して、クロックドインバータＥＬ１の出力はＨレベルとなる。時刻ｔ９において、クロック信号ＣＫＢがＬレベルに立ち下がると、シフトレジスタＳＲ９６１では、クロックドインバータＥＬ４の出力ラインはＬレベルとなり、シフトレジスタＳＲ９６１の出力端子ＢはＬレベルとなる。即ち、下方向に送られる転送パルスがＬレベルとなる。これ以降、シフトレジスタＳＲ９６１では、入力端子ＡがＨレベルになるまで、この状態を維持する。

一方、時刻ｔ８において、クロック信号ＣＫＢがＨレベルに立ち上がると、下方向に送られる転送パルスによって入力端子ＡがＨレベルとなっているシフトレジスタＳＲ９６２が動作を開始する。これ以降、時刻ｔ８〜時刻ｔ１１までのシフトレジスタＳＲ９６２の動作は、時刻ｔ３〜時刻ｔ７までのシフトレジスタＳＲ９６１の動作と同じであるため、詳細の説明は省略する。

このように、アクティブエリアＡＣＴの中央から下方向への走査動作を行うため、クロック信号ＣＫＡの立ち上がりと立下りのタイミングに同期して、走査線Ｇ９６１、Ｇ９６２、Ｇ９６３、・・・に順次走査線を駆動するためのパルス信号が出力される。

以上説明した第１の実施の形態の表示装置ＤＳＰによれば、アクティブエリアＡＣＴの中央から交互に両サイドの方向（上端部、下端部）に向かって走査線Ｇを駆動することができる。この結果、画面中央部の画質を高品質な画質に維持することができ、視認性の低下を減少することができる。また、画面中央部における表示画質を良好に保つことができるため、外部システムＨＯＳＴと表示装置とを含めたシステム全体としての応答性を高めることが可能となる。

[第２の実施の形態]
第２の実施の形態の表示装置ＤＳＰでは、アクティブエリアが２分割され、それぞれのアクティブエリアが独立したドライバで駆動されるように構成されている点が第１の実施の形態と異なっている。第１の実施の形態と同一の部位には同一の符号を付してその詳細の説明は省略する。

図１０は、第２の実施の形態の表示装置ＤＳＰの概略の構成を示す図である。

第２の実施の形態の表示装置ＤＳＰは、表示エリアの中心部から両サイド（上下サイド）に２分割された第１アクティブエリアＡＣＴ１、第２アクティブエリアＡＣＴ２を備えている。第１アクティブエリアＡＣＴ１の各画素は、第１ゲートドライバＧＤ１と第１ソースドライバＳＤ１によって駆動される。第２アクティブエリアＡＣＴ２の各画素は、第２ゲートドライバＧＤ２と第２ソースドライバＳＤ２によって駆動される。第１コントローラＣＮＴ１は、第１ゲートドライバＧＤ１と第１ソースドライバＳＤ１を制御する。第２コントローラＣＮＴ２は、第２ゲートドライバＧＤ２と第２ソースドライバＳＤ２を制御する。

表示装置ＤＳＰに設けられている走査線Ｇは合計で１９２０本である。以下の記載では、それぞれの走査線をＧ１、・・・、Ｇ１９２０で表す。従って、第１アクティブエリアＡＣＴ１には走査線Ｇ１、・・・、Ｇ９６０が設けられ、第２アクティブエリアＡＣＴ２には走査線Ｇ９６１、・・・、Ｇ１９２０が設けられている。

外部システムＨＯＳＴは、第１コントローラＣＮＴ１、第２コントローラＣＮＴ２に対して、順次駆動される走査線Ｇ９６０、Ｇ９６１、Ｇ９５９、Ｇ９６２、Ｇ９５８、・・・の順序で対応する映像信号を供給する。第１コントローラＣＮＴ１は、外部システムＨＯＳＴから送られてくる走査線Ｇ９６０、Ｇ９５９、Ｇ９５８、・・・の順序で対応する映像信号を順次第１アクティブエリアＡＣＴ１に書き込むように第１ゲートドライバＧＤ１と第１ソースドライバＳＤ１を制御する。第２コントローラＣＮＴ１は、外部システムＨＯＳＴから送られてくる走査線Ｇ９６１、Ｇ９６２、Ｇ９６３、・・・の順序で対応する映像信号を順次第２アクティブエリアＡＣＴ２に書き込むように第２ゲートドライバＧＤ２と第２ソースドライバＳＤ２を制御する。

なお、第２の実施の形態では、第１コントローラＣＮＴ１及び第２コントローラＣＮＴ２を備えているが、１台のコントローラが外部システムＨＯＳＴから映像信号を受信して対応するドライバを駆動するように制御しても良い。

以上説明した第２の実施の形態の表示装置ＤＳＰによれば、アクティブエリアＡＣＴの中央から両サイドの方向（上端部、下端部）に向かって走査線Ｇを駆動することができる。この結果、画面中央部の画質を高品質な画質に維持することができ、視認性の低下を減少することができる。また、画面中央部における表示画質を良好に保つことができるため、外部システムＨＯＳＴと表示装置とを含めたシステム全体としての応答性を高めることが可能となる。

本発明の実施の形態として上述した表示装置を基にして、当業者が適宜設計変更して実施し得る全ての表示装置も、本発明の要旨を包含する限り、本発明の範囲に属する。

本発明の思想の範疇において、当業者であれば、各種の変更例及び修正例に想到し得るものであり、それら変更例及び修正例についても本発明の範囲に属するものと了解される。例えば、上述の各実施形態に対して、当業者が適宜、構成要素の追加、削除もしくは設計変更を行ったもの、又は、工程の追加、省略若しくは条件変更を行ったものも、本発明の要旨を備えている限り、本発明の範囲に含まれる。

また、上述の各実施形態において述べた態様によりもたらされる他の作用効果について本明細書記載から明らかなもの、又は当業者において適宜想到し得るものについては、当然に本発明によりもたらされるものと解される。

上記実施形態に開示されている複数の構成要素の適宜な組み合せにより種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。更に、異なる実施形態に亘る構成要素を適宜組み合せてもよい。

ＤＳＰ…表示装置、ＰＮＬ…表示パネル、ＢＬＴ…バックライト、ＣＮＴ…コントローラ、ＣＮＴ１…第１コントローラ、ＣＮＴ２…第２コントローラ、ＰＸ…画素、ＡＣＴ…アクティブエリア、ＡＣＴ１…第１アクティブエリア、ＡＣＴ２…第２アクティブエリア、Ｇ…走査線、Ｓ…信号線、ＳＷ…スイッチング素子、ＰＥ…画素電極、ＧＤ…ゲートドライバ、ＧＤ１…第１ゲートドライバ、ＧＤ２…第２ゲートドライバ、ＳＤ…ソースドライバ、ＳＤ１…第１ソースドライバ、ＳＤ２…第２ソースドライバ、ＬＱ…液晶層、ＤＯ…映像データ、ＳＲ…単位シフトレジスタ、ＣＫＡ・ＣＫＢ…クロック信号、ＨＯＳＴ…外部システム。

Claims (10)

1. 液晶画素がマトリクス状に配置された表示領域と、
   前記液晶画素が配列した表示行に沿って配置された複数の走査線と、
   前記液晶画素が配列した表示列に沿って配置された複数の信号線と、
   前記表示領域を照射するバックライトと、
   表示動作を制御するコントローラとを有する表示装置の駆動方法において、
   前記コントローラを介して、
   前記表示領域の中央から両端部に向けて交互に走査線を駆動し、
   前記走査線の駆動に同期して対応する映像データを前記信号線に出力し、
   １フレームの前記映像データを出力後、前記バックライトを所定時間点灯する
   表示装置の駆動方法。
2. 前記コントローラを介して、
   外部より映像信号を１表示行毎に受信し、
   受信した１表示行の映像信号を受信順に映像データに変換して前記信号線に出力する
   請求項１に記載の駆動方法。
3. 前記コントローラを介して、
   前記バックライト消灯後、次フレームの映像データを前記信号線に出力する
   請求項２に記載の駆動方法。
4. 前記映像データは、ＶＲ用である
   請求項１乃至３の内のいずれか１項に記載の駆動方法。
5. 液晶画素がマトリクス状に配置された表示領域と、
   前記液晶画素が配列した表示行に沿って配置された複数の走査線を駆動するゲートドライバと、
   前記液晶画素が配列した表示列に沿って配置された複数の信号線に映像データを出力するソースドライバと、
   前記表示領域を照射するバックライトと、
   表示動作を制御するコントローラとを有し、
   前記コントローラは、
   前記ゲートドライバを制御して前記表示領域の中央から両端部に向けて交互に走査線を駆動し、
   前記走査線の駆動に同期して対応する映像データを前記信号線に出力し、
   １フレームの前記映像データを出力後、前記バックライトを所定時間点灯する
   表示装置。
6. 前記コントローラは、
   外部より映像信号を１表示行毎に受信し、
   受信した１表示行の映像信号を受信順に映像データに変換し、
   前記ソースドライバを制御して前記映像データを前記信号線に出力する
   請求項５に記載の表示装置。
7. 前記コントローラは、
   前記バックライト消灯後、前記ソースドライバを制御して次フレームの映像データを前記信号線に出力する
   請求項６に記載の表示装置。
8. 液晶画素がマトリクス状に配置された表示領域と、
   前記液晶画素が配列した表示行に沿って配置された複数の走査線を駆動するゲートドライバと、
   前記液晶画素が配列した表示列に沿って配置された複数の信号線に映像データを出力するソースドライバと、
   前記表示領域を照射するバックライトと、
   表示動作を制御するコントローラとを備え、
   前記表示領域は、中心部の表示行を境界として分割された第１表示領域および第２表示領域を有し、
   前記ゲートドライバは、それぞれ前記第１表示領域及び第２表示領域の走査線を駆動する第１ゲートドライバ及び第２ゲートドライバを有し、
   前記ソースドライバは、それぞれ前記第１表示領域及び第２表示領域の信号線に映像データを出力する第１ソースドライバ及び第２ソースドライバを有し、
   前記コントローラは、
   前記表示領域の中央から両端部に向けて表示が行われるようにそれぞれの前記第１ゲートドライバ及び第２ゲートドライバを制御して前記第１表示領域及び前記第２表示領域の走査線を駆動し、
   それぞれの前記走査線の駆動に同期して対応する映像データをそれぞれの前記信号線に出力するように前記第１ソースドライバ及び第２ソースドライバを制御し、
   １フレームの前記映像データを出力後、前記バックライトを所定時間点灯する
   表示装置。
9. 前記コントローラは、
   外部より映像信号を１表示行毎に受信し、
   受信した１表示行の映像信号を受信順に映像データに変換し、
   対応する前記第１ソースドライバ及び第２ソースドライバを制御して前記映像データを前記信号線に出力する
   請求項８に記載の表示装置。
10. 前記コントローラは、
    前記バックライト消灯後、対応する前記第１ソースドライバ及び第２ソースドライバを制御して次フレームの映像データを前記信号線に出力する
    請求項９に記載の表示装置。

Images