JP2005522072A - 信号遅延を導入する装置及び方法 - Google Patents
信号遅延を導入する装置及び方法 Download PDFInfo
- Publication number
- JP2005522072A JP2005522072A JP2003580883A JP2003580883A JP2005522072A JP 2005522072 A JP2005522072 A JP 2005522072A JP 2003580883 A JP2003580883 A JP 2003580883A JP 2003580883 A JP2003580883 A JP 2003580883A JP 2005522072 A JP2005522072 A JP 2005522072A
- Authority
- JP
- Japan
- Prior art keywords
- delay
- signal
- port
- error correction
- chain
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 15
- 238000012937 correction Methods 0.000 claims description 67
- 230000003111 delayed effect Effects 0.000 claims description 31
- 230000001934 delay Effects 0.000 claims description 27
- 230000010355 oscillation Effects 0.000 claims description 18
- 230000000977 initiatory effect Effects 0.000 claims 2
- 230000000737 periodic effect Effects 0.000 description 16
- 238000010586 diagram Methods 0.000 description 9
- 239000004065 semiconductor Substances 0.000 description 5
- 230000004044 response Effects 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 230000002411 adverse Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 230000004075 alteration Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 230000010363 phase shift Effects 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H11/00—Networks using active elements
- H03H11/02—Multiple-port networks
- H03H11/26—Time-delay networks
Landscapes
- Pulse Circuits (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
Description
104 遅延補償回路
106 コントローラ
108 クロック
112 第1TDLL
112a 入力ポート
112b 出力ポート
112c クロックポート
112d 制御ポート
114 第2TDLL
116 第1遅延チェーン
116a 入力ポート
116b 出力ポート
116c エラー訂正ポート
118,122,154,158 遅延要素
120 第2遅延チェーン
120a 入力ポート
120b 出力ポート
120c エラー訂正ポート
124 第1比較器
124a 第1入力ポート
124b 第2入力ポート
124c 出力ポート
125 発振回路
126,162 マルチプレクサ(セレクタ)
130 第3遅延チェーン
132 第4遅延チェーン
134 第2比較器
Claims (27)
- 信号に遅延を導入する装置であって、
第1レンジ内の遅延第1組及び第2レンジの遅延第2組から選択された第1遅延を前記信号に導入するよう構成された第1遅延回路と、
該第1遅延回路に結合され、前記信号に第2遅延を選択的に導入するよう構成された遅延補償回路と、
前記第1遅延回路及び前記遅延補償回路に結合されたコントローラであって、前記第1遅延回路が前記第1遅延を選択するよう構成すると共に前記遅延補償回路が前記第2遅延を導入するよう構成し、前記第1遅延が前記第1レンジ内の前記遅延第1組から選択される際に、前記遅延補償回路が前記第2遅延を導入するよう構成したコントローラとを具備することを特徴とする、信号に遅延を導入する装置。 - 前記第1遅延回路及び前記遅延補償回路に結合されるクロックをさらに具備することを特徴とする請求項1記載の装置。
- 前記第1レンジは前記クロックの第1クロック周期であり、
前記第2レンジは前記クロックの第2クロック周期であり、
前記第1及び第2クロック周期は連続することを特徴とする請求項2記載の装置。 - 前記第1レンジ内の前記遅延第1組と前記第2遅延との和は前記第2レンジ内の遅延第3組となることを特徴とする請求項3記載の装置。
- 前記第1遅延回路は、
クロック信号を受信するためのクロックポート、前記コントローラから第1制御信号を受信する第1制御ポート、前記信号を受信する入力ポート、及び第1の遅延信号を通す出力ポートを有し、前記第1遅延の第1構成要素を導入する、第1のタップされた遅延ロックロープ(TDLL)と、
前記クロック信号を受信するためのクロックポート、前記コントローラから第2制御信号を受信する第2制御ポート、前記第1の遅延信号を受信するために前記第1TDLLの前記出力に結合された入力ポート、及び第2の遅延信号を通す出力ポートを有し、前記第1遅延の第2構成要素を導入する、第2のTDLLとを具備することを特徴とする請求項1記載の装置。 - 前記第1TDLLは、
前記クロック信号を受信する第1入力部、第1帰還信号を受信する第2入力部、及び第1エラー訂正信号を生成する出力部を有する第1比較器と、
前記クロック信号を受信する入力ポート、前記第1帰還信号を生成する出力ポート、及び各々が前記第1エラー訂正信号を受信するエラー訂正ポートを有する前記第1組の遅延要素を有する第1遅延チェーンと、
前記信号を受信する入力ポート、及び前記第1組の遅延要素と少なくとも同数の遅延要素を有し、各々が前記第1エラー訂正信号を受信するエラー訂正ポート及びタップポートを有する前記第2組の遅延要素を有する第2遅延チェーンと、
該第2遅延チェーンの前記タップポートに結合された複数の入力部、前記コントローラから第1セレクタ信号を受信して前記タップポートの一つを選択する制御ポート、及び前記第1遅延信号の一つを通す出力部を有するセレクタとを具備することを特徴とする請求項5記載の装置。 - 前記第2TDLLは、
前記クロック信号を受信する第1入力部、第2帰還信号を受信する第2入力部、及び第2エラー訂正信号を生成する出力部を有する第2比較器と、
前記クロック信号を受信する入力ポート、前記第2帰還信号を生成する出力ポート、及び各々が前記第2エラー訂正信号を受信するエラー訂正ポートを有する前記第3組の遅延要素を有する第3遅延チェーンと、
前記第1の遅延信号を受信する入力ポート、及び前記第3組の遅延要素と少なくとも同数の遅延要素を有し、各々が前記第2エラー訂正信号を受信するエラー訂正ポート及びタップポートを有する前記第4組の遅延要素を有する第4遅延チェーンと、
該第4遅延チェーンの前記タップポートに結合された複数の入力部、前記コントローラから第2セレクタ信号を受信して前記タップポートの一つを選択する制御ポート、及び前記第2遅延信号の一つを通す出力部を有するセレクタとを具備することを特徴とする請求項6記載の装置。 - 前記第3組の遅延要素は、前記第1組の遅延要素よりも一つ多い遅延要素を有することを特徴とする請求項7記載の装置。
- 前記第3組の遅延要素は、前記第1組の遅延要素よりも一つ少ない遅延要素を有することを特徴とする請求項7記載の装置。
- 前記第1TDLLは、
前記クロック信号を受信する第1入力部、第1発振信号を受信する第2入力部、及び第1エラー訂正信号を生成する出力部を有する第1比較器と、
入力ポート、該入力ポートに結合されて前記第1発振信号を生成する出力ポート、及び各々が前記第1エラー訂正信号を受信するエラー訂正ポートを有する前記第1組の遅延要素を有する第1遅延チェーンと、
前記信号を受信する入力ポート、及び前記第1組の遅延要素と少なくとも同数の遅延要素を有し、各々が前記第1エラー訂正信号を受信するエラー訂正ポート及びタップポートを有する前記第2組の遅延要素を有する第2遅延チェーンと、
該第2遅延チェーンの前記タップポートに結合された複数の入力部、前記コントローラから第1セレクタ信号を受信して前記タップポートの一つを選択する制御ポート、及び前記第1遅延信号の一つを通す出力部を有するセレクタとを具備することを特徴とする請求項5記載の装置。 - 前記第1TDLLは、前記第1発振信号を開始するための少なくとも発振回路をさらに具備することを特徴とする請求項10記載の装置。
- 前記第2TDLLは、
前記クロック信号を受信する第1入力部、第2発振信号を受信する第2入力部、及び第2エラー訂正信号を生成する出力部を有する第2比較器と、
入力ポート、該入力ポートに結合されて前記第2発振信号を生成する出力ポート、及び各々が前記第2エラー訂正信号を受信するエラー訂正ポートを有する前記第3組の遅延要素を有する第3遅延チェーンと、
前記第1の遅延信号を受信する入力ポート、及び前記第3組の遅延要素と少なくとも同数の遅延要素を有し、各々が前記第2エラー訂正信号を受信するエラー訂正ポート及びタップポートを有する前記第4組の遅延要素を有する第4遅延チェーンと、
該第4遅延チェーンの前記タップポートに結合された複数の入力部、前記コントローラから第2セレクタ信号を受信して前記タップポートの一つを選択する制御ポート、及び前記第2遅延信号の一つを通す出力部を有するセレクタとを具備することを特徴とする請求項10記載の装置。 - 前記第1TDLLは、前記第1発振信号を開始するための少なくとも第1発振回路をさらに具備し、
前記第2TDLLは、前記第2発振信号を開始するための少なくとも第2発振回路をさらに具備することを特徴とする請求項12記載の装置。 - 前記遅延補償回路はカウンタであることを特徴とする請求項1記載の装置。
- 前記第1遅延回路は、
第1遅延チェーン及び第2遅延チェーンを有する第1TDLLと、
第3遅延チェーン及び第4遅延チェーンを有し、該第4遅延チェーンがベース組の遅延要素を有する第2TDLLと
を少なくとも具備することを特徴とする請求項1記載の装置。 - 前記第2TDLLは少なくとも第4遅延チェーンに対する拡張部をさらに具備し、
該拡張部は、前記ベース組の遅延要素と直列に接続された拡張組の遅延要素を具備することを特徴とする請求項15記載の装置。 - 信号に遅延を導入する装置であって、
クロック信号を受信する第1入力部、第1帰還信号を受信する第2入力部、及び第1エラー訂正信号を生成する出力部を有する比較器と、
前記クロック信号を受信する入力ポート、前記第1帰還信号を生成する出力ポート、及び各々が前記第1エラー訂正信号を受信するエラー訂正ポートを有し前記入力ポート及び前記出力ポートに間の前記第1組の遅延要素を有する第1遅延チェーンであって、前記各遅延要素は前記チェーンの前記入力ポートで信号に遅延を連続的に付加し、前記遅延は前記遅延要素の前記エラー訂正ポートにおける信号の関数である第1遅延チェーンと、
前記信号を受信する入力ポート、及び前記第1組の遅延要素と少なくとも同数の遅延要素を有し、各々が前記第1エラー訂正信号を受信するエラー訂正ポート及びタップポートを有する前記第2組の遅延要素を有する第2遅延チェーンであって、前記各遅延要素は前記チェーンの前記入力ポートで信号に遅延を連続的に付加し、前記遅延は前記遅延要素の前記エラー訂正ポートにおける信号の関数である第2遅延チェーンと、
該第2遅延チェーンの前記タップポートに結合された複数の入力部、第1セレクタ信号を受信して前記タップポートの一つを選択する制御ポート、及び前記第1遅延信号を通す出力部を有するセレクタとを具備することを特徴とする、信号に遅延を導入する装置。 - 前記第2遅延チェーンは少なくとも第3組の遅延要素をさらに具備し、
該第3組の遅延要素は、前記第2組の遅延要素に直列に接続された前記第2組の遅延要素と少なくとも同数の遅延要素を有し、
前記第3組の遅延要素の各々は、前記第1エラー訂正信号を受信するエラー訂正ポート及びタップポートを有することを特徴とする請求項17記載の装置。 - 前記クロック信号を受信する第1入力部、第2帰還信号を受信する第2入力部、及び第2エラー訂正信号を生成する出力部を有する第2比較器と、
前記クロック信号を受信する入力ポート、前記第2帰還信号を生成する出力ポート、及び各々が前記第2エラー訂正信号を受信するエラー訂正ポートを有する前記第3組の遅延要素を有する第3遅延チェーンであって、前記各遅延要素は前記チェーンの前記入力ポートで信号に遅延を連続的に付加し、前記遅延は前記遅延要素の前記エラー訂正ポートにおける信号の関数である第3遅延チェーンと、
前記第1の遅延信号を受信する入力ポート、及び前記第3組の遅延要素と少なくとも同数の遅延要素を有し、各々が前記第2エラー訂正信号を受信するエラー訂正ポート及び第2遅延信号を生成するタップポートを有する前記第4組の遅延要素を有する第4遅延チェーンであって、前記各遅延要素は前記チェーンの前記入力ポートで信号に遅延を連続的に付加し、前記遅延は前記遅延要素の前記エラー訂正ポートにおける信号の関数である第4遅延チェーンと、
該第4遅延チェーンの前記タップポートに結合された複数の入力部、前記コントローラから第2セレクタ信号を受信して前記タップポートの一つを選択する制御ポート、及び第2遅延信号の一つを通す出力部を有するセレクタとをさらに具備することを特徴とする請求項17記載の装置。 - 前記第2遅延チェーンは少なくとも第5組の遅延要素をさらに具備し、
該第5組の遅延要素は、前記第2組の遅延要素に直列に接続された前記第2組の遅延要素と少なくとも同数の遅延要素を有し、
前記第5組の遅延要素の各々は、前記第1エラー訂正信号を受信するエラー訂正ポート及び遅延信号を生成する遅延タップを有することを特徴とする請求項19記載の装置。 - 前記第4遅延チェーンは少なくとも第5組の遅延要素をさらに具備し、
該第5組の遅延要素は、前記第4組の遅延要素に直列に接続された前記第4組の遅延要素と少なくとも同数の遅延要素を有し、
前記第4組の遅延要素の各々は、前記第2エラー訂正信号を受信するエラー訂正ポート及び遅延信号を生成する遅延タップを有することを特徴とする請求項19記載の装置。 - 信号に遅延を導入する装置であって、
クロック信号を受信する第1入力部、第1発振信号を受信する第2入力部、及び第1エラー訂正信号を生成する出力部を有する比較器と、
入力ポート、該入力ポートに結合され前記第1発振信号を生成する出力ポート、及び各々が前記第1エラー訂正信号を受信するエラー訂正ポートを有し前記入力ポート及び前記出力ポートに間の前記第1組の遅延要素を有する第1遅延チェーンであって、前記各遅延要素は前記チェーンの前記入力ポートで信号に遅延を連続的に付加し、前記遅延は前記遅延要素の前記エラー訂正ポートにおける信号の関数である第1遅延チェーンと、
前記信号を受信する入力ポート、及び前記第1組の遅延要素と少なくとも同数の遅延要素を有し、各々が前記第1エラー訂正信号を受信するエラー訂正ポート及びタップポートを有する第2組の遅延要素を有する第2遅延チェーンであって、前記各遅延要素は前記チェーンの前記入力ポートで信号に遅延を連続的に付加し、前記遅延は前記遅延要素の前記エラー訂正ポートにおける信号の関数である第2遅延チェーンと、
該第2遅延チェーンの前記タップポートに結合された複数の入力部、第1セレクタ信号を受信して前記タップポートの一つを選択する制御ポート、及び第1遅延信号を通す出力部を有するセレクタとを具備することを特徴とする、信号に遅延を導入する装置。 - 少なくとも前記第1発振信号を開始する発振回路をさらに具備することを特徴とする請求項22記載の装置。
- 第1レンジ内に第1組の遅延及び第2レンジ内に第2組の遅延を具備するバーニア型回路に均一な遅延段を生成する方法であって、
信号に追加する遅延量を特定する遅延指示器を受信し、
前記バーニア型回路を用いて前記信号に第1遅延を導入し、
該第1遅延が前記第1レンジ内にある場合、入力信号に第2遅延を導入し、
前記第1及び第2遅延が一緒に前記第2レンジ内にある第3遅延を生成することを特徴とする遅延段の生成方法。 - 前記第2遅延は前記第1遅延の前に前記入力信号に導入されることを特徴とする請求項24記載の方法。
- 前記第2遅延は前記第1遅延の後に前記入力信号に導入されることを特徴とする請求項24記載の方法。
- 前記第1及び第2遅延はほぼ同時に前記入力信号に導入されることを特徴とする請求項24記載の方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US10/109,016 US6580304B1 (en) | 2002-03-28 | 2002-03-28 | Apparatus and method for introducing signal delay |
PCT/US2003/009386 WO2003083503A2 (en) | 2002-03-28 | 2003-03-27 | Apparatus and method for introducing signal dalay |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005522072A true JP2005522072A (ja) | 2005-07-21 |
Family
ID=22325352
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003580883A Pending JP2005522072A (ja) | 2002-03-28 | 2003-03-27 | 信号遅延を導入する装置及び方法 |
Country Status (6)
Country | Link |
---|---|
US (2) | US6580304B1 (ja) |
EP (1) | EP1488518B1 (ja) |
JP (1) | JP2005522072A (ja) |
AU (1) | AU2003228379A1 (ja) |
DE (1) | DE60333263D1 (ja) |
WO (1) | WO2003083503A2 (ja) |
Families Citing this family (39)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
AU2002255851B2 (en) * | 2001-03-23 | 2008-03-06 | Advanced Bionutrition | Microbial feeds for aquaculture and agriculture |
US6777993B1 (en) * | 2001-08-07 | 2004-08-17 | Altera Corporation | Method and apparatus for adjusting the phase and frequency of a periodic wave |
US6774694B1 (en) * | 2001-12-26 | 2004-08-10 | Analog Devices, Inc. | Timing vernier architecture for generating high speed, high accuracy timing edges |
US7162000B2 (en) * | 2002-01-16 | 2007-01-09 | Motorola, Inc. | Delay locked loop synthesizer with multiple outputs and digital modulation |
US6870415B2 (en) * | 2002-09-12 | 2005-03-22 | Broadcom Corporation | Delay generator with controlled delay circuit |
US6998928B2 (en) * | 2003-05-06 | 2006-02-14 | Motorola, Inc. | Digital pulse width modulation |
US6933761B2 (en) * | 2003-06-20 | 2005-08-23 | Altera Corporation | Techniques for dynamically selecting phases of oscillator signals |
JP2005269147A (ja) * | 2004-03-18 | 2005-09-29 | Sanyo Electric Co Ltd | 遅延回路 |
DE102004025984A1 (de) * | 2004-05-26 | 2005-12-15 | Sms Demag Ag | Verfahren und Einrichtung für die Montage und für Funktionsprüfung von Walzarmaturen in Walzgerüsten oder in Walzstraßen, wie bspw. Tandemwalzstraßen |
US7587012B2 (en) * | 2004-07-08 | 2009-09-08 | Rambus, Inc. | Dual loop clock recovery circuit |
US7376182B2 (en) * | 2004-08-23 | 2008-05-20 | Microchip Technology Incorporated | Digital processor with pulse width modulation module having dynamically adjustable phase offset capability, high speed operation and simultaneous update of multiple pulse width modulation duty cycle registers |
US7519888B2 (en) | 2005-09-12 | 2009-04-14 | Virage Logic Corporation | Input-output device testing |
US7616036B1 (en) | 2005-09-12 | 2009-11-10 | Virage Logic Corporation | Programmable strobe and clock generator |
US8085893B2 (en) | 2005-09-13 | 2011-12-27 | Rambus, Inc. | Low jitter clock recovery circuit |
US7692598B1 (en) | 2005-10-26 | 2010-04-06 | Niitek, Inc. | Method and apparatus for transmitting and receiving time-domain radar signals |
US7224199B1 (en) * | 2005-11-04 | 2007-05-29 | National Semiconductor Corporation | Circuit and method for digital delay and circuits incorporating the same |
US7495495B2 (en) * | 2005-11-17 | 2009-02-24 | Lattice Semiconductor Corporation | Digital I/O timing control |
US7439787B2 (en) * | 2006-07-27 | 2008-10-21 | Freescale Semiconductor, Inc. | Methods and apparatus for a digital pulse width modulator using multiple delay locked loops |
KR100850285B1 (ko) * | 2007-01-11 | 2008-08-04 | 삼성전자주식회사 | 지연고정루프회로 및 그의 제어방법 |
US9316729B2 (en) * | 2007-05-25 | 2016-04-19 | Niitek, Inc. | Systems and methods for providing trigger timing |
US7649492B2 (en) * | 2007-05-25 | 2010-01-19 | Niitek, Inc. | Systems and methods for providing delayed signals |
US7652619B1 (en) | 2007-05-25 | 2010-01-26 | Niitek, Inc. | Systems and methods using multiple down-conversion ratios in acquisition windows |
US7816960B2 (en) * | 2007-08-09 | 2010-10-19 | Qualcomm Incorporated | Circuit device and method of measuring clock jitter |
US7675454B2 (en) * | 2007-09-07 | 2010-03-09 | Niitek, Inc. | System, method, and computer program product providing three-dimensional visualization of ground penetrating radar data |
US8207885B2 (en) * | 2007-09-19 | 2012-06-26 | Niitek, Inc. | Adjustable pulse width ground penetrating radar |
US7928773B2 (en) * | 2008-07-09 | 2011-04-19 | Integrated Device Technology, Inc | Multiple frequency synchronized phase clock generator |
KR20100045186A (ko) * | 2008-10-23 | 2010-05-03 | 삼성전자주식회사 | 광대역의 지연고정루프회로 |
US8957743B2 (en) * | 2008-11-18 | 2015-02-17 | Freescale Semiconductor, Inc. | Integrated circuit, communication unit and method for phase compensation |
US8198930B2 (en) * | 2009-10-30 | 2012-06-12 | Rambus Inc. | Reducing power-supply-induced jitter in a clock-distribution circuit |
KR101128961B1 (ko) * | 2010-01-29 | 2012-03-27 | 주식회사 하이닉스반도체 | 반도체 장치 |
US8004329B1 (en) * | 2010-03-19 | 2011-08-23 | National Semiconductor Corporation | Hardware performance monitor (HPM) with variable resolution for adaptive voltage scaling (AVS) systems |
US8572426B2 (en) | 2010-05-27 | 2013-10-29 | National Semiconductor Corporation | Hardware performance monitor (HPM) with extended resolution for adaptive voltage scaling (AVS) systems |
GB201015730D0 (en) * | 2010-09-20 | 2010-10-27 | Novelda As | Continuous time cross-correlator |
GB201015729D0 (en) | 2010-09-20 | 2010-10-27 | Novelda As | Pulse generator |
US8248136B1 (en) * | 2011-01-17 | 2012-08-21 | Lattice Semiconductor Corporation | Low-power, glitch-less, configurable delay element |
CN102545846B (zh) | 2011-12-31 | 2015-11-25 | 同方威视技术股份有限公司 | 用于控制脉冲输出的设备和方法 |
US8542049B1 (en) * | 2012-04-18 | 2013-09-24 | Texas Instruments Incorporated | Methods and delay circuits for generating a plurality of delays in delay lines |
US9036764B1 (en) | 2012-12-07 | 2015-05-19 | Rambus Inc. | Clock recovery circuit |
CN105577147A (zh) * | 2016-02-18 | 2016-05-11 | 合肥雷科电子科技有限公司 | 一种高压脉冲电源的顶降补偿电路及其顶降补偿方法 |
Family Cites Families (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3996481A (en) | 1974-11-19 | 1976-12-07 | International Business Machines Corporation | FET load gate compensator |
US4496861A (en) | 1982-12-06 | 1985-01-29 | Intel Corporation | Integrated circuit synchronous delay line |
US4922141A (en) * | 1986-10-07 | 1990-05-01 | Western Digital Corporation | Phase-locked loop delay line |
US4899071A (en) * | 1988-08-02 | 1990-02-06 | Standard Microsystems Corporation | Active delay line circuit |
US5179303A (en) | 1991-10-24 | 1993-01-12 | Northern Telecom Limited | Signal delay apparatus employing a phase locked loop |
KR100393317B1 (ko) | 1994-02-15 | 2003-10-23 | 람버스 인코포레이티드 | 지연동기루프 |
US5552878A (en) | 1994-11-03 | 1996-09-03 | Mcdonnell Douglas Corporation | Electronic vernier for laser range finder |
US5684421A (en) | 1995-10-13 | 1997-11-04 | Credence Systems Corporation | Compensated delay locked loop timing vernier |
JP3319340B2 (ja) * | 1997-05-30 | 2002-08-26 | 日本電気株式会社 | 半導体回路装置 |
JPH11274904A (ja) * | 1998-03-26 | 1999-10-08 | Sanyo Electric Co Ltd | 遅延回路 |
KR100263484B1 (ko) * | 1998-04-25 | 2000-08-01 | 김영환 | 클럭신호 지연 장치 |
US6137325A (en) * | 1998-06-22 | 2000-10-24 | Micron Technology, Inc. | Device and methods in a delay locked loop for generating quadrature and other off-phase clocks with improved resolution |
US6100735A (en) * | 1998-11-19 | 2000-08-08 | Centillium Communications, Inc. | Segmented dual delay-locked loop for precise variable-phase clock generation |
JP2000357951A (ja) * | 1999-06-15 | 2000-12-26 | Mitsubishi Electric Corp | 遅延回路、クロック生成回路及び位相同期回路 |
KR100640568B1 (ko) * | 2000-03-16 | 2006-10-31 | 삼성전자주식회사 | 마스터-슬레이브 구조를 갖는 지연동기루프 회로 |
US6323705B1 (en) * | 2000-04-25 | 2001-11-27 | Winbond Electronics Corporation | Double cycle lock approach in delay lock loop circuit |
WO2002095943A2 (en) * | 2001-05-21 | 2002-11-28 | Vasily Grigorievich Atyunin | Programmable self-calibrating vernier and method |
US6621314B2 (en) * | 2001-09-25 | 2003-09-16 | Intel Corporation | Delay locked loop |
-
2002
- 2002-03-28 US US10/109,016 patent/US6580304B1/en not_active Expired - Lifetime
-
2003
- 2003-03-27 WO PCT/US2003/009386 patent/WO2003083503A2/en active Application Filing
- 2003-03-27 EP EP03726127A patent/EP1488518B1/en not_active Expired - Fee Related
- 2003-03-27 DE DE60333263T patent/DE60333263D1/de not_active Expired - Lifetime
- 2003-03-27 AU AU2003228379A patent/AU2003228379A1/en not_active Abandoned
- 2003-03-27 JP JP2003580883A patent/JP2005522072A/ja active Pending
- 2003-04-25 US US10/423,344 patent/US6798258B2/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
US6580304B1 (en) | 2003-06-17 |
WO2003083503A2 (en) | 2003-10-09 |
WO2003083503A3 (en) | 2004-09-30 |
DE60333263D1 (de) | 2010-08-19 |
US6798258B2 (en) | 2004-09-28 |
AU2003228379A1 (en) | 2003-10-13 |
EP1488518A2 (en) | 2004-12-22 |
EP1488518B1 (en) | 2010-07-07 |
AU2003228379A8 (en) | 2003-10-13 |
US20040090252A1 (en) | 2004-05-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2005522072A (ja) | 信号遅延を導入する装置及び方法 | |
US6058057A (en) | Timing generator for semiconductor test system | |
US5268656A (en) | Programmable clock skew adjustment circuit | |
US6157694A (en) | Fractional frequency divider | |
US5036230A (en) | CMOS clock-phase synthesizer | |
JP4649480B2 (ja) | 試験装置、クロック発生装置、及び電子デバイス | |
US5552733A (en) | Precise and agile timing signal generator based on a retriggered oscillator | |
US6275057B1 (en) | Semiconductor test system having high frequency and low jitter clock generator | |
JP2730280B2 (ja) | ディジタル・タイム・ベース発性回路および2つの出力信号間の遅延時間調整方法 | |
US7282971B2 (en) | Digital delay lock loop | |
KR970018653A (ko) | 클록 발생회로, pll회로와 도체장치 및 클록발생회로의 설계방법 | |
WO2002075337A2 (en) | Low-jitter clock for test system | |
US7394238B2 (en) | High frequency delay circuit and test apparatus | |
US20070239389A1 (en) | Method and Apparatus for Synchronizing Signals in a Testing System | |
JP3639000B2 (ja) | 位相合わせ装置及び遅延制御回路 | |
Szplet et al. | A 45 ps time digitizer with a two-phase clock and dual-edge two-stage interpolation in a field programmable gate array device | |
US20090189667A1 (en) | Jitter injection circuit, pattern generator, test apparatus, and electronic device | |
JPH08505992A (ja) | ジッタを防止したフェイズロックドループの周波数合成用再トリガ・オシレータ | |
US7801263B2 (en) | Clock divider with a rational division factor | |
KR19980080306A (ko) | 완전 디지털 클럭 신디사이저 | |
JP2004361343A (ja) | 試験装置 | |
US6208182B1 (en) | Phase-locked loop circuit | |
JP2543514B2 (ja) | タイミング信号発生器 | |
RU2273952C2 (ru) | Синтезатор частоты | |
JPH0926467A (ja) | Icテスタのタイミング発生回路用pll発振器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060324 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080801 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080903 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20081023 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20081030 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20081219 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20081219 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090303 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090401 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090409 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090901 |