KR20100045186A - 광대역의 지연고정루프회로 - Google Patents

광대역의 지연고정루프회로 Download PDF

Info

Publication number
KR20100045186A
KR20100045186A KR1020080104259A KR20080104259A KR20100045186A KR 20100045186 A KR20100045186 A KR 20100045186A KR 1020080104259 A KR1020080104259 A KR 1020080104259A KR 20080104259 A KR20080104259 A KR 20080104259A KR 20100045186 A KR20100045186 A KR 20100045186A
Authority
KR
South Korea
Prior art keywords
delay
clock signal
signal
con
switch
Prior art date
Application number
KR1020080104259A
Other languages
English (en)
Inventor
김준배
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020080104259A priority Critical patent/KR20100045186A/ko
Priority to US12/582,088 priority patent/US7936195B2/en
Publication of KR20100045186A publication Critical patent/KR20100045186A/ko
Priority to US13/070,627 priority patent/US8054117B2/en
Priority to US13/291,335 priority patent/US8179177B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
    • H03L7/0812—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used
    • H03L7/0814—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used the phase shifting device being digitally controlled
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
    • H03L7/0812—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used
    • H03L7/0816—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used the controlled phase shifter and the frequency- or phase-detection arrangement being connected to a common input
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4076—Timing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G11C7/222—Clock generating, synchronizing or distributing circuits within memory device
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/095—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using a lock detector

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Pulse Circuits (AREA)

Abstract

본 발명은 고주파 클럭신호 뿐만 아니라 저주파 클럭신호의 동기를 맞추는데도 사용될 수 있는 광대역의 지연고정루프회로에 대한 것이다. 상기 광대역의 지연고정루프회로는, 내부클럭신호 생성부, 클럭경로지연블록, 위상검출/제어회로, 경로선택스위치, 추가지연블록 및 추가지연제어회로를 구비한다. 상기 광대역의 지연고정루프회로는 고주파 클럭신호의 동기를 ??출 때에는 상기 클럭신호를 일정시간 지연시키기 위해 상기 클럭경로지연블록만을 사용하지만, 저주파 클럭신호의 동기를 맞출 때에는 상기 클럭신호를 지연시키는데 추가지연블록을 추가로 사용하는 것을 특징으로 한다.
Figure P1020080104259
지연고정루프회로, DLL,

Description

광대역의 지연고정루프회로{Wideband delay locked loop circuit}
본 발명은 지연고정루프회로에 관한 것으로, 특히 고주파 클럭신호 뿐만 아니라 저주파 클럭신호의 동기를 맞추는데도 사용될 수 있는 광대역(wideband)의 지연고정루프회로에 관한 것이다.
지연고정루프회로는 메모리나 신호처리회로에서 입출력되는 클럭신호의 동기를 일치시키는데 사용된다. 지연고정루프를 사용하는 일부의 시스템에서는 소비되는 전류를 감소시키기 위하여 클럭신호의 주파수를 낮은 구간으로 떨어뜨리는 경우가 있기는 하지만, DRAM에 채택된 지연고정루프는 일반적으로 광대역에서 동작하여야 한다.
지연고정루프회로가 신호를 고정(locking)할 수 있는 주파수의 범위는 내장된 지연블록(delay block)에서 가변적으로 지연시킬 수 있는 지연시간인 지연블록지연시간(delay block delay time)과 지연고정루프회로에서 생성된 클럭신호가 구동하여야 하는 부하(load)에 의해 발생하게 되는 지연시간인 클럭경로지연시간(clock path delay time)의 합에 의해 주로 결정된다. 지연블록은 입력되는 클럭신호를 일정시간 지연시키는 기능을 수행하는데 직렬로 연결된 복수 개의 지연 셀(delay cell)을 포함하며, 각 지연셀들의 지연시간은 동일하게 하는 것이 일반적이다. 클럭경로지연시간은 지연고정루프회로로부터 출력되는 클럭신호가 구동하여야 할 부하의 종류 및 개수에 따라 바뀌게 되므로 지연고정루프의 설계시마다 이를 고려하여야 한다.
지연고정루프회로는 외부클럭신호에 지연블록지연시간 및 클럭경로지연시간을 반영하여 내부클럭신호를 생성시키고, 상기 내부클럭신호와 상기 외부클럭신호의 위상(phase)을 비교한다. 이 때 지연블록지연시간을 가변시키면서 위상을 비교하게 되는데, 일정한 범위내의 오차로 위상이 일치되는 경우, 지연블록에서의 지연시간을 고정시킨 후 보다 세분화된 위상고정을 수행한다.
지연고정루프회로의 지연블록을 구성하는 각 지연셀들의 지연시간 즉 단위지연시간은, 지연고정루프회로가 고주파 클럭신호의 동기를 맞추는데 사용 되는가 혹은 저주파 클럭신호의 동기를 맞추는데 사용되는 가에 따라서 서로 다르게 된다.
즉, 지연고정루프회로가 고주파 클럭신호의 동기를 맞추기 위해서는 단위지연시간이 작아야 하지만, 저주파 클럭신호의 동기를 맞추는데 사용되기 위해서는 단위지연시간이 커야한다.
단일의 지연고정루프회로를 이용하여 광대역 즉 고주파 클럭신호 뿐만 아니라 저주파 클럭신호의 동기도 일치시키기 위해서는, 상술한 바와 같은 단위지연시간을 설정할 때의 상호 충돌을 극복하여야 한다.
본 발명의 목적은 고주파뿐만 아니라 저주파의 클럭신호의 동기를 맞추는데도 사용할 수 있는 광대역의 지연고정루프회로를 제공하는 데 있다.
상기 목적을 달성하기 위하여, 본 발명의 일면에 따른 광대역의 지연고정루프회로는, 내부클럭신호 생성부, 클럭경로지연블록, 위상검출/제어회로, 경로선택스위치, 추가지연블록 및 추가지연제어회로를 구비한다. 상기 내부클럭신호 생성부는 보간제어신호 및 다중스위치제어신호에 응답하여 동작하며, 외부클럭신호를 이용하여 내부클럭신호 및 스위치상태신호를 생성한다. 상기 클럭경로지연블록은 상기 내부클럭신호를 클럭경로지연시간 만큼 지연시켜 제1내부클럭신호를 생성시킨다. 상기 위상검출/제어회로는 상기 스위치상태신호에 응답하여, 상기 외부클럭신호와 상기 제1내부클럭신호의 위상을 비교한 후, 상기 보간제어신호 및 상기 다중스위치제어신호를 생성한다. 상기 경로선택스위치는 경로선택제어신호에 응답하여 제1단자에 연결된 상기 내부클럭신호 생성부의 출력단자로부터 출력되는 상기 내부클럭신호를 제2단자에 연결된 상기 클럭경로지연블록 및 제3단자 중 하나의 단자로 스위칭한다. 상기 추가지연블록은 일 단자가 상기 경로선택스위치의 상기 제3단자에 연결되며 다른 일 단자가 상기 클럭경로지연블록에 연결된다. 상기 추가지연제어회로는 리셋제어신호에 응답하여 상기 경로선택제어신호 및 리셋신호를 생성한다. 상기 위상검출/제어회로는 상기 리셋제어신호를 더 생성하며, 상기 내부클럭신호 생성부는 상기 리셋신호에 응답하여 리셋 된다.
상기 목적을 달성하기 위하여, 본 발명의 다른 일면에 따른 광대역의 지연고 정루프회로는, 내부클럭신호 생성부, 클럭경로지연블록, 위상검출/제어회로, 경로선택스위치 및 추가지연블록을 구비한다. 상기 내부클럭신호 생성부는 보간제어신호 및 다중스위치제어신호에 응답하여 동작하며, 외부클럭신호를 이용하여 내부클럭신호 및 스위치상태신호를 생성한다. 상기 클럭경로지연블록은 상기 내부클럭신호를 클럭경로지연시간만큼 지연시켜 제1내부클럭신호를 생성시킨다. 상기 위상검출/제어회로는 상기 스위치상태신호에 응답하여, 상기 외부클럭신호와 상기 제1내부클럭신호의 위상을 비교하여 상기 보간제어신호 및 상기 다중스위치제어신호를 생성한다. 상기 경로선택스위치는 경로선택제어신호에 응답하여 제1단자에 연결된 상기 내부클럭신호 생성부의 출력단자로부터 출력되는 상기 내부클럭신호를 제2단자에 연결된 상기 클럭경로지연블록 및 제3단자 중 하나의 단자로 스위칭한다. 상기 추가지연블록은 일 단자가 상기 경로선택스위치의 상기 제3단자에 연결되며 다른 일 단자가 상기 클럭경로지연블록에 연결된다. 상기 위상검출/제어회로는 상기 경로선택제어신호를 더 생성한다.
본 발명에 따른 광대역의 지연고정루프회로는 고주파 클럭신호뿐만 아니라 저주파 클럭신호의 동기를 맞추는데도 사용될 수 있는 장점이 있다.
본 발명과 본 발명의 동작상의 이점 및 본 발명의 실시에 의하여 달성되는 목적을 충분히 이해하기 위해서는 본 발명의 예시적인 실시예를 설명하는 첨부 도면 및 첨부 도면에 기재된 내용을 참조하여야만 한다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 설명함으로써, 본 발명을 상세히 설명한다. 각 도면에 제시된 동일한 참조부호는 동일한 부재를 나타낸다.
먼저 본 발명의 핵심아이디어에 대해 요약한다.
본 발명에 따른 광대역의 지연고정루프회로는, 기본지연블록을 이용하여 위상을 고정하기 위한 루프가 한 차례 수행되었음에도 불구하고 클럭신호가 고정되지 않았을 때, 추가지연블록을 반영하여 2차의 위상고정루프 동작 시에 빠르게 위상을 고정시킬 수 있도록 함으로써, 고주파 클럭신호뿐만 아니라 저주파 클럭신호의 위상도 빠르게 고정시킬 수 있다.
도 1은 본 발명에 따른 광대역의 지연고정루프회로의 일실시예이다.
도 1을 참조하면, 광대역의 지연고정루프회로(100)는, 버퍼(110), 기본지연블록(120), 스위칭블록(130), 보간기(140), 추가지연제어회로(150), 추가지연블록(160), 클럭경로지연블록(170), 위상검출/제어회로(180) 및 경로선택스위치(SW)를 구비한다.
버퍼(110)는 외부클럭신호(EXT_CLK)를 버퍼링(buffering)한다.
기본지연블록(120)은 버퍼링 된 외부클럭신호(EXT_CLK)에 단위지연시간 내지 상기 단위지연시간의 n(n은 정수)배 만큼 지연시킨 복수 개의 지연클럭신호(d1~dn)를 생성하는 복수 개의 지연셀들(121~125)를 구비한다. 임의의 지연셀의 입력신호에 대한 출력신호의 응답지연시간을 단위지연시간이라고 정의할 때, 도 1에 도시된 복수 개의 지연셀들(121~125)의 각각의 단위지연시간은 동일하게 설계되는 것이 바람직하다. 이 경우 연속하는 2개의 지연클럭신호의 지연시간의 차이는 단위지연시간이 될 것이다. 여기서 d0는 버퍼링된 외부클럭신호(EXT_CLK)를 의미한다.
스위칭블록(130)은 리셋신호(RST) 및 다중스위치제어신호(M_CON)에 응답하여 복수 개의 지연클럭신호(d1~dn) 중 연속하는 2개의 지연클럭신호를 선택하여 이를 제1스위칭클럭신호(MD1) 및 제2스위칭클럭신호(MD2)로 출력하며, 선택된 스위치에 대한 정보를 포함하는 스위치상태신호(STATUS)를 출력한다. 상술한 바와 같이, 제1스위칭클럭신호(MD1) 및 제2스위칭클럭신호(MD2)는 서로 연속하는 지연클럭신호를 스위칭한 신호이므로, 두 스위칭클럭신호(MD1, MD2)는 단위지연시간만큼의 위상차이를 가진다.
이를 위해 스위칭블록(130)은 제1멀티플렉서(131) 및 제2멀티플렉서(132)를 구비한다.
다중스위치제어신호(M_CON)는 제1멀티플렉서(131) 및 제2멀티플렉서(132)가 어떤 지연클럭신호를 선택할 것인가를 지시하는데, 제1멀티플렉서(131)가 임의의 지연클럭신호를 선택하였을 때, 제2멀티플렉서(132)는 상기 임의의 지연클럭신호보다 단위지연시간 빠르거나 늦은 지연클럭신호를 선택하도록 지시한다. 따라서 제1멀티플렉서(131)로부터 선택되는 제1스위칭클럭신호(MD1)와 제2멀티플렉서(132)로부터 선택되는 제2스위칭클럭신호(MD2)는 서로 연속하게 된다.
리셋신호(RST)는 제1멀티플렉서(131) 및 제2멀티플렉서(132)를 초기화시킨 다. 초기화시킨다는 것은, 예를 들면, 제1멀티플렉서(131) 및 제2멀티플렉서(132)가 버퍼링된 외부클럭신호(EXT_CLK) 즉 제0지연클럭신호(d0) 또는 제0지연클럭신호(d0) 보다 단위지연시간 더 지연된 제1지연클럭신호(d1)를 각각 선택하도록 한다는 것이다.
보간기(140) 보간제어신호(I_CON)에 응답하여 두 스위칭클럭신호(MD1, MD2)에 보간법(interpoaltion)을 적용시켜 제0내부클럭신호(INT_CLK0)를 생성한다. 보간법이 적용된 제0내부클럭신호(INT_CLK0)의 지연시간은 두 스위칭클럭신호(MD1, MD2)의 사이가 된다.
경로선택스위치(SW)는 경로스위치제어신호(S_CON)에 응답하여 제0내부클럭신호(INT_CLK0)를 추가지연블록(160) 및 클럭경로지연블록(170) 중 하나로 연결한다.
추가지연제어회로(150)는 리셋제어신호(R_CON)에 응답하여 리셋신호(RST) 및 경로스위치제어신호(S_CON)를 생성한다. 리셋제어신호(R_CON)가 인에이블 되면 리셋신호(RST)가 인에이블이 되며, 경로스위치제어신호(S_CON)도 경로선택스위치(SW)가 제0내부클럭신호(INT_CLK0)를 추가지연블록(160)으로 전달하도록 변경된다.
추가지연블록(160)은 경로선택스위치(SW)를 경유하여 입력되는 제0내부클럭신호(INT_CLK0)를 추가지연시간만큼 지연시켜 내부클럭신호(INT_CLK)를 생성한다. 여기서 추가지연시간은 추가지연블록(160)의 입력신호에 대한 출력신호의 응답지연시간으로, 추가지연블록(160)에 설치된 지연성분에 의해 결정되며, 기본지연블록(120)의 총 지연시간과 동일하거나 적은 양의 지연시간을 가진다. 지연고정루프 가 구현되는 제조공정의 특성을 고려할 때, 추가지연시간은 기본지연블록(120)의 총 지연시간의 80% 정도가 되는 것이 바람직하다. 여기서 지연성분은 인버터(inverter), 저항(resistor) 및 커패시터(capacitor)의 조합으로 구현할 수 있다.
클럭경로지연블록(170)은 내부클럭신호(INT_CLK)를 클럭경로지연시간만큼 지연시켜 제1내부클럭신호(INT_CLK1)를 생성시킨다. 내부클럭신호(INT_CLK)는, 경로선택스위치(SW)에서의 선택 결과에 따라, 추가지연블록(160)의 출력신호 및 제0내부클럭신호(INT_CLK0) 중 하나이다. 클럭경로지연시간은 지연고정루프로부터 출력되는 내부클럭신호(INT_CLK)가 구동(drive)하여야 할 부하(load)의 종류 및 개수에 따라 바뀌게 되며, 따라서 지연고정루프의 설계시마다 고려해야 할 클럭경로지연시간의 값은 다르게 된다.
위상검출/제어회로(180)는 스위치상태신호(STATUS)에 응답하여, 즉 스위칭블록(130)을 구성하는 2개의 멀티플렉서(131, 132)가 어떤 지연클럭신호를 선택하였는가 하는 정보를 가진 신호를 참조하여, 외부클럭신호(EXT_CLK)와 제1내부클럭신호(INT_CLK1)의 위상을 비교한 후, 보간제어신호(I_CON), 다중스위치제어신호(M_CON) 및 리셋제어신호(R_CON)를 생성한다.
기본지연블록(120)으로부터 출력되는 지연클럭신호들 중 연속하는 2개의 해당 지연클럭신호들의 선택하는데 사용되는 다중스위치제어신호(M_CON)가 고정되기 전에는 보간제어신호(I_CON)는 일반적인 보간을 수행할 것을 지시하는 정보를 가지고 있고, 일단 다중스위치제어신호(M_CON)가 고정된 후에는 정밀고정(fine locking)을 수행할 것을 지시하는 정보를 가지게 된다.
다중스위치제어신호(M_CON)는 고정루프가 수행되는 동안 선택되는 지연클럭신호가 고정될 때까지 그 값을 변화시키는 신호이다.
리셋제어신호(R_CON)는 스위치상태신호(STATUS) 및 위상의 비교결과에 따라 인에이블 된다. 스위칭블록(130)에서 지연시킬 수 있는 최대지연시간을 적용한 후, 즉 리셋제어신호(R_CON)는 스위칭블록(130)이 제(n-1)지연클럭신호(d(n-1)) 및 제n지연클럭신호(dn)를 선택한 경우에도, 외부클럭신호(EXT_CLK)와 제1내부클럭신호(INT_CLK1)의 위상이 일치하지 않는다고 판단될 때 인에이블 된다.
이상에서는 본 발명에 따른 광대역폭의 지연고정루프회로의 기능블록들의 역할 및 기능블록들의 연결 관계에 대해 설명하였고, 이하에서는 상기의 설명을 기초로 광대역폭의 지연고정루프회로의 동작에 대하여 설명한다.
지연고정루프회로(110)에 인가되는 외부클럭신호(EXT_CLK)는 버퍼(110)를 통과한 후 기본지연블록(120)에 전달된다.
기본지연블록(120)은 버퍼링된 외부클럭신호(EXT_CLK)를 단위지연시간 내지 단위지연시간의 n배의 지연시간만큼 순차적으로 지연시킨 지연클럭신호들(d1~dn)을 생성한다.
지연위상루프회로(100)가 동작하는 최초의 단계일 경우,
위상검출/제어회로(180)는 버퍼링된 외부클럭신호(EXT_CLK) 즉 제0지연클럭신호(d0) 및 버퍼링된 외부클럭신호(EXT_CLK)에 단위지연시간동안의 지연시간이 추 가된 제1지연클럭신호(d1)를 선택하도록 다중스위치제어신호(M_CON)를 설정하며, 다중스위치제어신호(M_CON)에 응답하여 스위칭블록(130)에서 선택한 제0지연클럭신호(d0) 및 제1지연클럭신호(d1)는 제1스위칭클럭신호(MD1) 및 제2스위칭클럭신호(MD2)로 각각 출력된다.
보간기(140)는 단위지연시간만큼의 위상차이가 있는 제1스위칭클럭신호(MD1) 및 제2스위칭클럭신호(MD2)에 보간법을 적용하여 제0내부클럭신호(INT_CLK0)를 생성한다. 이 때 보간제어신호(I_CON)는 보간기(140)가 일반적인 보간법을 적용할 것을 지시한다. 실제의 보간기는 정밀고정에 사용되는 것이 바람직하기 때문에, 정밀고정 작업이 아닌 경우에는 간단한 보간법만을 적용하도록 지시하는 것이다. 여기서 간단한 보간법의 예를 들면, 제0내부클럭신호(INT_CLK0)의 위상이 제1스위칭클럭신호(MD1)의 위상 및 제2스위칭클럭신호(MD2)의 위상의 중간 값을 가지는 신호가 되는 것이다.
경로스위치제어신호(S_CON)는 리셋신호(RST)가 인에이블 되기 전 까지는 경로선택스위치(SW)가 제0내부클럭신호(INT_CLK0)를 클럭경로지연블록(170)으로 전달할 것을 지시한다.
제0내부클럭신호(INT_CLK0)는 클럭경로지연블록(170)을 통과하면서 클럭경로지연시간만큼 지연시간이 추가된 제1내부클럭신호(INT_CLK1)를 생성한다.
위상검출/제어회로(180)는 외부클럭신호(EXT_CLK) 및 제1내부클럭신호(INT_CLK1)의 위상을 서로 비교하고, 두 신호의 위상이 일치한다고 판단하면 스 위칭블록(130)이 현재의 제1스위칭클럭신호(MD1) 및 제2스위칭클럭신호(MD2)를 고정적으로 출력하도록 다중스위치제어신호(M_CON)를 고정하고, 보간제어신호(I_CON)의 값을 변경시켜 정밀고정작업을 할 것을 지시한다.
만일 일치하지 않는다고 판단한 경우에는, 다중스위치제어신호(M_CON)의 값을 변경하여 스위칭블록(130)이 제1지연클럭신호(d1) 및 제2지연클럭신호(d2)를 선택하여 제1스위칭클럭신호(MD1) 및 제2스위칭클럭신호(MD2)로 출력할 것을 지시한다. 외부클럭신호(EXT_CLK)와 제1내부클럭신호(INT_CLK1)의 위상이 일치할 때까지, 다중스위치제어신호(M_CON)의 값을 변경하면서 위상검출을 계속하여 수행한다.
스위칭블록(130)이 제(n-1)지연클럭신호(d(n-1)) 및 제n지연클럭신호(dn)를 선택한 경우에도 외부클럭신호(EXT_CLK)와 제1내부클럭신호(INT_CLK1)의 위상이 일치하지 않는다고 판단되면, 이 때에는 외부클럭신호(EXT_CLK)의 주파수가 지연고정루프(100)의 기본지연블록(120)이 담당할 수 있는 주파수 범위를 초과하는 것이다. 즉, 외부클럭신호(EXT_CLK)의 주파수가 낮다는 것이다.
지연고정루프(100)는 외부로부터 인가되는 고주파의 외부클럭신호(EXT_CLK) 의 위상과 일치하는 내부클럭신호(INT_CLK)를 생성하는 것에 초점이 맞추어져 있으므로, 기본지연블록(120)을 구성하는 지연셀들(121~125)의 단위지연시간은 상당히 짧다. 따라서 낮은 주파수의 외부클럭신호(EXT_CLK)의 위상과 일치하는 내부클럭신호(INT_CLK)를 생성하려고 지연고정루프(100)를 동작시킬 때, 기본지연블록(120)의 최대지연시간으로 지연된 지연클럭신호(dn)를 이용하더라도, 인가되는 외부클럭신 호(EXT_CLK)와 생성된 내부클럭신호(INT_CLK)의 위상은 일치하지 않게 된다.
이 경우, 추가지연제어회로(150)에서는 리셋제어신호(R_CON)에 응답하여 리셋신호(RST)를 인에이블 시키고, 제0내부클럭신호(INT_CLK0)를 클럭경로지연블록(170)으로 전달하도록 지시했던 경로스위치제어신호(S_CON)의 값을 변경하여, 경로선택스위치(SW)가 제0내부클럭신호(INT_CLK0)를 추가지연블록(160)으로 전달하도록 한다. 인에이블 된 리셋신호(RST)는 스위칭블록(130)을 초기화시킨다.
상술한 바와 같이 1차의 고정루프 작업을 통해서 외부클럭신호(EXT_CLK)와 제1내부클럭신호(INT_CLK1)의 위상이 일치하지 않았으므로, 2차의 고정루프 작업을 추가로 수행하여야 한다.
이 때, 경로선택스위치(SW)가 제0내부클럭신호(INT_CLK0)를 추가지연블록(160)에 전달하도록 경로스위치제어신호(S_CON)가 설정되었으므로, 2차의 고정루프 작업시 제1내부클럭신호(INT_CLK1)에는 기본적으로 추가지연블록(160)에서의 추가지연시간이 포함되어 있게 된다. 따라서 2차의 고정루프 작업은 모자라는 지연시간부분 만을 추가하는 작업이 될 것이므로 추가작업도 최소한으로 감소시킬 수 있다.
예를 들면, 고정지연루프회로에서 필요한 지연시간을 120이라고 가정하였을 때, 기본지연블록(120)에 설정된 총 지연시간이 100일 경우 20이라는 지연시간이 부족하다. 이 때 추가지연블록(160)에 100이라는 지연시간이 설정되어 있다면, 2차의 고정루프 때는 부족한 20만을 더 추가하는 지연고정작업을 수행함으로써 위상이 일치된 내부클럭신호(INT_CLK)를 생성할 수 있게 된다.
상술한 바와 같이, 본원발명의 광대역의 지연고정루프회로는 기본지연블록(120)을 구성하는 지연셀들(121~125)의 단위지연시간을 짧게 함으로써 고주파 클럭신호를 처리하는데 적합하도록 설정하고, 추가지연블록(160)을 더 구비함으로써 저주파 클럭신호에 적응적으로 사용할 수 있도록 한다.
이 때 추가지연블록(160)의 사용을 고려하면 기본지연블록(120)을 구성하는 지연셀들의 개수도 감소시킬 수가 있는데, 이 경우 지연셀들이 공통으로 연결되는 스위칭블록(130)의 멀티플렉서의 공통노드의 부하가 감소됨으로써 고주파 동작에 더욱 더 강점을 가지게 된다.
도 2는 본 발명에 따른 광대역의 지연고정루프회로의 다른 일실시예이다.
도 2를 참조하면, 광대역의 지연고정루프회로(200)는 버퍼(210), 기본지연블록(220), 스위칭블록(230), 보간기(240), 위상검출/제어회로(250), 추가지연블록(260), 클럭경로지연블록(270) 및 경로선택스위치(SW)를 구비한다.
도 2에 도시된 광대역의 지연고정루프회로(200)는 도 1에 도시된 광대역의 지연고정루프(100)의 추가지연제어회로(150)가 없다는 점이 큰 특징 중의 하나이다.
도 1에 도시된 광대역 지연고정루프회로(100)에서는 리셋신호(RST)를 사용하여 스위칭블록(130)의 스위칭 상태를 결정하는데 반해, 도 2에 도시된 광대역 지연고정루프회로(200)의 경우에는 다중스위치제어신호(M_CON)를 제어하여 스위칭블록(130)의 스위칭 상태를 결정한다는 점에서 차이가 있다. 이러한 차이점은 시스템의 사용자가 선택할 수 있는 여러 가지 옵션을 제공한다는 점에서 어느 것이 더 우 수한가를 다투는 것은 의미가 없다. 다만, 도 2에 도시된 광대역 지연고정루프회로(200)의 경우 기능블록의 개수는 상대적으로 하나 감소한다는 점에서 시스템이 보다 간결해진다는 장점은 있다.
보간제어신호(I_CON)도 위상검출/제어회로(250)에서 생성한다.
상기의 내용을 제외하고는 도 2에 도시된 광대역의 지연고정루프회로(200)를 구성하는 기능블록의 연결 관계 및 기능블록의 동작은, 도 1에 도시된 광대역의 지연고정루프회로(100)를 설명할 때의 기능블록들의 연결관계 및 기능블록의 동작은 동일하므로, 여기서는 설명하지 않는다.
본 발명은 도면에 도시된 일실시 예를 참고로 설명되었으나 이는 예시적인것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서 본 발명의 진정한 기술적 보호 범위는 첨부된 등록청구범위의 기술적 사상에 의해 정해져야 할 것이다.
도 1은 본 발명에 따른 광대역의 지연고정루프회로의 일실시예이다.
도 2는 본 발명에 따른 광대역의 지연고정루프회로의 다른 일실시예이다.

Claims (10)

  1. 보간제어신호(I_CON) 및 다중스위치제어신호(M_CON)에 응답하여 동작하며, 외부클럭신호(EXT_CLK)를 이용하여 내부클럭신호(INT_CLK) 및 스위치상태신호(STATUS)를 생성하는 내부클럭신호 생성부(120, 130, 140);
    상기 내부클럭신호(INT_CLK)를 클럭경로지연시간만큼 지연시켜 제1내부클럭신호(INT_CLK1)를 생성시키는 클럭경로지연블록(170); 및
    상기 스위치상태신호(STATUS)에 응답하여, 상기 외부클럭신호(EXT_CLK)와 상기 제1내부클럭신호(INT_CLK1)의 위상을 비교한 후, 상기 보간제어신호(I_CON) 및 상기 다중스위치제어신호(M_CON)를 생성하는 위상검출/제어회로(180)를 구비하는 광대역 지연고정루프에 있어서,
    경로선택제어신호(S_CON)에 응답하여 제1단자에 연결된 상기 내부클럭신호 생성부(120, 130, 140)의 출력단자로부터 출력되는 상기 내부클럭신호(INT_CLK)를 제2단자에 연결된 상기 클럭경로지연블록(170) 및 제3단자 중 하나의 단자로 스위칭하는 경로선택스위치(SW);
    일 단자가 상기 경로선택스위치(SW)의 상기 제3단자에 연결되며 다른 일 단자가 상기 클럭경로지연블록(170)에 연결된 추가지연블록(160); 및
    리셋제어신호(R_CON)에 응답하여 상기 경로선택제어신호(S_CON) 및 리셋신호(RST)를 생성하는 추가지연제어회로(150)를 더 구비하며,
    상기 위상검출/제어회로(180)는 상기 리셋제어신호(R_CON)를 더 생성하며,
    상기 내부클럭신호 생성부(120, 130, 140)는 상기 리셋신호(RST)에 응답하여 리셋되는 것을 특징으로 하는 광대역 지연고정루프회로.
  2. 제1항에 있어서, 상기 내부클럭신호 생성부(120, 130, 140)는,
    상기 외부클럭신호(EXT_CLK)에 단위지연시간 내지 상기 단위지연시간의 n(n은 정수)배 만큼 지연시킨 복수 개의 지연클럭신호(d1~dn)를 생성하는 기본지연블록(120);
    상기 리셋신호(RST) 및 상기 다중스위치제어신호(M_CON)에 응답하여 상기 복수 개의 지연클럭신호(d1~dn) 중 연속하는 2개의 지연클럭신호를 선택하여 이를 제1스위칭클럭신호(MD1) 및 제2스위칭클럭신호(MD2)로 출력하며, 상기 스위치상태신호(STATUS)를 출력하는 스위칭블록(130); 및
    상기 보간제어신호(I_CON)에 응답하여 상기 제1스위칭클럭신호(MD1) 및 상기 제2스위칭클럭신호(MD2)를 이용하여 상기 내부클럭신호(INT_CLK)를 생성하는 보간기(140)를 구비하는 것을 특징으로 하는 광대역 지연고정루프회로.
  3. 제2항에 있어서, 상기 기본지연블록(120)은,
    상기 복수 개의 지연클럭신호(d1~dn)를 각각 출력하며, 입력신호에 대해 각각 동일한 단위지연시간의 출력응답 특성을 가지는 복수 개의 지연셀(121~125)을 구비하는 것을 특징으로 하는 광대역 지연고정루프회로.
  4. 제2항에 있어서, 상기 스위칭블록(130)은
    상기 다중스위치제어신호(M_CON)에 응답하여, 상기 복수 개의 지연클럭신호(d1~dn) 중 하나의 지연클럭신호를 선택하여 이를 상기 제1스위칭클럭신호(MD1)으로 출력하는 제1멀티플렉서(131); 및
    상기 다중스위치제어신호(M_CON)에 응답하여, 상기 제1멀티플렉서(131)에서 선택된 지연클럭신호와 연속하는 지연클럭신호를 선택하여 상기 제2스위칭클럭신호(MD2)로 출력하는 제2멀티플렉서(132)를 구비하며,
    상기 제1멀티플렉서(131) 및 상기 제2멀티플렉서(132)는 상기 리셋신호(RST)에 응답하여 리셋되며,
    상기 스위치상태신호(STATUS)는 상기 제1멀티플렉서(131) 및 상기 제2멀티플렉서(132)를 구성하는 스위치들 중 상기 다중스위치제어신호(M_CON)에 의해 선택된 스위치에 대한 정보를 포함하는 것을 특징으로 하는 광대역 지연고정루프회로.
  5. 제1항에 있어서, 상기 외부클럭신호(EXT_CLK)를 버퍼링하여 상기 기본지연블록(120)에 공급하는 버퍼(110)를 더 구비하는 것을 특징으로 하는 광대역 지연고정루프회로.
  6. 보간제어신호(I_CON) 및 다중스위치제어신호(M_CON)에 응답하여 동작하며, 외부클럭신호(EXT_CLK)를 이용하여 내부클럭신호(INT_CLK) 및 스위치상태신호(STATUS)를 생성하는 내부클럭신호 생성부(220, 230, 240);
    상기 내부클럭신호(INT_CLK)를 클럭경로지연시간만큼 지연시켜 제1내부클럭신호(INT_CLK1)를 생성시키는 클럭경로지연블록(270); 및
    상기 스위치상태신호(STATUS)에 응답하여, 상기 외부클럭신호(EXT_CLK)와 상기 제1내부클럭신호(INT_CLK1)의 위상을 비교하여 상기 보간제어신호(I_CON) 및 상기 다중스위치제어신호(M_CON)를 생성하는 위상검출/제어회로(250)를 구비하는 광대역 지연고정루프에 있어서,
    경로선택제어신호(S_CON)에 응답하여 제1단자에 연결된 상기 내부클럭신호 생성부(220, 230, 240)의 출력단자로부터 출력되는 상기 내부클럭신호(INT_CLK)를 제2단자에 연결된 상기 클럭경로지연블록(270) 및 제3단자 중 하나의 단자로 스위칭하는 경로선택스위치(SW); 및
    일 단자가 상기 경로선택스위치(SW)의 상기 제3단자에 연결되며 다른 일 단자가 상기 클럭경로지연블록(270)에 연결된 추가지연블록(260)을 더 구비하며,
    상기 위상검출/제어회로(250)는 상기 경로선택제어신호(S_CON)를 더 생성하는 것을 특징으로 하는 광대역 지연고정루프회로.
  7. 제6항에 있어서, 상기 내부클럭신호 생성부(220, 230, 240)는,
    상기 외부클럭신호(EXT_CLK)에 단위지연시간 내지 상기 단위지연시간의 n(n 은 정수)배 만큼 지연시킨 복수 개의 지연클럭신호(d1~dn)를 생성하는 기본지연블록(220);
    상기 다중스위치제어신호(M_CON)에 응답하여 상기 복수 개의 지연클럭신호(d1~dn) 중 연속하는 2개의 지연클럭신호를 선택하여 이를 제1스위칭클럭신호(MD1) 및 제2스위칭클럭신호(MD2)로 출력하며, 상기 스위치상태신호(STATUS)를 출력하는 스위칭블록(230); 및
    상기 보간제어신호(I_CON)에 응답하여 상기 제1스위칭클럭신호(MD1) 및 상기 제2스위칭클럭신호(MD2)를 이용하여 상기 내부클럭신호(INT_CLK)를 생성하는 보간기(240)를 구비하는 것을 특징으로 하는 광대역 지연고정루프회로.
  8. 제7항에 있어서, 상기 기본지연블록(220)은,
    상기 복수 개의 지연클럭신호(d1~dn)를 각각 출력하며, 입력신호에 대해 각각 동일한 단위지연시간의 출력응답 특성을 가지는 복수 개의 지연셀(221~225)을 구비하는 것을 특징으로 하는 광대역 지연고정루프회로.
  9. 제7항에 있어서, 상기 스위칭블록(230)은
    상기 다중스위치제어신호(M_CON)에 응답하여, 상기 복수 개의 지연클럭신호(d1~dn) 중 하나의 지연클럭신호를 선택하여 이를 상기 제1스위칭클럭신호(MD1)으로 출력하는 제1멀티플렉서(131); 및
    상기 다중스위치제어신호(M_CON)에 응답하여, 상기 제1멀티플렉서(131)에서 선택된 지연클럭신호와 연속하는 지연클럭신호를 선택하여 상기 제2스위칭클럭신호(MD2)로 출력하는 제2멀티플렉서(132)를 구비하며,
    상기 스위치상태신호(STATUS)는 상기 제1멀티플렉서(131) 및 상기 제2멀티플렉서(132)를 구성하는 스위치들 중 상기 다중스위치제어신호(M_CON)에 의해 선택된 스위치에 대한 정보를 포함하는 것을 특징으로 하는 광대역 지연고정루프회로.
  10. 제6항에 있어서, 상기 외부클럭신호(EXT_CLK)를 버퍼링하여 상기 기본지연블록(220)에 공급하는 버퍼(210)를 더 구비하는 것을 특징으로 하는 광대역 지연고정루프회로.
KR1020080104259A 2008-10-23 2008-10-23 광대역의 지연고정루프회로 KR20100045186A (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020080104259A KR20100045186A (ko) 2008-10-23 2008-10-23 광대역의 지연고정루프회로
US12/582,088 US7936195B2 (en) 2008-10-23 2009-10-20 Wideband delay-locked loop (DLL) circuit
US13/070,627 US8054117B2 (en) 2008-10-23 2011-03-24 Wideband delay-locked loop (DLL) circuit
US13/291,335 US8179177B2 (en) 2008-10-23 2011-11-08 Wideband delay-locked loop (DLL) circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080104259A KR20100045186A (ko) 2008-10-23 2008-10-23 광대역의 지연고정루프회로

Publications (1)

Publication Number Publication Date
KR20100045186A true KR20100045186A (ko) 2010-05-03

Family

ID=42116868

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080104259A KR20100045186A (ko) 2008-10-23 2008-10-23 광대역의 지연고정루프회로

Country Status (2)

Country Link
US (3) US7936195B2 (ko)
KR (1) KR20100045186A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8258840B2 (en) 2010-10-27 2012-09-04 Hynix Semiconductor Inc. Delay locked loop and integrated circuit including the same

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100045186A (ko) * 2008-10-23 2010-05-03 삼성전자주식회사 광대역의 지연고정루프회로
KR20100099545A (ko) * 2009-03-03 2010-09-13 삼성전자주식회사 지연동기회로 및 그를 포함하는 반도체 메모리 장치
KR101046273B1 (ko) * 2010-01-29 2011-07-04 주식회사 하이닉스반도체 반도체 장치
DE112010006025B4 (de) * 2010-12-17 2018-02-08 Keysight Technologies, Inc. (n.d.Ges.d.Staates Delaware) Vorrichtung und Verfahren zur Bereitstellung einer zeitlichen Justierung eines Eingangssignals
US8804456B1 (en) * 2013-03-28 2014-08-12 Nanya Technology Corp. Delay locked loop (DLL) system for a memory device with wide operating frequency via a variable supply applied to a delay line
TWI552528B (zh) * 2014-12-31 2016-10-01 致茂電子股份有限公司 時脈產生裝置
KR102551508B1 (ko) * 2016-08-16 2023-07-06 에스케이하이닉스 주식회사 지연 제어 장치 및 방법
US10862488B2 (en) 2018-12-26 2020-12-08 Texas Instruments Incorporated Time-to-digital converter stop time control
US11217298B2 (en) * 2020-03-12 2022-01-04 Micron Technology, Inc. Delay-locked loop clock sharing

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6229358B1 (en) * 1999-12-15 2001-05-08 International Business Machines Corporation Delayed matching signal generator and frequency multiplier using scaled delay networks
KR100437539B1 (ko) * 2001-06-29 2004-06-26 주식회사 하이닉스반도체 클럭 동기 회로
KR100516742B1 (ko) 2001-12-28 2005-09-22 주식회사 하이닉스반도체 클럭 동기 장치
US6580304B1 (en) * 2002-03-28 2003-06-17 M/A-Com, Inc. Apparatus and method for introducing signal delay
US6642760B1 (en) * 2002-03-29 2003-11-04 Rambus, Inc. Apparatus and method for a digital delay locked loop
KR100529042B1 (ko) 2003-05-28 2005-11-17 주식회사 하이닉스반도체 가속화 모드를 구비한 레지스터 제어 지연고정루프
JP3859624B2 (ja) * 2003-07-31 2006-12-20 エルピーダメモリ株式会社 遅延回路と遅延同期ループ装置
US20060067453A1 (en) * 2004-09-30 2006-03-30 Lucent Technologies Inc. Timing circuit for data packet receiver
KR20060084275A (ko) 2005-01-19 2006-07-24 삼성전자주식회사 Ｄｌｌ 회로
US7602869B2 (en) * 2005-07-29 2009-10-13 International Business Machines Corporation Methods and apparatus for clock synchronization and data recovery in a receiver
KR20080037233A (ko) * 2006-10-25 2008-04-30 삼성전자주식회사 지연 동기 루프 회로
KR100850285B1 (ko) * 2007-01-11 2008-08-04 삼성전자주식회사 지연고정루프회로 및 그의 제어방법
JP5579373B2 (ja) * 2008-05-22 2014-08-27 ピーエスフォー ルクスコ エスエイアールエル Ｄｌｌ回路
JP5451012B2 (ja) * 2008-09-04 2014-03-26 ピーエスフォー ルクスコ エスエイアールエル Ｄｌｌ回路及びその制御方法
KR20100045186A (ko) * 2008-10-23 2010-05-03 삼성전자주식회사 광대역의 지연고정루프회로
JP2010166299A (ja) * 2009-01-15 2010-07-29 Elpida Memory Inc キャリブレーション回路及びキャリブレーション方法
US7872507B2 (en) * 2009-01-21 2011-01-18 Micron Technology, Inc. Delay lines, methods for delaying a signal, and delay lock loops
KR20100099545A (ko) * 2009-03-03 2010-09-13 삼성전자주식회사 지연동기회로 및 그를 포함하는 반도체 메모리 장치
KR101140958B1 (ko) * 2010-01-29 2012-07-12 주식회사 팬택 Ｄｓ-ｕｗｂ 기반 단말장치

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8258840B2 (en) 2010-10-27 2012-09-04 Hynix Semiconductor Inc. Delay locked loop and integrated circuit including the same

Also Published As

Publication number Publication date
US7936195B2 (en) 2011-05-03
US8179177B2 (en) 2012-05-15
US20100102860A1 (en) 2010-04-29
US20120049915A1 (en) 2012-03-01
US20110169538A1 (en) 2011-07-14
US8054117B2 (en) 2011-11-08

Similar Documents

Publication Publication Date Title
KR20100045186A (ko) 광대역의 지연고정루프회로
JP4192273B2 (ja) 半導体記憶素子における遅延同期ループ及びその同期方法
US6262611B1 (en) High-speed data receiving circuit and method
US10158352B2 (en) Delay signal generating apparatus using glitch free digitally controlled delay line and associated delay signal generating method
US7414446B2 (en) DLL circuit of semiconductor memory apparatus and method of delaying and locking clock in semiconductor memory apparatus
US8427211B2 (en) Clock generation circuit and delay locked loop using the same
KR100824790B1 (ko) 클록 체배기 및 이를 포함하는 클록 생성기
US7453970B2 (en) Clock signal selecting apparatus and method that guarantee continuity of output clock signal
US7737744B2 (en) Register controlled delay locked loop circuit
JP2006211673A (ja) 位相ジャンプのないソフトスイッチングのためのマルチプレクサ及びマルチプレクシング方法
JPH08506949A (ja) ２進の周期的入力信号を遅延させる信号処理回路と方法
US7605624B2 (en) Delay locked loop (DLL) circuit for generating clock signal for memory device
JP4025627B2 (ja) 遅延生成方法及びそれに基づく遅延調整方法、並びにそれらを適用した遅延生成回路，遅延調整回路
US9571080B2 (en) Delay-locked loop arrangement and method for operating a delay-locked loop circuit
KR20100129017A (ko) 지연 동기 루프 및 이를 포함하는 전자 장치
JP2602421B2 (ja) クロック受信分配システム
US7656207B2 (en) Delay locked loop circuit having coarse lock time adaptive to frequency band and semiconductor memory device having the delay locked loop circuit
US6774691B2 (en) High resolution interleaved delay chain
US11916558B1 (en) DDR phy parallel clock paths architecture
KR100998259B1 (ko) 다중위상신호 생성기 및 지연 값 제어신호 생성방법
JP5326607B2 (ja) 半導体装置
KR20030037591A (ko) 넓은 동기 범위를 가지는 적응형 지연동기루프
KR20060084275A (ko) Ｄｌｌ 회로
KR100506177B1 (ko) 디지털 지연 동기 루프 회로
TW201203866A (en) All digital fast-locking pulse-width locked loop

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right