JP2005521902A - 垂直配向型液晶表示装置 - Google Patents

Abstract

絶縁第１基板、第１基板上に形成され、第１切開パターンを有する画素電極、第１基板上に形成され、画素電極をスイッチングする薄膜トランジスタ、第１基板と対向する絶縁第２基板、第２基板上に形成され、第１切開パターンと共に画素電極を複数の小ドメインに分割する第２切開パターンを有する基準電極、第１基板と第２基板の間に注入されている液晶層を含み、液晶層の厚さは３．４μm〜４．０μmの範囲である液晶表示装置を提供する。このように、液晶セルギャップを調整することによって液晶表示装置の応答時間を所定値以下に維持することができる。

Description

本発明は液晶表示装置に関し、特にドメイン分割手段を用いて画素領域を複数の小ドメインに分割することによって広視野角を実現する垂直配向型液晶表示装置に関する。

液晶表示装置は、一般に、共通電極及びカラーフィルタなどが形成されている上部基板と、薄膜トランジスタ及び画素電極などが形成されている下部基板の間に液晶物質を注入し、画素電極と共通電極に互いに異なる電位を印加することによって電界を形成して液晶分子の配列を変更させ、これによって光の透過率を調節することで画像を表現する装置である。
ところが液晶表示装置は、視野角が狭いのが大きな短所である。このような短所を克服するために、広視野角を実現するための様々な方法が開発されているが、その中でも、液晶分子を上下基板に対し垂直に配向し、画素電極とその対向電極である共通電極に一定の切開（開口）パターンを形成したり、突起を形成する方法が有力視されている。
このうち、切開パターンを形成する方法は、画素電極と共通電極に各々切開パターンを形成し、その切開パターンによって形成されるフリンジフィールド（fringe field）を用いて液晶分子のチルト方向を調節することで視野角を広くする方法である（以下、ＰＶＡ（patterned vertically aligned）モードという）。

一方、液晶表示装置は、駆動電圧印加時に液晶分子が配列を変えるのに所定の時間がかかり、ＣＲＴに比べて応答速度が遅い短所がある。応答速度が一定程度以下になると、動画表示の時に残像が認識され、高画質の実現が難しくなる。このため、できる限り応答速度を向上させる方法を講ずる必要性がある。
本発明の目的は、垂直配向型液晶表示装置の応答速度を向上させることである。

このような課題を解決するために本発明では、垂直配向型液晶表示装置の液晶セルギャップを所定の範囲に維持する。
詳細には、絶縁第１基板、前記第１基板上に形成され、第１切開（開口）パターンを有する画素電極、前記第１基板上に形成され、前記画素電極への変圧をスイッチングする薄膜トランジスタ、前記第１基板と対向する絶縁第２基板、前記第２基板上に形成され、前記第１切開パターンと共に前記画素電極を複数の小ドメインに分割する第２切開パターンを有する基準電極、前記第１基板と前記第２基板の間に注入されている液晶層を含み、前記液晶層の厚さは３．４μm〜４．０μmの範囲である液晶表示装置を提供する。
この時、前記液晶層に含まれている液晶分子は、電界が印加されない状態で前記第１及び第２基板に対してほぼ垂直に配向されることができ、前記液晶層に含まれている液晶分子に印加される電界の強度は１．１７V/μm〜１．３３V/μmの範囲が好ましい。

本発明によれば、液晶セルギャップと印加電界を調整することによって、液晶表示装置の応答時間を所定値以下に維持することができる。

図面を参照して本発明の実施例による液晶表示装置について説明する。
図１は本発明の実施例による液晶表示装置の断面図である。まず、薄膜トランジスタ基板について説明する。
絶縁基板１１０上にゲート配線が形成されている。ゲート配線は横方向にのびているゲート線（図示せず）、ゲート線の端に接続されて外部からのゲート信号の印加を受けてゲート線に伝達するゲートパッド（図示せず）及びゲート線の一部である薄膜トランジスタのゲート電極１２３を含む。

この時、ゲート配線は単一層で形成されることもできるが、二重層や三重層で形成されることもできる。単一層で形成する場合は、アルミニウム（Al）やアルミニウム（Al）-ネオジム（Nd）合金からなることができ、二重層で形成する場合には、クロム（Cr）、モリブデン（Mo）またはモリブデン合金膜などの物理、化学的特性が優れた物質にて下部層を構成し、アルミニウム（Al）またはアルミニウム合金などの比抵抗が低い物質にて上部層を構成することができる。

ゲート配線上には、窒化ケイ素（SiNx）などからなるゲート絶縁膜１４０が形成されている。
ゲート絶縁膜１４０上には、水素化非晶質シリコンなどの半導体からなる半導体層１５１が形成されている。半導体層１５１はゲート電極１２３と重なっている。
半導体層１５１上には、n型不純物として高濃度にドーピングされているn+水素化非晶質シリコンなどの物質からなる接触層１６３、１６５が形成されている。接触層１６３、１６５は、ゲート電極１２３を中心に両側に分離されている。

接触層１６３、１６５上には、データ配線が形成されている。データ配線は、ソース部接触層１６３上に形成されているソース電極１７３、ソース電極１７３と接続されて縦方向にのびているデータ線１７１、データ線１７１の一端に接続されて外部からの画像信号の印加を受けるデータパッド（図示せず）、データ線１７１と分離され、ゲート電極１２３に対してソース電極１７３の反対側に位置するドレイン部の接触層１６５上に形成されているドレイン電極１７５を含む。
この時、データ配線もゲート配線と同様に単一層で形成されることも、二重層や三重層で形成されることもできる。単一層で形成する場合は、アルミニウム（Al）やアルミニウム（Al）-ネオジム（Nd）合金からなることができ、二重層で形成する場合には、クロム（Cr）、モリブデン（Mo）またはモリブデン合金膜などの物理、化学的特性が優れた物質にて下部層を構成し、アルミニウム（Al）またはアルミニウム合金などの比抵抗が低い物質にて上部層を構成することができる。

データ配線上には保護膜１８０が形成されている。保護膜１８０は少なくともソース電極１７３とドレイン電極１７５の間のチャンネル部を覆い保護する役割をしており、本実施例では、チャンネル部のみでなくドレイン電極１７５を露出させる接触孔１８１と、データパッドを露出させる接触孔（図示せず）を除くデータ配線を全て覆っている。
保護膜１８０の上には、ＩＴＯ（indium tin oxide）またはＩＺＯ（indium zinc oxide）などの透明な導電物質からなる画素電極１９０が形成され、ゲートパッドと維持電極パッド及びデータパッドの上には、画素電極１９０と同一物質からなる補助パッド（図示せず）が形成されている。反射型液晶表示装置では、画素電極１９０がアルミニウムなど光をよく反射する金属物質で形成される。
ここで、画素電極１９０は切開（開口）パターン１９１を有している。

次に、カラーフィルタ基板について説明する。
透明な絶縁基板２１０上に、クロム単一層やクロムと酸化クロムの二重層もしくは黒色顔料が添加された有機物質からなるブラックマトリックス２２０が形成されており、ブラックマトリックス２２０上には、赤、緑、青のカラーフィルタ２３０が形成されている。赤、緑、青のカラーフィルタ２３０は、ブラックマトリックス２２０によって区画された各画素領域に一つずつ形成されている。カラーフィルタ２３０上には、有機絶縁物質からなるオーバーコート膜２５０が形成されており、オーバーコート膜２５０上には、透明な導電物質からなる基準電極２７０が形成されている。基準電極２７０には切開パターン２７１が形成されている。ここでオーバーコート膜２５０は、切開パターンを通じてカラーフィルタ２３０が露出することを防止するためのものである。

第１実施例による液晶表示装置は、薄膜トランジスタ基板とカラーフィルタ基板を整列して結合し、これらの間に液晶物質３を注入して構成される。液晶物質３に含まれている液晶分子は、画素電極１９０と基準電極２７０の間に電界が印加されない状態で、その方向子が基板１１０、２１０に対して垂直をなすように配向されている。薄膜トランジスタ基板とカラーフィルタ基板は、画素電極１９０がカラーフィルタ２３０と対応して正確に重なるように整列される。このようにすれば、画素領域は切開パターン１９１、２７１によって複数の小ドメインに分割される。小ドメインはその内部の液晶分子の方向子が傾く方向（チルト方向）によって種類が区分される。

このような液晶表示装置において、液晶層の厚さであるセルギャップ（d）は３．４μm〜４．０μmの範囲を維持する。このようにすれば、一般に動画を表示する製品の応答時間規格である２５ms以下の範囲に入ることができる。この時、電界の強度が１．１７V/μm〜１．３３V/μmの範囲を維持すれば、動画を表示する製品の応答時間規格である２５ms以下の範囲に入ることができる。

次に、前記のようなセルギャップ（d）の範囲及び電界の範囲を定めた理由について検討する。
一般に、液晶表示装置の応答時間はセルギャップの自乗に比例するものと知られており、ＴＮ（twisted nematic）やＣＥ（coplanna electrode）モードはこの規則に当てはまる。ところが、ＰＶＡモードはそのような規則に適合しない。従って、最も速い応答速度が得られるセルギャップを求めるためには、セルギャップによる応答時間を測定してみなければならない。

表１は本発明の実施例による液晶表示装置のＰＶＡモードのセルギャップ毎の応答時間を測定したものである。応答時間の単位はmsである。

図２は表１をグラフで示したものである。
図２によれば、ＰＶＡモードでは、セルギャップが３．６６μm以下になればセルギャップが小さくなるほどオン（on）時間が急激に増加することが分かる。また、３．６６μm以上でもセルギャップが小さくなるほどオン時間は増加するが、その程度は極めて緩やかである。これに比べて、オフ（off）時間はセルギャップの自乗に比例して増加している。オン時間とオフ時間を合せたグラフ（On+Off）は、３．６６μm以下ではオン時間グラフの影響が大きく、３．６６μm以上ではオフ時間グラフの影響が大きくて、オン時間とオフ時間を合せた応答時間は３．６６μmで最少であり、３．６６μmからセルギャップが大きくなったり小さくなるに従って、応答時間が次第に増加する傾向を見せる。

図３は本発明の実施例による液晶表示装置のセルギャップ毎の最少応答時間を示すグラフである。
図３によれば、セルギャップが３．６６μmの時に応答時間は２１．３７msである。そして、液晶表示装置の製品規格である２５ms以下の応答時間を満足するセルギャップの範囲は３．４０〜４．００μmであることが分かる。

次に、電界の強度について検討する。
液晶層に印加される電界の強度が強くなれば液晶の動作が速くなるので、その結果応答時間が短縮されると考えがちであるが、実際にはそうではない。電界の強度が強すぎると、データ配線から入ってくるテクスチャー（Texture）のバックフロー（Back flow）が一定程度以上に強くなり液晶分子の動きを遅延させ、この現象によって、所望の画像を表示するのに所要する時間である応答時間は逆に遅くなるためである。テクスチャーとは、画素電極の切開（開口）による画素一部分で発生する電場の歪曲によって、一部の液晶分子が望ましくない方向に動く現象を言い、このようなテクスチャーが初期に強い電界によって液晶分子が動くべき方向とは逆方向に動く現象をバックフロー（back flow）と言う。このようなバックフロー現象が発生する領域は、画素内の一部であって数秒内に本来の方向にフローが進む。したがって、バックフローが最少になる電界の強度が存在し、それを見つける必要がある。

表２は本発明の実施例による液晶表示装置のセルギャップ毎のホワイト電圧の変化に対する応答時間を示している。

図４は前記表２をグラフで示したものである。
図４に示すように、セルギャップ毎に最少の応答時間を示す特定電圧が存在し、該特定電圧よりも小さくなったり大きくなるにつれて応答時間が増加している。ここで、電圧は画素電極と基準電極の間に印加される電位差を言う。

表３はセルギャップ毎の最少応答時間を示すものである。

図５は、表３のセルギャップ毎の最少応答時間電圧を示すグラフである。図６は、表３のセルギャップ毎の最少応答時間電界を示すグラフである。
前記のように、液晶層の厚さであるセルギャップ（d）が３．４μm〜４．０μmの範囲内であり、電界の強度が図６のように１．１７V/um〜１．３３V/umの範囲を維持すれば、動画を表示する製品の応答時間規格である２５ms以下の範囲に入ることができる。

以上、本発明の好ましい実施例に基づいて説明したが、該当技術分野における通常の知識を有する者であれば、特許請求の範囲に記載の本発明の思想及び領域から逸脱しない範囲内で、本発明の様々な修正及び変更ができることが理解できるであろう。特に、画素電極と基準電極に形成する切開部の配置は様々な変形が可能である。

本発明の実施例による液晶表示装置の断面図である。 本発明の実施例による液晶表示装置のセルギャップ毎のオン、オフ応答時間を示すグラフである。 本発明の実施例による液晶表示装置のセルギャップ毎の最少応答時間を示すグラフである。 本発明の実施例による液晶表示装置のセルギャップ毎のホワイト電圧変化に対する応答時間を示すグラフである。 本発明の実施例による液晶表示装置のセルギャップ毎の最少応答時間電圧を示すグラフである。 本発明の実施例による液晶表示装置のセルギャップ毎の最少応答時間電界を示すグラフである。

Claims (3)

1. 絶縁第１基板、
   前記第１基板上に形成され、第１切開パターンを有する画素電極、
   前記第１基板上に形成され、前記画素電極への電圧をスイッチングする薄膜トランジスタ、
   前記第１基板と対向する絶縁第２基板、
   前記第２基板上に形成され、前記第１切開パターンと共に前記画素電極を複数の小ドメインに分割する第２切開パターンを有する基準電極、及び
   前記第１基板と前記第２基板の間に注入されている液晶層を含み、
   前記液晶層の厚さは３．４μm〜４．０μmの範囲である液晶表示装置。
2. 前記液晶層に含まれている液晶分子は、電界が印加されない状態で前記第１及び第２基板に対してほぼ垂直に配向されている請求項１に記載の液晶表示装置。
3. 前記液晶層に含まれている液晶分子に印加される電界の強度は１．１７V/μm〜１．３３V/μmの範囲である請求項１に記載の液晶表示装置。

Images